KR101163974B1 - 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅 - Google Patents

상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅 Download PDF

Info

Publication number
KR101163974B1
KR101163974B1 KR1020060091670A KR20060091670A KR101163974B1 KR 101163974 B1 KR101163974 B1 KR 101163974B1 KR 1020060091670 A KR1020060091670 A KR 1020060091670A KR 20060091670 A KR20060091670 A KR 20060091670A KR 101163974 B1 KR101163974 B1 KR 101163974B1
Authority
KR
South Korea
Prior art keywords
layer
interconnect
bond pad
outermost
runner
Prior art date
Application number
KR1020060091670A
Other languages
English (en)
Other versions
KR20070033286A (ko
Inventor
반스 디. 아처 3세
미쉘 씨. 아유카와
마크 에이. 베크먼
다니엘 피. 체서
성 에이치. 강
태호 국
세이레쉬 엠. 머천트
커트 쥐. 스테이너
Original Assignee
에이저 시스템즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37959332&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101163974(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 에이저 시스템즈 인크 filed Critical 에이저 시스템즈 인크
Publication of KR20070033286A publication Critical patent/KR20070033286A/ko
Application granted granted Critical
Publication of KR101163974B1 publication Critical patent/KR101163974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 솔더 범프 구조를 갖는다. 일 특징으로는, 솔더 범프 구조는 집적 회로와 같은 반도체 장치에서 사용된다. 반도체 장치는 반도체 기판 위에 배치된 능동 장치들, 능동 장치들 위에 형성된 구리를 포함하는 상호접속 층들, 및 상호접속 층들 위에 배치된 최외측 금속화 층을 포함한다. 최외측 금속화 층은 알루미늄을 포함하고 상호접속 층에 각각 전기적으로 접속된 적어도 하나의 상호접속 런너 및 적어도 하나의 본드 패드를 포함한다. 언더 범프 금속화 층(UBM)은 본드 패드 위에 배치되고, 솔더 범프는 UBM 위에 배치된다.
Figure R1020060091670
상호접속 런너, 본드 패드, 알루미늄 층, 패시베이션 층, 최외측 금속화 층

Description

상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅{Routing under bond pad for the replacement of an interconnect layer}
도 1은 종래 기술의 솔더 범프 구조의 부분을 도시한 도면.
도 2a 내지 도 2i는 본 발명에 의해 제공되는 솔더 범프 구조 및 이 솔더 범프 구조의 제조의 각종 스테이지들을 부분적으로 도시한 도면.
도 3은 본 발명의 솔더 범프 구조가 사용될 수 있는 IC를 부분적으로 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
205: 최외측 상호접속 층
205a: 런너
210: 유전체 층
215: 패시베이션 층
본 발명은 일반적으로 반도체 장치에 관한 것이며, 특히, 상호접속 층을 교체하는 본드 패드 구조 아래에서의 새로운 라우팅을 이용하는 반도체 장치에 관한 것이다.
감소하는 피쳐 크기들로 인해, 반도체 집적 회로 산업계에서 알루미늄(Al) 또는 Al-합금 상호접속들을 구리(Cu)-계 금속화 층들로의 이동 필요성이 제기되었다. 10 레벨까지의 Cu 상호접속을 포함하는 멀티레벨 구조들이 현대 장치들에서 보편화되었다. 구리는 Al-계 합금들보다 저항율이 낮고, 저-k 유전체들과 결합하여 사용될 때, Cu는 RC 상호접속 지연들을 감소시킨다. 게다가, Cu-계 상호접속들은 Al-계 합금들에 비해서 신뢰성이 좋다.
상호접속들의 최상위 레벨들은 전형적으로 저-k 유전체들을 포함하지 않는데, 그 이유는 이들의 기계적 및 화학적 안정성이 나쁘기 때문이다. 이들 재료들은 인덴테이션 및 전단(indentation and shear)에 대한 나쁜 강도 및 낮은 저항을 갖고, 본질적으로 부서지기 쉽다(brittle). 따라서, 이들 재료들은 와이어 본딩 또는 플립 칩 어셈블리 기술들에 대해서 부적합하다. 그러므로, 산업계는 종래의 SiO2-계 유전체 내에서 형성되는 최상위(또는 상위 2 개) Cu 금속화 층들로 마이크로전자 장치들을 제조한다. 게다가, 최상위 Cu 금속층은 실리콘 나이트리드, 실리콘 다이옥사이드, 실리콘 옥시나이트리드(SiN/SiO2/SiON) 또는 이들의 조합물들과 같은 배리어 유전체들로 패시베이팅되어야 한다. 종래의 반도체 장치(100)가 도 1에 도시되어 있으며, 이 도면에서 큰 Cu 본드 패드(110)는 최외측 유전체 층(115)에 형성되는 최종 또는 최외측 Cu 상호접속 층의 부분으로서 도시된다. 게이트들 및 상호접속 층들과 같은 이 장치의 다른 반도체 피쳐들은 간결성을 위하여 생략된다.
많은 수의 I/O들을 갖는 장치들은 전형적으로 플립 칩 어셈블리 기술들로 제조된다. Cu로의 직접적인 범핑이 통상 가장 상업적인 어셈블리 동작들로부터 이용될 수 없기 때문에, 플립 칩 범프를 제조하기 전 구리 금속화의 최상위 레벨에서 Cu 본드 패드(110) 위에 배치되는 Al-합금 본드 패드(120)를 제조하기 위하여 Cu 상호접속들을 함유하는 플립 칩 장치들을 제조하는 것이 보편적인 방법이다. Al-합금 본드 패드(120)는 도 1에 도시된 바와 같이 Cu 본드 패드(110)를 부분적으로 커버하는 웨이퍼 패시베이션 층(125)의 형성 후에 제조된다. 배리어 층(도시되지 않음)은 전형적으로 Al-합금 본드 패드(120)를 구리 본드 패드(110)로부터 분리시킨다. 최종 패시베이션 층(130)은 그 위에 증착된다. 패시베이션 층(130)은 패터닝되어 Al-합금 본드 패드(120)에 전기적으로 접속하게 된다. 언더 범프 금속화(UBM) 층(135)은 Al-합금 본드 패드(120) 위에 배치된다. 본 기술 분야에 널리 공지된 바와 같이, UBM 층(135)은 Al-합금 본드 패드(120)를 솔더 범프(140)로부터 분리시킨다. Al-합금 본드 패드(120)는 Cu 본드 패드(110)를 통해서 반도체 장치의 밑에 놓인 능동 요소들에 전기적으로 접속되며, 이 Cu 본드 패드는 밑에 놓인 상호접속 금속화 층(도시되지 않음)에 전기적으로 접속된다. 따라서, 도 1에 도시된 구조로부터 알 수 있는 바와 같이, 부가적인 상호접속 금속 층(즉, Cu 본드 패드(110))은 Al-합금 본드 패드(120)를 밑에 놓인 능동 장치들과 전기적으로 접속시키는데 필요로 된다. Cu 본드 패드(110)의 제조는 부가적인 프로세싱 및 마스킹 단계들을 필요로 하며, 이는 제조 비용을 증가시킨다.
본 기술 분야에서 필요로 되는 것은 상술된 종래 구조의 결점들을 처리하는 개선된 본드 패드 구조를 갖는 반도체 장치이다.
종래 기술의 상술된 결점들을 처리하기 위하여, 본 발명은 일 실시예에서 적어도 하나의 본드 패드 및 적어도 하나의 상호접속 런너(interconnect runner)를 포함하는 알루미늄 층을 포함하는 반도체 장치를 제공하는 것인데, 상기 상호접속 런너는 밑에 놓인 구리 상호접속 층에 전기적으로 결합된다.
또 다른 실시예에서, 본 발명은 반도체 기판 위에 배치되는 능동 장치들, 적어도 제 1 및 제 2 런너 부분들로 세그먼트되고 상기 능동 장치들 위에 형성되는 최외측 상호접속 층, 및 상기 상호접속 층 위에 배치되는 세그먼트된 본드 패드 층을 포함하는 반도체 장치를 제공한다. 본드 패드 층은 본드 패드 부분 및 상호접속 런너 부분을 포함한다. 이 장치는 상기 최외측 상호접속 층과 상기 본드 패드 층 사이에 배치되는 패시베이션 층을 더 포함한다. 패시베이션 층은 비아들을 포함하며, 이 비아들은 상기 패시베이션 층을 통해서 신장되어 상호접속 층과 접촉한다. 본드 패드 및 상호접속 런너 부분들은 비아들을 통해서 신장된다. 본드 패드 부분은 비아들 중 적어도 하나의 비아에 의해 제 1 부분에 전기적으로 접속되고, 상기 상호접속 런너 부분은 비아들 중 적어도 하나의 비아에 의해 상기 제 2 부분에 전기적으로 접속된다. 언더 범프 금속화(UBM) 층은 본드 패드 부분 위에 배치된다.
또 다른 실시예에서, 본 발명은 반도체 기판 위에 배치되는 트랜지스터들, 상기 트랜지스터들 위에 배치되는 유전체 층들, 상기 트랜지스터들 위에 그리고 상기 유전체 층들 내에 형성되는 구리를 포함하는 상호접속 층들, 및 상기 상호접속 층들 위에 배치되는 최외측 금속화 층을 포함하는 집적 회로(IC)를 제공한다. 최외측 금속화 층은 Al을 포함하고, 복수의 본드 패드들 및 복수의 상호접속 런너들로 분할되고, 각각은 최외측 상호접속 층에 전기적으로 접속된다.
또 다른 실시예에서, 반도체 장치를 제조하는 방법이 제공되며, 상기 방법은 기판 위에 구리 상호접속 층을 형성하는 단계, 및 상기 구리 상호접속 층 위에 적어도 하나의 본드 패드 및 적어도 하나의 상호접속 런너를 포함하는 알루미늄 층을 형성하는 단계를 포함하고, 상기 상호접속 런너는 상기 구리 상호접속 층에 전기적으로 접속된다.
또 다른 실시예에서, 본 발명은 반도체 장치 위에 배치되는 능동 장치들, 상기 능동 장치들 위에 형성되는 구리를 포함하는 상호접속 층들, 및 상기 상호접속 층들 위에 배치되는 최외측 금속화 층을 포함하는 반도체 장치를 제공한다. 최외측 금속화 층은 알루미늄을 포함하고 상호접속 층에 각각 전기적으로 접속되는 적어도 하나의 상호접속 런너 및 적어도 하나의 본드 패드를 포함한다.
이하의 본 발명의 상세한 설명으로부터 당업자가 이해할 수 있는 본 발명의 바람직하고 대안적인 특징들이 상술되었다. 후술되는 본 발명의 부가적인 특징들은 본 발명의 청구범위의 요지를 형성한다. 본 발명의 목적을 실행하기 위한 다른 구조들을 설계 또는 수정하기 위한 근간으로서 서술된 개념 및 특정 실시예가 이용될 수 있다는 것을 당업자는 인지할 것이다. 당업자는 또한 이와 같은 등가의 구성들이 본 발명의 원리 및 범위를 벗어남이 없이 실현된다는 것을 알 수 있다.
지금부터, 본 발명의 더욱 완전한 이해를 위하여 첨부 도면을 참조하여 설명 될 것이다.
본 발명을 따르면, 반도체 장치의 최외측 상호접속 금속화 층들의 하나 이상의 레벨들을 본드 패드 상호접속 층으로 교체하는데 유용하다. 본드 패드 상호접속 층은 본드 패드 목적들을 위하여 전기적 접속들을 제공할 뿐만 아니라 반도체 장치의 다른 전기적 기능들을 위한 일반적인 전기적 접속들을 제공한다. 이는 웨이퍼 처리 비용들 및 수율 손실을 크게 절약한다. 최외측 상호접속 금속화 층을 제거하면서 본드 패드 층을 상호접속 층으로서 이용함으로써 이 교체를 실행하는 것이 현재 제안되었다. 최종 상호접속 금속 층을 제거하는 새로운 라우팅 레이아웃이 제공된다.
도 2a에서, 본 발명을 따른 본드 패드 구조(200)의 한 가지 유용한 실시예는 반도체 장치에 사용될 수 있다. 이 실시예는 유전층(210) 내에 배치되는 최외측 상호접속 층(205) 또는 레벨을 포함한다. 상호접속 층(205)은 패터닝되어 복수의 상호접속들 또는 런너들(205a) (또한 금속 라인들로 공지됨)로 세그먼트된다. 본원에 사용된 바와 같이, 층은 단일 층 또는 층들의 스택일 수 있다는 것을 이해하여야 한다. 이들 런너들(205a)은 유전층(210)을 따라서 신장되어 비아들을 통해서 밑에 놓인 금속 레벨들(도시되지 않음)에 접속들을 이룬다. 상호접속 층(205) 위에는 배치되는 것은 패시베이션 층(215)이다. 패시베이션 층(215)은 패터닝되어 이를 통해서 비아들을 형성한다. 비아들은 각종 밑에 놓인 런너들(205a)에 접촉한다. 본드 패드 층(220)은 패시베이션 층(215) 위에 배치되고 세그먼트되거나 분할되고, 본드 패드 부분(220a) 및 적어도 하나의 상호접속 또는 런너 부분(220b)을 형성한다. 최종 패시베이션 층(222)은 본드 패드(220a) 위에 부분적으로 배치되고 런너 부분들(220b) 위에 배치된다. UBM 층(224)은 본드 패드 부분(220a) 위에 배치되고 솔더 범프(226)는 UBM(224) 위에 배치된다. 도 2a에 도시된 실시예에서, 2개의 런너 부분들(220b) 및 하나의 본드 패드 부분(220a)이 도시되지만, 다른 실시예들에서, 하나 이상의 본드 패드 부분(220a)이 있을 수 있고 하나 또는 2개 이상의 런너 부분들(220b)이 있을 수 있다. 영역들(205a 및 220a 및 220b)을 포함하는 재료들의 내부 확산을 방지하는 배리어 층/층들은 간결성을 위하여 도시되지 않았다.
상술된 실시예에서 알 수 있는 바와 같이, 본 발명의 본드 패드 구조(200)는 전체 금속화 레벨을 제거하는 구조를 제공하고 필요로 되는 전기적 접속 정도를 성취한다. 게다가, 본드 패드 구조(200)는 세그먼트된 본드 패드 층(220)을 이용하여 본드 패드의 목적들을 위한 전기적 접속들을 제공할 뿐만 아니라 반도체 장치 내의 다른 전기적인 기능들을 위한 일반적인 상호접속을 제공한다. 이는 밑에 놓인 상호접속 층(205)에 직접 접속하는 본드 패드 부분(220a) 및 런너 부분들(220b)을 통해서 성취된다. 일반적으로 설명된 본드 패드 구조(200)의 일 실시예의 일반적인 구조를 따라서 상기 장치를 제조하는 한가지 방법이 지금부터 설명될 것이다.
도 2b는 제조의 한 스테이지에서 도 2a의 구조(200)를 도시한 것이다. 이 실시예에서, 하부 상호접속 층들 및 능동 장치들(도시되지 않음)이 형성된다. 따라서, 도 2b는 유전체 층(210) 내에서 형성되는 본드 패드 구조(200)의 최외측 상호접속 층(205)을 도시한 것이다. 도시된 상호접속 층(205)은 종래의 프로세스들 및 재료들을 이용하여 형성될 수 있다. 예를 들어, 상호접속 층(205)은, 상호접속 층(205)의 런너 부분들(205a)을 발생시키는 다마신 또는 이중 다마신 제조 프로세스(dual damascene fabrication process)를 이용하여 형성될 수 있다. 이와 같은 실시예들에서, 유전체 층(210)은 종래의 포토리소그래픽 및 에칭 프로세스들을 이용하여 유전체 층(210)에 개구들 또는 트렌치들을 형성하도록 패터닝된다.
그 후, 도전성 금속은 개구들 및 트렌치들 내로 증착되고 과다 금속은 종래의 화학적/기계적 폴리싱(CMP) 프로세스들을 이용하여 제거된다. 전형적으로, 트렌치들 또는 개구들은 탄탈/탄탈 나이트리드(Ta/TaN) 또는 티타늄/티타늄 나이트리드(Ti/TiN)와 같은 종래의 배리어 층 또는 층들(도시되지 않음)과 일렬로 된다. 유용한 실시예에서, 도전성 금속은 구리 또는 이들의 합금들을 포함한다. 다른 종래의 상호접속 구조들이 또한 본 발명에서 사용될 수 있다는 것을 유의하여야 한다. 예를 들어, 어떤 예들에서, 상호접속 구조는 비아들에 의해 밑에 놓인 구조들에 접속되는 유전체 층의 최상부 상에 배치되는 금속 런너들을 포함할 수 있다.
상호접속 층(205)의 평탄화 다음에, 패시베이션 층(215)이 도 2c에 도시된 바와 같이 상호접속 층(205) 위에 증착된다. 종래의 증착 프로세스들은 및 재료들은 패시베이션 층(215)을 형성하기 위하여 사용되고 도시된 실시예인 단층 또는 층들의 스택을 포함할 수 있다. 예를 들어, 패시베이션 층(215)은 종래의 프로세스들을 이용하여 증착되는 실리콘 나이트리드, 실리콘 다이옥사이드, 실리콘 나이트리드, 실리콘 카보-나이트리드, 실리콘 옥시카바이드, 실리콘 옥시나이트리드 또는 이들의 조합물들의 적층들로 구성될 수 있다. 도시된 실시예가 유전체 층(210) 및 상호접속 층(205) 위에 직접 배치되는 패시베이션 층(215)을 도시하지만, 다른 실시예들에서, 이 두개 간에 배치되는 인터비닝 층들(intervening layers)이 존재한다.
본 발명에서, 패시베이션 층(215)은 특정 방식으로 패터닝되며, 즉, 도 2d에 도시된 바와 같이 밑에 놓인 런너들(205a) 위에 비아들(217)(간결성을 위하여 지정된 단지 2개)을 개방하기 위하여 패터닝된다. 접속을 위하여, 전형적인 비아 직경 크기는 0.5와 10 미크론들 사이의 범위에 있으며, 바람직하게는 약 3미크론 직경이다. 또 다른 실시예에서, 개구들은 일련의 트렌치들(예를 들어, 3미크론 트렌치 폭을 갖는다)이다. 당업자는 이 설명에서 전달하고자 하는 것이 개구들의 실제 치수들이 아니라 바로 이 개념이라는 것을 이해할 것이다. 이들 치수들은 장치 컨덕터 기하형태들, 형상들 및 크기들에 따라서 가변될 것이다.
패시베이션 층(215)의 패터닝은 종래의 프로세스들 및 구조들과 다르다. 종래의 공정들에서, 패시베이션 층(215)은 통상적으로 구리 패드 위에 패터닝되며, 이는 구리 패드와 솔더 범프 사이의 전기적 접속을 형성하기 위하여 그 내에 Al을 증착시키기 위한 것이다. 그러나, 패시베이션 층(215)은 분할되거나 세그먼트되어, 비아들이 결국 전체 상호접속 구조의 부분을 갖는 상이한 런너들(205a) 상으로 개방되도록 한다. 비아들의 형성 후, Ti/TiN 또는 Ta/TaN 또는 이들의 조합물들과 같은 종래의 배리어 층은 그 내에 증착될 수 있다. 본 발명의 이 양상은 도시되지 않았지만, 이와 같은 배리어 층들이 제공될 수 있다는 것을 이해하여야 한다.
도 2e에서, 본드 패드 층(220)은 패시베이션 층(215) 위에 증착되고, 존재하는 경우 비아들 내로 그리고 배리어 층 위에 증착된다. 배리어 층을 포함하는 비아 내에 배치되는 본드 패드 층(220)의 부분은 각종 상호접속 런너들(205a)과 본드 패드 층(220) 사이에 전기적 접속을 제공한다. 종래의 프로세스들 및 재료들은 본드 패드 층(220)을 형성하기 위하여 사용될 수 있다. 예를 들어, 유용한 실시예에서, 본드 패드 층(220)은 Al 또는 이들의 합금들을 포함하고 물리적 기상 증착(physical vapor deposition; PVD) 또는 화학적 기상 증착(chemical vapor deposition; CVD) 또는 원자층 증착(atomic layer deposition; ALD) 프로세스들과 같은 증착 프로세스들이 적절한 두께로 본드 패드 층(220)을 형성하도록 사용될 수 있다.
그 후, 종래의 리소그래픽 및 에칭 프로세스는 도 2f에 도시된 바와 같이 본드 패드 층(220)을 본드 패드 부분(220a) 및 런너 부분들(220b)로 특정하게 패터닝하도록 사용될 수 있다. 선택된 에칭 화학물질은 본드 패드 층(220)을 위하여 선택되는 금속의 유형에 좌우될 것이다. 당업자는 어떤 에칭 화학물질들이 이용되는지를 이해할 것이다. 도시된 실시예에서, 본드 패드 부분(220a)은 본딩 프로세스들을 위하여 밑에 놓인 상호접속 런너들(205a)에 전기적 접속을 제공하고 런너 부분들(220b)은 일반적인 상호접속 목적들을 위하여 밑에 놓인 상호접속 런너들(205a)에 전기적 접속을 제공한다.
최종 웨이퍼 패시베이션 층일 수 있는 제 2 패시베이션 층(222)은 도 2g에 도시된 바와 같이 패터닝된 본드 패드 층(220) 위에 증착되는 블랭킷(blanket)이다. 종래의 프로세스들 및 재료는 제 2 패시베이션 층(222)을 증착시키기 위하여 사용될 수 있다. 예를 들어, 제 2 패시베이션 층(222)은 종래의 PVD 또는 CVD 프로세스들로 증착되는 옥사이드/나이트리드 2층으로 구성될 수 있다. 그 후, 제 2 패시베이션 층(222)은 런너 부분들(220b)을 커버하면서 다음에 증착되는 UBM 및 솔더 범프를 수용할 밑에 놓이는 본드 부분(220a)의 부분을 노출시키도록 패터닝된다. 종래의 에칭 프로세스들은 제 2 패시베이션 층(222)을 패터닝하기 위하여 사용될 수 있다.
도 2i에서, UBM 층(224)은 증착되고 패터닝되어 도시된 실시예를 성취한다. CVD, PVD 또는 ALD와 같은 종래의 프로세스들 및 재료들은 UBM 층(224)을 형성하기 위하여 사용될 수 있다. 예를 들어, UBM 층(224)은 티타늄, 니켈/바나듐-구리, 또는 구리/크롬과 같은 금속을 포함할 수 있고, 습식 에칭은 UBM 구조(224)를 형성하기 위하여 도통될 수 있다. UBM 층(224)의 증착 및 패터닝 후, 솔더 범프(226)는 도 2a에 도시된 구조(200)를 성취하기 위하여 종래 방법으로 제조된다.
도 3을 간략히 참조하면, 도 2a에 도시된 솔더 범프 구조(200)를 포함하는 집적 회로(IC)(300), 예를 들어, 플립 칩(IC)과 같은 반도체 장치를 부분적으로 도시한다. 솔더 범프 구조(200)는 밑에 놓인 트랜지스터 구조(310)에 전기적으로 접속된다. IC(300)는 종래의 설계일 수 있고, 따라서, 이의 제조의 상세한 설명은 필요로 되지 않는다. 게다가, IC(300)는 어떤 특정 장치 또는 설계로 제한되지 않는다. 예를 들어, 광전 장치 또는 전기화학 장치일 수 있다. 트랜지스터들(310)은 본드 패드(220a) 및 런너들(220b)을 포함한 솔더 범프 구조(200)에 전기적으로 접속된다. 트랜지스터들(310)과 솔더 범프 구조(200) 사이의 전기적 접속들은 도시되지 않았지만, 당업자는 장치들이 전기적으로 접속되는 방법을 이해할 것이다. 솔더 범프 구조(200)는 상호접속들(320)이 형성되는 유전층들(315) 위에 배치된다. 상호접속들(320)은 다마신 또는 이중 다마신 상호접속 구조들과 같은 종래의 설계로 이루어질 수 있다. 당업자는 솔더 범프 구조(200)가 납 또는 이의 합금들을 포함할 수 있다는 것을 이해할 것이다. 대안적으로, 실질적으로 무납(lead-free)(트레이스 량 미만의 납, 예를 들어 0.5% 미만을 포함)일 수 있고 당업자에게 공지된 무납 합금들을 포함할 수 있다.
본 발명이 상세히 설명되었지만, 당업자는 본 발명의 원리를 벗어남이 없이 각종 변경들, 치환들, 대체들을 행할 수 있다는 것을 이해할 것이다.
본 발명은 적어도 하나의 본드 패드 및 적어도 하나의 상호접속 런너를 포함하는 알루미늄 층을 포함하며, 상기 상호접속 런너는 밑에 놓인 구리 상호접속 층에 전기적으로 결합됨으로써, Cu 본드 패드의 제조시 필요로 되는 부가적인 프로세싱 및 마스킹 단계들을 제거하여 제조 비용을 감소시킨다.

Claims (10)

  1. 반도체 장치에 있어서:
    적어도 하나의 본드 패드 및 적어도 하나의 상호접속 런너(interconnect runner)를 포함하는 알루미늄 층을 포함하고, 상기 상호접속 런너는 하부 구리 상호접속 층에 전기적으로 결합되는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 구리 상호접속 층은 세그먼트되는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 상호접속 층은 적어도 제 1 및 제 2 런너 부분들로 세그먼트되고, 상기 적어도 하나의 본드 패드는 적어도 하나의 비아에 의해 상기 제 1 부분에 전기적으로 접속되고, 상기 적어도 하나의 상호접속 런너는 적어도 하나의 비아에 의해 상기 제 2 부분에 전기적으로 접속되는, 반도체 장치.
  4. 제 1 항에 있어서,
    상기 알루미늄 층과 상기 상호접속 층 사이에 배치된 패시베이션 층을 더 포함하고, 상기 패시베이션 층은 자신을 통해서 신장하는 비아들을 갖고, 상기 알루미늄 층은 상기 비아들로 신장되는, 반도체 장치.
  5. 제 1 항에 있어서,
    상기 알루미늄 층은 알루미늄 합금을 포함하고, 상기 구리 상호접속 층은 구리 합금을 포함하는, 반도체 장치.
  6. 반도체 장치에 있어서:
    반도체 기판 위에 배치되는 능동 장치들;
    상기 능동 장치들 위에 형성되는 적어도 제 1 및 제 2 런너 부분들로 세그먼트되는 최외측 상호접속 층;
    상기 최외측 상호접속 층 위에 배치되는 세그먼트된 본드 패드 층으로서, 상기 본드 패드 층은 본드 패드 부분 및 상호접속 런너 부분을 포함하는, 상기 세그먼트된 본드 패드 층;
    상기 최외측 상호접속 층과 상기 본드 패드 층 사이에 배치되는 패시베이션 층으로서, 상기 패시베이션 층은 자신을 통해서 신장하여 상기 최외측 상호접속 층에 접촉하는 비아들을 갖고, 상기 본드 패드 및 상호접속 런너 부분들은 상기 비아들로 신장되고, 상기 본드 패드 부분은 상기 비아들 중 적어도 하나의 비아에 의해 상기 제 1 부분에 전기적으로 접속되고, 상기 상호접속 런너 부분은 상기 비아들 중 또다른 적어도 하나의 비아에 의해 상기 제 2 부분에 전기적으로 접속되는, 상기 패시베이션 층; 및
    상기 본드 패드 부분 위에 배치되는 언더 범프 금속화(Under Bump Metallization; UBM) 층을 포함하는, 반도체 장치.
  7. 제 6 항에 있어서,
    상기 본드 패드 층은 알루미늄 또는 이의 합금들을 포함하고, 상기 최외측 상호접속 층은 구리 또는 이의 합금들을 포함하는, 반도체 장치.
  8. 제 6 항에 있어서,
    상기 제 1 부분은 제 1 복수의 런너들로 분할되고 상기 제 2 부분은 제 2 복수의 런너들로 분할되고, 상기 본드 패드 부분은 적어도 하나의 비아에 의해 상기 제 1 복수의 런너들 각각에 전기적으로 접속되고, 상기 적어도 하나의 상호접속 런너 부분은 적어도 하나의 비아에 의해 상기 제 2 복수의 런너들 각각에 전기적으로 접속되는, 반도체 장치.
  9. 집적 회로에 있어서:
    반도체 기판 위에 배치되는 트랜지스터들;
    상기 트랜지스터들 위에 배치되는 유전체 층들;
    상기 트랜지스터들 위에 그리고 상기 유전체 층들 내에 형성되는 구리를 포함하는 상호접속 층들; 및
    상기 상호접속 층들 위에 배치되는 최외측 금속화 층으로서, 상기 최외측 금속화 층은 알루미늄을 포함하고, 최외측 상호접속 층에 각각 전기적으로 접속되는 복수의 본드 패드들 및 복수의 상호접속 런너들로 분할되는, 상기 최외측 금속화 층을 포함하는, 집적 회로.
  10. 반도체 장치에 있어서:
    반도체 기판 위에 배치되는 능동 장치들;
    상기 능동 장치들 위에 형성되는 구리를 포함하는 상호접속 층들; 및
    상기 상호접속 층들 위에 배치되는 최외측 금속화 층으로서, 상기 최외측 금속화 층은 알루미늄을 포함하고, 상호접속 층에 각각 전기적으로 접속되는 적어도 하나의 본드 패드 및 적어도 하나의 상호접속 런너를 포함하는, 상기 최외측 금속화 층을 포함하는, 반도체 장치.
KR1020060091670A 2005-09-21 2006-09-21 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅 KR101163974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US71923405P 2005-09-21 2005-09-21
US60/719,234 2005-09-21

Publications (2)

Publication Number Publication Date
KR20070033286A KR20070033286A (ko) 2007-03-26
KR101163974B1 true KR101163974B1 (ko) 2012-07-09

Family

ID=37959332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091670A KR101163974B1 (ko) 2005-09-21 2006-09-21 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅

Country Status (4)

Country Link
US (2) US8319343B2 (ko)
JP (1) JP5409993B2 (ko)
KR (1) KR101163974B1 (ko)
CN (1) CN100557793C (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US7749885B2 (en) * 2006-12-15 2010-07-06 Micron Technology, Inc. Semiconductor processing methods, methods of forming contact pads, and methods of forming electrical connections between metal-containing layers
US8288872B2 (en) 2008-08-05 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via layout
US8405211B2 (en) * 2009-05-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bump pad structure
GB2471833B (en) * 2009-07-07 2013-05-15 Cambridge Silicon Radio Ltd Under land routing
US8368224B2 (en) * 2009-07-07 2013-02-05 Cambridge Silicon Radio Ltd. Under land routing
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8211776B2 (en) * 2010-01-05 2012-07-03 International Business Machines Corporation Integrated circuit line with electromigration barriers
CN102543921B (zh) * 2010-12-23 2015-01-07 中芯国际集成电路制造(上海)有限公司 焊垫结构及其制造方法
US8647974B2 (en) 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
TWI467719B (zh) * 2012-05-07 2015-01-01 Novatek Microelectronics Corp 薄膜覆晶裝置
US20130292819A1 (en) * 2012-05-07 2013-11-07 Novatek Microelectronics Corp. Chip-on-film device
KR101495713B1 (ko) * 2012-05-07 2015-02-25 노바텍 마이크로일렉트로닉스 코포레이션 칩온필름 장치
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9536833B2 (en) 2013-02-01 2017-01-03 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
US9455226B2 (en) * 2013-02-01 2016-09-27 Mediatek Inc. Semiconductor device allowing metal layer routing formed directly under metal pad
US9953954B2 (en) * 2015-12-03 2018-04-24 Mediatek Inc. Wafer-level chip-scale package with redistribution layer
TWI585925B (zh) * 2016-02-05 2017-06-01 矽品精密工業股份有限公司 基板結構
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same
US11889617B1 (en) * 2022-09-01 2024-01-30 Baidu Usa Llc Techniques for high-speed signal layer transition

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
JP2004022869A (ja) 2002-06-18 2004-01-22 Toshiba Corp 半導体装置
US6717270B1 (en) 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JPH0379434A (ja) 1989-08-21 1991-04-04 Toshiba Corp シーケンス表示装置
US5128737A (en) * 1990-03-02 1992-07-07 Silicon Dynamics, Inc. Semiconductor integrated circuit fabrication yield improvements
US5311404A (en) * 1992-06-30 1994-05-10 Hughes Aircraft Company Electrical interconnection substrate with both wire bond and solder contacts
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6187680B1 (en) * 1998-10-07 2001-02-13 International Business Machines Corporation Method/structure for creating aluminum wirebound pad on copper BEOL
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6197613B1 (en) * 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
US6306750B1 (en) * 2000-01-18 2001-10-23 Taiwan Semiconductor Manufacturing Company Bonding pad structure to prevent inter-metal dielectric cracking and to improve bondability
JP3651765B2 (ja) * 2000-03-27 2005-05-25 株式会社東芝 半導体装置
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US6689680B2 (en) * 2001-07-14 2004-02-10 Motorola, Inc. Semiconductor device and method of formation
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
JP2003068740A (ja) 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP2003347351A (ja) * 2002-05-29 2003-12-05 Mitsubishi Electric Corp 半導体装置
US6642597B1 (en) * 2002-10-16 2003-11-04 Lsi Logic Corporation Inter-layer interconnection structure for large electrical connections
US6959856B2 (en) * 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
US6798035B1 (en) * 2003-06-20 2004-09-28 Lsi Logic Corporation Bonding pad for low k dielectric
US6743979B1 (en) * 2003-08-29 2004-06-01 Lsi Logic Corporation Bonding pad isolation
US6825563B1 (en) * 2003-10-09 2004-11-30 Lsi Logic Corporation Slotted bonding pad
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7364998B2 (en) * 2005-07-21 2008-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
JP2004022869A (ja) 2002-06-18 2004-01-22 Toshiba Corp 半導体装置
US6717270B1 (en) 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells

Also Published As

Publication number Publication date
JP2007088478A (ja) 2007-04-05
US20070063352A1 (en) 2007-03-22
CN100557793C (zh) 2009-11-04
JP5409993B2 (ja) 2014-02-05
US8319343B2 (en) 2012-11-27
CN1941341A (zh) 2007-04-04
KR20070033286A (ko) 2007-03-26
US20130056868A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR101163974B1 (ko) 상호접속 층의 교체를 위한 본드 패드 아래에서 라우팅
US8299612B2 (en) IC devices having TSVS including protruding tips having IMC blocking tip ends
US7652378B2 (en) Aluminum-based interconnection in bond pad layer
US9449875B2 (en) Wafer backside interconnect structure connected to TSVs
US8865585B2 (en) Method of forming post passivation interconnects
US7381642B2 (en) Top layers of metal for integrated circuits
US7829452B2 (en) Terminal pad structures and methods of fabricating same
US8587119B2 (en) Conductive feature for semiconductor substrate and method of manufacture
US9230885B2 (en) Semiconductor structure and method for making same
US20130043598A1 (en) Bond pad structure to reduce bond pad corrosion
JP2012054588A (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
US7245025B2 (en) Low cost bonding pad and method of fabricating same
US20100099250A1 (en) Methods of Forming Integrated Circuit Contact Pads Using Electroless Plating of Diffusion Barrier Layers
US20200035631A1 (en) Semiconductor package and method of forming the same
US7812448B2 (en) Electronic device including a conductive stud over a bonding pad region
US7646097B2 (en) Bond pads and methods for fabricating the same
US6777318B2 (en) Aluminum/copper clad interconnect layer for VLSI applications
US20070120264A1 (en) A semiconductor having a copper-based metallization stack with a last aluminum metal line layer
US20080157382A1 (en) Direct termination of a wiring metal in a semiconductor device
CN102013421B (zh) 集成电路结构
CN102013421A (zh) 集成电路结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8