CN100452377C - 芯片与封装结构 - Google Patents

芯片与封装结构 Download PDF

Info

Publication number
CN100452377C
CN100452377C CNB2005101297054A CN200510129705A CN100452377C CN 100452377 C CN100452377 C CN 100452377C CN B2005101297054 A CNB2005101297054 A CN B2005101297054A CN 200510129705 A CN200510129705 A CN 200510129705A CN 100452377 C CN100452377 C CN 100452377C
Authority
CN
China
Prior art keywords
those
chip
dielectric layer
disposed
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101297054A
Other languages
English (en)
Other versions
CN1979832A (zh
Inventor
饶瑞孟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005101297054A priority Critical patent/CN100452377C/zh
Publication of CN1979832A publication Critical patent/CN1979832A/zh
Application granted granted Critical
Publication of CN100452377C publication Critical patent/CN100452377C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种芯片，此芯片包括衬底、第一介电层、金属层、第二介电层与保护层。该衬底定义有一熔丝区域与一非熔丝区域，该熔丝区域内具有至少一熔丝焊垫。第一介电层配置于衬底上。金属层配置于第一介电层中。第二介电层配置于金属层与第一介电层上。多个介层窗配置于第二介电层中，其与金属层电性连接。多个焊垫配置于第二介电层上，其与介层窗电性连接。保护层配置于这些焊垫与第二介电层上，此保护层具有数个开口与数个凹陷，这些开口暴露这些焊垫。该些凹陷配置于该非熔丝区域的保护层中，以防止熔丝焊垫受到外界影响而造成芯片损坏。配置于此芯片上的凹陷可以供封装胶体填入，避免封装胶体与芯片剥离。

Description

芯片与封装结构
技术领域
本发明涉及一种晶片结构与芯片结构，尤其涉及一种具有凹陷的晶片结构与芯片结构。
背景技术
近年来，随着半导体工艺技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而电子产品的功能朝向人性化与多功能等方面发展。在电子产品内，拥有各种功能不一的集成电路(Integrated Circuit，IC)元件。在电子元件的制作过程中，集成电路封装(IC packaging)工艺扮演着相当重要的角色，而集成电路封装型态可大致区分为引脚插入型(Pin In Hole，PIH)与表面贴装型(Surface Mount Technology，SMT)两大类，其中引脚插入型例如为双列直插式封装(Dual In-line Package，DIP)与针栅阵列插入式封装(Pin Grid Array，PGA)，而表面贴装型例如引线键合封装(Wire BondingPackage，WB)、带载自动键合封装(Tape Automatic Bonding，TAB)、倒装芯片(Flip Chip，FC)与球栅阵列封装(Ball Grid Array package，BGA)等型式。
然而，大尺寸芯片的封装技术遭遇到了困难。若在封装阶段的芯片具有较大的尺寸，由于芯片与封装胶体(Molding Compound)的应力不均，因此会产生封装胶体剥落，而可能导致可靠性测试失效。目前的解决方法是调整封装胶体的成份，以降低因封装胶体产生的应力或增强封装胶体与芯片的保护层(Passivation)的黏着力(Adhesion)。
因为上述黏着力的性质是取决于封装胶体的树脂(Resin)成分，调整树脂的成分可作为增强黏着力的手段。但是此举可能会增加封装胶体作用在芯片上的应力，而衍生其他的问题。
发明内容
有鉴于此，本发明的目的是提供一种芯片结构，可以增加封装胶体与此芯片之间的黏着力。
本发明的再一目的是提供一种封装结构，以避免芯片裸露的问题。
本发明提出一种芯片，此芯片包括衬底、第一介电层、金属层、第二介电层与保护层。第一介电层配置于衬底上。金属层配置于第一介电层中。第二介电层配置于金属层与第一介电层上。多个介层窗配置于第二介电层中，其与金属层电性连接。多个焊垫配置于第二介电层上，其与介层窗电性连接。保护层配置于这些焊垫与第二介电层上，此保护层具有数个开口与数个凹陷，这些开口暴露这些焊垫。
于一实施例中，上述保护层的最上层可为一层聚合物层。此聚合物层的材质例如选自聚酰亚胺(Polyimide，PI)、苯并环丁烯(Benzocyclobutene，BCB)与硅化物其中之一，硅化物例如是氧化硅或氮化硅。
于一实施例中，上述开口与凹陷于制造过程中为同时形成。这些凹陷的深度可大于1000埃(Angstrom)，而宽度可大于5000埃。
于一实施例中，上述衬底定义有熔丝(Fuse)区域与非熔丝区域，该熔丝区域内具有至少一熔丝焊垫，而上述凹陷配置于非熔丝区域的保护层中以防止熔丝焊垫受到外界影响而造成芯片损坏，此外，上述凹陷不配置于焊垫上的保护层中。
本发明再提出一种封装结构，此封装结构是由芯片、载板、导电结构以及封装胶体(Molding Compound)或底胶(Underfill)所构成。此芯片包括衬底、第一介电层、金属层、第二介电层与保护层。第一介电层配置于衬底上。金属层配置于第一介电层中。第二介电层配置于金属层与第一介电层上。多个介层窗配置于第二介电层中，其与金属层电性连接。多个焊垫结构配置于第二介电层上，其与介层窗电性连接。保护层配置于这些焊垫结构与第二介电层上，此保护层具有数个凹陷以及分别裸露这些焊电结构的数个焊垫开口。载板(carrier)上配置有数个端点。数个导电结构分别电性连接此些焊垫结构与此些端点。封装胶体覆盖焊垫结构、端点以及导电结构，并且填满凹陷。
于一实施例中，上述封装胶体的材质例如是环氧树脂注模化合物(Epoxy Molding Compound)。
于一实施例中，上述导电结构为焊料凸块(Bump)。
于一实施例中，上述导电结构为焊线。
于一实施例中，上述保护层的最上层是聚合物层。此聚合物层的材质例如选自聚酰亚胺、苯并环丁烯与硅化物其中之一，此硅化物例如是氧化硅或氮化硅。
于一实施例中，上述开口与凹陷于制造过程中为同时形成。这些凹陷的深度可大于1000埃(Angstrom)，凹陷的宽度可大于5000埃。
于一实施例中，上述衬底定义有熔丝(Fuse)区域与非熔丝区域，该熔丝区域内具有至少一熔丝焊垫，而这些凹陷配置于非熔丝区域的保护层中以防止熔丝焊垫受到外界影响而造成芯片损坏。于另一实施例中，这些凹陷不配置于焊垫上的保护层中。
于本发明中，芯片上的保护层中配置许多凹陷。于后续封装工艺中，封装胶体可填入这些凹陷，因此可以加强封装胶体与芯片之间的黏着力，以避免芯片在后续工艺中，因为异种材质之间的应力不均匀以及彼此之间黏着性不佳，造成芯片与封装胶体相互剥离，致使芯片裸露，进而造成芯片上的元件损坏等问题。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1至图2为本发明一实施例的芯片的制造方法流程剖面图；
图3绘示本发明一实施例的一种封装结构剖面示意图；
图4绘示本发明另一实施例的引线封装结构剖面示意图。
主要元件符号说明
100：芯片              102、131：衬底
104：保护层            106、110：介电层
108：金属层            112：介层窗
114：焊垫              116：熔丝焊垫
120：开口              122：凹陷
126、140：载板         128、144：导电结构
130：封装胶体或底胶    146：封装胶体
132、142：端点         134：防焊层
150a：熔丝区域
150b：非熔丝区域
具体实施方式
图1至图2为本发明实施例的芯片的制造方法流程剖面图，请参照图1，首先提供芯片100。此芯片100具有一衬底102与衬底102上的一保护层(Passivation)104。为方便说明，图1至图2仅绘示部分衬底102，此部分衬底102上还配置包括介电层106、金属层108、介电层110、介层窗(Via)112、焊垫114以及熔丝焊垫116。介电层106的材质例如是氧化硅。金属层108配置于介电层106之中。金属层108例如是内连导线，其材质例如是铝或铜。介电层110配置于介电层106上。介电层110的材质例如是氧化硅。介层窗112配置于介电层110中。介层窗112例如是内连导线的插塞(Plug)，其与金属层108电性连接。介层窗112的材质例如是钨。焊垫114配置于介电层110上，其与介层窗112电性连接。焊垫114的材质例如是铝、铜或铝合金。
在本实施例中，此芯片100还定义有一熔丝区域150a以及除了熔丝区域以外的非熔丝区域150b。如图1中所示，熔丝焊垫116配置在芯片100的熔丝区域150a。
保护层104配置于介电层110上。保护层104的材质例如是氮化硅、氧化硅、氮氧化硅与磷硅玻璃。保护层104的最上层可以是一层聚合物层(未绘示)，此聚合物层的材质例如是聚酰亚胺、苯并环丁烯或硅化物，此硅化物例如是氧化硅或氮化硅等。此保护层104可以防止移动离子(mobile ions)、水气(moisture)、过渡金属(transition metal)及其他杂质(impurity)穿透，而损坏保护层104下方的金属层108。
接着，请参照图2，于保护层104中形成数个开口120与数个凹陷122。开口120与凹陷122可以是同时形成的。开口120与凹陷122的形成方法例如是对此芯片100进行光刻蚀刻工艺。开口120暴露焊垫114以及熔丝焊垫116。凹陷122的深度例如是大于1000埃，而宽度例如是5000埃以上。此外，为防止焊垫114与熔丝焊垫116受到外界影响而造成芯片100内部电路损坏，凹陷122的位置可以加以限制。较佳的是，凹陷122配置于非熔丝区域150b的保护层104中。此外，凹陷122不配置于焊垫114上的保护层104中。
本发明所提供的芯片虽以芯片100为范例，但制造方法并不限于上述方法。
于本发明中，芯片上的保护层中配置许多凹陷。于后续封装工艺中，封装胶体可填入这些凹陷，因此可以加强封装胶体与保护层之间的黏着力，以避免因为异种材质之间的应力不均匀以及彼此之间黏着性不佳，造成芯片与封装胶体相互剥离，致使芯片裸露，进而造成芯片上的元件损坏等问题。
以下进一步说明上述凹陷在本发明另外提供的封装结构中所产生的作用。为方便说明，以芯片100作为此封装结构的一部分。
图3绘示本发明的一种封装结构剖面示意图。请参照图3，此封装结构是由芯片100、载板126、导电结构128以及封装胶体或底胶130所构成。芯片100上包括衬底102、介电层106、金属层108、介电层110、介层窗112、熔丝焊垫116、焊垫114以及覆盖这些焊垫114的保护层104。金属层108配置于介电层106之中，介电层110位于介电层106上。介层窗112配置于介电层110之中，介层窗112与金属层108电性连接。焊垫114以及熔丝焊垫116位于介电层110上，焊垫114与介层窗112电性连接。
保护层104位于介电层110上，保护层104的材质例如是氮化硅、氧化硅、氮氧化硅与磷硅玻璃等绝缘物质。在一优选实施例中，保护层104的最上层例如是一层聚合物层(未绘示)，聚合物层的材质包括聚酰亚胺、苯并环丁烯或硅化物，此硅化物例如是氧化硅或氮化硅等。保护层104具有数个凹陷122以及分别裸露数个焊垫114以及数个熔丝焊垫116的数个开口120，开口120与凹陷122于芯片的制造过程中可以是同时形成。凹陷122的深度例如是大于1000埃，而宽度例如是5000埃以上。此外，为防止焊垫114与熔丝焊垫116受到外界影响而造成芯片100内部电路损坏，凹陷122的位置可以加以限制。较佳的是，凹陷122可以配置于非熔丝区域150b的保护层104中。此外凹陷122不配置于焊垫114上的保护层104中。
载板126是由衬底131、数个端点132以及防焊层(Solder Mask)134所构成。导电结构128分别电性连接焊垫114与端点132。在本实施例中，导电结构128为焊料凸块(Bump)。焊料凸块例如是金凸块、锡铅凸块或其他导电凸块。封装胶体或底胶130覆盖焊垫114、端点132以及导电结构128，并且填满凹陷122。封装胶体或底胶130的材质例如是环氧树脂注模化合物，也可以是其他吸湿性低且抗腐蚀性高的塑胶。
上述实施例是以倒装芯片(Flip Chip)的封装方式来说明。然而，本发明并不限定使用倒装芯片的方式，也可使用引线键合(Wire Bonding)的方式或其他键合方式，使得芯片100与载板电性连接。图4绘示本发明另一实施例的引线封装结构剖面示意图，并以芯片100作为此引线封装结构的一部分。为方便说明，图4中的芯片100尺寸缩小，只绘示焊垫114与凹陷122两部分。如图4所示，此引线封装结构包括载板140、位于载板140上的芯片100、配置于载板140的端点142、导电结构144以及封装胶体146。导电结构144为焊线，导电结构144分别电性连接焊垫114与端点142。封装胶体146覆盖焊垫114、端点142以及导电结构144，并且填满凹陷122。
在本发明中，保护层上配置有许多凹陷，因此在封装工艺中，封装胶体可以填入凹陷，使封装胶体与芯片之间具有较强的黏着力，因此避免封装胶体脱落而造成芯片裸露的问题。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (17)

1.一种芯片，包括：
一衬底，该衬底定义有一熔丝区域与一非熔丝区域，该熔丝区域内具有至少一熔丝焊垫；
一第一介电层，配置于该衬底上；
一金属层，配置于该第一介电层中；
一第二介电层，配置于该金属层与该第一介电层上；
多个介层窗，配置于该第二介电层中，其与该金属层电性连接；
多个焊垫，配置于该第二介电层上，其与该介层窗电性连接；以及
一保护层，配置于该些焊垫与该第二介电层上，该保护层具有多个开口与多个凹陷，该些开口暴露该些焊垫，而该些凹陷配置于该非熔丝区域的保护层中，以防止熔丝焊垫受到外界影响而造成芯片损坏。
2.如权利要求1所述的芯片，其中该保护层的最上层可包括一聚合物层。
3.如权利要求2所述的芯片，其中该聚合物层的材质是选自聚酰亚胺、苯并环丁烯与硅化物其中之一，该硅化物可包括氧化硅或氮化硅。
4.如权利要求1所述的芯片，其中该些开口与该些凹陷于制造过程中为同时形成。
5.如权利要求1所述的芯片，其中该些凹陷的深度大于1000埃。
6.如权利要求1所述的芯片，其中该些凹陷的宽度大于5000埃。
7.如权利要求1所述的芯片，其中该些凹陷配置于该非熔丝区域的保护层中且不在该些焊垫上。
8.一种封装结构，该封装结构包括：
一芯片，该芯片包括：
一衬底，该衬底定义有一熔丝区域与一非熔丝区域，该熔丝区域内具有至少一熔丝焊垫；
一第一介电层，配置于该衬底上；
一金属层，配置于该第一介电层中；
一第二介电层，配置于该金属层与该第一介电层上；
多个介层窗，配置于该第二介电层中，其与该金属层电性连接；
多个焊垫结构，配置于该第二介电层上，其与该介层窗电性连接；以及
一保护层，配置于该些焊垫结构与该第二介电层上，该保护层具有多个开口与多个凹陷，该些开口暴露该些焊垫结构，而该些凹陷配置于该非熔丝区域的保护层中，以防止熔丝焊垫受到外界影响而造成芯片损坏；
一载板，有多个端点；
多个导电结构，分别电性连接该些焊垫结构与该些端点；以及
一封装胶体或底胶，覆盖该些焊垫结构、该些端点以及该些导电结构，并且填满该些凹陷。
9.如权利要求8所述的封装结构，其中该封装胶体或底胶的材质可包括环氧树脂注模化合物。
10.如权利要求8所述的封装结构，其中该些导电结构为焊料凸块。
11.如权利要求8所述的封装结构，其中该些导电结构为焊线。
12.如权利要求8所述的封装结构，其中该保护层的最上层可包括一聚合物层。
13.如权利要求12所述的封装结构，其中该聚合物层的材质是选自聚酰亚胺、苯并环丁烯与硅化物其中之一，该硅化物可包括氧化硅或氮化硅。
14.如权利要求8所述的封装结构，其中该些开口与该些凹陷于制造过程中为同时形成。
15.如权利要求8所述的封装结构，其中该些凹陷的深度大于1000埃。
16.如权利要求8所述的封装结构，其中该些凹陷的宽度大于5000埃。
17.如权利要求8所述的封装结构，其中该些凹陷配置于该非熔丝区域的保护层中且不在该些焊垫上。
CNB2005101297054A 2005-12-01 2005-12-01 芯片与封装结构 Active CN100452377C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101297054A CN100452377C (zh) 2005-12-01 2005-12-01 芯片与封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101297054A CN100452377C (zh) 2005-12-01 2005-12-01 芯片与封装结构

Publications (2)

Publication Number Publication Date
CN1979832A CN1979832A (zh) 2007-06-13
CN100452377C true CN100452377C (zh) 2009-01-14

Family

ID=38130931

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101297054A Active CN100452377C (zh) 2005-12-01 2005-12-01 芯片与封装结构

Country Status (1)

Country Link
CN (1) CN100452377C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564878A (zh) * 2017-08-15 2018-01-09 华天科技（昆山）电子有限公司 凸点增强型封装结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982311B2 (en) * 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
TWI679479B (zh) * 2019-02-14 2019-12-11 友達光電股份有限公司 顯示裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN2567768Y (zh) * 2002-08-22 2003-08-20 南茂科技股份有限公司 基板在晶片上的封装结构
US6656826B2 (en) * 2000-09-27 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device
US6724091B1 (en) * 2002-10-24 2004-04-20 Intel Corporation Flip-chip system and method of making same
US20050064624A1 (en) * 2003-09-18 2005-03-24 Minami Co., Ltd. Method of manufacturing wafer level chip size package
US6943059B2 (en) * 2003-05-22 2005-09-13 Renesas Technology Corp. Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656826B2 (en) * 2000-09-27 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device
CN1399334A (zh) * 2001-07-25 2003-02-26 联华电子股份有限公司 用于铜/低介电常数材料后段制程的接合垫结构
CN2567768Y (zh) * 2002-08-22 2003-08-20 南茂科技股份有限公司 基板在晶片上的封装结构
US6724091B1 (en) * 2002-10-24 2004-04-20 Intel Corporation Flip-chip system and method of making same
US6943059B2 (en) * 2003-05-22 2005-09-13 Renesas Technology Corp. Flip chip mounting method of forming a solder bump on a chip pad that is exposed through an opening formed in a polyimide film that includes utilizing underfill to bond the chip to a substrate
US20050064624A1 (en) * 2003-09-18 2005-03-24 Minami Co., Ltd. Method of manufacturing wafer level chip size package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564878A (zh) * 2017-08-15 2018-01-09 华天科技（昆山）电子有限公司 凸点增强型封装结构

Also Published As

Publication number Publication date
CN1979832A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6873032B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US5731631A (en) Semiconductor device with tape automated bonding element
US7378731B2 (en) Heat spreader and package structure utilizing the same
US7045883B1 (en) Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6815833B2 (en) Flip chip package
US7514771B2 (en) Leadless lead-frame
US7262497B2 (en) Bumpless assembly package
US6320254B1 (en) Plug structure
US20240145346A1 (en) Semiconductor device with through-mold via
WO2007124410A2 (en) Thermally enhanced bga package with ground ring
US6864588B2 (en) MCM package with bridge connection
US7518211B2 (en) Chip and package structure
US7187070B2 (en) Stacked package module
US7015591B2 (en) Exposed pad module integrating a passive device therein
US7045893B1 (en) Semiconductor package and method for manufacturing the same
CN100452377C (zh) 芯片与封装结构
US6075281A (en) Modified lead finger for wire bonding
KR101013548B1 (ko) 스택 패키지
KR20090011713A (ko) 반도체 장치 및 그 제조 방법
KR100673378B1 (ko) 칩 스케일 적층 칩 패키지와 그 제조 방법
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant