JP2017103376A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017103376A
JP2017103376A JP2015236287A JP2015236287A JP2017103376A JP 2017103376 A JP2017103376 A JP 2017103376A JP 2015236287 A JP2015236287 A JP 2015236287A JP 2015236287 A JP2015236287 A JP 2015236287A JP 2017103376 A JP2017103376 A JP 2017103376A
Authority
JP
Japan
Prior art keywords
conductive layer
protective film
semiconductor device
bonding pad
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015236287A
Other languages
English (en)
Other versions
JP6607771B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
馨 安田
Kaoru Yasuda
馨 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015236287A priority Critical patent/JP6607771B2/ja
Priority to US15/367,063 priority patent/US10269754B2/en
Publication of JP2017103376A publication Critical patent/JP2017103376A/ja
Priority to US16/351,751 priority patent/US10566305B2/en
Application granted granted Critical
Publication of JP6607771B2 publication Critical patent/JP6607771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】耐久性を高めつつ小型化を図るのに適する半導体装置を提供する。
【解決手段】半導体装置Ａ１は、厚さ方向において互いに反対側を向く第１主面１０ａおよび第２主面を有する半導体素子１と、半導体素子１の第１主面１０ａ側にボンディングされたワイヤと、を備える。半導体素子１は、第１主面１０ａに形成された金属下地層１１と、金属下地層１１上に設けられたボンディングパッド１３と、半第１主面１０ａに形成された絶縁性の保護層１４と、を含む。ボンディングパッド１３は、金属下地層１１を覆い、金属下地層１１よりもイオン化傾向が小さい金属からなる第１導電層１３１と、第１導電層１３１を覆い、第１導電層１３１よりもイオン化傾向が小さい金属からなる第２導電層１３２と、を有し、第１導電層１３１及び第２導電層１３２それぞれの周縁部は、保護層１４の表面に密着して当該保護層１４の一部を覆う。
【選択図】図４

Description

本発明は、半導体装置に関する。
外部からの電流の入出力に対して特定の機能を果たす半導体装置は、様々な形態のものが提案されている（たとえば特許文献１を参照）。特許文献１に開示された半導体装置は、半導体素子と、ボンディングパッドと、保護膜と、ワイヤと、リードフレームと、を備えている。ボンディングパッドは、半導体素子に形成されている。保護層は、半導体素子に形成されている。保護膜はボンディングパッドに隣接しており、当該ボンディングパッドの周縁を覆っている。ワイヤは、ボンディングパッドおよびリードフレームにボンディングされている。
ボンディングパッドは、たとえばＡｌ（アルミニウム）などの金属を積層して形成される。このボンディングパッドにワイヤをボンディングする際、たとえばキャピラリ等のボンディングツールの先端からＣｕ（銅）などからなるワイヤを溶解させつつボンディングパッドに押圧し、超音波による振動を加える。ここで、Ａｌは比較的に軟質であるので、ワイヤボンディング時の押圧振動によって飛散やクラック等の不具合が生じる場合がある。
これに対し、ボンディングパッドをＡｌよりも硬質な金属膜で構成すると、クラック等の不具合の発生は抑制することができる。その一方、特許文献１に開示された半導体装置においては、同文献の図２、図３等に示されるように、金属膜を複数積層した金属層の周縁が保護膜で覆われており、金属層の上面のうち保護膜が形成されていない露出部分がボンディングパッドとして機能する。しかしながら、このような構成では、半導体素子の厚さ方向視において、ボンディングパッドとなる金属露出部分よりも金属層の形成領域が大きくなるので、たとえば半導体装置の小型化を図るうえでは阻害要因となってしまう。また、ボンディングパッド（金属膜）の周縁を覆っている保護膜はその端部から剥離するおそれがある。保護膜の剥離等によって下層側の金属膜が露出する状態になると、当該金属膜の露出表面での腐食等の不具合が生じ、その結果、耐久性の低下を招くこととなる。
特開２００２−７６０５１号公報
本発明は、上記した事情のもとで考え出されたものであって、耐久性を高めつつ小型化を図るのに適した半導体装置を提供することを主たる課題とする。
本発明によって提供される半導体装置は、厚さ方向において互いに反対側を向く第１主面および第２主面を有する半導体素子と、上記半導体素子の上記第１主面側にボンディングされたワイヤと、を備え、上記半導体素子は、上記第１主面に形成された金属下地層と、上記金属下地層上に設けられ、上記ワイヤがボンディングされたボンディングパッドと、上記半導体素子の厚さ方向視において上記ボンディングパッドを囲んでおり、上記第１主面に形成された絶縁性の保護層と、を含み、上記ボンディングパッドは、上記金属下地層を覆い、上記金属下地層よりもイオン化傾向が小さい金属からなる第１導電層と、当該第１導電層を覆い、上記第１導電層よりもイオン化傾向が小さい金属からなる第２導電層と、を有し、上記第１導電層および上記第２導電層それぞれの周縁部は、上記保護層の表面に密着して当該保護層の一部を覆う。
本発明の好ましい実施の形態においては、上記保護層と上記金属下地層との間に介在する絶縁膜を備える。
本発明の好ましい実施の形態においては、上記保護層は、第１保護膜と、上記第１保護膜上に積層された第２保護膜と、を有する。
本発明の好ましい実施の形態においては、上記第１保護膜および上記第２保護膜は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いた第１側面および第２側面を有し、上記第２保護膜の上記第２側面は、上記第１保護膜の上記第１側面に比べて上記ボンディングパッドとは反対側に後退した位置にある。
本発明の好ましい実施の形態においては、上記第１導電層は、上記第１保護膜の上記第１側面の全部、上記第１保護膜の上面の一部および上記第２保護膜の上記第２側面の一部を覆っており、上記第２導電層は、上記第２保護膜の上記第２側面の一部を覆うとともに、上記第２保護膜の上面を露出させている。
本発明の好ましい実施の形態においては、上記第１導電層および上記第２導電層は、上記第１保護膜の上記第１側面の一部を覆うとともに、上記第２保護膜を露出させている。
本発明の好ましい実施の形態においては、上記第１保護膜の上記第１側面および上記第２保護膜の上記第２側面は、それぞれ、上記半導体素子の厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している。
本発明の好ましい実施の形態においては、上記第２保護膜は、積層部およびひさし部を含み、上記積層部は、上記第１保護膜上に重なる部分であり、上記ひさし部は、上記半導体素子の厚さ方向に対して直角である方向に、上記積層部から上記ボンディングパッド側に向けて突出している。
本発明の好ましい実施の形態においては、上記第１保護膜は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いた第１側面を有し、上記ひさし部は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いたひさし部側面と、上記半導体素子の厚さ方向において上記半導体素子に向いたひさし部下面と、を有し、上記第１側面は、上記半導体素子の上記厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している。
本発明の好ましい実施の形態においては、上記第１導電層および上記第２導電層は、上記第１保護膜の上記第１側面の一部を覆うとともに、上記第２保護膜を露出させている。
本発明の好ましい実施の形態においては、上記ひさし部下面は、上記半導体素子の厚さ方向において上記ボンディングパッドの上面よりも上記半導体素子から離れた位置にある。
本発明の好ましい実施の形態においては、上記第１導電層は、上記第１保護膜の上記第１側面の一部および上記ひさし部側面の全部を覆っており、上記第２導電層は、上記ひさし部側面につながる上記第２保護膜の上面の一部を覆う。
本発明の好ましい実施の形態においては、上記第１導電層は、上記第２保護膜の上記上面の一部を覆う。
本発明の好ましい実施の形態においては、上記第１導電層は、上記第１保護膜の上記第１側面の一部および上記ひさし部側面の一部を覆い、上記第２導電層は、上記ひさし部側面の一部を覆うとともに、上記第２保護膜の上面を露出させている。
本発明の好ましい実施の形態においては、上記ひさし部下面が露出しており、上記ひさし部下面と、上記第１保護膜の上記第１側面と、上記第１導電層とによって囲まれた空隙部が形成される。
本発明の好ましい実施の形態においては、上記ひさし部側面は、上記半導体素子の上記厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している。
本発明の好ましい実施の形態においては、上記第１保護膜は、ＳｉＮからなる。
本発明の好ましい実施の形態においては、上記第１導電層は、Ｎｉを含む。
本発明の好ましい実施の形態においては、上記第２導電層は、Ｐｄを含む。
本発明の好ましい実施の形態においては、上記第１導電層および上記第２導電層は、上記金属下地層よりも硬度が高い。
本発明の好ましい実施の形態においては、上記第１導電層の厚さは、上記第２導電層の厚さよりも大きい。
本発明の好ましい実施の形態においては、上記第１導電層および上記第２導電層は、金属メッキよりなる。
本発明の好ましい実施の形態においては、上記ボンディングパッドは、上記第２導電層を覆っており、上記第２導電層よりも厚さが小さい第３導電層を有し、上記第３導電層は、上記第２導電層よりもイオン化傾向が小さい金属からなる。
本発明の好ましい実施の形態においては、上記ワイヤは、Ｃｕを主成分とする金属からなる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に係る半導体装置を示す断面図である。 図１に示した半導体装置の平面図（封止樹脂を仮想線で示す）である。 図１の一部を拡大して示す部分拡大図である。 図３の一部を拡大して示す部分拡大図である。 図１に示した半導体装置の製造方法の一工程を示す部分断面図である。 図５に続く一工程を示す図である。 図６に続く一工程を示す図である。 図７に続く一工程を示す図である。 図８に続く一工程を示す図である。 図９に続く一工程を示す図である。 図１０に続く一工程を示す図である。 図１１に続く一工程を示す図である。 図１２に続く一工程を示す図である。 本発明の第１実施形態の変形例に係る半導体装置の部分拡大断面図である。 図１４の一部を拡大して示す部分拡大図である。 本発明の第１実施形態の他の変形例に係る半導体装置の部分拡大断面図である。 図１６の一部を拡大して示す部分拡大図である。 本発明の第２実施形態に係る半導体装置を示す部分拡大断面図である。 図１８の一部を拡大して示す部分拡大図である。 図１８に示した半導体装置の製造方法の一工程を示す部分断面図である。 図２０に続く一工程を示す図である。 図２１に続く一工程を示す図である。 図２２に続く一工程を示す図である。 本発明の第３実施形態に係る半導体装置を示す部分拡大断面図である。 図２４の一部を拡大して示す部分拡大図である。 図２４に示した半導体装置の製造方法の一工程を示す部分断面図である。 図２６に続く一工程を示す図である。 図２７に続く一工程を示す図である。 図２８に続く一工程を示す図である。 本発明の第３実施形態の変形例に係る半導体装置の部分拡大断面図である。 図３０の一部を拡大して示す部分拡大図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図４は、本発明の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１、ワイヤ２、主電極３１、副電極３２および封止樹脂５を備えている。図２は、図１に示した半導体装置の平面図（封止樹脂を仮想線で示す）である。図３は、図１の一部を拡大して示す部分拡大図である。図４は、図３の一部を拡大して示す部分拡大図である。なお、図４においては、ワイヤ２および封止樹脂５を省略している。
半導体素子１は、所望の機能を果たす素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、キャパシタなど種々の素子を選択できる。図１に示すように、半導体素子１は、第１主面１０ａおよび第２主面１０ｂを有している。第１主面１０ａおよび第２主面１０ｂは、半導体素子１の厚さ方向（図１に示されたＺ−Ｚ方向）において互いに反対側を向く。第１主面１０ａは、半導体素子の機能を実現する機能回路（図示略）が形成された面である。第２主面１０ｂは、主電極３１に搭載される面である。半導体素子１は、たとえばＳｉなどからなるウエハから製造される。
図２、図３に示すように、半導体素子１は、金属下地層１１、絶縁膜１２、ボンディングパッド１３、および保護層１４を含む。金属下地層１１は、第１主面１０ａに形成されており、たとえばＡｌなどの金属からなる。金属下地層１１の厚さは、たとえば０．５μｍ〜５μｍである。
絶縁膜１２は、金属下地層１１上に形成されており、たとえばＳｉＯ2などの絶縁材料からなる。絶縁膜１２は、たとえば矩形状の一定領域を囲むように形成されている。絶縁膜１２の厚さは、たとえば０．１μｍ〜０．５μｍである。
図２に示すように、保護層１４は、半導体素子１の厚さ方向視においてボンディングパッド１３を囲んでいる。図３に示すように、保護層１４は、第１主面１０ａに形成されている。保護層１４は、絶縁膜１２を介して金属下地層１１上に設けられている。即ち、上記した絶縁膜１２は、金属下地層１１と保護層１４との間に介在する。
保護層１４は、第１保護膜１４１および第２保護膜１４２を有する。第１保護膜１４１は、絶縁膜１２上に形成されており、たとえばＳｉＮなどの絶縁材料からなる。第１保護膜１４１は、半導体素子１の主体であるＳｉに過度な力が負荷されることを防止するためのものであり、いわゆるパッシベーション膜である。第１保護膜１４１の厚さは、たとえば１μｍ〜４μｍである。第２保護膜１４２は、第１保護膜１４１上に積層されており、たとえばポリイミドなどの絶縁材料からなる。第２保護膜１４２の厚さは、たとえば３μｍ〜６μｍである。
図４に示すように、第１保護膜１４１は、上面１４１ａおよび第１側面１４１ｂを有する。上面１４１ａは、半導体素子１の第１主面１０ａと同じ方向に向く。第１側面１４１ｂは、半導体素子１の厚さ方向（図４において図中上下方向）に対して直角である方向においてボンディングパッド１３に向く。
第２保護膜１４２は、上面１４２ａおよび第２側面１４２ｂを有する。上面１４２ａは、半導体素子１の第１主面１０ａと同じ方向に向く。第２側面１４２ｂは、半導体素子１の厚さ方向に対して直角である方向においてボンディングパッド１３に向く。図４に示すように、本実施形態においては、第２保護膜１４２の第２側面１４２ｂは、第１保護膜１４１の第１側面１４１ｂに比べて、ボンディングパッド１３とは反対側に後退した位置にある。
ボンディングパッド１３は、第１主面１０ａに形成されている。ボンディングパッド１３は、第１導電層１３１、第２導電層１３２および第３導電層１３３を有する。これら第１ないし第３導電層１３１〜１３３は、金属メッキよりなる。
第１導電層１３１は、金属下地層１１を覆っている。第１導電層１３１は、金属下地層１１よりもイオン化傾向が小さい金属からなる。第１導電層１３１は、金属下地層１１よりも硬度が高い。このような第１導電層１３１は、たとえばＮｉよりなる。第１導電層１３１の厚さは、たとえば２μｍ〜９μｍである。第１導電層１３１の周縁部は、保護層１４の表面に密着している。第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも大きい。一方、第１導電層１３１の厚さは、保護層１４全体の厚さ（第１保護膜１４１の厚さおよび第２保護膜１４２の厚さの合計）よりも小さい。これにより、本実施形態においては、第１導電層１３１は、第１保護膜１４１の第１側面１４１ｂの全部および第２保護膜１４２の第２側面１４２ｂの一部を覆っている。
第２導電層１３２は、第１導電層１３１を覆っている。第２導電層１３２は、第１導電層１３１よりもイオン化傾向が小さい金属からなる。第２導電層１３２は、金属下地層１１よりも硬度が高い。このような第２導電層１３２は、たとえばＰｄよりなる。第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍである。第２導電層１３２の周縁部は、保護層１４の表面に密着している。第２導電層１３２の厚さは、第２保護膜１４２の厚さよりも小さい。本実施形態においては、第２導電層１３２は、第２保護膜１４２の第２側面１４２ｂの一部を覆っている。
第３導電層１３３は、第２導電層１３２を覆っている。第３導電層１３３は、第２導電層１３２よりもイオン化傾向が小さい金属からなる。このような第３導電層１３３は、たとえばＡｕからなる。第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第３導電層１３３の周縁部は、保護層１４の表面に密着している。第３導電層１３３の厚さは、第２保護膜１４２の厚さよりも小さい。本実施形態においては、第３導電層１３３は、第２保護膜１４２の第２側面１４２ｂの一部を覆っている。なお、本実施形態においては、ボンディングパッド１３全体の厚さは、保護層１４全体の厚さよりも小さい。これにより、ボンディングパッド１３は、第２保護膜１４２の上面１４２ａを露出させている。
図１に示すように、ワイヤ２は、半導体素子１の第１主面１０ａ側にボンディングされている。また、ワイヤ２は、副電極３２にボンディングされている。ワイヤ２は、たとえば、Ｃｕ、Ａｕ、あるいは、Ａｇよりなる。本実施形態では、ワイヤ２はＣｕよりなる。
ワイヤ２は、ボンディング部２１，２２と、橋絡部２３と、を含む。
ボンディング部２１は、半導体素子１にボンディングされた部分である。具体的には、図３に示すように、ボンディング部２１は、半導体素子１における第３導電層１３３（ボンディングパッド１３）にボンディングされている。半導体装置Ａ１の製造の際、ボンディング部２１は、ボンディング部２２よりも先にボンディングされる。すなわちボンディング部２１は、ファーストボンディング部である。
ボンディング部２２は、副電極３２にボンディングされた部分である。半導体装置Ａ１の製造の際、ボンディング部２２は、ボンディング部２１よりも後にボンディングされる。すなわちボンディング部２２は、セカンドボンディング部である。ボンディング部２２は、一方向に沿う副電極３２との接合領域を有している。
橋絡部２３は、ボンディング部２１およびボンディング部２２につながる。橋絡部２３は、線状に延び、かつ断面が円形状である。
副電極３２は、導電性材料よりなる。副電極３２はリードフレームに由来する。詳細な図示説明は省略するが、副電極３２は、ＣｕよりなるＣｕ部と、ＡｇよりなるＡｇ層とを有する。上記Ｃｕ部には、上記Ａｇ層が形成されている。Ｃｕ部の厚さは、Ａｇ層の厚さよりも大きい。Ａｇ層には、ワイヤ２がボンディングされている。
主電極３１は、導電性材料よりなる。主電極３１はリードフレームに由来する。主電極３１は、副電極３２と同様に、Ｃｕ部およびＡｇ層を有しているが、副電極３２と同様であるので、説明を省略する。主電極３１には、接着層を介して半導体素子１が配置されている。
封止樹脂５は、半導体素子１と、ワイヤ２と、を封止している。具体的には封止樹脂５は、半導体素子１と、ワイヤ２と、主電極３１と、副電極３２と、を覆っている。封止樹脂５は、たとえばエポキシ樹脂よりなる。封止樹脂５からは、副電極３２の端面が露出している。当該端面は、リードフレームを切断する際の切断面である。
次に、半導体装置Ａ１の製造方法について、図５〜図１３を参照して説明する。
まず、図５に示すように、半導体素子１に金属下地層１１を形成する。金属下地層１１は、半導体素子１の第１主面１０ａに形成された機能回路（図示略）の適所に導通する。金属下地層１１は、たとえばＡｌを用いためっきによってパターン形成する。金属下地層１１の厚さは、たとえば０．５μｍ〜５μｍである。
次いで、図６に示すように、絶縁膜１２を形成する。絶縁膜１２の形成手法は特に限定されないが、たとえば、ＣＶＤ（化学気相成長法）などの製膜方法によってＳｉＯ2の薄膜を金属下地層１１上の所定箇所に形成する。
次いで、図７に示すように、第１保護膜１４１および第２保護膜１４２を形成する。第１保護膜１４１および第２保護膜１４２の形成は、まず、たとえばＳｉＮ膜およびポリイミド膜を全面に形成する。上記ＳｉＮ膜の厚さは、たとえば１μｍ〜４μｍである。また、上記ポリイミド膜の厚さは、たとえば３μｍ〜６μｍである。次に、エッチングなどのパターニングにより、上記ポリイミド膜および上記ＳｉＮ膜の一部を除去し、金属下地層１１を露出させて第２側面１４２ｂおよび第１側面１４１ｂが形成される。上記ポリイミド膜および上記ＳｉＮ膜の一部除去は、たとえばマスクを利用した異方性ドライエッチングにより行う。上記ポリイミド膜の一部除去および上記ＳｉＮ膜の一部除去は、互いに異なった開口パターンを有するマスクを用いて行う。上記ポリイミド膜（第２保護膜１４２）のマスクの開口は上記ＳｉＮ膜（第１保護膜１４１）のマスクの開口よりも大きい。これにより、第２側面１４２ｂが第１側面１４１ｂよりも後退した第１保護膜１４１および第２保護膜１４２が形成される。
次いで、図８に示すように、ボンディングパッド１３を形成する。ボンディングパッド１３の形成は、金属下地層１１の露出部分に第１導電層１３１、第２導電層１３２および第３導電層１３３を積層形成することにより行う。第１導電層１３１の厚さは、たとえば２μｍ〜９μｍである。また、第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍであり、第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第１ないし第３導電層１３１〜１３３は、金属メッキからなり、たとえば無電解Ｎｉ／Ｐｄ／Ａｕメッキ処理により形成される。これにより、ボンディングパッド１３（第１導電層１３１、第２導電層１３２および第３導電層１３３）の周縁部は、保護層１４（第１保護膜１４１および第２保護膜１４２）の表面に密着して保護層１４の一部を覆う。
次いで、図９に示すように、リードフレーム３を用意する。リードフレーム３は、上述の主電極３１と副電極３２とになるべき部位を有している。また、リードフレーム３は、上述のＣｕ部およびＡｇ層を有している。Ｃｕ部およびＡｇ層はそれぞれ、主電極３１および副電極３２に関して述べたのと同様であるから、ここでは説明を省略する。
次いで、図１０に示すように、半導体素子１をリードフレーム３（主電極３１）上に搭載する。半導体素子１を主電極３１上に搭載するには、たとえば銀ペーストやハンダ等の接合材を用いる。
次に、図１１に示すように、ワイヤ２を半導体素子１および副電極３２にボンディングする。ワイヤ２のボンディングは、たとえばキャピラリ（図示略）を用いて行う。具体的には、まず、ワイヤ２を半導体素子１にボンディングする（ファーストボンディング）。ここで、上記キャピラリにワイヤ２を挿通させ、ワイヤ２をキャピラリ先端から送り出すととともに、ワイヤ２の先端を溶解させる。次いで、上記キャピラリによってワイヤ２先端を半導体素子１のボンディングパッド１３に押さえ付けつつ、ワイヤ２先端に超音波による振動を加える。これにより、ワイヤ２先端は半導体素子１（ボンディングパッド１３）に接合される。そして、上記キャピラリを半導体素子１から離間させる。ここで、図３に示したようなボンディング部２１が形成される。
次に、ワイヤ２を繰り出しながら上記キャピラリを移動させてワイヤループを形成し、ワイヤ２を副電極３２にボンディングする（セカンドボンディング）。ここで、ワイヤ２を副電極３２に押圧させつつ超音波振動を印加して、ワイヤ２を副電極３２（本実施形態では上記Ａｇ層）に固着させる。そして、ワイヤ２が副電極３２に固着されると、上記キャピラリに挿通されたワイヤ２をクランプした状態で上記キャピラリを上昇させて、ワイヤ２を切断する（図示略）。これにより、半導体素子１と副電極３２とは、ワイヤ２により形成されるワイヤループにより電気的に連結される（図１１参照）。このようにして、複数のワイヤ２をボンディングする。
次に、所望の金型を用いて、図１２に示すように、ワイヤ２およびリードフレーム３を覆う封止樹脂５を形成する。
次に、図１３に示すように、封止樹脂５を形成した後、封止樹脂５およびリードフレーム３を切断することにより、固片化する。これにより、複数の半導体装置Ａ１が製造される。
次に、半導体装置Ａ１の作用について説明する。
本実施形態によれば、ボンディングパッド１３は、金属下地層１１よりもイオン化傾向が小さい金属からなり、金属下地層１１上に積層される順（第１導電層１３１、第２導電層１３２、第３導電層１３３の順）にイオン化傾向が小さくなっている。このような構成によれば、下層側にある金属下地層１１や第１導電層１３１の腐食を適切に保護することができる。
ボンディングパッド１３（第１導電層１３１、第２導電層１３２および第３導電層１３３）の周縁部は、保護層１４（第１保護膜１４１および第２保護膜１４２）の表面に密着して当該保護層１４の一部を覆っている。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３の保護層１４への密着によって保護層１４の剥離を抑制することができる。これにより、半導体装置Ａ１の耐久性を高めることができる。
また、ボンディングパッド１３の周縁部が保護層１４の表面の一部を覆う構成によれば、半導体素子１の厚さ方向視において、ボンディングパッド１３を構成する第１ないし第３導電層１３１〜１３３の形成領域がボンディングパッド１３の金属露出部分となる。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３を構成する第１ないし第３導電層１３１〜１３３の形成領域を小さくすることができる。このことは、半導体装置Ａ１の小型化を図るのに適する。
本実施形態においては、第２保護膜１４２の第２側面１４２ｂは、第１保護膜１４１の第１側面１４１ｂに比べてボンディングパッド１３とは反対側に後退した位置にある。また、第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも大きく、第１導電層１３１は、第１保護膜１４１の第１側面１４１ｂの全部、上面１４１ａの一部、および第２保護膜１４２の第２側面１４２ｂの一部に跨って密着しており、これらを一連に覆っている。このような構成によれば、第１導電層１３１（ボンディングパッド１３）によって第１保護膜１４１の剥離が効果的に抑制される。また、第１導電層１３１（ボンディングパッド１３）と保護層１４との境界部から水分等が金属下地層１１にまで進入するのを適切に防止することができる。
第１導電層１３１および第２導電層１３２は、金属下地層１１よりも硬度が高い。このような構成によればこれにより、ワイヤ２をボンディングパッド１３にボンディングする際にキャピラリによる押圧力がボンディングパッド１３に作用しても、ボンディングパッド１３および金属下地層１１にクラック等が生じるといった不具合は防止される。
図１４〜図１７は、上述の半導体装置Ａ１の変形例を示している。
図１４、図１５に示した半導体装置Ａ１’は、上述の半導体装置Ａ１と比べて、ボンディングパッド１３の厚さが異なっている。
具体的には、本変形例の半導体装置Ａ１'において、第１導電層１３１の厚さが、上記半導体装置Ａ１における第１導電層１３１の厚さよりも小さくされている。第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも小さい。また、ボンディングパッド１３全体の厚さ（第１導電層１３１の厚さ、第２導電層１３２の厚さおよび第３導電層１３３の厚さの合計）は、第１保護膜１４１の厚さよりも小さい。これにより、ボンディングパッド１３は、第１保護膜１４１における第１側面１４１ｂの一部を覆うとともに、第２保護膜１４２を露出させている。このような構成の半導体装置Ａ１'によっても、上記した半導体装置Ａ１と同様の作用を奏することができる。
図１６、図１７に示した半導体装置Ａ１”は、第１保護膜１４１の第１側面１４１ｂの形状および第２保護膜１４２の第２側面１４２ｂの形状が、上述の半導体装置Ａ１と異なっている。
具体的には、本変形例の半導体装置Ａ１"において、第１保護膜１４１の第１側面１４１ｂおよび第２保護膜１４２の第２側面１４２ｂは、それぞれ、半導体素子１の厚さ方向において半導体素子１から離れるにつれてボンディングパッド１３から遠ざかるように傾斜している。このように傾斜する第１側面１４１ｂおよび第２側面１４２ｂは、たとえば等方性ウェットエッチングの手法によって、第２保護膜１４２および第１保護膜１４１を構成する上記ポリイミド膜および上記ＳｉＮ膜の一部を除去することにより、形成される。
第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも大きい。一方、第１導電層１３１の厚さは、保護層１４全体の厚さ（第１保護膜１４１の厚さおよび第２保護膜１４２の厚さの合計）よりも小さい。一方、第１導電層１３１の厚さは、保護層１４全体の厚さ（第１保護膜１４１の厚さおよび第２保護膜１４２の厚さの合計）よりも小さい。これにより、第１導電層１３１は、第１保護膜１４１の第１側面１４１ｂの全部および第２保護膜１４２の第２側面１４２ｂの一部を覆っている。第２導電層１３２の厚さは、第２保護膜１４２の厚さよりも小さい。第２導電層１３２は、第２保護膜１４２の第２側面１４２ｂの一部を覆っている。第３導電層１３３の厚さは、第２保護膜１４２の厚さよりも小さい。第３導電層１３３は、第２保護膜１４２の第２側面１４２ｂの一部を覆っている。そして、ボンディングパッド１３全体の厚さは、保護層１４全体の厚さよりも小さい。これにより、ボンディングパッド１３は、第２保護膜１４２の上面１４２ａを露出させている。
このような構成の半導体装置Ａ１”によっても、上記した半導体装置Ａ１と同様の作用を奏することができる。また、第１側面１４１ｂおよび第２側面１４２ｂが上記のように傾斜する構成によれば、これらを覆うボンディングパッド１３（第１ないし第３導電層１３１，１３２，１３３）によって第１保護膜１４１および第２保護膜１４２がその端部（第１側面１４１ｂおよび第２側面１４２ｂの近傍）からめくれ上がることが的確に防止され、保護層１４の剥離を防止する効果がより高められる。
図１８、図１９は、本発明の第２実施形態に係る半導体装置を示している。図１８以降の図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。なお、図１９においてワイヤ２および封止樹脂５を省略している。
本実施形態の半導体装置Ａ２は、ボンディングパッド１３および保護層１４の構成が、上述した実施形態と異なっている。
保護層１４は、第１保護膜１４１および第２保護膜１４２を有する。第１保護膜１４１は、たとえばＳｉＮなどの絶縁材料からなる。第１保護膜１４１の厚さは、たとえば２μｍ〜４μｍである。第２保護膜１４２は、第１保護膜１４１上に積層されており、たとえばポリイミドなどの絶縁材料からなる。第２保護膜１４２の厚さは、たとえば３μｍ〜６μｍである。
図１９に示すように、第１保護膜１４１は、上面１４１ａおよび第１側面１４１ｂを有する。本実施形態では、第１側面１４１ｂは、半導体素子１の厚さ方向において半導体素子１から離れるにつれてボンディングパッド１３から遠ざかるように傾斜している。
第２保護膜１４２は、積層部１４３およびひさし部１４４を有する。積層部１４３は、第１保護膜１４１上に重なる部分である。ひさし部１４４は、半導体素子１の厚さ方向に対して直角である方向に、積層部１４３からボンディングパッド１３側に向けて突出している。なお、図１９では、理解の便宜上、積層部１４３とひさし部１４４の境界線を破線で表している。ひさし部１４４は、ひさし部側面１４４ｂおよびひさし部下面１４４ｃを有する。ひさし部側面１４４ｂは、半導体素子１の厚さ方向に対して直角である方向においてボンディングパッド１３に向く。ひさし部下面１４４ｃは、半導体素子１の厚さ方向において半導体素子１に向く。本実施形態では、ひさし部側面１４４ｂは、半導体素子１の厚さ方向において半導体素子１から離れるにつれてボンディングパッド１３から遠ざかるように傾斜している。
ボンディングパッド１３は、第１導電層１３１、第２導電層１３２および第３導電層１３３を有する。これら第１ないし第３導電層１３１〜１３３は、金属メッキよりなる。
第１導電層１３１は、金属下地層１１を覆っている。第１導電層１３１は、金属下地層１１よりもイオン化傾向が小さい金属からなる。第１導電層１３１は、金属下地層１１よりも硬度が高い。このような第１導電層１３１は、たとえばＮｉよりなる。第１導電層１３１の厚さは、たとえば１μｍ〜３μｍである。第１導電層１３１の周縁部は、保護層１４の表面に密着している。第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも小さい。本実施形態においては、第１導電層１３１は、第１保護膜１４１の第１側面１４１ｂの一部を覆っている。
第２導電層１３２は、第１導電層１３１を覆っている。第２導電層１３２は、第１導電層１３１よりもイオン化傾向が小さい金属からなる。第２導電層１３２は、金属下地層１１よりも硬度が高い。このような第２導電層１３２は、たとえばＰｄよりなる。第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍである。第２導電層１３２の周縁部は、保護層１４の表面に密着している。第２導電層１３２の厚さは、第１保護膜１４１の厚さよりも小さい。本実施形態においては、第２導電層１３２は、第１保護膜１４１の第１側面１４１ｂの一部を覆っている。
第３導電層１３３は、第２導電層１３２を覆っている。第３導電層１３３は、第２導電層１３２よりもイオン化傾向が小さい金属からなる。このような第３導電層１３３は、たとえばＡｕからなる。第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第３導電層１３３の周縁部は、保護層１４の表面に密着している。第３導電層１３３の厚さは、第１保護膜１４１の厚さよりも小さい。本実施形態においては、第３導電層１３３は、第１保護膜１４１の第１側面１４１ｂの一部を覆っている。なお、本実施形態においては、ボンディングパッド１３全体の厚さは、第１保護膜１４１の厚さよりも小さい。これにより、ひさし部下面１４４ｃは、ボンディングパッド１３の上面（第３導電層１３３の上面）よりも半導体素子１から離れた位置にある。したがって、ボンディングパッド１３は、ひさし部１４４（第２保護膜１４２）を露出させている。
次に、半導体装置Ａ２の製造方法について、図２０〜図２３を参照して説明する。なお、図２０〜図２３は、保護層１４およびボンディングパッド１３を形成する工程（上記した半導体装置Ａ１の製造方法における図７、図８に示した工程に対応する工程）を示しており、半導体装置Ａ２の製造における他の工程については上記半導体装置Ａ１の場合と同様であるので、その説明を省略する。
図２０に示すように、第１保護膜１４１および第２保護膜１４２を形成する。第１保護膜１４１および第２保護膜１４２の形成は、まず、たとえばＳｉＮ膜およびポリイミド膜を全面に形成する。上記ＳｉＮ膜の厚さは、たとえば２μｍ〜４μｍである。また、上記ポリイミド膜の厚さは、たとえば３μｍ〜６μｍである。
次に、図２１に示すように、エッチングなどのパターニングにより、上記ポリイミド膜の一部を除去し、上記ＳｉＮ膜の上面の一部を露出させてひさし部側面１４４ｂが形成される。上記ポリイミド膜の一部除去は、たとえばマスクを利用した等方性ウェットエッチングにより行う。これにより、傾斜したひさし部側面１４４ｂを有する第２保護膜１４２が形成される。なお、この時点では、第２保護膜１４２の全体が上記ＳｉＮ膜上に重なっており、上記した積層部１４３とひさし部１４４の区別はできない。
次に、図２２に示すように、エッチングなどのパターニングにより、上記ＳｉＮ膜の一部を除去し、金属下地層１１を露出させる。上記ＳｉＮ膜の一部除去は、たとえばマスクを利用した等方性ウェットエッチングにより行う。ここで、上記ポリイミド膜の一部除去および上記ＳｉＮ膜の一部除去は、上記ポリイミド膜の一部除去の場合と同一の開口パターンを有するマスクを用いて行う。これにより、傾斜した第１側面１４１ｂを有する第１保護膜１４１が形成される。また、上記ＳｉＮ膜の一部除去にともない、第２保護膜１４２については、積層部１４３とひさし部１４４とに区別可能な状態となる。
次に、図２３に示すように、ボンディングパッド１３を形成する。ボンディングパッド１３の形成は、金属下地層１１の露出部分に第１導電層１３１、第２導電層１３２および第３導電層１３３を積層形成することにより行う。第１導電層１３１の厚さは、たとえば１μｍ〜３μｍである。また、第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍであり、第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第１ないし第３導電層１３１〜１３３は、金属メッキからなり、たとえば無電解Ｎｉ／Ｐｄ／Ａｕメッキ処理により形成される。これにより、ボンディングパッド１３（第１導電層１３１、第２導電層１３２および第３導電層１３３）の周縁部は、保護層１４（第１保護膜１４１）の表面に密着して保護層１４の一部を覆う。
次に、半導体装置Ａ２の作用について説明する。
本実施形態によれば、ボンディングパッド１３は、金属下地層１１よりもイオン化傾向が小さい金属からなり、金属下地層１１上に積層される順（第１導電層１３１、第２導電層１３２、第３導電層１３３の順）にイオン化傾向が小さくなっている。このような構成によれば、下層側にある金属下地層１１や第１導電層１３１の腐食を適切に保護することができる。
ボンディングパッド１３（第１導電層１３１、第２導電層１３２および第３導電層１３３）の周縁部は、保護層１４（第１保護膜１４１）の表面に密着して当該保護層１４の一部を覆っている。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３の保護層１４への密着によって保護層１４の剥離を抑制することができる。これにより、半導体装置Ａ２の耐久性を高めることができる。
また、ボンディングパッド１３の周縁部が保護層１４の表面の一部を覆う構成によれば、半導体素子１の厚さ方向視において、ボンディングパッド１３を構成する第ないし第３導電層１３１〜１３３の形成領域が概ねボンディングパッド１３の金属露出部分となる。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３を構成する第１ないし第３導電層１３１〜１３３の形成領域を小さくすることができる。このことは、半導体装置Ａ２の小型化を図るのに適する。
本実施形態においては、第１導電層１３１は、絶縁膜１２および第１保護膜１４１の第１側面１４１ｂの一部に跨って密着しており、これらを一連に覆っている。第１側面１４１ｂは上記のように傾斜している。このような構成によれば、第１導電層１３１（ボンディングパッド１３）によって第１保護膜１４１の剥離が効果的に抑制される。また、第１導電層１３１（ボンディングパッド１３）と保護層１４（第１保護膜１４１）との境界部から水分等が金属下地層１１にまで進入するのを適切に防止することができる。
第１導電層１３１および第２導電層１３２は、金属下地層１１よりも硬度が高い。このような構成によればこれにより、ワイヤ２をボンディングパッド１３にボンディングする際にキャピラリによる押圧力がボンディングパッド１３に作用しても、ボンディングパッド１３および金属下地層１１にクラック等が生じるといった不具合は防止される。
図２４、図２５は、本発明の第３実施形態に係る半導体装置を示している。なお、図２５においてワイヤ２および封止樹脂５を省略している。
本実施形態の半導体装置Ａ３は、ボンディングパッド１３および保護層１４の構成が、上述した第１実施形態と異なっている。また、保護層１４の構成は上述の第２実施形態と同様である。以下、主にボンディングパッド１３について説明し、保護層１４については適宜説明を省略する。
保護層１４は、第１保護膜１４１および第２保護膜１４２を有する。第１保護膜１４１は、たとえばＳｉＮなどの絶縁材料からなる。第１保護膜１４１の厚さは、たとえば２μｍ〜４μｍである。第２保護膜１４２は、第１保護膜１４１上に積層されており、たとえばポリイミドなどの絶縁材料からなる。第２保護膜１４２の厚さは、たとえば３μｍ〜６μｍである。
ボンディングパッド１３は、第１導電層１３１、第２導電層１３２および第３導電層１３３を有する。これら第１ないし第３導電層１３１〜１３３は、金属メッキよりなる。
第１導電層１３１は、金属下地層１１を覆っている。第１導電層１３１は、金属下地層１１よりもイオン化傾向が小さい金属からなる。第１導電層１３１は、金属下地層１１よりも硬度が高い。このような第１導電層１３１は、たとえばＮｉよりなる。第１導電層１３１の厚さは、たとえば６μｍ〜１２μｍである。第１導電層１３１の周縁部は、保護層１４の表面に密着している。第１導電層１３１の厚さは、保護層１４全体の厚さ（第１保護膜１４１の厚さおよび第２保護膜１４２の厚さの合計）よりも大きい。本実施形態においては、第１導電層１３１は、第１保護膜１４１の第１側面１４１ｂの一部およびひさし部側面１４４ｂの全部を覆っている。一方、第１導電層１３１は、ひさし部下面１４４ｃを露出させている。そして、ひさし部下面１４４ｃと、第１保護膜１４１の第１側面１４１ｂと、第１導電層１３１とによって囲まれた空隙部１５が形成されている。
第２導電層１３２は、第１導電層１３１を覆っている。第２導電層１３２は、第１導電層１３１よりもイオン化傾向が小さい金属からなる。第２導電層１３２は、金属下地層１１よりも硬度が高い。このような第２導電層１３２は、たとえばＰｄよりなる。第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍである。第２導電層１３２の周縁部は、保護層１４の表面に密着している。本実施形態においては、第２導電層１３２は、ひさし部側面１４４ｂにつながる、第２保護膜１４２の上面１４２ａの一部を覆っている。
第３導電層１３３は、第２導電層１３２を覆っている。第３導電層１３３は、第２導電層１３２よりもイオン化傾向が小さい金属からなる。このような第３導電層１３３は、たとえばＡｕからなる。第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第３導電層１３３の周縁部は、保護層１４の表面に密着している。本実施形態においては、第３導電層１３３は、第２保護膜１４２の上面１４２ａの一部を覆っている。
次に、半導体装置Ａ３の製造方法について、図２６〜図２９を参照して説明する。なお、図２６〜図２９は、ボンディングパッド１３を形成する工程（上記した半導体装置Ａ２の製造方法における図２３に示した工程に対応する工程）を示しており、半導体装置Ａ３の製造における他の工程については上記半導体装置Ａ２の場合と同様であるので、その説明を省略する。
ボンディングパッド１３の形成は、金属下地層１１の露出部分に第１導電層１３１、第２導電層１３２および第３導電層１３３を積層形成することにより行う。第１導電層１３１の厚さは、たとえば６μｍ〜１２μｍである。また、第２導電層１３２の厚さは、たとえば０．１μｍ〜０．５μｍであり、第３導電層１３３の厚さは、たとえば１０ｎｍ〜０．１μｍである。第１ないし第３導電層１３１〜１３３は、金属メッキからなり、たとえば無電解Ｎｉ／Ｐｄ／Ａｕメッキ処理により形成される。
図２６〜図２８は、第１導電層１３１の形成過程を示している。第１導電層１３１は、メッキ処理により成長してその厚さが大きくなっていく。図２６は、第１導電層１３１の厚さが比較的小さい時点を示しており、第１導電層１３１の上面（半導体素子１の第１主面１０ａと同じ方向に向く面）は、半導体素子１の厚さ方向において第１保護膜１４１の上面１４１ａよりも半導体素子１に近い位置にある。ここで、第１導電層１３１の周縁部は、半導体素子１の厚さ方向に対して直角である方向において第１保護膜１４１側にも進入し、第１保護膜１４１の第１側面１４１ｂの一部を覆う。図２７は、図２６の次の段階で図２６よりも第１導電層１３１が少し成長した時点を示している。このとき、第１導電層１３１の上面は、半導体素子１の厚さ方向において、第１保護膜１４１の上面１４１ａよりも半導体素子１から離れ、かつ第２保護膜１４２の上面１４２ａよりも半導体素子１に近い位置にある。ここで、第１導電層１３１は、ひさし部側面１４４ｂとひさし部下面１４４ｃとが交差する先端縁１４４ｄに接触することで第１保護膜１４１側への進入が停止している。そして、ひさし部下面１４４ｃと、第１保護膜１４１の第１側面１４１ｂと、第１導電層１３１とによって囲まれた空隙部１５が形成される。
図２８は、第１導電層１３１の形成が終了した時点を示している。このとき、第１導電層１３１の上面は、半導体素子１の厚さ方向において、第２保護膜１４２の上面１４２ａよりも半導体素子１から離れた位置にあり、第１導電層１３１は第２保護膜１４２の上面１４２ａの一部を覆っている。
次いで、図２９に示すように、第１導電層１３１上に第２導電層１３２および第３導電層１３３を順次積層する。このようにして、ボンディングパッド１３が形成される。
次に、半導体装置Ａ３の作用について説明する。
本実施形態によれば、ボンディングパッド１３は、金属下地層１１よりもイオン化傾向が小さい金属からなり、金属下地層１１上に積層される順（第１導電層１３１、第２導電層１３２、第３導電層１３３の順）にイオン化傾向が小さくなっている。このような構成によれば、下層側にある金属下地層１１や第１導電層１３１の腐食を適切に保護することができる。
ボンディングパッド１３（第１導電層１３１、第２導電層１３２および第３導電層１３３）の周縁部は、保護層１４（第１保護膜１４１および第２保護膜１４２）の表面に密着して当該保護層１４の一部を覆っている。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３の保護層１４への密着によって保護層１４の剥離を抑制することができる。これにより、半導体装置Ａ３の耐久性を高めることができる。
また、ボンディングパッド１３の周縁部が保護層１４の表面の一部を覆う構成によれば、半導体素子１の厚さ方向視において、ボンディングパッド１３を構成する第１ないし第３導電層１３１〜１３３の形成領域がボンディングパッド１３の金属露出部分となる。このような構成によれば、たとえば本実施形態と異なり保護層によってボンディングパッドの周縁部が覆われる場合と比べて、ボンディングパッド１３を構成する第ないし第３導電層１３１〜１３３の形成領域を小さくすることができる。このことは、半導体装置Ａ３の小型化を図るのに適する。
本実施形態においては、第１導電層１３１は、絶縁膜１２、第１保護膜１４１の第１側面１４１ｂの一部、第２保護膜１４２におけるひさし部側面１４４ｂの全部、および第２保護膜１４２の上面１４２ａの一部に跨って密着しており、これらを覆っている。このような構成によれば、第１導電層１３１（ボンディングパッド１３）によって保護層１４（第１保護膜１４１および第２保護膜１４２）の剥離が効果的に抑制される。また、第１導電層１３１（ボンディングパッド１３）と保護層１４との境界部から水分等が金属下地層１１にまで進入するのを適切に防止することができる。
さらに、第１側面１４１ｂおよびひさし部側面１４４ｂが上記のように傾斜する構成によれば、これらを覆うボンディングパッド１３（第１導電層１３１）によって第１保護膜１４１および第２保護膜１４２がその端部（第１側面１４１ｂおよびひさし部側面１４４ｂの近傍）からめくれ上がることが的確に防止され、保護層１４の剥離を防止する効果がより高められる。
第１導電層１３１および第２導電層１３２は、金属下地層１１よりも硬度が高い。このような構成によればこれにより、ワイヤ２をボンディングパッド１３にボンディングする際にキャピラリによる押圧力がボンディングパッド１３に作用しても、ボンディングパッド１３および金属下地層１１にクラック等が生じるといった不具合は防止される。
図３０、図３１は、上述の半導体装置Ａ３の変形例を示している。図３０、図３１に示した半導体装置Ａ３’は、上述の半導体装置Ａ３と比べて、ボンディングパッド１３の厚さが異なっている。
具体的には、本変形例の半導体装置Ａ３'において、第１導電層１３１の厚さが、上記半導体装置Ａ３における第１導電層１３１の厚さよりも小さくされている。第１導電層１３１の厚さは、第１保護膜１４１の厚さよりも大きく、保護層１４全体の厚さ（第１保護膜１４１の厚さおよび第２保護膜１４２の厚さの合計）よりも小さい。また、ボンディングパッド１３全体の厚さ（第１導電層１３１の厚さ、第２導電層１３２の厚さおよび第３導電層１３３の厚さの合計）についても、保護層１４全体の厚さよりも小さい。これにより、ボンディングパッド１３（第１ないし第３導電層１３１〜１３３）は、ひさし部側面１４４ｂの一部を覆うとともに、第２保護膜１４２の上面１４２ａを露出させている。このような構成の半導体装置Ａ３'によっても、上記した半導体装置Ａ３と同様の作用を奏することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の具体的な構成は、種々に設計変更自在である。
Ａ１，Ａ１’，Ａ１”，Ａ２，Ａ３，Ａ３’ 半導体装置
１ 半導体素子
１０ａ 第１主面
１０ｂ 第２主面
１１ 金属下地層
１２ 絶縁膜
１３ ボンディングパッド
１３１ 第１導電層
１３２ 第２導電層
１３３ 第３導電層
１４ 保護層
１４１ 第１保護膜
１４１ａ 上面
１４１ｂ 第１側面
１４２ 第２保護膜
１４２ａ 上面
１４２ｂ 第２側面
１４３ 積層部
１４４ ひさし部
１４４ｂ ひさし部側面
１４４ｃ ひさし部下面
１４４ｄ 先端縁
１５ 空隙部
２ ワイヤ
２１，２２ ボンディング部
２３ 橋絡部
３ リードフレーム
３１ 主電極
３２ 副電極
５ 封止樹脂

Claims (24)

  1. 厚さ方向において互いに反対側を向く第１主面および第２主面を有する半導体素子と、
    上記半導体素子の上記第１主面側にボンディングされたワイヤと、を備え、
    上記半導体素子は、上記第１主面に形成された金属下地層と、上記金属下地層上に設けられ、上記ワイヤがボンディングされたボンディングパッドと、上記半導体素子の厚さ方向視において上記ボンディングパッドを囲んでおり、上記第１主面に形成された絶縁性の保護層と、を含み、
    上記ボンディングパッドは、上記金属下地層を覆い、上記金属下地層よりもイオン化傾向が小さい金属からなる第１導電層と、当該第１導電層を覆い、上記第１導電層よりもイオン化傾向が小さい金属からなる第２導電層と、を有し、
    上記第１導電層および上記第２導電層それぞれの周縁部は、上記保護層の表面に密着して当該保護層の一部を覆う、半導体装置。
  2. 上記保護層と上記金属下地層との間に介在する絶縁膜を備える、請求項１に記載の半導体装置。
  3. 上記保護層は、第１保護膜と、上記第１保護膜上に積層された第２保護膜と、を有する、請求項１または２に記載の半導体装置。
  4. 上記第１保護膜および上記第２保護膜は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いた第１側面および第２側面を有し、
    上記第２保護膜の上記第２側面は、上記第１保護膜の上記第１側面に比べて上記ボンディングパッドとは反対側に後退した位置にある、請求項３に記載の半導体装置。
  5. 上記第１導電層は、上記第１保護膜の上記第１側面の全部、上記第１保護膜の上面の一部および上記第２保護膜の上記第２側面の一部を覆っており、
    上記第２導電層は、上記第２保護膜の上記第２側面の一部を覆うとともに、上記第２保護膜の上面を露出させている、請求項４に記載の半導体装置。
  6. 上記第１導電層および上記第２導電層は、上記第１保護膜の上記第１側面の一部を覆うとともに、上記第２保護膜を露出させている、請求項４に記載の半導体装置。
  7. 上記第１保護膜の上記第１側面および上記第２保護膜の上記第２側面は、それぞれ、上記半導体素子の厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している、請求項４ないし６のいずれかに記載の半導体装置。
  8. 上記第２保護膜は、積層部およびひさし部を含み、
    上記積層部は、上記第１保護膜上に重なる部分であり、
    上記ひさし部は、上記半導体素子の厚さ方向に対して直角である方向に、上記積層部から上記ボンディングパッド側に向けて突出している、請求項３に記載の半導体装置。
  9. 上記第１保護膜は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いた第１側面を有し、
    上記ひさし部は、上記半導体素子の厚さ方向に対して直角である方向において上記ボンディングパッドに向いたひさし部側面と、上記半導体素子の厚さ方向において上記半導体素子に向いたひさし部下面と、を有し、
    上記第１側面は、上記半導体素子の上記厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している、請求項８に記載の半導体装置。
  10. 上記第１導電層および上記第２導電層は、上記第１保護膜の上記第１側面の一部を覆うとともに、上記第２保護膜を露出させている、請求項９に記載の半導体装置。
  11. 上記ひさし部下面は、上記半導体素子の厚さ方向において上記ボンディングパッドの上面よりも上記半導体素子から離れた位置にある、請求項１０に記載の半導体装置。
  12. 上記第１導電層は、上記第１保護膜の上記第１側面の一部および上記ひさし部側面の全部を覆っており、
    上記第２導電層は、上記ひさし部側面につながる上記第２保護膜の上面の一部を覆う、請求項９に記載の半導体装置。
  13. 上記第１導電層は、上記第２保護膜の上記上面の一部を覆う、請求項１２に記載の半導体装置。
  14. 上記第１導電層は、上記第１保護膜の上記第１側面の一部および上記ひさし部側面の一部を覆い、
    上記第２導電層は、上記ひさし部側面の一部を覆うとともに、上記第２保護膜の上面を露出させている、請求項９に記載の半導体装置。
  15. 上記ひさし部下面が露出しており、
    上記ひさし部下面と、上記第１保護膜の上記第１側面と、上記第１導電層とによって囲まれた空隙部が形成される、請求項１２ないし１４のいずれかに記載の半導体装置。
  16. 上記ひさし部側面は、上記半導体素子の上記厚さ方向において上記半導体素子から離れるにつれて上記ボンディングパッドから遠ざかるように傾斜している、請求項９ないし１５のいずれかに記載の半導体装置。
  17. 上記第１保護膜は、ＳｉＮからなる、請求項３ないし１６のいずれかに記載の半導体装置。
  18. 上記第１導電層は、Ｎｉを含む、請求項１ないし１７のいずれかに記載の半導体装置。
  19. 上記第２導電層は、Ｐｄを含む、請求項１ないし１８のいずれかに記載の半導体装置。
  20. 上記第１導電層および上記第２導電層は、上記金属下地層よりも硬度が高い、請求項１ないし１９のいずれかに記載の半導体装置。
  21. 上記第１導電層の厚さは、上記第２導電層の厚さよりも大きい、請求項１ないし２０のいずれかに記載の半導体装置。
  22. 上記第１導電層および上記第２導電層は、金属メッキよりなる、請求項１ないし２１のいずれかに記載の半導体装置。
  23. 上記ボンディングパッドは、上記第２導電層を覆っており、上記第２導電層よりも厚さが小さい第３導電層を有し、
    上記第３導電層は、上記第２導電層よりもイオン化傾向が小さい金属からなる、請求項１ないし２２のいずれかに記載の半導体装置。
  24. 上記ワイヤは、Ｃｕを主成分とする金属からなる、請求項１ないし２３のいずれかに記載の半導体装置。
JP2015236287A 2015-12-03 2015-12-03 半導体装置 Active JP6607771B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015236287A JP6607771B2 (ja) 2015-12-03 2015-12-03 半導体装置
US15/367,063 US10269754B2 (en) 2015-12-03 2016-12-01 Semiconductor device
US16/351,751 US10566305B2 (en) 2015-12-03 2019-03-13 Semiconductor device with protection layer surrounding a bonding pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015236287A JP6607771B2 (ja) 2015-12-03 2015-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2017103376A true JP2017103376A (ja) 2017-06-08
JP6607771B2 JP6607771B2 (ja) 2019-11-20

Family

ID=58799247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015236287A Active JP6607771B2 (ja) 2015-12-03 2015-12-03 半導体装置

Country Status (2)

Country Link
US (2) US10269754B2 (ja)
JP (1) JP6607771B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置
JP2018164056A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012589A (ja) * 1998-06-18 2000-01-14 Toyota Motor Corp バンプ電極形成方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2004282034A (ja) * 2003-02-28 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2006108234A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2006114827A (ja) * 2004-10-18 2006-04-27 Denso Corp 半導体装置
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176443A (en) * 1977-03-08 1979-12-04 Sgs-Ates Componenti Elettronici S.P.A. Method of connecting semiconductor structure to external circuits
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
JPH0817189B2 (ja) * 1989-01-13 1996-02-21 三菱電機株式会社 半導体装置の製造方法
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002076051A (ja) 2000-09-01 2002-03-15 Nec Corp 半導体装置のボンディングパッド構造及びボンディング方法
US7735961B2 (en) * 2005-10-20 2010-06-15 Canon Kabushiki Kaisha Liquid discharge head and method of producing the same
US7521287B2 (en) * 2006-11-20 2009-04-21 International Business Machines Corporation Wire and solder bond forming methods
JP5401817B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
CN102124574B (zh) * 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP6100569B2 (ja) * 2013-03-21 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012589A (ja) * 1998-06-18 2000-01-14 Toyota Motor Corp バンプ電極形成方法
JP2001267357A (ja) * 2000-02-18 2001-09-28 Texas Instr Inc <Ti> 銅メタライズされた集積回路のボンドパッドの構造及びその製造方法
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2004282034A (ja) * 2003-02-28 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法
JP2006108234A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2006114827A (ja) * 2004-10-18 2006-04-27 Denso Corp 半導体装置
JP2010157683A (ja) * 2008-12-03 2010-07-15 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US10269754B2 (en) 2019-04-23
US20190214361A1 (en) 2019-07-11
US10566305B2 (en) 2020-02-18
JP6607771B2 (ja) 2019-11-20
US20170162533A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP4568215B2 (ja) 回路装置および回路装置の製造方法
JP6100480B2 (ja) 半導体装置およびその製造方法
JP2006310630A (ja) 光半導体装置、及び光半導体装置製造方法
JP4121542B1 (ja) 電子装置の製造方法
JP3538029B2 (ja) 半導体装置の製造方法
JP2004158595A (ja) 回路装置、回路モジュールおよび回路装置の製造方法
JP6607771B2 (ja) 半導体装置
JP2019140145A (ja) 半導体装置およびその製造方法
JP6577899B2 (ja) 半導体装置の製造方法
JP5238985B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP2001176966A (ja) 半導体装置
JP2010016395A5 (ja)
JP2007287901A (ja) 半導体装置およびその製造方法
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP2009064942A (ja) ボンディング用のパッド及び電子機器
JP2007109914A (ja) 半導体装置の製造方法
JP6459690B2 (ja) 電子部品及びその製造方法
JP2007300139A (ja) 半導体装置
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法
JP2006128515A (ja) 回路装置
JP2009302427A (ja) 半導体装置および半導体装置の製造方法
US20160190045A1 (en) Semiconductor device and method of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191021

R150 Certificate of patent or registration of utility model

Ref document number: 6607771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250