JP2018164056A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018164056A
JP2018164056A JP2017061806A JP2017061806A JP2018164056A JP 2018164056 A JP2018164056 A JP 2018164056A JP 2017061806 A JP2017061806 A JP 2017061806A JP 2017061806 A JP2017061806 A JP 2017061806A JP 2018164056 A JP2018164056 A JP 2018164056A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
conductor layer
wire
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017061806A
Other languages
English (en)
Inventor
祐貴 ▲柳▼生
祐貴 ▲柳▼生
Yuki Yagyu
誠也 磯▲崎▼
Seiya Isozaki
誠也 磯▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017061806A priority Critical patent/JP2018164056A/ja
Priority to CN201810130900.6A priority patent/CN108666225B/zh
Priority to US15/900,919 priority patent/US10347604B2/en
Priority to TW107107515A priority patent/TWI751297B/zh
Publication of JP2018164056A publication Critical patent/JP2018164056A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/03902—Multiple masking steps
    • H01L2224/03903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05584—Four-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08505—Material outside the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8591—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の信頼性を向上する。【解決手段】半導体体装置ＳＤの製造方法は、まず、半導体チップ３のパッド電極４上に形成された導体層ＯＰに、銅から成るワイヤ５を接続する。そして、この半導体チップ３に熱処理を施す。その後、この半導体チップ３およびワイヤ５を樹脂で封止する。【選択図】図６

Description

本発明は、半導体装置の製造方法に関し、特に、パッド電極の表面に導体層を介して銅ワイヤを接続する半導体装置の製造方法に適用して有効な技術に関する。
特開２０１４−１８７０７３号公報（特許文献１）には、Ａｌ−Ｃｕ合金膜からなるパッド電極上にめっき膜を形成し、そのめっき膜に銅ワイヤを接続することで、パッド電極と銅ワイヤとを電気的に接続する技術が開示されている。そして、めっき膜は、下層のＯＰＭ膜ＯＰ１と上層のＯＰＭ膜ＯＰ２とからなり、ＯＰＭ膜ＯＰ１として、Ｎｉ膜、Ｔｉ膜、Ｃｒ膜等、ＯＰＭ膜ＯＰ２として、Ｐｄ膜、Ａｕ膜等が開示されている。
特開２００８−３１１３１６号公報（特許文献２）は、高融点金属からなるメタライズ層が形成されたセラミック基板上に半導体チップを搭載し、半導体チップとメタライズ層とをワイヤで接続する技術に関する。そして、メタライズ層上に形成されたニッケルメッキ層と金メッキ層との間に拡散防止メッキ層を介在させ、ワイヤの接続強度を改善する技術が開示されている。
特開２０１４−１８７０７３号公報 特開２００８−３１１３１６号公報
本願発明者は、パッド電極を有する半導体チップを樹脂で封止した半導体装置を検討している。そして、半導体装置の入出力端子と半導体チップのパッド電極とは、ワイヤを介して電気的に接続されているが、ワイヤは、パッド電極上に形成された金属から成る導体層を介してパッド電極と電気的に接続されている。
上記半導体装置において、半導体装置の信頼性向上が望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、半導体チップのパッド電極上に形成された導体層に、銅から成るワイヤを接続し、この半導体チップに熱処理を施してから、この半導体チップおよびワイヤを樹脂で封止する。
一実施の形態によれば、半導体装置の信頼性を向上することができる。
本実施の形態の半導体装置の平面図である。 図１のＡ−Ａ線に沿う断面図である。 本実施の形態の半導体チップの平面図である。 本実施の形態の半導体素子である不揮発性メモリセルの断面図である。 図３のＢ−Ｂ線に沿う要部断面図である。 図５の要部拡大図である。 本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。 本実施の形態の半導体装置の製造工程中の平面図である。 図８に続く、半導体装置の製造工程中の平面図である。 図９に示す導体層ＯＰの製造工程中の断面図である。 図１０に続く、導体層ＯＰの製造工程中の断面図である。 図１１に続く、導体層ＯＰの製造工程中の断面図である。 図１２に続く、導体層ＯＰの製造工程中の断面図である。 図９に続く、半導体装置の製造工程中の平面図である。 図１４に続く、半導体装置の製造工程中の断面図である。 図１５に続く、半導体装置の製造工程中の斜視図である。 図１６に続く、半導体装置の製造工程中の断面図である。 図１７に続く、半導体装置の製造工程中の断面図である。 図１８に続く、半導体装置の製造工程中の断面図である。 図１９に続く、半導体装置の製造工程中の断面図である。 図２０に続く、半導体装置の製造工程中の断面図である。 本実施の形態の封止樹脂に含まれるシランカップリング剤の化学構造である。 本実施の形態のシランカップリング剤とニッケル酸化層との反応メカニズムを示す図面である。 本実施の形態の金膜の膜厚とベーク条件との関係を示す表である。 変形例１の半導体装置の要部断面図である。 図２５の要部拡大断面図である。 変形例１の半導体装置の製造工程中の断面図である。 図２７に続く半導体装置の製造工程中の断面図である。 図２８に続く半導体装置の製造工程中の断面図である。 変形例２の半導体チップの平面図である。 図３０のＣ−Ｃ線に沿う断面図である。 変形例３の半導体装置の断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態）
＜検討例の説明＞
まず、本願発明者が検討した半導体装置について説明する。
検討例の半導体装置では、アルミニウム（Ａｌ）層から成るパッド電極上に導体層を形成し、この導体層を介して銅（Ｃｕ）から成るワイヤをパッド電極と電気的に接続している。なお、パッド電極とワイヤとの間に導体層を介在させることを、ＯＰＭ（Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ）プロセスと呼ぶ。
ここで、金（Ａｕ）から成るワイヤに比べて高硬度の銅から成るワイヤを、アルミニウムから成るパッド電極に直接、熱圧着し、さらに、この銅から成るワイヤのボール部に超音波を印加した場合、このパッド電極を構成するアルミニウムの一部が、ワイヤのボール部とパッド電極との接合部の周囲に排斥される（「スプラッシュアウト」と呼ぶ）。なお、このスプラッシュアウトが発生すると、このパッド電極を構成するアルミニウムの一部が、このパッド電極の隣に位置する別のパッド電極と接触（短絡）したり、このパッド電極の一部（ここでは、周縁部）を覆う保護膜に亀裂が発生する。
そこで、本願発明者は、導体層の構成として、アルミニウムよりも高硬度のニッケル（Ｎｉ）と、金（Ａｕ）を用いることを検討した。すなわち、本願発明者は、ニッケルから成る金属層（ニッケル層）を、金から成る金属層（金層）で覆う積層構造とすることについて検討した。なお、ニッケルから成る金属層上に、金（Ａｕ）から成る金属層を形成することで、ワイヤと導体層との接続信頼性を向上できる。
そして、本願発明者は、上記した導体層を介して、銅から成るワイヤをアルミニウムから成るパッド電極と電気的に接続しようとしたところ、導体層の主面（ワイヤ接合面）が金から成るにも拘らず、ワイヤの接合強度が低下することが分かった。
本願発明者の検討によれば、パッド電極にワイヤを電気的に接続する工程（ワイヤボンディング工程）を行う前に、このパッド電極に熱（具体的には、「温度×時間」）が加わると、金層の直下に位置するニッケル層を構成するニッケル（元素）が、このニッケル層を覆うように形成された金層を構成する金の粒界（結晶粒界）を介して、この金層の表面（ワイヤ接合面および側面）に析出（移動）することが分かった。そして、ワイヤボンディング工程を行う際、金層の表面に析出されたニッケルが、導体層を構成する金層の表面のうち、ワイヤが接続される領域に存在していると、このニッケルがワイヤと金層との間に介在することになり、この結果、ワイヤの接合強度が低下することが分かった。
なお、金層の表面にニッケルが析出されないようにするには、例えば、ニッケル層と金層との間に、パラジウムから成る金属層（パラジウム層）を介在させれば良い。しかしながら、本願発明者の更なる検討によれば、単に金層の表面にニッケルが析出しないように対策してしまうと、ワイヤボンディング工程の後に行う樹脂封止工程により形成される、樹脂から成る封止体が、導体層の表面（特に、ワイヤが接合される主面）から剥離することが分かった。この原因は、上記のように、導体層の主面が、貴金属である金から成るためである。また、封止体が導体層の表面（特に、主面）から剥離（界面剥離）すると、たとえ、先のワイヤボンディング工程では、ワイヤを導体層の主面に接合できたしても、この界面剥離の影響で、ワイヤと導体層との接合部にダメージが生じる恐れがある。
従って、本実施の形態は、銅から成るワイヤとパッド電極上に形成された導体層との接合強度を向上させるだけでなく、パッド電極上に形成された導体層と樹脂（封止体）との密着性についても向上させること、を課題とするものである。
次に、本実施の形態について、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置を例に説明する。すなわち、半導体チップ３を搭載する基材として、リードフレームを使用する例について、説明する。
＜半導体装置＞
まず、本実施の形態の半導体装置（半導体集積回路装置）ＳＤの構成について、図１〜６を用いて説明する。図１は本実施の形態の半導体装置の平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。図３は、本実施の形態の半導体チップの平面図である。図４は、本実施の形態の半導体素子である不揮発性メモリセルの断面図である。図５は、図３のＢ−Ｂ線に沿う要部断面図である。図６は、図５の要部拡大断面図である。
図１に示すように、本実施の形態の半導体装置ＳＤは、略四角形の封止体１と複数本のリード２とを有する。封止体は、４つの辺を有し、各辺において、辺に直交する方向に延在するように複数本のリード２が封止体１から突出している。封止体１の中央部分には、半導体チップ３が配置されている。この半導体装置ＳＤは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体装置である。
図２において、２点鎖線は、半導体装置ＳＤが実装される実装基板の実装面ＭＢを表している。半導体装置ＳＤは、半導体チップ３、複数のワイヤ５、複数本のリード２および封止体１を有する。
半導体チップ３は、例えば、シリコン（Ｓｉ）からなる半導体基板で構成され、複数の半導体素子、複数の配線、複数のパッド電極４（端子、外部電極、外部引出電極、電極パッド）および、導体層ＯＰを有する。
複数の半導体素子は、複数の配線（金属配線）により接続されて回路ブロックを構成し、回路ブロック（半導体素子）は、配線を介してパッド電極４に電気的に接続されている。そして、パッド電極４は、導体層ＯＰおよびワイヤ５を介して、リード２と電気的に接続されている。パッド電極４は、導体層ＯＰを介して、例えば、銅（Ｃｕ）を主成分とするワイヤ（ボンディングワイヤ）５により、例えば、銅（Ｃｕ）を主成分とするリード２に接続されている。具体的には、リード２の表面のうち、ワイヤ５が接続される部分（領域）には、図示しないが、メッキ膜（金属膜）が形成されており、このメッキ膜を介して、ワイヤ５はリード２と電気的に接続されている。また、後述する図５に示すように、ワイヤ５は、ボール部５ａとワイヤ部５ｂとを有する。図２および図５から分かるように、ワイヤ部５ｂの一端にボール部５ａが形成されていて、ボール部５ａは、導体層ＯＰを介してパッド電極４に接続され、ワイヤ部５ｂの他端（ステッチ部）は、リード２に接続されている。
ここで、「銅（Ｃｕ）から成る」とは、銅（Ｃｕ）を主成分とする金属を意味する。そして、銅（Ｃｕ）を主成分とする金属膜、リードまたはワイヤとは、微量の金属添加物（１％以下）を含有する銅合金を含む。ここで、金属添加物としては、例えば、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ニッケル（Ｎｉ）、白金（Ｐｔ）、ランタノイド系金属、アクチノイド系金属など一種または複数種の金属が挙げられる。なお、使用するワイヤは、例えば、銅（Ｃｕ）から成るワイヤの表面が、この銅とは異なる金属（例：パラジウム）で被覆されたものであっても良い。
例えば、エポキシ樹脂から成る封止体１は、半導体チップ３、ポリイミド層ＰＩ、導体層ＯＰ、ワイヤ５、複数のリード２、ダイパッド（チップ搭載部）６、および、接着層７を覆っている。半導体チップ３は、接着層７によりダイパッド６に接着されている。封止体１は、図２に示すように、主面（封止体主面）１ａ、裏面（封止体裏面）１ｂ、および、主面１ａと裏面１ｂ間を繋ぐ側面（封止体側面）１ｃを有している。半導体装置ＳＤを実装基板に実装した状態で、主面（上面）１ａおよび裏面（下面）１ｂは、実装面ＭＢに対して平行となる。なお、半導体装置ＳＤを実装基板に実装した状態で、実装面ＭＢに近い側を封止体裏面（下面）１ｂ、遠い側を封止体主面（上面）１ａと呼ぶ。
複数のリード２は、それぞれ、主面（上面、リード主面、ワイヤ接合面）２ａと裏面（下面、リード裏面）２ｂとを有する。各リード２は、封止体１の内部に位置するインナーリード部ＩＬと、このインナーリード部１Ｌと繋がり、かつ、封止体１の外部に位置するアウターリード部ＯＬとから成る。図１には図示していないが、複数のリード２のインナーリード部ＩＬは、半導体チップ３の周囲に配置され、封止体１の側面１ｃから半導体チップ３に向かって延在している。また、アウターリード部ＯＬの主面２ａおよび裏面２ｂは、半田メッキ膜２ｃで覆われている。アウターリード部ＯＬのリード２の側面（図２において符号２ｄが指し示す面ではなく、図１において隣のリード２と対向する面）も半田メッキ膜２ｃで覆われているが、アウターリード部ＯＬの先端２ｄは半田メッキ２ｃで覆われておらず、基材が露出する部分が存在する。ただし、先端２ｄの基材の周囲は、半田メッキ膜２ｃで覆われている。ワイヤ５は、リード２のインナーリード部ＩＬの主面２ａに接続されている。
また、アウターリード部ＯＬは、ガルウイング形状を有し、インナーリード部ＩＬから連続して、直線的に、封止体１の外部に突出する突出部と、突出部から実装面ＭＢに向かって延びる屈曲部と、実装面ＭＢに対してほぼ平行に屈曲部から延在し、実装半田を介して実装基板に接続される接続部とを有している。
図３に示すように、平面視にて矩形の半導体チップ３は、互いに対向する辺３ｃおよび３ｄ、ならびに、互いに対向する辺３ｅおよび３ｆを有する。半導体チップ３の主面３ａ上には、各辺３ｃ〜３ｆに沿って、複数のパッド電極４の集合体であるパッド電極群４ｃ〜４ｆが形成されている。パッド電極群４ｃには、複数のパッド電極４が、辺３ｃに沿って２列に配置されており、各パッド電極４上には導体層ＯＰが配置され、導体層ＯＰにはワイヤ５のボール部５ａが接続されている。パッド電極群４ｄ、４ｅ、４ｆも同様の構成を有する。４つのパッド電極群４ｃ〜４ｆに囲まれた領域において、半導体チップ３の主面３ａには、平面視にて矩形のポリイミド層（有機絶縁膜）ＰＩが形成されている。ポリイミド層ＰＩは、パッド電極群４ｃ〜４ｆで囲まれた領域に形成されており、半導体チップ３の角部（例えば、パッド電極群４ｃと、パッド電極群４ｅまたは４ｆとの間の領域、または、パッド電極群４ｄと、パッド電極群４ｅまたは４ｆとの間の領域）およびパッド電極群４ｃ〜４ｆと辺３ｃ〜３ｆとの間の領域には形成されていない。また、各パッド電極群４ｃ〜４ｆ内のパッド電極４間の領域にもポリイミド層ＰＩは形成されていない。つまり、図５に示すように、ポリイミド層ＰＩと辺３ｃ〜３ｆとの間であって、かつ、パッド電極４（及び導体層ＯＰ）が形成されていない領域では、封止体１は、絶縁層１１と接触している。
半導体素子は、例えば、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）および不揮発性メモリセルを含み、例えば、図３のポリイミド層ＰＩで覆われた領域における半導体基板ＳＢ（図５参照）に形成されている。
図４に示すように、不揮発性メモリセルＭＣは、制御ゲート電極ＣＧ、メモリゲート電極ＭＧ、ドレイン領域ＭＤ、および、ソース領域ＭＳを有する。制御ゲート電極ＣＧは、半導体基板ＳＢの主面（素子形成面）上にゲート絶縁膜ＧＩを介して形成され、メモリゲート電極ＭＧは、半導体基板ＳＢの主面（素子形成面）上にメモリ絶縁膜ＭＺを介して形成されている。半導体基板ＳＢ内において、制御ゲート電極ＣＧおよびメモリゲート電極ＭＧを挟むように形成されたドレイン領域ＭＤとソース領域ＭＳは、それぞれ、半導体領域ＥＸ２および半導体領域ＳＲ２、ならびに、半導体領域ＥＸ１および半導体領域ＳＲ１で構成されている。さらに、メモリ絶縁膜ＭＺは、３層の積層構造を有し、例えば、窒化シリコン膜からなる絶縁膜ＭＺ２が、酸化シリコン膜からなる絶縁膜ＭＺ１およびＭＺ３に挟まれた構造となっている。そして、絶縁膜ＭＺ２が情報保持層であり、絶縁膜ＭＺ２に電荷が保持されているかどうかで、不揮発性メモリセルＭＣの「１」または「０」情報が決まる。
図５は、図３のＢ−Ｂ線に沿う断面図である。ただし、パッド電極４および導体層ＯＰの平面図も示している。図６は、図５の要部拡大図である。特に、導体層１５を詳細に示している。
図５に示すように、半導体基板ＳＢの主面（素子形成面）上に絶縁層１０を介してパッド電極４が形成されている。図４で説明したように、半導体基板ＳＢの主面（素子形成面）には、多数の不揮発性メモリセルＭＣが形成されており、その上層には、複数層の配線層と、複数の絶縁層が交互に形成（配置）されている。また、各配線層には、複数の配線が含まれている。そして、パッド電極４は、複数の配線層のうちの最上層に位置する配線層に形成された配線の一部から成る。また、複数の配線層のうち、最上層以外の配線層に形成された各配線は、例えば、銅（Ｃｕ）を主成分とする金属膜からなる。また、複数の絶縁層のうち、この銅から成る配線層と、同じく銅から成り、かつ、この配線層とは別の配線層との間に位置する絶縁層（層間絶縁膜）には、Ｌｏｗ−ｋ膜と呼ばれる比誘電率が３．０以下の絶縁膜を用いている。一方、複数の絶縁層のうち、パッド電極４の直下に位置する絶縁層１０には、層間絶縁膜よりも比誘電率が高い絶縁膜を用いており、例えば、酸化シリコン膜等の無機絶縁膜である。なお、図５では、複数層の配線層および層間絶縁膜は図示していない。
そして、絶縁層１０を介して半導体基板ＳＢの主面上にパッド電極４を配置している。パッド電極４は、アルミニウム膜からなるが、アルミニウム膜の下層にチタン膜／窒化チタン膜等からなる積層膜、上層に窒化チタン膜を含む積層構造としても良い。また、アルミニウム膜には、微量（例えば、２ｗｔ％以下）の銅等が添加されていても良い。
絶縁層１０の主面（上面）１０ｍおよびパッド電極４は、保護膜として機能する絶縁層１１で覆われており、絶縁膜１１の主面（上面）１１ｍは、パッド電極４の膜厚に相当する段差部を有している。この段差部は、パッド電極４の近傍であって、かつ、パッド電極４および導体層ＯＰの外側に位置している。言い換えると、段差部は、およそ、絶縁膜１１の膜厚と等しい距離だけパッド電極４から離れている。また、絶縁層１１には、パッド電極４の主面（上面）４ｍの一部（導体層が接触する面）を露出する開口（開口部）１１ａが形成されている。なお、絶縁層１１は、窒化シリコン膜、または、酸化シリコン膜上に窒化シリコン膜を形成した積層膜から成る。すなわち、絶縁層１１も絶縁層１０と同様、無機絶縁膜から成る。
パッド電極４上には、導体層ＯＰが形成されており、ワイヤ５はこの導体層ＯＰを介してパッド電極４と電気的に接続されている。導体層ＯＰは、絶縁層１１に形成された開口１１ａ内において、パッド電極４と接触し、さらに、図５に示すように、パッド電極４の周縁部上に形成された絶縁層１１の主面（上面）１１ｍ上に延在している。なお、パッド電極４を構成するアルミニウム膜の上層に窒化チタン膜が形成されている場合、前記開口１１ａ内においては、アルミニウム膜よりも高抵抗である窒化チタン膜は除去され、アルミニウム膜の主面が露出している。つまり、導体層ＯＰは、窒化チタン膜を介することなく、アルミニウム膜に接触している。
導体層ＯＰは、図５に示すように下から、導体層１２、１３、１４、および、１５の順に４つの層で構成されている。本実施の形態では、導体層１２は、クロム（Ｃｒ）、導体層１３は銅（Ｃｕ）、導体層１４はニッケル（Ｎｉ）、導体層１５は金（Ａｕ）から、それぞれ成る。導体層１５は、ニッケルから成る金属層（ニッケル層）の酸化を抑制するための層であり、ワイヤ５との合金層を形成するための接合層でもある。導体層１４は、ワイヤボンディング時の応力でパッド電極４が変形するのを防止する応力緩和層である。導体層１３は、導体層１４および１５を電解めっき法で形成する際の給電層である。導体層１２は、パッド電極４と導体層１３の反応防止層である。導体層１２を構成する材料として、クロム以外に、チタン（Ｔｉ）を用いることができる。また、導体層１３を構成する材料として、銅以外に、パラジウム（Ｐｄ）を用いることができる。なお、本実施の形態では、導体層（ニッケル層）１４および導体層（金層）１５を、電解メッキ法により形成することについて説明したが、無電解メッキ法により形成しても良い。この場合は、給電層として使用していた導体層（銅層）１３および導体層（クロム層）１２は形成しなくても良い。但し、電解メッキ法の場合、この電解メッキ法により形成されたメッキ膜（すなわち、金属層）を構成する結晶粒のサイズを、無電解メッキ法により形成されたメッキ膜（すなわち、金属層）を構成する結晶粒のサイズよりも大きく形成し易い。換言すれば、電解メッキ法により形成されるメッキ膜の膜質は、無電解メッキ法により形成されるメッキ膜の膜質よりも、良質である。
導体層１２、１３、１４および１５は、平面視において、ほぼ等しい矩形形状を有しており、互いに、等しい位置に重なっている。図５では、導体層ＯＰが、パッド電極４より大きい例を示しているが、導体層ＯＰは、パッド電極４と等しい大きさでも良く、また、パッド電極４より小さくても良い。ただし、パッド電極４および導体層ＯＰは、絶縁層１１に形成された開口（開口部）１１ａよりも大きい方が好ましい。
次に、図５に示す符号Ｒ１は、導体層（金層）１５の主面（上面、ワイヤ接合面）１５ｍのうちのワイヤ５のボール部５ａが接触する領域（ワイヤ接合領域）を、図５に示す符号Ｒ２は、導体層（金層）１５の主面１５ｍのうちの封止体１が接触する領域（封止体接合領域）を、それぞれ表している。つまり、領域Ｒ１は、平面視において、導体層１５の中央部であり、領域Ｒ２は、領域Ｒ１の周囲を連続的に取り囲んでいる。また、導体層（金層）１５の主面（上面）１５ｍには、その中央に凹部１５ａが形成されている。すなわち、導体層１５の主面１５ｍは、この凹部１５ａの面（ワイヤが接合される面）と、この凹部１５ａの周囲に位置し、この凹部１５ａの面よりも封止体１の主面１ａの近くに位置する面と、から成る。そして、ワイヤ５のボール部５ａは、例えば、この凹部１５ａの内側に形成されている（図５の平面図を参照）。ただし、金層からなる導体層１５は、硬度が低いため、ボール部５ａは、凹部１５ａとその周囲の凸部とに跨って位置しても良い。ただし、導体層（ニッケル層）１４は、導体層（金層）１５よりも高い硬度を有するため、ボール部５ａは、導体層１４の凹部の内側に位置していることが好適である。
図５に示すように、ポリイミド層ＰＩは、絶縁層１１の主面（上面）１１ｍに接触して、絶縁層１１上に形成されており、ポリイミド層ＰＩ、導体層ＯＰ、ワイヤ５および絶縁層１１は、封止体１で覆われている。封止体１は、例えば、エポキシ樹脂からなる。また、封止体１は、例えば、シランカップリング剤を含有している。
次に、図５を用いて説明した導体層ＯＰと、この導体層ＯＰとワイヤ５との接合部の詳細について、図６の要部拡大図を用いて説明する。
図６に示すように、導体層１５とワイヤ５のボール部５ａとの間には、導体層（金層）１５を構成する金（Ａｕ）およびワイヤ５を構成する銅（Ｃｕ）から成る合金層１７が形成されている。つまり、図５の領域Ｒ１には、図６に示す合金層１７が形成されている。また、導体層１５の主面１５ｍおよび側面１５ｓには、金層の粒界１５ｅを経由して導体層１４から拡散したニッケルからなる金属酸化層１４ａが形成されている。つまり、金属酸化層１４ａは、ニッケル酸化層（ＮｉＯ）である。そして、詳細は後述するが、この金属酸化層１４ａが、シランカップリング剤を含む封止体１と接触していることで、金属酸化層１４ａが形成されていない場合に比べ、導体層１５と封止体１との間の接着力が向上し、両者間での剥離を防止することができる。すなわち、この金属酸化層１４ａは、領域Ｒ１を連続的に取り囲む領域Ｒ２に形成されているため、封止体１が導体層１５の主面１５ｍおよび側面１５ｓから剥離するのを防止できる。例えば、側面１５ｓに金属酸化層１４ａが形成されていない場合、導体層１５の側面１５ｓにおいて、剥離が発生し、その剥離が主面１５ｍに伝播することで、ワイヤ５と導体層１５との接合部にダメージが生じる危険性がある。しかしながら、本実施の形態によれば、導体層１５の主面１５ｍおよび側面１５ｓにおいて、導体層１５と封止体１との密着性を向上させることができるため、ワイヤ５と導体層１５との接合部に発生するダメージを防止することができる。言い換えると、導体層ＯＰと封止体１との密着性を向上させることができ、ワイヤ５が導体層ＯＰから剥離するのを防止することができる。また、金属酸化層１４ａは、領域Ｒ１には形成されていないため、ワイヤ５と導体層ＯＰとの接合強度を向上させることができる。
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置ＳＤの製造方法を、図７〜２４を用いて説明する。図７は、本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。図８、９および１４は、本実施の形態の半導体装置の製造工程中の平面図である。図１０〜１３は、図９に示す導体層ＯＰの製造工程中の断面図である。図１５および１７〜２１は、本実施の形態の半導体装置の製造工程中の断面図である。図１６は、本実施の形態の半導体装置の製造工程中の斜視図である。図２２は、本実施の形態の封止樹脂に含まれるシランカップリング剤の化学構造である。図２３は、本実施の形態のシランカップリング剤とニッケル酸化層との反応メカニズムを示す図面である。図２４は、本実施の形態の金膜の膜厚とベーク条件との関係を示す表である。
まず、図７に示すパッド電極４形成工程（Ｓ１）を実施する。
図８に示すように、複数の半導体チップ３が行列状に配置された半導体ウエハＷＦを準備する。各半導体チップ３内には、複数のパッド電極４が形成されている。なお、図８、９および１４では、半導体チップ３を簡略した図面としているため、例えば、パッド電極４、導体層ＯＰの数は、図３とは異なっている。
次に、図７に示す導体層ＯＰ形成工程（Ｓ２）を実施する。
図９に示ように、各半導体チップ３のパッド電極４上に導体層ＯＰを形成する。導体層ＯＰの形成方法を、図１０〜１３を用いて説明する。
図１０に示すように、絶縁層１０の主面（上面）１０ｍおよびパッド電極４の周縁部を覆い、パッド電極４の主面（上面）４ｍの一部分を露出する開口（開口部）１１ａを有する絶縁層１１を形成する。前述のように、本実施の形態では、絶縁層１０および絶縁層１１のそれぞれは、無機絶縁膜から成る。
次に、図１１に示すように、絶縁層１１から露出したパッド電極４の主面４ｍの一部（露出部、露出面）に接触するように、クロム（Ｃｒ）から成る導体層（金属層、クロム層）１２ａを形成し、この導体層１２ａ上に、銅（Ｃｕ）から成る導体層（金属層、銅層）１３ａを形成する。なお、本実施の形態では、例えば、スパッタリング法を用いて導体層１２ａおよび導体層１３ａのそれぞれを形成する。
次に、図１２に示すように、前述した４つの導体層（金属層）１２、１３、１４および１５から成る導体層ＯＰに対応する開口ＰＲＯ１を有するフォトレジスト層ＰＲ１を導体層１３ａ上に形成する。次に、電解メッキ法を用いて、前記開口ＰＲＯ１内に、ニッケルから成る導体層（金属層、ニッケル層）１４および金から成る導体層（金属層、金層）１５を選択的に形成する。ここで、導体層（ニッケル層）１４の膜厚は、例えば、１．５〜２．０μｍとし、導体層（金層）１５の膜厚は、１．５μｍ以上、好適には、１．５μｍ以上２．０μｍ未満とする。導体層（ニッケル層）１４の膜厚は、後述のワイヤボンディング工程において、パッド電極４が受ける衝撃を緩和する為に十分な膜厚としている。また、導体層（金層）１５は、後述する図７の熱処理工程（Ｓ４）を経ても、ワイヤボンディング工程（Ｓ８）において、導体層（金層）１５の主面（導体層１４と対向する面とは反対側の面、ワイヤ５が接合される面）１５ｍに、導体層（ニッケル層）１４からニッケルが導体層（金層）１５内を粒界拡散し、この導体層（金層）１５の主面に露出していることがないように、十分な膜厚としている。
次に、前述のフォトレジスト層ＰＲ１を除去した後、導体層１４および導体層１５から露出した領域の導体層１２ａおよび導体層１３ａを除去する。なお、本実施の形態では、例えば、ウェットエッチング法を用いて、導体層１２ａおよび導体層１３ａのそれぞれのうちの導体層１４および導体層１５のそれぞれと重ならない部分を除去する。こうして、図１３に示すように、４つの導体層１２，１３、１４および１５からなる積層構造の導体層ＯＰ（図５参照）を形成する。なお、本実施の形態では、図１３に示すように、４つの導体層１２、１３、１４および１５は、互いに同じ矩形形状（外形サイズ）を有している場合、すなわち、各導体層１２、１３、１４および１５の側面が面一である場合について説明したが、前述のウェットエッチング工程の条件（例：時間）によっては、導体層１２および導体層１３の側面が導体層１５の側面よりも内側に位置しても良い。
次に、図７に示すウエハテスト１工程（Ｓ３）を実施する。
本実施の形態の半導体チップ３には、図４に示す不揮発性メモリセルＭＣが形成されており、例えば、この不揮発性メモリセルＭＣに対して、書込み、消去、読出し等の回路動作を実施し、不揮発性メモリセルＭＣの消去時（または、書込み時）の閾値を測定する。このウエハテスト１工程は、図１４に示すように、半導体チップ３の導体層ＯＰにプローブ針ＰＢを当接させて行う。
次に、図７に示す熱処理工程（Ｓ４）を実施する。
本実施の形態の熱処理工程では、例えば、２５０℃、１６時間という条件で実施する。また、この熱処理工程は、不揮発性メモリセルを搭載した半導体ウエハに特有のものであり、例えば、リテンションベークと呼ばれる。図１５に示すように、複数枚の半導体ウエハＷＦを炉体ＦＢ内に収納して熱処理を実施する。この熱処理により、加速スクリーニングを行い、例えば、図４のメモリ絶縁膜ＭＺの欠陥に起因するデータ・リテンション不良を防止することができる。ここで、データ・リテンションとは、不揮発性メモリセルのメモリ絶縁膜ＭＺに記憶されたデータが失われるまでの時間を意味する。
ここで、前述のように、本願発明者の検討によれば、例えば上記のようなリテンションベーク工程における熱の影響で、導体層（ニッケル層）１４を構成するニッケルが、この導体層１４を覆う導体層（金層）１５内を拡散（粒界拡散）する。しかしながら、本実施の形態では、導体層（金層）１５の膜厚を、導体層（ニッケル層）１４の膜厚と同じ、あるいは、大きく形成している。そのため、このリテンションベーク工程を終えた段階では、導体層（金層）１５の表面（特に、側面よりもその表面積が大きいワイヤ接合面）にニッケルは析出されない。
次に、図７に示すウエハテスト２工程（Ｓ５）を実施する。
図１４に示すように、半導体チップ３の導体層ＯＰにプローブ針ＰＢを当接させ、再度、不揮発性メモリセルＭＣの消去時（または、書込み時）の閾値を測定することで、データ・リテンション不良の有無を検出する。
次に、図７に示すウエハダイシング工程（Ｓ６）を実施する。
図１６に示すように、ダイシングブレードＤＢを用いて、半導体ウエハＷＦを複数の半導体チップ３に分割する。
次に、図７に示すダイボンディング工程（Ｓ７）を実施する。
図１７に示すように、個片化された半導体チップ３を、リードフレームＬＦのダイパッド６上に接着層７を介して接着する。ダイボンディング工程では、例えば、１７５℃、１時間程度の熱処理を伴うが、この工程の熱負荷は、前述の熱処理工程（Ｓ４）および後述の熱処理工程（Ｓ９）に比べると、非常に小さく、後述のニッケルの粒界拡散に影響を与えるものではない。また、図示しないが、リードフレームＬＦには、複数の半導体装置形成領域が有り、複数のダイパッド６が搭載されている。
次に、図７に示すワイヤボンディング工程（Ｓ８）を実施する。
図１８に示すように、半導体チップ３の主面上に形成されたパッド電極４を、このパッド電極４上に形成された導体層ＯＰとワイヤ５を介して、リード２と電気的に接続する。なお、本実施の形態のワイヤ５は、例えば、銅（Ｃｕ）を主成分とするワイヤであり、熱圧着と超音波振動を併用したボールボンディング（ネイルヘッドボンディングとも言う）法を用いてワイヤ５を導体層ＯＰに接続する。本工程について具体的に説明すると、まず、ワイヤ５の一部（ここでは、図５に示すボール部５ａ）を導体層ＯＰの主面（上面、ワイヤ接合面）ＯＰｍに接触させる。そして、このワイヤ５の一部に荷重および超音波のそれぞれを加えることで、ワイヤ５の一部が接触した導体層ＯＰの主面（上面、ワイヤ接合面）ＯＰｍに、ワイヤ５を構成する材料（ここでは、銅）と、導体層ＯＰのうちの最上層に位置する導体層（金層）１５を構成する材料（ここでは、金）とから成る合金層１７（図６参照）を形成する。なお、本実施の形態では、ワイヤ５のボール部５ａと導体層（金層）１５との間に形成される合金層１７の厚さが、例えば、数ｎｍ程度である。
ここで、ワイヤボンディング工程において、図５に示す導体層ＯＰの最上層である導体層（金層）１５の表面１５ｍおよび１５ｓ（特に、主面１５ｍ）には、下層の導体層（ニッケル層）１４からニッケルが析出されていないことが肝要である。そして、本実施の形態では、前述のような厚さを有する導体層（金層）１５を形成しているため、このワイヤボンディング工程では、この導体層（金層）１５の表面（特に、ワイヤが接続される領域Ｒ１）にニッケル酸化層が形成されていないので、不純物を含有しない合金層１７を形成することができる。つまり、ワイヤ５と導体層ＯＰとの接合強度を向上することができる。なお、ワイヤボンディング工程では、例えば、１５０〜２３０℃、２〜５分程度の熱処理を伴うが、この工程の熱負荷は、前述の熱処理工程（Ｓ４）および後述の熱処理工程（Ｓ９）に比べると、非常に小さく（すなわち、時間が短く）、後述のニッケルの粒界拡散に影響を与えるものではない。
次に、図７に示す熱処理工程（Ｓ９）を実施する。
図１９に示すように炉体ＦＢ内に複数の半導体チップ３を収納して、例えば、２５０℃、１６時間、大気雰囲気の条件で熱処理を実施する。この熱処理により、ニッケルの粒界拡散が促進され、図６に示すように、導体層１５の表面（主面および側面）に析出されたニッケルが、ニッケル酸化層を形成する。このニッケル酸化層が図６に示す金属酸化層１４ａに対応する。なお、この金属酸化層１４ａは、導体層（金層）１５の表面に露出した（析出された）ニッケルが、大気中の酸素と結合して形成されたものである。つまり、前述のように（図５および図６を参照）、領域（ワイヤ接合領域）Ｒ１以外の領域、言い換えると、大気中の酸素に触れる領域（封止体接合領域）Ｒ２にのみ、金属酸化層（ニッケル酸化層）１４ａが形成される。
本実施の形態では、この熱処理により、意図的に導体層（金層）１５の主面（より好ましくは、側面にも）にニッケルを露出させ、金属酸化層（ニッケル酸化層）１４ａを形成している。また、この熱処理工程で、前述のワイヤボンディング工程（Ｓ８）で形成された合金層１７の膜厚が数十ｎｍに成長し、ワイヤ５と導体層ＯＰとの接合強度が向上する。
次に、図７に示すプラズマクリーニング工程（Ｓ１０）を実施する。
図２０に示すように、半導体チップ３が搭載されたリードフレームＬＦ（特に、ワイヤ５が接続された導体層ＯＰ）をアルゴン（Ａｒ）ガス雰囲気中に晒す、すなわち、半導体チップ３のパッド電極４上に形成された導体層ＯＰ（特に、導体層１５）の表面にプラズマ（アルゴンガスプラズマ）を照射することで、先の熱処理工程（Ｓ９）により形成された金属酸化層１４ａの表面の水酸基を、増加させる。これにより、後の樹脂封止工程（Ｓ１１）により形成する封止体１と導体層ＯＰとの密着性（接着性）を、更に向上させることができる。なお、本実施の形態では、プラズマクリーニング工程（Ｓ１０）を、熱処理工程（Ｓ９）の後であって、かつ、樹脂封止工程（Ｓ１１）の前に、実施することについて説明したが、前述した導体層（金層）１５の厚さや、先の熱処理工程（Ｓ９）における条件によっては、このプラズマクリーニング工程は実施しなくても良い。
次に、図７に示す樹脂封止工程（Ｓ１１）を実施する。
図２１に示すように、金型１６の上型１６ａと下型１６ｂとの合せ面に形成されたキャビティ１６ｃ内に、半導体チップ３およびリードフレームＬＦを設置し、キャビティ１６ｃ内に樹脂（封止樹脂）１ｒを充填し、図２に示す封止体１を形成する。ここで、樹脂１ｒは、例えば、シランカップリング剤を含有するエポキシ樹脂からなる。
ここで、本実施の形態では、樹脂封止工程に先立って（具体的には、先のワイヤボンディング工程の後に）、ワイヤ５から露出した導体層（金層）１５の表面（特に、封止体１との接触面積の大きい主面）に金属酸化層１４ａを形成しているため、この樹脂１ｒから成る封止体１と導体層ＯＰ（特に、導体層１５）との密着性を向上させることができる。言い換えると、導体層（金層）１５の表面から封止体１が剥離するのを、抑制できる。
なお、本実施の形態では、図２１に示すように、例えばトランスファモールド方式を用いて封止体１を形成している。しかしながら、コンプレッションモールド方式（溶融した樹脂をキャビティ内に準備しておき、その中に半導体チップおよびリードフレームを浸して固める方式）を利用しても良い。ここで、トランスファモールド方式を用いた場合には、パッド電極４上の導体層ＯＰに接続されたワイヤ５に対して、横向き（水平方向）の力（樹脂の充填圧力）が加わるが、コンプレッションモールド方式の場合は、トランスファモールド方式に比べて、この横向きの力がワイヤ５に加わらない。そのため、コンプレッションモールド方式により封止体１を形成することで、ワイヤの接合不良を、更に抑制することができる。但し、コンプレッションモールド方式においても、使用する樹脂にはシランカップリング剤が含まれていることが肝要である。
次に、図２２および２３を用いて、封止樹脂１ｒと、導体層１５の表面に形成された金属酸化層（ニッケル酸化層）１４ａとの結合メカニズムついて説明する。
前述のとおり、図７の熱処理工程（Ｓ９）を経て、導体層１５の主面および側面にはニッケル酸化層が形成されているが、このニッケル酸化層は、大気中の水分と反応して、その表面に水酸基を有する状態となる。
図２２は、シランカップリング剤の化学構造を示しているが、図中のＹは、アミノ、エポキシ、メタクリル、ビニル、メルカプト等の反応性官能基、ＯＲは、ＯＣＨ３、ＯＣ２Ｈ５、ＯＣＯＣＨ３等の加水分解性基である。図２３は、シランカップリング剤とニッケル酸化層との反応メカニズムを示している。先ず、シランカップリング剤は、水分によってアルコキシ基が加水分解してシラノール基が生成され、無機粒子表面にある水酸基との水素結合を介して無機粒子表面に移行し、さらに、脱水縮合反応を経て無機粒子と強固な共有結合を生成する。図２３の無機粒子は、図６に示すニッケル酸化層から成る金属酸化層１４ａに相当する。つまり、導体層１５の主面および側面に形成された金属酸化層とシランカップリング剤を含有する封止体１との接着性を向上することができる。つまり、導体層ＯＰと封止体１との接着性を向上させることができる。
上記のとおり、本実施の形態では、導体層ＯＰを構成する金層からなる導体層１５の膜厚が重要なポイントとなる。図７の導体層ＯＰ形成工程（Ｓ２）後であって、ワイヤボンディング工程（Ｓ８）前に、半導体チップ３に熱負荷（熱処理）がかかったとしても、金層からなる導体層１５の主面に導体層１４のニッケルが界面拡散して露出し、ニッケル酸化層を形成しないように、金層の膜厚を充分に厚くしておくことが肝要である。つまり、ワイヤボンディング工程（Ｓ８）では、導体層１５の主面にニッケルが析出していないことが肝要である。また、図７の樹脂封止工程（Ｓ１１）の前には、導体層１５の主面にニッケルが析出してニッケル酸化層を形成していることが肝要である。
図２４は、金層（Ａｕ）の膜厚とベーク（熱処理）条件を振った場合の金層表面の分析結果を示している。オージェ電子分光法（ＡＥＳ：Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、導体層１５の主面のニッケル量を検出した結果である。ベーク条件の２５０℃、１６ｈは、例えば、図７の熱処理工程（Ｓ４）を実施した場合に相当し、２５０℃、３２ｈは、熱処理工程（Ｓ４およびＳ９）を実施した場合に相当する。例えば、金膜厚１．５μｍであれば、図７の熱処理工程（Ｓ４）後に、導体層１５の主面にニッケルが検出されず、図７の熱処理工程（Ｓ９）で、さらに、２５０℃、１６ｈの熱処理を実施した後には、ニッケルが検出されることが分かる。つまり、本実施の形態において、金層の膜厚を１．５μｍ程度とすることで、ワイヤ５と導体層ＯＰとの接合強度および導体層ＯＰと封止体１との接着性を向上させることができる。また、金膜厚１．０μｍの場合、本実施の形態の不揮発性メモリセルを搭載した半導体装置では、ワイヤ５と導体層ＯＰとの接合強度が低下する恐れがある。また、金膜厚２．０μｍの場合、ワイヤ５と導体層ＯＰとの接合強度は向上するが、導体層ＯＰと封止体１との接着性が不十分であり、熱処理工程（Ｓ９）の時間を増加させる必要があることが分かる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下に、複数の変形例を示すが、それぞれの変形例を適宜組み合わせて実施することも可能である。
なお、上記実施の形態では、不揮発性メモリセルを内蔵した半導体チップを例に説明したが、不揮発性メモリセルを内蔵しない半導体チップの場合、図７の熱処理工程（Ｓ４）は不要となるため、導体層１５を導体層１４よりも薄く（例えば、０．５〜１．０μｍ）することができる。
＜変形例１＞
変形例１は、上記実施の形態の導体層１５に対する変形例である。変形例１では、導体層１５は、厚膜部と薄膜部とを有する。それ以外は、上記実施の形態と同様であり、その説明を省略する。
図２５は、変形例１の半導体装置ＳＤ１の要部断面図である。図２６は、図２５の要部拡大断面図である。図２７〜２９は、変形例１の半導体装置ＳＤ１の製造工程を示す断面図である。
図２５は、上記実施の形態の図５に対応しているが、図５のポリイミド層ＰＩおよび封止体１を省略している。図２５および２６に示すように、金（Ａｕ）から成る導体層１５ｂは、平面視にて、その中央部に厚膜部１５ｃと、厚膜部１５ｃの周囲を囲むように配置された薄膜部１５ｄと、を有している。図２５に示すように、厚膜部１５ｃの領域を領域Ｒ１および領域Ｒ３、薄膜部１５ｄの領域を領域Ｒ４と表している。ワイヤ５のボール部５ａと導体層１５ｂとの接合部は、領域（ワイヤ接合領域）Ｒ１であり、厚膜部１５ｃの一部である。そして、封止体１と導体層１５ｂとの接合部は、領域（封止体接合部）Ｒ３と領域Ｒ４（封止体接合部）であり、領域Ｒ３は厚膜部１５ｃの一部であるのに対し、領域Ｒ４は薄膜部１５ｄである。
図２５の断面図に示すように、導体層１５ｂの厚膜部１５ｃの膜厚Ｅは、薄膜部１５ｄの膜厚Ｄよりも厚い。そして、図２６に示すように、薄膜部１５ｄの主面１５ｄｍには金属酸化層（ニッケル酸化層）１４ａが形成されている。しかしながら、厚膜部１５ｃの主面１５ｃｍには、金属酸化層１４ａは形成されていない。図２６の導体層１５ｂの厚膜部１５ｃにおいて、粒界１５ｅを実線で示した部分には、導体層（ニッケル層）１４からニッケルが界面拡散しており、破線で示した部分には拡散していない。つまり、図２６の領域Ｒ１は、ワイヤ５と導体層１５ｂとの接合領域であり、図２６に示すように合金層１７が形成されている。領域Ｒ１および領域Ｒ３において、導体層１５ｃの主面１５ｃｍには、金属酸化層１４ａが形成されていない。一方、領域Ｒ４には金属酸化層１４ａが形成されている。変形例１では、平面視にて、ワイヤ５と導体層１５ｂとの接合領域の全域を、厚膜部１５ｃに形成することが肝要である。ボール部５ａが、領域Ｒ４の薄膜部１５ｄにはみ出すと、ワイヤ５のボール部５ａと導体層１５ｂとの接合強度が低下するからである。
変形例１においては、厚膜部１５ｃおよび薄膜部１５ｄのそれぞれの厚さを調整することで、上記実施の形態の図７に示した熱処理工程（Ｓ９）を省略できる。つまり、熱処理工程（Ｓ４）において、薄膜部１５ｄの主面にニッケルが析出し、金属酸化層１４ａが形成される。しかしながら、厚膜部１５ｃの主面にはニッケルは析出されず、金属酸化層１４ａは形成されない。そして、図７のワイヤボンディング工程（Ｓ８）において、厚膜部１５ｃには金属酸化層１４ａが形成されていないので、ワイヤ５と導体層１５ｂとの接合強度を向上させることができる。さらに、図７の樹脂封止工程（Ｓ１１）では、薄膜部１５ｄに金属酸化層１４ａが形成されているので、封止体１との接着力を向上させることができる。
ここで、上記実施の形態の図２４を参照すると、変形例１において、薄膜部１５ｄの膜厚を１．０μｍとし、厚膜部１５ｃの膜厚を１．５μｍ以上とすれば良いことが分かる。
次に、変形例１の導体層１５ｂの製造方法を説明する。
図２７は、上記実施の形態の図１２に対応している。導体層１３ａ上に開口ＰＲＯ２を有するフォトレジスト層ＰＲ２を形成し、開口ＰＲＯ２内に、導体層（ニッケル層）１４および導体層（金層）１５ｄを電解めっき法で順次、形成する。このとき、導体層１４上には、薄膜部１５ｄに相当する膜厚の金層を形成する。
次に、図２８に示すように、厚膜部１５ｃに対応する開口ＰＲＯ３を有するフォトレジスト層ＰＲ３を形成し、開口部ＰＲＯ３内に導体層（金層）を、更に電解メッキ法で形成することで、厚膜部１５ｃを形成する。
その後、図２９に示すように、フォトレジスト層ＰＲ２およびＰＲ３を除去する。そして、上記実施の形態と同様に、導体層１５ｂおよび導体層１４から露出した領域の導体層（銅層）１３ａおよび導体層（クロム層）１２ａをウェットエッチング法で除去することにより図２５の導体層ＯＰ１を形成する。
＜変形例２＞
変形例２は、上記実施の形態および変形例１に対する変形例である。ここでは、上記実施の形態の変形例として説明する。
図３０は、変形例２の半導体チップの平面図である。図３１は、図３０のＣ−Ｃ線に沿う断面図である。図３０に示すように、変形例２の半導体チップ３Ａでは、そのコーナー部にダミーパッド電極４ｇおよびダミー導体層ＯＰｄが形成されている。半導体チップ３Ａのコーナー部とは、例えば、直交する辺３ｄと辺３ｅに沿うパッド電極群４ｄと４ｅとに挟まれた領域である。
図３１に示すように、変形例２の半導体装置ＳＤ２は、上記実施の形態のパッド電極４、導体層ＯＰおよびワイヤ５という構造体と、ダミーパッド電極４ｇ、ダミー導体層ＯＰｄという構造体と、を有している。そして、ダミー導体層ＯＰｄにはワイヤ５が接続されておらず、導体層１５の主面１５ｍの全域が封止体１に接触している。ダミーパッド電極４ｇおよびダミー導体層ＯＰｄの断面構造は、パッド電極４および導体層ＯＰの断面構造と同様である。つまり、ダミー導体層ＯＰｄを構成する金から成る導体層１５の主面１５ｍおよび側面１５ｓには、金属酸化層１４ａが形成されており、封止体１とダミー導体層ＯＰｄの接着性を向上させている。ただし、平面形状は異なっていても良い。特に、ダミー導体層ＯＰｄの平面形状は、導体層ＯＰの平面形状より大きくても良く、逆に、小さくても良い。
ダミー導体層ＯＰｄは、半導体チップ３Ａと封止体１との接着性を向上させるために設けている。つまり、半導体チップ３Ａのコーナー部にダミー導体層ＯＰｄを設けたことで、半導体チップ３Ａと封止体１との接着性を向上させることができる。
＜変形例３＞
変形例３は、上記実施の形態、変形例１および変形例２の半導体チップをＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに実装した例であるが、上記実施の形態を例に説明する。すなわち、半導体チップ３を搭載する基材として、配線基板ＷＢを使用する例について、説明する。
図３２は、変形例３の半導体装置の断面図である。変形例３の半導体装置ＳＤ３は、配線基板ＷＢと、半導体チップ３と、封止体１と、半田ボール電極ＢＥを有する。配線基板ＷＢの主面には接着層７を介して半導体チップ３が搭載されており、半導体チップ３の主面に形成された複数の導体層ＯＰは、ワイヤ５を介して、配線基板ＷＢの主面に形成された端子電極ＬＤ１に接続されている。半導体チップ３の主面にはポリイミド層ＰＩが形成されており、半導体チップ３、ポリイミド層ＰＩ、導体層ＯＰ、ワイヤ５、および、端子電極ＬＤ１は、封止体１で覆われている。さらに、配線基板ＷＢの裏面には、端子電極ＬＤ１に接続された複数の端子電極ＬＤ２が形成されており、端子電極ＬＤ２には、半田ボール電極ＢＥが接続されている。
なお、変形例３の場合、熱による配線基板ＷＢの反りを考慮して、上記実施の形態の図７の熱処理工程（Ｓ９）の温度は、２００℃以下とするのが好ましい。すなわち、リードフレームを用いた半導体装置の製造方法の場合よりも低い温度にて、熱処理工程（Ｓ９）を行うことが好ましい。
上記した実施の形態は、下記の形態を含む。
［付記１］
半導体基板と、
前記半導体基板上に形成された第１パッド電極と、
前記第１パッド電極上に形成されたニッケル層からなる第１層と、前記第１層上に形成された金層からなる第２層と、を有する導体層と、
前記第２層の主面に接続された銅からなるワイヤと、
前記導体層および前記ワイヤを覆う封止体と、
を有し、
前記第２層の主面は、前記ワイヤが接合された第１領域と、前記第１領域以外の領域であって、ニッケル酸化層が形成された第２領域とを有し、
前記第２領域において、前記封止体は、前記第２層の主面と接触している、半導体装置。
［付記２］
付記１に記載の半導体装置において、
前記第１領域には、金と銅の合金層が形成され、
前記第２領域は、平面視にて、前記第１領域の周囲を取り囲む形状を有する、半導体装置。
［付記３］
付記１に記載の半導体装置において、
さらに、
前記第２層は、前記ニッケル酸化層が形成された側面を有し、
前記側面は、前記封止体と接触している、半導体装置。
［付記４］
付記１に記載の半導体装置において、
前記第１パッド電極は、アルミニウムからなる、半導体装置。
［付記５］
付記１に記載の半導体装置において、
前記封止体は、シランカップリング剤を含有するエポキシ樹脂からなる、半導体装置。
［付記６］
付記１に記載の半導体装置において、
さらに、
前記半導体基板は、平面視にて、第１辺と、前記第１辺に対向する第２辺と、前記第１辺と前記第２辺とを接続する第３辺と、前記第３辺に対向する第４辺と、
前記半導体基板上に形成され、前記第１辺に沿って配列された複数の前記第１パッド電極からなる第１パッド電極群と、
前記半導体基板上に形成され、前記第２辺に沿って配列された複数の前記第１パッド電極からなる第２パッド電極群と、
前記半導体基板上に形成され、前記第３辺に沿って配列された複数の前記第１パッド電極からなる第３パッド電極群と、
前記半導体基板上に形成され、前記第４辺に沿って配列された複数の前記第１パッド電極からなる第４パッド電極群と、
を有する、半導体装置。
［付記７］
付記６に記載の半導体装置において、
さらに、
平面視にて、前記第１パッド電極群、前記第２パッド電極群、前記第３パッド電極群および前記第４パッド電極群に囲まれた領域に形成され、前記封止体と接触するポリイミド層を有する、半導体装置。
［付記８］
付記１に記載の半導体装置において、
さらに、
前記半導体基板上に形成された第２パッド電極と、
前記第２パッド電極上に形成されたニッケル層からなる第３層と、前記第３層上に形成された金層からなる第４層と、を有する導体層と、
を有し、
前記第４層の主面の全域は、前記封止体と接触している、半導体装置。
［付記９］
付記８に記載の半導体装置において、
前記半導体基板は、平面視にて、矩形の主面を有し、
前記第２パッド電極は、前記矩形の主面の角部に配置されている、半導体装置。
ＢＥ 半田ボール電極
ＣＧ 制御ゲート電極
ＤＢ ダイシングブレード
ＥＸ１、ＥＸ２ 半導体領域
ＦＢ 炉体
ＧＩ ゲート絶縁膜
ＩＬ インナーリード部
ＬＤ１、ＬＤ２ 端子電極
ＬＦ リードフレーム
ＭＣ 不揮発性メモリセル
ＭＤ ドレイン領域
ＭＧ メモリゲート電極
ＭＳ ソース領域
ＭＺ メモリ絶縁膜
ＭＺ１、ＭＺ２、ＭＺ３ 絶縁膜
ＭＢ 実装面
ＯＬ アウターリード部
ＯＰ 導体層
ＯＰｄ ダミー導体層
ＯＰｍ 主面（上面、ワイヤ接合面）
ＰＢ プローブ針
ＰＩ ポリイミド層（有機樹脂膜）
ＰＲ１、ＰＲ２、ＰＲ３ フォトレジスト層
ＰＲＯ１、ＰＲＯ２、ＰＲＯ３ 開口
Ｒ１ 領域（ワイヤ接合領域）
Ｒ２ 領域（封止体接合領域）
Ｒ３ 領域
Ｒ４ 領域
ＳＢ 半導体基板
ＳＤ、ＳＤ１、ＳＤ２、ＳＤ３ 半導体装置
ＳＲ１、ＳＲ２ 半導体領域
ＷＢ 配線基板
ＷＦ 半導体ウエハ
１ 封止体
１ａ 主面（封止体主面、上面、表面）
１ｂ 裏面（封止体裏面、下面）
１ｃ 側面（封止体側面）
１ｒ 樹脂（封止樹脂）
２ リード
２ａ 主面（上面、リード主面、ワイヤ接合面）
２ｂ 裏面
２ｃ 半田メッキ膜
２ｄ 先端
３、３Ａ 半導体チップ
３ａ 主面
３ｃ、３ｄ、３ｅ、３ｆ 辺
４ パッド電極
４ｍ 主面（上面）
４ｃ、４ｄ、４ｅ、４ｆ パッド電極群（導体層群）
４ｇ ダミーパッド電極
５ ワイヤ
５ａ ボール部
５ｂ ワイヤ部
６ ダイパッド（チップ搭載部）
７ 接着層
１０ 絶縁層
１０ｍ 主面（上面）
１１ 絶縁層
１１ａ 開口（開口部）
１１ｍ 主面（上面）
１２ 導体層（金属層、クロム層）
１２ａ 導体層（金属層、クロム層）
１３ 導体層（金属層、銅層）
１３ａ 導体層（金属層、銅層）
１４ 導体層（金属層、ニッケル層）
１４ａ 金属酸化層（ニッケル酸化層）
１５ 導体層（金属層、金層）
１５ａ 凹部
１５ｂ 導体層
１５ｃ 厚膜部
１５ｄ 薄膜部
１５ｅ 粒界
１５ｍ 主面（上面）
１５ｓ 側面
１６ 金型
１６ａ 上型
１６ｂ 下型
１６ｃ キャビティ
１７ 合金層

Claims (11)

  1. （ａ）半導体基板と、前記半導体基板上に形成されたパッド電極と、前記パッド電極上に形成されたニッケル層からなる第１層と、前記第１層上に形成された金層からなる第２層と、を有する導体層と、を含む半導体チップを有する半導体ウエハを準備する工程、
    （ｂ）前記導体層に銅からなるワイヤを接続する工程、
    （ｃ）前記（ｂ）工程後に、前記半導体チップに第１熱処理を施す工程、
    （ｄ）前記（ｃ）工程後に、前記半導体チップおよび前記ワイヤを樹脂で封止し、封止体を形成する工程、
    を有し、
    前記第２層の主面は、前記ワイヤが接合された第１領域と、前記第１領域以外の第２領域とを有し、
    前記第２領域において、前記封止体は、前記第２層の主面と接触している、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記第２領域において、前記第２層の主面に前記第１層からニッケルを析出させ、ニッケル酸化層を形成する、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記樹脂は、シランカップリング剤を含有するエポキシ樹脂からなる、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記（ｂ）工程では、前記第１領域において、前記第２層の主面に前記第１層からニッケルは析出しておらず、前記第２層の主面に銅と金の合金層が形成される、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程は、炉体内に複数の前記半導体チップを収納した状態で実施する、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記（ｃ）工程は、温度２５０℃で１６時間実施する、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程との間に、さらに、
    （ｅ）前記第２層の主面にアルゴンプラズマ処理を実施する、半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記半導体チップには、不揮発性メモリ素子が形成されており、
    前記（ａ）工程と前記（ｂ）工程との間に、さらに、
    （ｆ）前記半導体チップに第２熱処理を実施する工程、
    を有し、
    前記（ｂ）工程では、前記第１領域において、前記第２層の主面に前記第１層からニッケルは析出しておらず、前記第２層の主面には銅と金との合金層が形成される、半導体装置の製造方法。
  9. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体チップを準備する工程、
    ここで、
    前記半導体チップは、パッド電極と、前記パッド電極上に形成され、かつ、前記パッド電極と接続された導電層と、を有し、
    前記導電層は、第１金属層と、前記第１金属層上に形成され、かつ、前記第１金属層と接する第２金属層と、を有し、
    前記パッド電極は、前記第１金属層よりも柔らかい材料から成り、
    前記第１金属層は、ニッケルを主成分とする材料から成り、
    前記第２金属層は、金を主成分とする材料から成り、
    前記第２金属層は、前記導電層のうちの最上層であり、
    （ｂ）前記（ａ）工程の後、前記導電層を介して、前記半導体チップの前記パッド電極に、ワイヤを電気的に接続する工程、
    ここで、
    前記ワイヤは、銅を主成分とする材料から成り；
    （ｃ）前記（ｂ）工程の後、前記半導体チップをベークすることで、前記導電層を構成する前記第２金属層の表面のうちの前記ワイヤが接触していない領域に酸化膜を形成する工程；
    （ｄ）前記（ｃ）工程の後、前記半導体チップおよび前記ワイヤを樹脂で封止し、前記酸化膜に前記樹脂を接触させる工程。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ａ）工程で準備する前記半導体チップは、さらに、半導体基板と、前記半導体基板の主面に形成されたメモリ回路と、を有し、
    前記第２金属層の厚さは、前記第１金属層の厚さよりも大きい、あるいは、同じであり、
    前記（ａ）工程の後、かつ、前記（ｂ）工程の前に、前記半導体チップをベークする、半導体装置の製造方法。
  11. 請求項９記載の半導体装置の製造方法において、
    前記（ｃ）工程の後、かつ、前記（ｄ）工程の前に、前記第２金属層の前記表面にプラズマを照射する、半導体装置の製造方法。
JP2017061806A 2017-03-27 2017-03-27 半導体装置の製造方法 Pending JP2018164056A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017061806A JP2018164056A (ja) 2017-03-27 2017-03-27 半導体装置の製造方法
CN201810130900.6A CN108666225B (zh) 2017-03-27 2018-02-09 制造半导体装置的方法
US15/900,919 US10347604B2 (en) 2017-03-27 2018-02-21 Method of manufacturing semiconductor device
TW107107515A TWI751297B (zh) 2017-03-27 2018-03-07 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017061806A JP2018164056A (ja) 2017-03-27 2017-03-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018164056A true JP2018164056A (ja) 2018-10-18

Family

ID=63582926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017061806A Pending JP2018164056A (ja) 2017-03-27 2017-03-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10347604B2 (ja)
JP (1) JP2018164056A (ja)
CN (1) CN108666225B (ja)
TW (1) TWI751297B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020102282B3 (de) * 2020-01-30 2021-04-08 Infineon Technologies Ag Halbleitervorrichtung mit ausrichtungspads und verfahren zu deren herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408463B2 (ja) * 1999-08-17 2003-05-19 日本電気株式会社 半導体装置の製造方法
EP1984081A4 (en) * 2006-01-25 2011-05-11 Univ Tulane PROCESS FOR OXIDATIVE TREATMENT
JP5214179B2 (ja) 2007-06-12 2013-06-19 株式会社トクヤマ メタライズド基板およびその製造方法
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2014146704A (ja) * 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
JP6100569B2 (ja) * 2013-03-21 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US10347604B2 (en) 2019-07-09
TWI751297B (zh) 2022-01-01
CN108666225A (zh) 2018-10-16
US20180277511A1 (en) 2018-09-27
CN108666225B (zh) 2023-09-15
TW201843789A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
US10236269B2 (en) Semiconductor device having semiconductor chip with large and small irregularities on upper and lower side surface portions thereof
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
JP3010525B2 (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US9406628B2 (en) Semiconductor device and method of manufacturing the same
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US7342318B2 (en) Semiconductor package free of substrate and fabrication method thereof
JPH09121002A (ja) 半導体装置及びその製造方法
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
US11545454B2 (en) Semiconductor device
JP2023021299A (ja) 半導体装置
US8786084B2 (en) Semiconductor package and method of forming
TW201131673A (en) Quad flat no-lead package and method for forming the same
CN105938802B (zh) 树脂密封型半导体装置及其制造方法
TWI751297B (zh) 半導體裝置之製造方法
JP2003068738A (ja) 半導体装置及びその製造方法及び半導体チップ及びその実装方法
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
WO2021227045A1 (zh) 半导体封装方法及其封装结构
JPH04368167A (ja) 電子装置
TWI290761B (en) Semiconductor device and a method of manufacturing the same
JP6159125B2 (ja) 半導体装置および半導体装置の製造方法
JPH11354710A (ja) 半導体装置
JP4036166B2 (ja) 半導体装置およびその製造方法
JP2003110058A (ja) 半導体パッケージ及びその製造方法体装置用回路部材