CN1467837A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1467837A
CN1467837A CNA031424244A CN03142424A CN1467837A CN 1467837 A CN1467837 A CN 1467837A CN A031424244 A CNA031424244 A CN A031424244A CN 03142424 A CN03142424 A CN 03142424A CN 1467837 A CN1467837 A CN 1467837A
Authority
CN
China
Prior art keywords
film
barrier metal
metal film
semiconductor device
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031424244A
Other languages
English (en)
Other versions
CN1290186C (zh
Inventor
����һ
渡邉健一
河野通有
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1467837A publication Critical patent/CN1467837A/zh
Application granted granted Critical
Publication of CN1290186C publication Critical patent/CN1290186C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件及其制造方法。在半导体衬底上形成接触图形之后，在接触图形上形成由第一阻挡金属膜和第一导体图形构成的第一布线图形。形成具有这种结构的防潮环：在上端部分第一阻挡金属膜的外围部分与第二阻挡金属膜的阻挡金属底面部分接触，其中第一阻挡金属膜的外围部分覆盖第一导体图形外围侧上的侧壁面，第二阻挡金属膜的阻挡金属底面部分覆盖通孔接触部分的底面。这导致在从半导体衬底到作为最上层的氧化硅膜的整个区域中无间断地形成例如Ta、TiN等阻挡金属膜，由此提高了用于防止破裂和湿气进入的粘附性。

Description

半导体器件及其制造方法
技术领域
总的来说，本发明涉及半导体器件及其制造方法，尤其涉及具有防潮环(moisture-proof ring)的半导体器件及其制造方法。
背景技术
近年来，在半导体器件中，随着微型化和高集成度的发展，常常使用多层布线结构以在一个公共衬底上使许多半导体元件相互连接，在多层布线结构中层叠了多个层间绝缘膜，每个层间绝缘膜中埋置了一个布线图形。在这种半导体器件中，湿气或腐蚀性气体可以沿构成多层布线结构的层间绝缘膜之间的界面进入半导体器件的内部，由此通常沿衬底的外围部分在多层布线结构中形成防潮环以阻止湿气或腐蚀性气体的进入。
近年来，在半导体器件中，随着微型化和高集成度的发展，设计规则逐年变得更小，引起在通过直接蚀刻形成金属布线材料的方法中的技术限制。所以，已经开始使用镶嵌方法，在层间绝缘膜中形成布线图形和通孔接触，或预先通过光刻方法形成布线图形和通孔接触，接着埋置布线材料并使用CMP(化学机械抛光)技术抛光它以形成布线图形和通孔接触。
特别是在最近的高度微型化半导体器件中，其包括亚微米或亚四分之一微米尺寸的半导体器件，使用具有低电阻的Cu(铜)作为导体图形与具有低介电常数的有机层间绝缘膜结合以避免在多层布线结构中发生的信号延迟。在这种情况下，不像导电图形常规使用的Al、W等，Cu难于被干法蚀刻。因此，常常使用双镶嵌方法，如上所述预先在层间绝缘膜中形成布线凹槽和接触孔，并且通过电镀方法等淀积Cu层以填充布线凹槽和接触孔。
通常，当使用镶嵌方法时，在下层间绝缘膜和上层间绝缘膜之间形成停止和扩散阻挡膜以阻挡Cu的扩散并增强对布线图形和接触孔深度方向的控制性。
图1示出常规多层布线结构的实例。
参照图1，在支撑绝缘膜10和通孔接触塞70的半导体衬底60上形成电路元件4之后，形成层间绝缘膜11。在层间绝缘膜11上，涂覆未示出的光致刻蚀剂膜，进而曝光，并显影以把光致刻蚀剂膜构图为布线图形41的形状。接着用如此形成的抗蚀剂图形(未示出)作为掩模把层间绝缘膜11蚀刻为与所要形成的布线图形41对应的形状，并在布线图形41内部形成阻挡金属膜31。此外，在其上埋置布线图形41。接着使用CMP方法进行抛光以形成布线图形41。这种方法被称为单镶嵌方法。顺便提及，通孔接触由覆盖通孔内壁面的粘附膜70b和在粘附膜70b上形成的金属膜70a构成。
在布线图形41形成之后，顺序地形成停止膜和扩散阻挡膜21、层间绝缘膜12、蚀刻停止膜22和层间绝缘膜13。接着把在层间绝缘膜13上的未示出的抗蚀剂曝光并显影成所要形成的通孔图形51的形状。用形成的抗蚀剂图形作为掩模进行蚀刻直到暴露停止膜和扩散阻挡膜21的顶面。接着涂覆另一个未示出的光致刻蚀剂膜、进行曝光并显影以形成与布线图形42对应的抗蚀剂图形。接着用抗蚀剂图形作为掩模蚀刻层间绝缘膜13，直到暴露层间绝缘膜12的顶面。
在这种情况下，同时把通孔图形51的底部蚀刻到布线图形41。此外，在布线图形42内部和通孔图形51内部形成阻挡金属膜32。进而在其中埋置用于布线图形42的材料。接着使用CMP方法进行抛光以形成通孔图形51和布线图形42。这种方法被称为双镶嵌方法。
典型地，在制造例如LSI等半导体器件的过程中，在同时形成许多半导体器件的晶片工艺之后，在切割步骤中沿限定每个半导体器件的划线切割晶片以把半导体晶片分割为多个独立的半导体器件或芯片。
图2示出常规半导体器件的顶视图。在图2中点划线3示出将被切割的部分。沿半导体器件1的外围部分进行切割。
参照图2，形成具有防潮环2的半导体器件1，防潮环2用于防止在切割中引起破裂并阻止湿气等进入到半导体器件1的内部，以防止半导体器件1产量的降低，其中防潮环2连续地环绕半导体器件1的外围部分。
作为防止破裂和湿气等进入的方法，例如日本专利特开2001-53148号公开了如图3所示的结构和工艺。
图3示出常规防潮环结构。
参照图3，在形成电路部分的布线图形和通孔接触的过程中，在半导体衬底501上形成层间绝缘膜531之后，形成由粘附层(未示出)和W构成的接触图形521。接着在接触图形521上形成由AlCu层构成的布线图形541，AlCu层垂直地夹在未示出的TiN/Ti层之间。随后，在形成层间绝缘膜532之后，在布线图形541的两端形成由粘附层(未示出)和W构成的通孔图形522，以偏移到外侧的方式到达层间绝缘膜531的顶面。
随后，直接在通孔图形522上处理布线图形542，并形成层间绝缘膜533。使用与形成通孔图形522同样的技术，在布线图形542的两端以偏移到外侧的方式形成由粘附层(未示出)和W构成的通孔图形523。此外，从半导体衬底501的顶面到作为最上层的层间绝缘膜533的下面，整体覆盖TiN膜等以抵抗湿气等，由此形成阻挡结构。
在图3的结构中，通过粘合性优良的分层金属图形可以有效地形成防潮环。但是，为了该方法的应用，布线材料限制为例如Al-Cu等能被蚀刻的材料。该方法不能应用到包括Cu布线图形的多层布线结构，Cu布线图形需要通过镶嵌方法形成。也不能形成这种结构。
在如图1所示的常规双镶嵌结构中，在划线侧80上布线图形41的顶部存在不与通孔图形51接触的区。在该区，停止和扩散阻挡膜21接触布线图形41的表面。通常，使用例如SiN、SiC膜等绝缘膜用于停止和扩散阻挡膜21。但是，绝缘膜具有与用于布线图形41的金属膜不良的粘附性。这产生了问题，即绝缘膜不能防止在绝缘膜和布线图形41之间界面的破裂，且当湿气等进入时不能确保防潮。
此外，在如图1所示的双镶嵌结构中，使用Cu作为布线材料。但是，Cu难于通过蚀刻被构图，由此不能应用如上述图3中所示的方法。
发明内容
因此，考虑到上述情况提出了本发明，其目的是提供一种可以防止破裂并适于阻止湿气等进入的半导体器件及其制造方法。
本发明通过一种半导体器件解决了上述问题，该半导体器件包括：半导体衬底；和包括以下部分的布线结构：在半导体衬底上方形成的第一层间绝缘膜；在第一层间绝缘膜中形成的第一导体图形；至少覆盖第一导体图形的侧面、在第一层间绝缘膜和第一导体图形之间形成的第一阻挡金属膜；在第一层间绝缘膜上形成的第二层间绝缘膜；在第一导体图形上方形成的第二导体图形，在它们中间插入第二层间绝缘膜；用于把第一导体图形连接到第二导体图形、在第二层间绝缘膜中形成的通孔接触部分；和覆盖通孔接触部分的侧面和底面而形成的第二阻挡金属膜，其中布线结构被形成为连续地延伸，使得覆盖通孔接触部分底面的第二阻挡金属膜的底面部分被形成为与第一阻挡金属膜的上端部分的至少一部分接触。
此外，本发明通过一种制造包括连续延伸布线结构的半导体器件的方法解决了上述问题，该方法包括步骤：为了形成布线结构，在半导体衬底上方形成第一层间绝缘膜；在第一层间绝缘膜中形成第一导体图形和第一阻挡金属膜，第一阻挡金属膜在第一层间绝缘膜和第一导体图形之间至少覆盖第一导体图形的侧面；在第一层间绝缘膜上形成第二层间绝缘膜；和在第二层间绝缘膜中形成通孔接触部分和第二阻挡金属膜，通孔接触部分用于把第一导体图形连接到将在第一导体图形上方形成的第二导体图形，第二阻挡金属膜覆盖通孔接触部分的侧面和底面，其中布线结构被形成为，使得覆盖通孔接触部分底面的第二阻挡金属膜的底面部分与第一阻挡金属膜的上端部分的至少一部分接触。
如上所述，构造本发明的半导体器件和通过用于制造本发明的半导体器件的方法制造的半导体器件，使得覆盖通孔接触部分的第二阻挡金属膜的阻挡金属底面部分与第一阻挡金属膜的上端部分的至少一部分接触。因此，根据本发明，增强了第一阻挡金属膜的上端部分和上层之间的粘附性，以能够防止湿气等在连接部分进入，该连接部分作为在第一阻挡金属膜的上端部分和阻挡金属底面部分之间的边界。这可以解决在第一阻挡金属膜内部形成的第一导体图形被腐蚀等问题。
附图说明
图1是示出常规多层布线结构的剖面图；
图2是常规半导体器件的顶视图；
图3是示出常规防潮环结构的剖面图；
图4A和4B是根据本发明的第一实施例半导体器件的制造工艺的示图(第一)；
图5A和5B是根据本发明的第一实施例半导体器件的制造工艺的示图(第二)；
图6A和6B是根据本发明的第一实施例半导体器件的制造工艺的示图(第三)；
图7A和7B是根据本发明的第一实施例半导体器件的制造工艺的示图(第四)；
图8是根据本发明的第一实施例半导体器件的制造工艺的示图(第五)；
图9是根据本发明的第一实施例半导体器件的制造工艺的示图(第六)；
图10是根据本发明的第一实施例半导体器件的制造工艺的示图(第七)；
图11是根据本发明的第一实施例半导体器件的制造工艺的示图(第八)；
图12是根据本发明的第一实施例半导体器件的制造工艺的示图(第九)；
图13是根据本发明的第一实施例半导体器件的制造工艺的示图(第十)；
图14是根据本发明的第一实施例半导体器件的制造工艺的示图(第十一)；
图15A和15B是根据本发明的第一实施例半导体器件的制造工艺的示图(第十二)；
图16A和16B是根据本发明的第二实施例半导体器件的制造工艺的示图(第一)；
图17是根据本发明的第二实施例半导体器件的制造工艺的示图(第二)；
图18A和18B是根据本发明的第三实施例半导体器件的制造工艺的示图(第一)；
图19A至19C是根据本发明的第三实施例半导体器件的制造工艺的示图(第二)；
图20是根据本发明的第三实施例半导体器件的制造工艺的示图(第三)；
图21是根据本发明的第四实施例半导体器件的制造工艺的示图；
图22是根据本发明的第五实施例半导体器件的制造工艺的示图；
图23是根据本发明的第六实施例半导体器件的制造工艺的示图；
图24A至24C是在半导体电路区中形成的感应元件结构实例的示图；
图25A和25B是根据本发明的第七实施例感应元件的结构示图；
图26A和26B是根据本发明的第八实施例感应元件的结构示图；
图27是说明在半导体电路区中形成感应元件的位置的图；
图28A和28B是根据本发明的第九实施例熔断器元件的结构示图；
图29A至29C是说明通孔图形和上层布线图形之间关系的图；
图30A和30B是本发明的第十实施中布线结构的示图；
图31A和31B是本发明的第十一实施中布线结构的示图。
具体实施方式
以下将参照附图说明本发明的实施例。
-第一实施例-
图4A至图15B示出当使用双镶嵌方法时根据本发明第一实施例制造防潮环的步骤。在附图中，左手侧是划线侧80，右手侧是半导体器件内侧90。壁示图显示了如图4A中抗蚀剂窗口131a的整个空间。
-构图用于形成接触的光致刻蚀剂膜的步骤-
参照图4A，在半导体衬底101上形成未示出的电路元件之后，在半导体衬底101上依次形成氮化硅膜111和氧化硅膜121，分别具有100nm和900nm的厚度。为了使电路元件部分变平，使用CMP方法抛光氧化硅膜121以形成600nm厚的氧化硅膜121。在氧化硅膜121上，接着涂覆光致刻蚀剂膜131、曝光并进而显影以形成与所要形成的接触图形对应的抗蚀剂窗口131a。
-在接触部分蚀刻氧化硅膜的步骤-
接着，在图4B的步骤中，通过抗蚀剂窗口131a蚀刻氧化硅膜121以在氧化硅膜121中形成开口121a。使用C4F8气体、CO气体、O2气体、Ar气体等通过等离子体蚀刻方法进行氧化硅膜121的蚀刻。
-在接触部分蚀刻氮化硅膜的步骤-
接着，在图5A的步骤中，通过灰化除去光致刻蚀剂膜131。为在氮化硅膜111中形成开口111a，用氧化硅膜121作为掩模进行蚀刻以把开口121a的形状转移到氮化硅膜111。
使用CF4气体、CHF3气体、O2气体、Ar气体等通过等离子体蚀刻方法进行氮化硅膜111的蚀刻。在这种情况下，从开口121a垂直地延续开口111a以形成接触孔。
-在接触内部形成金属膜的步骤-
接着，在图5B的步骤中，在接触孔内部和在氧化硅膜121上形成50nm厚的TiN膜141作为粘附层。随后形成400nm厚的钨膜151。
-用于形成接触的CMP步骤-
接着，在图6A的步骤中，使用CMP方法抛光钨膜151和TiN膜141，仅保留在接触孔内部的部分。使用保留的钨膜151和TiN膜141作为接触图形。
-构图用于形成布线的光致刻蚀剂膜的步骤-
接着，在图6B的步骤中，形成氮化硅膜112和氧化硅膜122，分别具有70nm和500nm的厚度。在氧化硅膜122上涂覆光致刻蚀剂膜132、曝光并进而显影以形成与所要形成的布线图形对应的抗蚀剂窗口132a。
-蚀刻用于布线的氧化硅膜的步骤-
接着，在图7A的步骤中，通过抗蚀剂窗口132a蚀刻氧化硅膜122以在氧化硅122膜中形成一个构成布线凹槽的开口122a。
-蚀刻用于布线的氮化硅膜的步骤-
接着，在图7B的步骤中，通过灰化除去光致刻蚀剂膜132。为在氮化硅膜112中形成与开口122a对应的开口112a，用氧化硅膜122作为掩模进行蚀刻以把开口122a的形状转移到氮化硅膜112。垂直地延续开口112a和开口122a以形成后文说明的布线图形171。
-用于布线材料的膜形成步骤-
接着，在图8的步骤中，在后文说明的布线图形171内部和在氧化硅膜122上形成30nm厚的Ta膜181作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜191作为布线材料。注意到当使用电镀方法形成Cu膜时，形成阻挡金属膜，并接着在通过电镀方法形成Cu膜之前形成Cu膜作为籽晶层(seed layer)。
-用于形成布线的CMP步骤-
接着，在图9的步骤中，使用CMP方法抛光Ta膜181和Cu膜191，仅保留布线图形171内部的部分，由此形成布线图形171。
-构图用于形成通孔图形的抗蚀剂膜的步骤-
接着，在图10的步骤中，在布线图形171上形成氮化硅膜113、氧化硅膜123、氮化硅膜114和氧化硅膜124，分别具有70nm、650nm、70nm和500nm的厚度。在氧化硅膜124上，涂覆光致刻蚀剂膜133、曝光并进而显影以形成与所要形成的通孔图形对应的光致刻蚀剂窗口133a。
在附图所示的实例中，光致抗蚀剂窗口133a以如下方式形成，使得在作为阻挡金属膜的Ta膜181的划线侧80上的、覆盖作为布线图形171的Cu膜191的外围侧上的侧壁面的第一外围部分205被包括在用于通孔图形的窗口133a中。
-形成通孔图形的步骤和构图用于布线的光致刻蚀剂膜的布骤-
接着，在图11的步骤中，为了分别形成开口124a、开口114a和开口123a，用光致刻蚀剂膜133作为掩模蚀刻氧化硅膜124、氮化硅膜114和氧化硅膜123，把开口133a的形状转移到氧化硅膜124、氮化硅膜114和氧化硅膜123。
使用C4F8气体、CO气体、O2气体、Ar气体等通过等离子体蚀刻方法可以进行氧化硅膜124和氧化硅膜123的蚀刻。另一方面，使用CF4气体、CHF3气体、O2气体、Ar气体等通过等离子体蚀刻方法进行氮化硅膜114的蚀刻。
其后，通过灰化除去光致刻蚀剂膜133。
在图12的步骤中，把非光敏树脂涂覆到半导体衬底上方的表面，并从其表面溶解，仅剩余在氮化硅膜113上形成的开口123a中的非光敏树脂填充物5。在氧化硅膜124上，接着涂覆光致刻蚀剂膜134、曝光并进而显影以形成与所要形成的布线图形对应的抗蚀剂窗口134a。
-用于形成布线的蚀刻步骤-
接着，在图13的步骤中，为了在氧化硅膜124中形成开口124b，用光致刻蚀剂膜134作为掩模进行蚀刻把开口134a的形状转移到氧化硅膜124。其后，通过灰化除去光致刻蚀剂膜134。
在这种情况下，同时除去非光敏树脂填充物5。
接着，用氧化硅膜124作为掩模把开口124b的形状转移到氮化硅膜114以形成与其对应的开口。同时，用氧化硅膜123作为掩模蚀刻氮化硅膜113。结果，如图14所示，开口123a的形状被转移到氮化硅膜113。
当蚀刻氧化硅膜124和氮化硅膜113时，优选在氧化硅膜124和氮化硅膜113之间使用1∶1比率蚀刻速度的蚀刻条件进行100％过蚀刻。
此外，在图14的步骤中，在氧化硅膜124中开口124b的形状被转移到氧化硅膜123以形成开口123b，氧化硅膜123仅蚀刻掉70nm的厚度。
在图14的步骤中，与其同时把在氧化硅膜123中开口123a的形状转移到氧化硅膜122。结果，氧化硅膜122也蚀刻掉70nm的厚度以在氧化硅膜122中形成开口122a。
使用开口124b、开口114b和开口123b作为后文说明的布线图形172。使用开口123a、开口113a和开口122a作为后文说明的通孔图形201。
-形成用于形成通孔图形和布线的金属膜的步骤-
接着，如图15A所示，在后文说明的布线图形172和通孔图形201的内部和在氧化硅膜124上形成30nm厚的Ta膜182作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜192作为布线材料。注意到当使用电镀方法形成Cu膜时，形成阻挡金属膜，并接着在通过电镀方法形成Cu膜之前形成Cu膜作为籽晶层。
-用于形成通孔图形和布线的CMP步骤-
接着，如图15B所示，使用CMP方法抛光Ta膜182和Cu膜192，保留在布线图形172内部和在通孔图形201内部的部分。使用保留的Ta膜182和Cu膜192作为布线图形172。此外，在氧化硅膜124上以覆盖布线图形172的方式形成氮化硅膜115，氮化硅膜115将作为扩散阻挡膜，由此形成防潮环。
参照图15B，该实施例的防潮环具有这种结构：构成布线图形171的Cu膜191的外围侧上的侧壁面由Ta膜181覆盖，并且从Ta膜181延续地用Ta膜182覆盖Cu膜191的顶面外围侧上的侧壁面附近的区域，其中Ta膜182覆盖构成通孔图形201的Cu膜192。此外，在Cu膜191外围侧上的侧壁面上端部分附近的区域不仅用Ta膜181覆盖，而且用在它的外部上形成的Ta膜182覆盖。总之，用Ta膜的双结构覆盖在Cu膜191的外围侧上的侧壁面上端部分。
这在布线图形171和布线图形172之间产生了优良的粘附性，并且因为图15B的结构弯曲产生了湿气进入的长路径，由此能够有效的防止湿气的进入。
注意到，在上述实施例中把导体图形171和172描述为布线图形，因为这些导体图形通过相似的工艺与在多层布线结构中对应的布线图形一起同时形成。相应地，通常不使用导体布线171和172用于集成电路装置中的电导线。在上述说明中关于形成顺序的多层布线结构的步骤，部件201被描述成“通孔塞”。但是，实际上在防潮环中部件201沿芯片的外围连续地延伸形成通孔壁，从图2的平面图观察通孔壁是非常清楚的。
-第二实施例-
图16A至图17示出根据本发明的第二实施例制造半导体器件的步骤。在附图中，相同的参考标号表示与前述部分对应的部分，并省略对它们的说明。
-蚀刻用于形成布线的氧化硅膜的步骤-
参照图16A，在该实施例中，在形成如图13所示的结构之后，在没有进行过蚀刻的条件下蚀刻在氧化硅膜124中开口124b下的氮化硅膜114和在氧化硅膜123中开口123a下的氮化硅膜113。
结果，如图16A所示，用氧化硅膜124作为掩模把开口124b的形状转移到氮化硅膜114以形成开口114b。同时，用氧化硅膜123作为掩模蚀刻氮化硅膜113，以致把开口123a的形状转移到氮化硅膜113以形成开口113a。
使用由此形成的开口124b和开口114b作为布线图形172，使用开口123a和开口113a作为通孔图形202。
-形成用于形成通孔图形和布线的金属膜的步骤-
接着，在图16B的步骤中，与在第一实施例中一样，在后文说明的布线图形172和通孔图形202的内部和在氧化硅膜124上形成30nm厚的Ta膜182作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜192作为布线材料。
-用于形成通孔图形和布线的CMP步骤-
其后，在图17的步骤中，使用CMP方法抛光Ta膜182和Cu膜192以形成布线图形172。在如上面图17中所述形成的布线图形172上形成氮化硅膜115，氮化硅膜115将作为扩散阻挡膜，由此形成半导体器件。
在按照该实施例防潮环的结构中，以与Ta膜181的上端部分接触的方式形成Ta膜182的底部，Ta膜182构成通孔图形202的阻挡金属膜，Ta膜181覆盖由Cu膜191构成的布线图形171的外围侧上的侧壁面。在它们之间的界面，例如Ta膜/Ta膜或Ta膜/Cu膜的金属膜彼此接触，该界面具有强粘附性结构，其可以防止例如在切割工艺中破裂的扩散。
此外，用Ta膜181或182连续地覆盖在布线图形的外围侧上的侧壁面和顶面。该结构可以阻止沿氧化硅膜122和氮化硅膜113之间的界面或氧化硅膜123和氮化硅膜114之间的界面进入的湿气等，由此提高半导体器件的可靠性。
-第三实施例-
图18A至图20示出根据本发明的第三实施例制造半导体器件的步骤。在附图中，相同的参考标号表示与前述部分对应的部分，并省略对它们的说明。
-构图用于形成通孔图形的光致刻蚀剂膜的步骤-
参照图18A，在该实施例中，在布线图形171上形成氮化硅膜113、氧化硅膜123、氮化硅膜114和氧化硅膜124，分别具有70nm、650nm、70nm和500nm的厚度。在氧化硅膜124上涂覆光致刻蚀剂膜133、曝光并进而显影以形成与通孔图形对应的光致刻蚀剂窗口133a。
注意到，以第一外围部分205和第二外围部分206彼此垂直对准的位置关系形成光致刻蚀剂窗口133a，其中第一外围部分205在作为阻挡金属膜的Ta膜181的划线侧80上覆盖作为布线图形171的Cu膜191的外围侧上的侧壁面，Ta膜182的第二外围部分206覆盖通孔接触部分的外围侧上的侧壁面。
-用于形成通孔图形的蚀刻步骤-
接着，如图18B所示用光致刻蚀剂膜133作为掩模进行蚀刻以形成开口124a、开口114a和开口123a。
-构图并蚀刻用于形成布线的抗蚀剂膜的步骤-
在图19A的步骤中，把非光敏树脂涂覆到半导体衬底上方的表面并从它的表面被溶解，仅剩余在氮化硅膜113上形成的开口123a中的非光敏树脂填充物5。接着，在氧化硅膜124上涂覆光致刻蚀剂膜134、曝光并进而显影以形成与所要形成的布线图形对应的抗蚀剂窗口134a。
接着，在图19B的步骤中，为了在氧化硅膜124中形成开口124b，以所需的布线图形的形状进行构图。
接着，进行灰化以除去光致刻蚀剂膜134和非光敏树脂填充物5。
接着，为了在氮化硅膜114中形成开口114b，用氧化硅膜124作为掩模进行蚀刻以把开口124b的形状转移到氮化硅膜114。
与此同时，用氧化硅膜123作为掩模蚀刻氮化硅膜113。结果，开口123a的形状被转移到氮化硅膜113以形成开口113a。
-形成用于形成通孔图形和布线的金属膜的步骤-
接着，如图19C所示，在开口124b、开口114b、开口123a和开口113a的内部和在氧化硅膜124上形成30nm厚的Ta膜182作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜192作为布线材料。
-用于形成通孔图形和布线的CMP步骤-
其后，如图20所示，使用CMP方法抛光Ta膜182和Cu膜(未示出)以形成布线图形172。
还在按照该实施例的防潮环中，与在第二实施例的半导体器件一样，Ta膜182的底部在覆盖布线图形171的外围侧上的侧壁面的外围部分上端部与覆盖布线图形171的Ta膜181接触，其中Ta膜182构成通孔图形202的阻挡金属膜。结果，用Ta膜181和182连续地覆盖布线图形171的外围侧上的侧壁面。此外，在这种结构中，形成的界面是Ta膜/Ta膜界面或Ta膜/Cu膜界面，其可以实现优良的粘附性。
此外，甚至这种结构可以有效地阻止湿气等沿氧化硅膜122和氮化硅膜113之间的界面或氧化硅膜123和氮化硅膜114之间的界面进入。
-第四实施例-
图21示出根据本发明的第四实施例半导体器件的结构图。在附图中，相同的参考标号表示与前述部分对应的部分，并省略对它们的说明。
如图21所示，在按照该实施例的半导体器件中，在半导体衬底101上形成未示出的电路元件之后，形成分别具有100nm和900nm厚度的氮化硅膜111和氧化硅膜221。接着，通过CMP方法抛光氧化硅膜221，由此使电路元件部分变平。
通过CMP方法把氧化硅膜221的厚度减小到600nm。在氧化硅膜221上，接着涂覆光致刻蚀剂膜(未示出)、曝光并进而显影以形成与接触图形对应的抗蚀剂窗口(未示出)。进而，用抗蚀剂图形(未示出)作为掩模蚀刻氮化硅膜111和氧化硅膜221以形成接触孔(未示出)。
接着，在接触孔161内部和在氧化硅膜221上形成50nm厚的TiN膜141作为粘附层。随后形成400nm厚的钨膜151。接着，使用CMP方法抛光钨膜151和TiN膜141，以在接触孔161内部形成由钨膜151和TiN膜141构成的接触图形。
接着，在接触图形上形成有机SOG膜351和氧化硅膜222。此外，在氧化硅膜222上涂覆用于布线图形171的布线工艺的光致刻蚀剂膜(未示出)、曝光并进而显影以形成与布线图形171对应的抗蚀剂窗口(未示出)。其后，蚀刻氧化硅膜222和有机SOG膜351以形成用于布线图形171的凹槽。
使用C4F8气体、CO气体、O2气体、Ar气体等的等离子体蚀刻方法可用于蚀刻氧化硅膜222。在引入O2气体、Ar气体、H2气体等的气氛下进行有机SOG膜351的蚀刻。
接着，在用于形成布线图形171的凹槽内和在氧化硅膜222上形成30nm厚的Ta膜181作为阻挡金属膜。随后，通过溅射或电镀方法形成1600nm厚的Cu膜191作为布线材料。其后，使用CMP方法抛光Ta膜181和Cu膜191，仅保留在布线图形171中的部分。使用保留的Ta膜181和Cu膜191作为布线图形171。
接着，在布线图形171上和在氧化硅膜222上形成70nm厚的氮化硅膜112。
接着，在氮化硅膜112上形成氧化硅膜223、有机SOG膜352、氧化硅膜224和金属膜(例如，TiN膜等，未示出)。此外，在金属膜上，涂覆另一个用于布线图形172的布线工艺的光致刻蚀剂膜(未示出)、曝光并进而显影以形成与未示出的布线图形172对应的抗蚀剂窗口(未示出)。
其后，用光致刻蚀剂膜(未示出)作为掩模蚀刻金属膜以把用于布线图形172的开口转移到金属膜。接着进行灰化以除去光致刻蚀剂膜(未示出)。
随后，在金属膜上和氧化硅膜224上涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影以形成与通孔图形522对应的光致刻蚀剂窗口(未示出)。在这种情况下，在包括在布线图形172内部的位置形成光致刻蚀剂窗口(未示出)。
接着，用光致刻蚀剂膜(未示出)作为掩模把通孔图形转移到氧化硅膜224。用氧化硅膜224作为掩模蚀刻有机SOG膜352，并同时除去光致刻蚀剂膜。
随后，用转移到金属膜的布线图形172和转移到有机SOG膜352的通孔图形作为掩模同时蚀刻氧化硅膜224和氧化硅膜223。进行蚀刻直到暴露有机SOG膜352的顶部和氮化硅膜112的顶部。接着，用氧化硅膜224作为掩模选择性地蚀刻有机SOG膜352，并最终为了形成用于与布线图形171连接部分的开口，通过用氧化硅膜223作为掩模进行蚀刻以除去氮化硅膜112。
接着，在用于通孔图形522和布线图形172的开口中，形成30nm厚的Ta膜182作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜192作为布线材料。其后，使用CMP方法抛光用于转移布线图形的金属膜(未示出)、Ta膜182和Cu膜192，仅剩余在通孔图形522和布线图形172内部的Ta膜182和Cu膜192，使用其作为通孔图形522和布线图形172。
接着，在布线图形172上和在氧化硅膜224上形成70nm厚的氮化硅膜113。其后，形成氧化硅膜225、有机SOG膜353和氧化硅膜226，并在氮化硅膜113、氧化硅膜225、有机SOG膜353和氧化硅膜226内部形成通孔图形523和布线图形173。注意到形成通孔图形523和布线图形173的方法与通孔图形522和布线图形172的形成工序相同，由此省略对它们的说明。通过同样的工序形成在布线图形173上方将要形成的通孔图形524和布线图形174，并由此省略它们形成方法的说明。
接着，是对在形成布线图形174之后的说明。在形成布线图形174之后，在布线图形174上和在氧化硅膜228上形成70nm厚的氮化硅膜115。其后，在氮化硅膜115上形成氧化硅膜231。
接着，在氧化硅膜231上，涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影以形成与通孔图形525对应的光致刻蚀剂窗口(未示出)。在这种情况下，设置光致刻蚀剂窗口(未示出)的位置，使得覆盖作为布线材料的Cu膜194的外围侧上的侧壁面、作为阻挡金属膜的Ta膜184的外围部分包括在与通孔图形525对应的抗蚀剂窗口(未示出)中。
其后，为了形成通孔图形的开口，用光致刻蚀剂膜(未示出)作为掩模蚀刻氧化硅膜231和氮化硅膜115以把用于通孔图形525的窗口转移到氧化硅膜231和氮化硅膜115。
接着，在通孔图形525中和在氧化硅膜231上形成TiN膜142和钨膜152。使用CMP方法抛光钨膜152和TiN膜142，仅保留在通孔图形525内的部分。使用保留的钨膜152和TiN膜142作为通孔图形525。
在通孔图形525上，形成TiN/Ti膜411、Al-Cu膜451和TiN/Ti膜412。在TiN/Ti膜412上，接着涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影成布线图形175的形状，由此构图光致刻蚀剂膜(未示出)。
接着，用光致刻蚀剂膜(未示出)作为掩模进行蚀刻以形成布线图形175。接着形成氧化硅膜232，并最终通过等离子体CVD方法在氧化硅膜232上形成SiN等的保护膜251等。这允许氧化硅膜232和保护膜251形成为与布线图形175一致的表面形状。
在该实施例的情况下，在接触图形和布线图形171之间的接合表面由金属膜TiN和也是金属膜的Ta形成，并由此具有强粘附性和防潮性的结构。因为当从半导体衬底101厚度方向观察时Ta膜是连续形成的，所以从布线图形171到布线图形174的结构是具有强粘附性和防潮性的结构。此外，由金属膜Ta和也是金属膜的TiN形成布线图形174和通孔图形525，并由此具有强粘附性和防潮性的结构。
因此，该实施例的防潮环结构可以防止在切割中的破裂并阻止湿气等进入，由此提高半导体器件的可靠性。
-第五实施例-
图22示出根据本发明第五实施例半导体器件的结构图。在图22中，相同的参考标号表示与前述部分对应的部分，并省略对它们的说明。
参照图22，在半导体衬底101上形成未示出的电路元件之后，形成分别具有100nm和900nm厚度的氮化硅膜401和氧化硅膜221。为了使电路元件部分变平，使用CMP方法抛光氧化硅膜221以致形成600nm厚的氧化硅膜221。在氧化硅膜221上，接着涂覆光致刻蚀剂膜、曝光并进而显影以形成与接触图形对应的光致刻蚀剂窗口。接着蚀刻氮化硅膜401和氧化硅膜221以形成接触孔161。
接着，在接触孔161内部和在氧化硅膜221上形成50nm厚的TiN膜141作为粘附层。随后形成400nm厚的钨膜151。使用CMP方法抛光钨膜151和TiN膜141。结果，仅保留在接触孔161内部的钨膜151和TiN膜141，并且使用其作为接触图形。
接着，在包括接触图形161的氧化硅膜221上形成SiC膜431和SiOC膜321。
在SiOC膜321上，接着涂覆用于布线图形171的布线工艺的光致刻蚀剂膜(未示出)、曝光并进而显影以形成用于布线图形171的窗口(未示出)。接着，为了用接触图形建立导通，用光致刻蚀剂膜(未示出)作为掩模蚀刻SiOC膜321和SiC膜431以形成用于布线图形171的凹槽(未示出)。
接着，在布线图形171上和在SiOC膜321上形成30nm厚的Ta膜181作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜191作为布线材料。
其后，使用CMP方法抛光Ta膜181和Cu膜191，仅保留在布线图形171内的部分。使用保留的Ta膜181和Cu膜191作为布线图形171。
接着，在布线图形171上和在SiOC膜321上形成SiC膜432、SiOC膜322、SiC膜433和SiOC膜323。
接着，在SiOC膜323上，涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影以形成用于通孔图形522的窗口(未示出)，使得作为布线图形172的阻挡金属的Ta膜182的外围部分和作为布线图形171的阻挡金属的Ta膜181的外围部分是彼此垂直对准的位置关系，其中Ta膜182的外围部分覆盖通孔图形522的Cu膜192的外围侧上的侧壁面，Ta膜181的外围部分覆盖Cu膜191的外围侧上的侧壁面。
接着，为了形成开口(未示出)，用光致刻蚀剂膜(未示出)作为掩模蚀刻SiOC膜323、SiC膜433和SiOC膜322以把用于通孔图形522的窗口转移到SiOC膜323、SiC膜433和SiOC膜322。
接着，把非光敏树脂涂覆到半导体衬底上方的表面上并从它的表面溶解，仅剩余在开口中的非光敏树脂填充物(未示出)。
接着，按照使作为布线图形172的阻挡金属的Ta膜182的外围部分和作为布线图形171的阻挡金属的Ta膜181的外围部分是彼此垂直对准的位置关系的方式，在SiOC膜323上，涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影以形成用于布线图形172的窗口(未示出)，其中Ta膜182的外围部分覆盖布线图形172的Cu膜192的外围侧上的侧壁面，Ta膜181的外围部分覆盖Cu膜191的外围侧上的侧壁面。
接着，为了形成开口(未示出)，用光致刻蚀剂膜(未示出)作为掩模蚀刻SiOC膜323以把用于布线图形172的窗口(未示出)转移到SiOC膜323。
接着，进行灰化以除去光致刻蚀剂膜(未示出)和非光敏树脂填充物(未示出)。
接着，在蚀刻条件改变的同时，蚀刻在布线图形172的底部的SiC膜433和在通孔图形522的底部的SiC膜432。接着在通孔图形522的内部、在布线图形172内部和在SiOC膜323上形成30nm厚的Ta膜182作为阻挡金属膜。随后通过溅射或电镀方法形成1600nm厚的Cu膜192作为布线材料。接着使用CMP方法抛光Ta膜182和Cu膜192，仅保留在通孔图形522内部和在布线图形172内部的部分。使用保留的Ta膜182和Cu膜192作为通孔图形522和布线图形172。
接着，在布线图形172和SiOC膜323上形成SiC膜434。
其后，在SiC膜434上形成SiOC膜324、SiC膜435和SiOC膜325。通过光刻和蚀刻在SiOC膜325、SiC膜435、SiOC膜324和SiC膜434内部形成通孔图形523和布线图形173。接着通过CMP方法形成Ta膜183和Cu膜193，仅剩余在通孔图形523内部和在布线图形173内部的部分。使用保留的Ta膜183和Cu膜193作为通孔图形523和布线图形173。
注意到用于形成通孔图形523和布线图形173的方法与通孔图形522和布线图形172的形成工序相同，由此，省略对它们的说明。通过同样的工序形成在布线图形173上方将要形成的通孔图形524和布线图形174，并由此省略它们形成方法的说明。
接着，是对在形成布线图形174之后的说明。在形成布线图形174之后，在布线图形174上和在SiOC膜327上形成SiC膜438和氧化硅膜231。
接着，在氧化硅膜231上，涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影以形成用于通孔图形525的窗口(未示出)。
形成用于通孔图形525的窗口(未示出)，使得覆盖作为布线材料的Cu膜194的外围侧上的侧壁面的、作为阻挡金属膜的Ta膜184的外围部分被包括在与用于通孔图形525的窗口(未示出)中。
其后，为了形成用于通孔图形525的开口(未示出)，用光致刻蚀剂膜(未示出)作为掩模蚀刻氧化硅膜231和SiC膜438以把用于通孔图形525的窗口(未示出)转移到氧化硅膜231和SiC膜438。
接着，在通孔图形525中和在氧化硅膜231上形成TiN膜142和钨膜152。使用CMP方法抛光钨膜152和TiN膜142，仅保留在通孔图形525内的部分。使用保留的钨膜152和TiN膜142作为通孔图形525。
接着，在通孔图形525上，形成TiN/Ti膜411、Al-Cu膜451和TiN/Ti膜412。在TiN/Ti膜412上，接着涂覆另一个光致刻蚀剂膜(未示出)、曝光并进而显影成布线图形175的形状，以形成用于布线图形175的窗口(未示出)。
接着，用光致刻蚀剂膜(未示出)作为掩模进行蚀刻以形成布线图形175。接着形成氧化硅膜232，并最终通过等离子体CVD方法在氧化硅膜232上形成SiN之类的保护膜251。这允许氧化硅膜232和保护膜251形成为与布线图形175一致的表面形状。
还在该实施例的情况下，与在第四实施例一样，在接触图形和布线图形171之间的接合表面由金属膜TiN和也是金属膜的Ta形成，并由此具有强粘附性和防潮性的结构。因为当从半导体衬底101厚度方向观察时Ta膜是连续形成的，所以从布线图形171到布线图形174的结构是具有粘附性和防潮性的结构。此外，由金属膜Ta和也是金属膜的TiN形成布线图形174和通孔图形525，并由此具有强粘附性和防潮性的结构。
因此，该实施例的防潮环结构可以防止在切割中的破裂并阻止湿气等进入，由此提高半导体器件的可靠性。
-第六实施例-
上述实施例是通过双镶嵌方法形成防潮环，并且本发明还适用于使用单镶嵌方法的工艺。
图23示出根据本发明第六实施例防潮环的剖面结构。
参照图23，在层间绝缘膜551中形成导体图形551A。在层间绝缘膜551上方形成层间绝缘膜552，其间插入蚀刻停止膜551B。在层间绝缘膜552中，在通孔中形成通孔塞552A。通孔塞552A的一部分进入层间绝缘膜551以与导体图形551A接触。
用阻挡金属膜552a例如Ta、TaN、Ti/TiN连续地覆盖通孔塞552A的侧壁面和底面。导体图形551A的侧壁面和底面也由相似的阻挡金属膜551a覆盖。
在附图所示的结构中，与在前述实施例中一样，由阻挡金属膜551a和阻挡金属膜552a阻止了湿气沿层间绝缘膜551和蚀刻停止膜551B之间界面的进入路径。
另一方面，在层间绝缘膜552上方形成另一个层间绝缘膜553，其间插入蚀刻停止膜552B。在层间绝缘膜553中，形成导体图形553A同时用阻挡金属膜553a连续地覆盖它的侧壁面和底面。这种结构是通过单镶嵌方法在通过同样的单镶嵌方法形成层间绝缘膜553和导体图形553A之前在层间绝缘膜552中形成通孔塞552A产生的。
在这种情况下，在该实施例形成通孔塞552A位置的外部的位置形成导体图形553A。结果，在层间绝缘膜552和蚀刻停止膜552B之间的界面，阻挡金属膜553a与阻挡金属膜552a接触，其中阻挡金属膜553a覆盖导体图形553A的侧壁面和底面，阻挡金属膜552a覆盖通孔塞552A的侧壁面。这阻止了湿气沿层间绝缘膜552和蚀刻停止膜552B之间的界面的进入。
在该实施例中，在覆盖导体图形553A的外侧壁面的阻挡金属膜553a与覆盖通孔塞552A的外侧面的阻挡金属膜552a对准的位置可以形成导体图形553A。
注意到如图15B、图16B、图17、图20、图21至23所示的结构不限于防潮环，还可以应用于内部电路的多层布线结构。
此外，如图15B、图16B、图17、图20、图21至23所示的结构还可能用于在芯片中形成的熔断器部分的防潮环。但是，这种情况在颠倒在附图中外围侧和内围侧上的图形的结构中应用图形。
-第七实施例-
在上述实施例中说明了在半导体电路区的外围上提供防潮环的结构。但是，本发明的技术思想不限于此。还可以在半导体电路区中提供相似的结构并确保防潮性，阻止湿气等从电路区的表面侧进入。作为本发明的第七实施例这里说明了它的特定实例。
图24A是在半导体电路区中形成的感应元件的实例结构的示图。在图24A实例的感应元件中，形成以盘绕形式连续延伸的布线图形，并形成在布线图形的下层与布线图形的端部连接的引出布线。
图24B和图24C是图24A中虚线内部分放大平面图和放大剖面。如图24C所示，在该感应元件中，通过双镶嵌方法形成上层布线图形603和通孔图形602。此外，该感应元件具有这种结构：通孔图形602充分地包括在下层布线图形601中，如图24B中和图24C中虚线内部分所示，并且，与在图24C中的虚线内部分中一样，例如覆盖通孔图形602的阻挡金属膜606(例如Ta膜等)的底面部分不与例如覆盖下层布线图形601的阻挡金属膜605(例如Ta膜等)的上端部分接触。
图25A和25B是根据本发明的第七实施例感应元件的平面结构和剖面结构的示图。
如图25B所示，在该实施例的感应元件中，与在图24A至24C所示的感应元件相似，通过双镶嵌方法形成上层布线图形603和通孔图形602。但是，该感应元件具有这种结构：覆盖通孔图形602的侧面的阻挡金属膜606的底面部分与下层布线图形601的阻挡金属膜605的上端部分接触，使得阻挡金属膜605和阻挡金属膜606的侧面彼此基本上垂直对准。
在图24B中字母P代表通孔图形602的间距，字母W代表布线图形601和603的宽度。在该实例中，假定布线图形601和603的宽度W是10μm，通孔图形602的间距是0.6μm。此外，假定通孔图形602的宽度是0.3μm，在图24B的实例中的感应元件中经一个布线图形可以形成16个通孔图形602。与此相反，在同样条件下该实施例的感应元件中，如图25A和图25B所示，通孔图形602的一个侧面与下层布线图形601的一个侧面彼此垂直对准，以致甚至当形成16个通孔图形602时，产生0.4μm的过量空间。这使得可以添加又一个通孔图形602并能够在通孔图形602的部分减小电阻。
-第八实施例-
图26A和26B是根据本发明第八实施例感应元件的平面结构和剖面结构的示图。
在上述第七实施例中，说明了下层布线图形601和上层布线图形603的宽度相同的实例。如图26A和图26B所示，形成该实施例的布线结构，以致上层布线图形603的宽度大于下层布线图形601的宽度。伴随此，增加通孔图形602的间距P以使包括在端部中的通孔图形602的底面部分覆盖阻挡金属膜605的上端部分并延伸到下层布线图形601之外。
-第九实施例-
接着，说明作为本发明第九实施例的具有防潮环结构的熔断器元件。与上述感应元件相似，在半导体电路区中的任何位置如图27所示一般可以形成作为冗余电路元件的熔断器元件701。
图28A是该实施例的熔断器元件701的结构的平面示图。图28B是沿图28A中I-I虚线截取的剖面结构的示图。如图28A和图28B所示，在该实施例中熔断器元件701具有防潮环结构702、切割部分703和引出布线部分704。如图28A所示，沿熔断器元件701的外围形成防潮环结构702。
如图28B所示，以这种方式放置防潮环结构：通孔图形705相对于下布线图形706向切割后暴露到环境空气的一侧偏移，即熔断器元件701的切割部分703一侧，即半导体器件的内侧。当因为在切割部分703进行切割而使得在切割部分703之下形成的绝缘膜707暴露于环境空气并且湿气等从其进入时，这使得防潮环结构702有效地发挥作用。
在上述第一至第八实施例中，在半导体器件的外围部分，把通孔图形构造为相对于下层布线图形向外侧偏移，由此有效地防止了在切割等中发生的干扰。与此相反，在该实施例中，把通孔图形705构造为相对于下层布线图形706向半导体器件的内侧偏移，由此有效地响应在切割熔断器元件701中产生的干扰。也就是说，本发明的技术思想包括在必需要时把通孔图形705的偏移放置在相对于下层布线图形706的任意方向上。
-第十实施例-
图29A至29C是用于说明通孔图形802和上层布线图形801之间关系的图。图29A是当通过双镶嵌方法形成通孔图形802和上层布线图形801时的剖面图。图29B和29C是当通过单镶嵌方法形成通孔图形和上层布线图形时平面结构和剖面结构图。注意到图29B中点划线II-II是示出图29C中的剖面的线。
这里，因为在包括在上层布线图形801中的位置以自对准的方式形成通孔图形802，如图29A所示当通过双镶嵌方法形成通孔图形802和上层布线图形801时，不会出现问题。但是，当通过单镶嵌方法形成它们时，通孔图形802和上层布线图形801会出现以下问题。
具体地说，如图29B和图29C所示，当在任意方向上相对于下层布线图形偏移地形成通孔图形，并且以与下层布线图形相同的图形形成上层布线图形时，产生一个使通孔图形802顶面的仅一部分与上层布线图形801接触的结构。如所述的，例如SiN膜等蚀刻停止膜805和例如Ta膜等阻挡金属膜804之间的粘附性和例如SiN膜等蚀刻停止膜805和例如Cu膜等布线803之间的粘附性分别变差，由此因为湿气等的进入产生Cu布线被腐蚀的问题。
图30A和30B是本发明第十实施例中布线结构的示图。图30A是该实施例布线结构的平面图。图30B是该实施例布线结构的剖面图。注意到在图30A中点划线III-III是示出图30B中剖面的线。图30A中点划线内的部分对应于上层布线图形801，并且虚线内的部分对应于下层布线图形806。
如图30B所示，以通孔图形802的侧面和上层布线图形801的侧面彼此垂直对准，以及通孔图形802被包括在上层布线图形801中的方式，通过单镶嵌方法形成通孔图形802和上层布线图形801。因此，按照该实施例，为了提高防潮性，可以用与Ta膜、Cu膜等具有高粘附性的阻挡金属膜805(例如Ta膜等)覆盖通孔图形802的顶面。
-第十一实施例-
图31A和31B是本发明第十一实施例中布线结构的示图。图31A是该实施例布线结构的平面图。图31B是该实施例布线结构的剖面图。注意到在图31A中点划线IV-IV是示出图31B中剖面的线。图31A中点划线内的部分对应于上层布线图形801，并且虚线内的部分对应于下层布线图形806。
在该实施例的布线结构中，如图31B所示，通过单镶嵌方法形成通孔图形802和上层布线图形801，使得在从通孔图形802偏移的位置形成上层布线图形801。至于上层布线图形801的偏移方向，当必要时，与上述下层布线图形806和通孔图形802之间的关系相似，可以在相对于通孔图形802的任意方向上偏移地形成上层布线图形801。因此，按照该实施例，为了提高的防潮性，可以用与Ta膜、Cu膜等具有高粘附性的阻挡金属膜805(例如Ta膜等)覆盖通孔图形802的顶面。
在上述实施例中，使用氧化硅膜123作为层间绝缘膜，并使用氮化硅膜113作为蚀刻停止膜。层间绝缘膜和蚀刻停止膜不限于它们。它们可以采用，例如，氧化硅膜(SiO2)、氮化硅膜(SiN)、氧氮化硅膜(SiON)、有机硅化玻璃膜(SiOC)、碳化硅膜(SiC)、碳氮化硅膜(SiCN)和氟化氧化硅膜(SiOF)。但是在这种情况下，考虑到蚀刻停止膜需要比层间绝缘膜硬的蚀刻质量，当蚀刻停止膜由氮化硅膜(SiN)、碳化硅膜(SiC)或碳氮化硅膜(SiCN)构成时，优选使用例如氧化硅膜(SiO2)、氟化氧化硅膜(SiOF)、氧氮化硅膜(SiON)、有机硅化玻璃(SiOC)、有机SOG膜等作为层间绝缘膜。
已经详细说明了本发明的优选实施例。本发明不限于那些特定的实施例，而是可以在权利要求中所述的本发明的范围内变化和修改。
根据本发明，增强了第一阻挡金属膜的上端部分和一个上层之间的粘附性，以能够防止湿气等在连接部分的进入，该连接部分作为在第一阻挡金属膜的上端部和阻挡金属底面部分之间的边界。这可以解决在第一阻挡金属膜内部形成的第一导体图形被腐蚀等问题，由此提高半导体器件的可靠性。

Claims (43)

1.一种半导体器件，包括：
半导体衬底；和
包括以下部分的布线结构：在所述半导体衬底上形成的第一层间绝缘膜；在所述第一层间绝缘膜中形成的第一导体图形；至少覆盖所述第一导体图形的侧面、在所述第一层间绝缘膜和所述第一导体图形之间形成的第一阻挡金属膜；在所述第一层间绝缘膜上形成的第二层间绝缘膜；在所述第一图形上方形成的第二导体图形，在它们中间插入所述第二层间绝缘膜；把所述第一导体图形连接到所述第二导体图形、在所述第二层间绝缘膜中形成的通孔接触部分；和被形成为覆盖所述通孔接触部分的侧面和底面的第二阻挡金属膜，
其中所述布线结构被形成为连续地延伸，使得覆盖所述通孔接触部分底面的所述第二阻挡金属膜的底面部分与所述第一阻挡金属膜的上端部分的至少一部分接触。
2.根据权利要求1的半导体器件，其中所述第二阻挡金属膜的所述底面部分至少部分地覆盖所述第一导体图形的顶面。
3.根据权利要求1的半导体器件，其中所述第一阻挡金属膜的侧面和所述第二阻挡金属膜的侧面彼此垂直对准。
4.根据权利要求1的半导体器件，其中在从所述第一阻挡金属膜的侧面向所述半导体器件的外侧偏移的位置形成所述第二阻挡金属膜的侧面。
5.根据权利要求4的半导体器件，其中所述第二阻挡金属膜的所述底面部分至少部分地覆盖所述第一导体图形的顶面和所述第一阻挡金属膜的上端部分。
6.根据权利要求5的半导体器件，其中所述通孔接触部分的一部分进入所述第一层间绝缘膜的内部，并且所述第一阻挡金属膜的一部分或全部被对应于所述进入部分的所述第二阻挡金属膜的侧面覆盖。
7.根据权利要求1的半导体器件，其中所述布线结构还包括在所述第二层间绝缘膜上形成的第三层间绝缘膜，
在所述第三层间绝缘膜中，形成所述第二导体图形，并形成第三阻挡金属膜以覆盖所述第二导体图形的侧面和所述第二导体图形的底面的一部分或全部，使得覆盖所述第二导体图形底面的所述第三阻挡金属膜的底面部分与所述第二阻挡金属膜的上端部分的至少一部分接触。
8.根据权利要求7的半导体器件，其中所述第二阻挡金属膜的侧面和所述第三阻挡金属膜的侧面彼此垂直对准。
9.根据权利要求7的半导体器件，其中所述通孔接触部分被包括在所述第二导体图形中。
10.根据权利要求7的半导体器件，其中通过双镶嵌方法形成所述通孔接触部分和所述第二导体图形。
11.根据权利要求7的半导体器件，其中通过单镶嵌方法形成所述通孔接触部分和所述第二导体图形。
12.根据权利要求11的半导体器件，其中所述第二阻挡金属膜的所述底面部分至少部分地覆盖所述通孔接触部分的顶面。
13.根据权利要求7的半导体器件，其中所述第二导体图形被形成为进入所述第二层间绝缘膜的内部。
14.根据权利要求7的半导体器件，其中在从所述第二阻挡金属膜的侧面向所述半导体器件的外侧偏移的位置形成所述第三阻挡金属膜的侧面。
15.根据权利要求1的半导体器件，其中镜面对称地形成所述布线结构。
16.根据权利要求1的半导体器件，其中沿半导体电路区的外围形成所述布线结构。
17.根据权利要求1的半导体器件，其中在半导体电路区形成所述布线结构。
18.根据权利要求17的半导体器件，还包括：
在所述半导体电路区中的熔断器元件，
其中所述布线结构构成所述熔断器元件的一部分。
19.根据权利要求18的半导体器件，其中在从所述第一阻挡金属膜的侧面向所述熔断器元件的切割部分侧偏移的位置形成所述第二阻挡金属膜的侧面。
20.根据权利要求18的半导体器件，其中在从所述第二阻挡金属膜的侧面向所述熔断器元件的切割部分侧偏移的位置形成所述第三阻挡金属膜的侧面。
21.根据权利要求1的半导体器件，其中所述第二阻挡金属膜由与所述第一阻挡金属膜相同的材料构成。
22.根据权利要求7的半导体器件，其中所述第三阻挡金属膜由与所述第二阻挡金属膜相同的材料构成。
23.根据权利要求21的半导体器件，其中所述第一阻挡金属膜和所述第二阻挡金属膜由至少包含Ta、Ti、Mo和Zr之一的金属或至少包含TaN和TiN之一的金属化合物作为材料构成。
24.根据权利要求22的半导体器件，其中所述第二阻挡金属膜和所述第三阻挡金属膜由至少包含Ta、Ti、Mo和Zr之一的金属或至少包含TaN和TiN之一的金属化合物作为材料构成。
25.根据权利要求1的半导体器件，其中所述第一导体图形和所述通孔接触部分由Cu或包含Cu的金属作为材料构成。
26.根据权利要求7的半导体器件，其中所述第一导体图形、所述通孔接触部分和所述第二导体图形由Cu或包含Cu的金属作为材料构成。
27.根据权利要求1的半导体器件，其中所述第一层间绝缘膜至少由氧化硅膜、氮化硅膜、氮氧化硅膜、有机硅化玻璃膜、碳化硅膜、碳氮化硅膜、有机SOG膜和氟化氧化硅膜之一构成。
28.根据权利要求1的半导体器件，其中所述第二层间绝缘膜至少由氧化硅膜、氮化硅膜、氮氧化硅膜、有机硅化玻璃膜、碳化硅膜、碳氮化硅膜、有机SOG膜和氟化氧化硅膜之一构成。
29.根据权利要求7的半导体器件，其中所述第三层间绝缘膜至少由氧化硅膜、氮化硅膜、氮氧化硅膜、有机硅化玻璃膜、碳化硅膜、碳氮化硅膜、有机SOG膜和氟化氧化硅膜之一构成。
30.一种包括连续延伸的布线结构的半导体器件的制造方法，包括以下步骤：
为了形成所述布线结构，
在半导体衬底上形成第一层间绝缘膜；
在所述第一层间绝缘膜中形成第一导体图形和第一阻挡金属膜，第一阻挡金属膜在所述第一层间绝缘膜和所述第一导体图形之间，至少覆盖所述第一导体图形的侧面；
在所述第一层间绝缘膜上形成第二层间绝缘膜；和
在所述第二层间绝缘膜中形成通孔接触部分和第二阻挡金属膜，通孔接触部分用于把所述第一导体图形连接到将在所述第一导体图形上方形成的第二导体图形，第二阻挡金属膜覆盖所述通孔接触部分的侧面和底面，
其中所述布线结构被形成为，使得覆盖所述通孔接触部分底面的所述第二阻挡金属膜的底面部分与所述第一阻挡金属膜的上端部分的至少一部分接触。
31.根据权利要求30的半导体器件的制造方法，其中所述布线结构被形成为，使得所述第二阻挡金属膜的所述底面部分至少部分地覆盖所述第一导体图形的顶面。
32.根据权利要求30的半导体器件的制造方法，其中所述所述布线结构被形成为，使得所述第一阻挡金属膜的侧面和所述第二阻挡金属膜的侧面彼此垂直对准。
33.根据权利要求30的半导体器件的制造方法，其中所述布线结构被形成为，使得在从所述第一阻挡金属膜向所述半导体器件的外侧偏移的位置形成所述第二阻挡金属膜的侧面。
34.根据权利要求33的半导体器件的制造方法，其中所述布线结构被形成为，使得所述第二阻挡金属膜的所述底面部分至少部分地覆盖所述第一导体图形的顶面，并且所述第二阻挡金属膜的所述底面部分覆盖所述第一阻挡金属膜的上端部分。
35.根据权利要求34的半导体器件的制造方法，其中所述布线结构被形成为，使得所述通孔接触图形的一部分进入所述第一层间绝缘膜的内部，并且用对应于所述进入部分的所述第二阻挡金属膜的侧面覆盖所述第一阻挡金属膜的一部分或全部。
36.根据权利要求30的半导体器件的制造方法，还包括步骤：
为了形成所述布线结构，
在所述第二层间绝缘膜上形成第三层间绝缘膜；和
在所述第三层间绝缘膜中形成所述第二导体图形和第三阻挡金属膜，以覆盖所述第二导体图形的侧面和所述第二导体图形底面的一部分或全部，
其中所述布线结构被形成为，使得覆盖所述第二导体图形的底面的所述第三阻挡金属膜的底面部分与所述第二阻挡金属膜的上端部的至少一部分接触。
37.根据权利要求36的半导体器件的制造方法，其中所述布线结构被形成为，使得所述第二阻挡金属膜的侧面和所述第三阻挡金属膜的侧面彼此垂直对准。
38.根据权利要求36的半导体器件的制造方法，所述布线结构被形成为，使得所述通孔接触部分被包括在所述第二导体图形中。
39.根据权利要求30的半导体器件的制造方法，其中沿半导体电路区的外围形成所述布线结构。
40.根据权利要求30的半导体器件的制造方法，其中在半导体电路区中形成所述布线结构。
41.根据权利要求40的半导体器件的制造方法，其中把所述布线结构形成为在所述半导体电路区中形成的熔断器元件的一部分。
42.根据权利要求41的半导体器件的制造方法，其中所述布线结构被形成为，使得在从所述第一阻挡金属膜的侧面向所述熔断器元件的切割部分侧偏移的位置形成所述第二阻挡金属膜的侧面。
43.根据权利要求41的半导体器件的制造方法，其中所述布线结构被形成为，使得在从所述第二阻挡金属膜的侧面向所述熔断器元件的切割部分侧偏移的位置形成所述第三阻挡金属膜的侧面。
CNB031424244A 2002-06-06 2003-06-06 半导体器件及其制造方法 Expired - Fee Related CN1290186C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002165818 2002-06-06
JP165818/2002 2002-06-06
JP076962/2003 2003-03-20
JP2003076962A JP4250006B2 (ja) 2002-06-06 2003-03-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1467837A true CN1467837A (zh) 2004-01-14
CN1290186C CN1290186C (zh) 2006-12-13

Family

ID=29714357

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031424244A Expired - Fee Related CN1290186C (zh) 2002-06-06 2003-06-06 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7119439B2 (zh)
JP (1) JP4250006B2 (zh)
KR (2) KR100930556B1 (zh)
CN (1) CN1290186C (zh)
TW (1) TWI296434B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185998A (zh) * 2011-12-30 2013-07-03 上海天马微电子有限公司 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法
CN105280657A (zh) * 2014-07-08 2016-01-27 株式会社东芝 半导体装置及半导体装置的制造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
US7387960B2 (en) * 2003-09-16 2008-06-17 Texas Instruments Incorporated Dual depth trench termination method for improving Cu-based interconnect integrity
WO2005034234A1 (ja) * 2003-10-02 2005-04-14 Fujitsu Limited 半導体装置及びその製造方法
JP2005136215A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置
JP2005142262A (ja) * 2003-11-05 2005-06-02 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4603281B2 (ja) * 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
WO2005096364A1 (ja) * 2004-03-31 2005-10-13 Nec Corporation 半導体装置及びその製造方法
JP4280204B2 (ja) 2004-06-15 2009-06-17 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2006073891A (ja) * 2004-09-03 2006-03-16 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
US7125791B2 (en) * 2004-10-12 2006-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced copper damascene structure
US20060202336A1 (en) 2005-02-25 2006-09-14 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating a semiconductor device
US7479447B2 (en) * 2005-04-04 2009-01-20 International Business Machines Corporation Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007019188A (ja) * 2005-07-06 2007-01-25 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US7449785B2 (en) * 2006-02-06 2008-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Solder bump on a semiconductor substrate
JP2008016638A (ja) * 2006-07-06 2008-01-24 Sony Corp 半導体装置
JP4864608B2 (ja) * 2006-08-28 2012-02-01 東京エレクトロン株式会社 課金方法、記憶媒体及び半導体デバイス製造装置
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP5332200B2 (ja) * 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置
JP5117791B2 (ja) * 2007-08-22 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009076782A (ja) * 2007-09-21 2009-04-09 Sharp Corp 半導体基板、その製造方法、および半導体チップ
JP2009088269A (ja) 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
JP2009135139A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体装置及びその製造方法
US7704804B2 (en) 2007-12-10 2010-04-27 International Business Machines Corporation Method of forming a crack stop laser fuse with fixed passivation layer coverage
US8772156B2 (en) * 2008-05-09 2014-07-08 International Business Machines Corporation Methods of fabricating interconnect structures containing various capping materials for electrical fuse and other related applications
US7956466B2 (en) 2008-05-09 2011-06-07 International Business Machines Corporation Structure for interconnect structure containing various capping materials for electrical fuse and other related applications
JP2010153543A (ja) * 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
US7892926B2 (en) * 2009-07-24 2011-02-22 International Business Machines Corporation Fuse link structures using film stress for programming and methods of manufacture
US8124448B2 (en) * 2009-09-18 2012-02-28 Advanced Micro Devices, Inc. Semiconductor chip with crack deflection structure
US8592941B2 (en) 2010-07-19 2013-11-26 International Business Machines Corporation Fuse structure having crack stop void, method for forming and programming same, and design structure
JP5834934B2 (ja) 2012-01-17 2015-12-24 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8906801B2 (en) * 2012-03-12 2014-12-09 GlobalFoundries, Inc. Processes for forming integrated circuits and integrated circuits formed thereby
JP5504311B2 (ja) * 2012-08-06 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8916461B2 (en) * 2012-09-20 2014-12-23 International Business Machines Corporation Electronic fuse vias in interconnect structures
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
KR20150106420A (ko) * 2013-01-11 2015-09-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10461149B1 (en) 2018-06-28 2019-10-29 Micron Technology, Inc. Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry
US10475796B1 (en) * 2018-06-28 2019-11-12 Micron Technology, Inc. Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry
US11373962B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Advanced seal ring structure and method of making the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291891B1 (en) * 1998-01-13 2001-09-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device
JP3469771B2 (ja) * 1998-03-24 2003-11-25 富士通株式会社 半導体装置およびその製造方法
JPH11312680A (ja) * 1998-04-30 1999-11-09 Nec Corp 配線の形成方法
JP3293792B2 (ja) 1999-01-12 2002-06-17 日本電気株式会社 半導体装置及びその製造方法
JP4108228B2 (ja) 1999-07-15 2008-06-25 富士通株式会社 半導体装置の製造方法
JP4192348B2 (ja) 1999-08-09 2008-12-10 株式会社デンソー 半導体装置
US6566258B1 (en) 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6362524B1 (en) * 2000-07-26 2002-03-26 Advanced Micro Devices, Inc. Edge seal ring for copper damascene process and method for fabrication thereof
JP2002076114A (ja) 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置の製造方法
JP4118029B2 (ja) * 2001-03-09 2008-07-16 富士通株式会社 半導体集積回路装置とその製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
US6566171B1 (en) * 2001-06-12 2003-05-20 Lsi Logic Corporation Fuse construction for integrated circuit structure having low dielectric constant dielectric material
JP4948715B2 (ja) * 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
US6734090B2 (en) * 2002-02-20 2004-05-11 International Business Machines Corporation Method of making an edge seal for a semiconductor device
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
JP4088120B2 (ja) * 2002-08-12 2008-05-21 株式会社ルネサステクノロジ 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185998A (zh) * 2011-12-30 2013-07-03 上海天马微电子有限公司 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法
CN103185998B (zh) * 2011-12-30 2015-07-15 上海天马微电子有限公司 非晶硅栅极驱动线路的形成方法及液晶显示器形成方法
CN105280657A (zh) * 2014-07-08 2016-01-27 株式会社东芝 半导体装置及半导体装置的制造方法
CN105280657B (zh) * 2014-07-08 2018-11-16 东芝存储器株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
KR20030095245A (ko) 2003-12-18
US20050042816A1 (en) 2005-02-24
KR100930556B1 (ko) 2009-12-09
JP2004064046A (ja) 2004-02-26
KR20090094204A (ko) 2009-09-04
US7119439B2 (en) 2006-10-10
CN1290186C (zh) 2006-12-13
US20030227089A1 (en) 2003-12-11
US7241676B2 (en) 2007-07-10
JP4250006B2 (ja) 2009-04-08
TW200401403A (en) 2004-01-16
KR100964263B1 (ko) 2010-06-16
TWI296434B (en) 2008-05-01

Similar Documents

Publication Publication Date Title
CN1290186C (zh) 半导体器件及其制造方法
CN1231970C (zh) 半导体器件
CN1266760C (zh) 半导体器件及其制造方法
CN1956173A (zh) 半导体器件以及其制造方法
CN1819157A (zh) 半导体器件
CN1617312A (zh) 半导体器件及其制造方法
CN1519924A (zh) 半导体器件及其制造方法
CN1701418A (zh) 半导体器件的制造方法、半导体晶片及半导体器件
CN1416170A (zh) 半导体装置及其制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1536660A (zh) 半导体器件及其制造方法
CN1476072A (zh) 半导体器件
CN1649154A (zh) 半导体晶片及其制造方法
CN1670953A (zh) 半导体装置
CN1941371A (zh) 半导体器件
CN1445848A (zh) 半导体器件及其制造方法以及相移掩膜
CN1665017A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1155072C (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1832132A (zh) 半导体装置及其制造方法
CN1841719A (zh) 多层接线板及其制造方法
CN1826687A (zh) 布线结构及其制造方法
CN1684255A (zh) 半导体器件及其制造方法
CN1681081A (zh) 半导体晶片及其制造方法
CN1893080A (zh) 具有mim电容器的半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081017

Address after: Tokyo, Japan, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: Fujitsu Semiconductor Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20200606

CF01 Termination of patent right due to non-payment of annual fee