CN100407403C - 半导体晶片 - Google Patents

半导体晶片 Download PDF

Info

Publication number
CN100407403C
CN100407403C CN2005100813826A CN200510081382A CN100407403C CN 100407403 C CN100407403 C CN 100407403C CN 2005100813826 A CN2005100813826 A CN 2005100813826A CN 200510081382 A CN200510081382 A CN 200510081382A CN 100407403 C CN100407403 C CN 100407403C
Authority
CN
China
Prior art keywords
groove
semiconductor wafer
aforesaid
protective layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005100813826A
Other languages
English (en)
Other versions
CN1889249A (zh
Inventor
林宗辉
刘洪民
饶瑞孟
张文通
陈国明
何凯光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN2005100813826A priority Critical patent/CN100407403C/zh
Publication of CN1889249A publication Critical patent/CN1889249A/zh
Application granted granted Critical
Publication of CN100407403C publication Critical patent/CN100407403C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；第一沟槽，是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。

Description

半导体晶片
技术领域
本发明涉及半导体集成电路器件，特别是属于半导体集成电路芯片的制造领域，其中涉及一种能够有效阻挡晶片切割所造成的介电层界面脱层现象的手段的应用。
背景技术
随着如晶体管等半导体器件的微小化，半导体集成电路的效能以及密度也随之大幅度的提升。当半导体集成电路的制造水平达到次微米或纳米的技术等级时，电阻-电容延迟便成为电路的效能是否能进一步提升的瓶颈。通过降低金属内连结线路的线路电阻或者是降地介电层的电容都可以使电阻-电容延迟问题改善。其中，在降低金属内连结线路的线路电阻方面，芯片制造业者已经在工艺上采用铜金属取代电阻率较高的铝金属，而在降地介电层的电容方面，则积极地找寻更低介电常数的介电材料。
然而，与过去所使用的氧化硅介电材料相比较，例如氟硅玻璃或者未掺杂硅玻璃等，目前所采用大部分的低介电常数的介电材料的机械强度仍嫌不足。此外，低介电常数的介电材料的另一个问题是界面间的黏合力差，不论是在两层相同的低介电常数的介电材料之间的界面，或者是在一层低介电常数的介电材料与另一层不同性质的介电层之间的界面。当进行后续的晶片处理步骤时，例如晶片切割，由于低介电常数的介电材料的黏合力不足，往往发生问题。
在进行晶片切割时，由于使用机械切刀碾切晶片造成晶片表面需承受应力，因此在晶片切割时或者晶片切割后，会发现在低介电常数的介电材料之间的界面形成界面脱层现象，而影响到集成电路芯片的可靠度。由此可知，在此技术领域中存在着需要以解决上述的晶片切割所造成的界面脱层传播的方法及技术。
发明内容
本发明的主要目的在于提供一种半导体晶片，其具有有效的加强结构，其被刻意的布设在晶方的四个脆弱转角处，藉以阻挡晶片切割时产生的介电层界面脱层的传播。
本发明披露一种半导体晶片，其特征是，包括多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；保护层，同时覆盖前述的集成电路芯片区域以及切割线；第一沟槽，是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及保护封环结构，介于集成电路芯片区域与第一沟槽之间。
为了进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本发明加以限制。
附图说明
图1是半导体晶片的平面示意图，显示有两条交叉的切割线以及邻近四个晶方或芯片的各一个角。
图2则是附图1中沿着切线I-I的剖面示意图。
图3是根据本发明第二优选实施例的半导体晶片平面示意图。
图4是根据本发明第三优选实施例的半导体晶片平面示意图。
简单符号说明
10  半导体晶片    12  集成电路芯片
13  转角          14  晶片切割线
18  中心集成电路  20  增强结构
22  第一沟槽      24  第二沟槽
30  保护封环结构  40  半导体基材
42  介电层        44  保护层
具体实施方式
本发明与半导体集成电路芯片的制造有关，特别涉及能够有效阻挡晶片切割所造成的介电层界面脱层现象的手段的应用。如前所述，介电层界面脱层现象发生在低介电常数的介电材料中，有可能在晶片切割过程当中或者切割过程之后造成。在晶片切割之前，晶片上有许多个晶方或芯片，而在每一个晶方或芯片的四个角的位置上，却意外地发现介电层界面脱层现象最为严重，并且介电层界面脱层更深入到晶方或芯片的中心电路区域，即使其外围有晶方封环或者单一裂缝阻挡沟所保护。
在每一个晶方或芯片的四个角的位置上介电层界面脱层现象最为严重的原因，相信是晶片切割时所使用的切刀造成的应力特别集中在每一个晶方或芯片的四个角的位置上，才使得这些位置上的介电层界面脱层特别严重。简而言之，过去的半导体集成电路芯片的制造中往往忽略掉每一个晶方或芯片的四个角的脆弱位置，而本发明的目的就是提供每一个晶方或芯片的四个角的加强保护，以避免受到介电层界面脱层的侵蚀。
请参阅附图1以及附图2，其中附图1是半导体晶片10的平面示意图，显示有两条交叉的切割线以及邻近四个晶方或芯片的各一个角，附图2则是附图1中沿着切线I-I的剖面示意图。半导体晶片10包括许多的集成电路芯片12，为简化说明，仅有部分的集成电路芯片被显示在附图中。每一集成电路芯片12皆有四个转角13。根据本发明的优选实施例，如附图1所示，这四个转角13皆非直角。
图中的四个集成电路芯片12是由交叉的晶片切割线或者晶片切割道14隔开。在每一集成电路芯片12中形成有中心集成电路18，其中包括的电路器件，例如晶体管、掺杂扩散区、存储器阵列或者金属内连线等等。
保护封环结构30围绕着中心集成电路18，其中保护封环结构30在业界又被称作是晶方封环，包括多个金属层，上下堆栈而成。保护封环结构30是该技术领域常用的结构，用来保护中心集成电路18，使其免于受到晶片切割时产生裂缝的侵蚀。保护封环结构30可以是形成在介电层42中的单层的金属阻挡墙，或者亦可以是双层的金属阻挡墙。其中，介电层42可以包括低介电常数介电材料以及其它不同性质的介电材料。
如附图2所示，前述的保护封环结构30是在制造中心集成电路18的同时，以相同的介电层沉积步骤以及金属沉积蚀刻等步骤逐步向上堆栈而成。通常会先在半导体基材40中，例如硅基材，形成重掺杂区域(图未示)，然后再将保护封环结构30形成在重掺杂区域上，并允许特定的电压，例如接地电压或者VSS经由重掺杂区域提供给保护封环结构30。最后，在中心集成电路18以及切割道沉积保护层44，例如氮化硅。
如前所述，前述的保护封环结构30在集成电路芯片12的四个转角13处并不足以抵挡由于晶片切割造成的应力集中在这四个转角所产生的介电层界面脱层传播。为克服这种晶片切割在这四个脆弱转角13造成的难以抵抗的介电层界面脱层传播，本发明提供一种增强结构20，其特别仅刻意的布设在靠近集成电路芯片12的四个脆弱转角13处。
增强结构20包括第一沟槽22，其以适当的屏蔽蚀刻保护层44以及介电层42。第二沟槽24，配置在靠近第一沟槽22的位置，用来避免在晶片切割时所产生的大部分介电层界面脱层传播至集成电路芯片12的四个脆弱转角13处。第二沟槽24也是经由蚀刻保护层44以及介电层42而形成。
根据本发明的优选实施例，第一沟槽22以及第二沟槽24皆是蚀穿保护层44以及介电层42，并且蚀刻到下方的硅基材40。但是，第一沟槽22以及第二沟槽24的蚀刻深度并非本发明的重点，亦不应该限制本发明的范畴。在其它实施例中，亦可以只有第一沟槽22以及第二沟槽24其中之一有被蚀穿到下方的硅基材40。
如附图1所示，第一沟槽22以及第二沟槽24是刻意的排列成类似三角形的组态，如此使得大部分的晶片切割时所产生传播至集成电路芯片12的四个脆弱转角13处的介电层界面脱层可以被第一沟槽22阻挡住，而剩下的可以完全被接下来的第二沟槽24过滤掉。然而，要达成本发明的目的，亦可以有其它的变化形式。
请参阅附图3，根据本发明的第二优选实施例，第一沟槽22以及第二沟槽24是相连接的，如此在四个脆弱转角13处形成三角形的加强结构。同样的，第一沟槽22以及第二沟槽24是蚀穿保护层44以及介电层42。
请参阅附图4，根据本发明的第三优选实施例，可以形成两组内外的三角形沟槽加强结构。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (13)

1.一种半导体晶片，其特征是，包括：
多个集成电路芯片区域，每一集成电路芯片区域周围由切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；
保护层，同时覆盖前述的集成电路芯片区域以及切割线；
介电层，设于前述的保护层的下方；
第一沟槽，形成在集成电路芯片区域外的切割线上，其中第一沟槽是蚀刻穿过前述的保护层，然后至少蚀刻至介电层，并且仅被安排在每一集成电路芯片的四个转角处；
第二沟槽，蚀刻穿过前述的保护层，然后至少蚀刻至介电层，其中第二沟槽配置在靠近前述的第一沟槽的位置，用来避免在晶片切割时所产生的大部分介电层界面脱层传播至集成电路芯片区域的四个转角；以及
保护封环结构，介于集成电路芯片区域与第一沟槽之间。
2.根据权利要求1所述的半导体晶片，其特征在于，半导体晶片还包括硅基材，并且至少第一沟槽或第二沟槽的其中之一，是蚀穿前述的保护层以及介电层，深度直达硅基材表面。
3.根据权利要求1所述的半导体晶片，其特征在于，前述的保护层包括氮化硅。
4.根据权利要求1所述的半导体晶片，其特征在于，前述的四个转角是斜切角。
5.根据权利要求1所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接。
6.根据权利要求5所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接，形成三角形加强结构。
7.根据权利要求1所述的半导体晶片，其特征在于，第一沟槽与第二沟槽皆为三角形沟槽，而第二沟槽环绕包围着第一沟槽。
8.一种半导体晶片，其特征是，包括：
多个集成电路芯片区域，每一集成电路芯片区域周围是切割线围绕，经由切割线以及晶片机械切割步骤，可以将多个集成电路芯片区域分开，其中每一集成电路芯片具有四个转角；
保护层，同时覆盖前述的集成电路芯片区域以及切割线；
第一沟槽，是蚀刻穿过前述的保护层，并且仅被安排在每一集成电路芯片的四个转角处；
第二沟槽，蚀刻穿过前述的保护层，并配置在靠近前述的第一沟槽的位置；以及
保护封环结构，介于集成电路芯片区域与第一沟槽之间。
9.根据权利要求8所述的半导体晶片，其特征在于，前述的保护层包括氮化硅。
10.根据权利要求8所述的半导体晶片，其特征在于，前述的四个转角是斜切角。
11.根据权利要求8所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接。
12.根据权利要求11所述的半导体晶片，其特征在于，第一沟槽与第二沟槽相接，形成三角形加强结构。
13.根据权利要求8所述的半导体晶片，其特征在于，第一沟槽与第二沟槽皆为三角形沟槽，而第二沟槽环绕包围着第一沟槽。
CN2005100813826A 2005-06-28 2005-06-28 半导体晶片 Expired - Fee Related CN100407403C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2005100813826A CN100407403C (zh) 2005-06-28 2005-06-28 半导体晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100813826A CN100407403C (zh) 2005-06-28 2005-06-28 半导体晶片

Publications (2)

Publication Number Publication Date
CN1889249A CN1889249A (zh) 2007-01-03
CN100407403C true CN100407403C (zh) 2008-07-30

Family

ID=37578514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100813826A Expired - Fee Related CN100407403C (zh) 2005-06-28 2005-06-28 半导体晶片

Country Status (1)

Country Link
CN (1) CN100407403C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306872A (ja) * 1996-05-14 1997-11-28 Sony Corp 半導体装置
CN1318206A (zh) * 1999-07-30 2001-10-17 日本板硝子株式会社 从半导体晶片切割芯片的方法及切割区中设置的槽的结构
CN1476072A (zh) * 2002-08-12 2004-02-18 ������������ʽ���� 半导体器件
CN1538506A (zh) * 2003-04-15 2004-10-20 台湾积体电路制造股份有限公司 多层半导体晶片结构
WO2004097917A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
WO2005013330A2 (en) * 2003-07-28 2005-02-10 International Business Machines Corporation Crack stop for low k dielectrics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306872A (ja) * 1996-05-14 1997-11-28 Sony Corp 半導体装置
CN1318206A (zh) * 1999-07-30 2001-10-17 日本板硝子株式会社 从半导体晶片切割芯片的方法及切割区中设置的槽的结构
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
CN1476072A (zh) * 2002-08-12 2004-02-18 ������������ʽ���� 半导体器件
CN1538506A (zh) * 2003-04-15 2004-10-20 台湾积体电路制造股份有限公司 多层半导体晶片结构
WO2004097917A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
WO2005013330A2 (en) * 2003-07-28 2005-02-10 International Business Machines Corporation Crack stop for low k dielectrics

Also Published As

Publication number Publication date
CN1889249A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
US7777338B2 (en) Seal ring structure for integrated circuit chips
US7294937B2 (en) Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
CN100530637C (zh) 堆栈结构及其形成方法
US7795615B2 (en) Capacitor integrated in a structure surrounding a die
US7382038B2 (en) Semiconductor wafer and method for making the same
Ker et al. Fully process-compatible layout design on bond pad to improve wire bond reliability in CMOS Ics
KR100276202B1 (ko) 반도체 장치
US9425096B2 (en) Air gap between tungsten metal lines for interconnects with reduced RC delay
US20090102059A1 (en) Semiconductor device
US20080099884A1 (en) Staggered guard ring structure
CN102446865B (zh) 止裂阻挡层及其制造方法
US20060278957A1 (en) Fabrication of semiconductor integrated circuit chips
EP1443552A2 (en) Semiconductor device and method of fabricating semiconductor device
KR20170133146A (ko) 반도체 장치
US9728474B1 (en) Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same
CN102956618B (zh) 带有泄漏电流测试结构的集成电路
US7268440B2 (en) Fabrication of semiconductor integrated circuit chips
CN100407403C (zh) 半导体晶片
CN100466252C (zh) 半导体晶片及其制造方法
CN105895601A (zh) 半导体晶片、半导体芯片以及半导体装置及其制造方法
CN100468721C (zh) 内建测试电路的半导体芯片
CN101320730B (zh) 内建测试电路的半导体芯片
US6613592B1 (en) IMD oxide crack monitor pattern and design rule
TWI255006B (en) Fabrication of semiconductor integrated circuit chips
CN101599465B (zh) 用于保护芯片的半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20100628