CN100530637C - 堆栈结构及其形成方法 - Google Patents

堆栈结构及其形成方法 Download PDF

Info

Publication number
CN100530637C
CN100530637C CNB2007100855211A CN200710085521A CN100530637C CN 100530637 C CN100530637 C CN 100530637C CN B2007100855211 A CNB2007100855211 A CN B2007100855211A CN 200710085521 A CN200710085521 A CN 200710085521A CN 100530637 C CN100530637 C CN 100530637C
Authority
CN
China
Prior art keywords
protection structure
chip
ring
substrate
stack architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100855211A
Other languages
English (en)
Other versions
CN101159260A (zh
Inventor
吴文进
邱文智
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101159260A publication Critical patent/CN101159260A/zh
Application granted granted Critical
Publication of CN100530637C publication Critical patent/CN100530637C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种堆栈结构及其形成方法，包含：第一芯片，在第一表面上定义有第一芯片区，至少一个第一保护结构形成于所述第一表面上而围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；以及第二芯片连接于所述第一芯片的上方，在第二表面上定义有第二芯片区，至少一个第二保护结构形成于所述第二表面上而围绕所述第二芯片区，所述第二保护结构的至少一侧具有至少一个第二延伸部，所述第二延伸部横越围绕所述第二保护结构的第二切割道，其中所述第一延伸部连接所述第二延伸部。本发明不仅能减少基底上芯片图形的加工成本，还使得可以容易地连接两个对应基底上的对应保护结构。

Description

堆栈结构及其形成方法
技术领域
本发明涉及半导体结构及其形成方法，特别涉及半导体的堆栈结构及其形成方法。
背景技术
随着电子产品的发展，半导体技术广泛地应用于内存、中央处理单元(Central Processing Unit，CPU)、液晶显示器、发光二极管、激光二极管、及其它装置或芯片组的制造上。为了达成高集成度(Integration)与高速度的目标，需要持续缩减半导体集成电路的尺寸。目前已发展出各种材料与技术，以达成上述集成度与速度的目标，并克服伴随而来的制造上障碍。为了达成上述目标，应用堆栈技术将两个或更多个芯片组装在一起，以提供多种功能的芯片并缩减芯片尺寸。
图1A为二片晶片的俯视图。不同的芯片103与113分别形成于晶片100与110上，多个焊垫(未示出)则形成于芯片103与113中。可通过连接所述焊垫将晶片100与110组装成堆栈结构。在每一片晶片中，分别以切割道105与115分离芯片103与113。在形成芯片103与113后、且在沿着所述切割道105/115分割所述芯片103/113之前，通过一个连接工艺将晶片110连接在晶片100的上方。
图1B为上述已连接的晶片沿着某条剖面线(未示出)的剖面图，所述剖面线穿过图1A所示切割道105、115其中之一。如图1B所示，通过分别形成于晶片100与110上的焊垫107与117，将晶片100与110连接起来。在形成堆栈的晶片100与110之后，以一研磨的工艺研磨晶片100与110的背面，以缩减晶片100与110的厚度。然后对研磨后的晶片进行切割(分离)的工艺，而得到个别的堆栈芯片。
如图1B所示，已连接的晶片100与110之间并未填入隔离材料。当对晶片100与110进行研磨工艺(例如化学机械研磨)时，化学物或微粒109可能会流入晶片100与110之间的空隙中，而流至焊垫107与117或切割道沿线的芯片区(未示出)会造成形成于上述芯片区内的组件或电路间的短路。为了解决上述问题，已公开有一些保护结构。
图1C为二片晶片的俯视图，其上分别形成有不同的芯片。图1D则给出了图1C中所示芯片123与133的放大图。
请参考图1C，芯片123与133分别形成在晶片120与130上；另外，保护结构125、127、135、与137也分别形成在晶片120与130上，其中保护结构125与135分别围绕芯片123与133，保护结构127与137则具有不同于芯片123与133的图形，形成于晶片120与130中未形成集成电路(例如功能性电路)的周边区上。
如图1D所示，保护结构125与135分别包含多个环状物。将晶片130连接在晶片120之上时，保护结构125的环状物亦与保护结构135中对应的环状物对齐、并连接于其上，而保护结构127亦与保护结构137对齐、并连接于其上。通过上述连接工艺，保护结构127与137将已连接的晶片120与130的周边区分隔、分离成许多孤立的区块，每个孤立的区块为保护结构127与137所隔离或密封。因此，对已连接的晶片120与130进行化学机械研磨的工艺时，保护结构127与137会阻挡已连接的晶片120与130四周的化学物质，避免上述化学物质经由切割道渗透到芯片123与133。另外，已连接的保护结构125与135例如环状物，围绕并分别密封芯片123与133。因此，即使保护结构127与137仍无法适当地防止晶片120与130四周的化学物质的渗入，围绕于独立的芯片123与133的、已连接的保护结构125与135可作为另一遮蔽机构，用来阻挡上述化学物质。
然而，保护结构125、127、135、与137却有一些缺点。如图1C所示，保护结构127与137的图形与芯片123与133的图形相异。换句话说，需额外增加至少一组掩膜，以供保护结构127与137的图形化之用；且保护结构127与137的加工工艺还必须与芯片123与133的加工工艺相异，因此增加了加工的成本与时间。另外，必须要对准保护结构125与135的环状物；否则保护结构125与135的环状物将无法互连，从而无法在上述环状物之前形成所需的密封空间。因此，无法对准的保护结构125与135反而会影响连接后的保护结构125与135的功能。
如前所述，目前需要一种堆栈结构与堆栈方法来改善上述问题。
发明内容
有鉴于此，本发明提供一种半导体装置的堆栈结构及其形成方法，以解决上述现有技术中所遭遇的问题。
本发明提供一种堆栈结构，包含：第一芯片，在其第一表面上定义有第一芯片区，至少一个第一保护结构形成于所述第一表面上而围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；以及第二芯片，位于所述第一芯片的上方并与其连接，在其第二表面上定义有第二芯片区，至少一个第二保护结构位于所述第二表面上而围绕所述第二芯片区，所述第二保护结构的至少一侧具有至少一个第二延伸部，所述第二延伸部横越围绕所述第二保护结构的第二切割道，其中所述第一延伸部连接所述第二延伸部。
本发明又提供一种堆栈结构，包含：第一芯片，在其第一表面上定义有第一芯片区，至少一个第一保护结构位于所述第一表面上而围绕所述第一芯片区；以及第二芯片，位于所述第一芯片的上方并与其连接，在其第二表面上定义有第二芯片区，至少一个第二保护结构位于所述第二表面上而围绕所述第二芯片区，其中所述第一保护结构与所述第二保护结构的至少其中之一包含多个环状物，所述环状物的至少一侧包含至少一个第三保护结构，所述第三保护结构与所述环状物中至少其中之二连接。
本发明还提供一种堆栈结构的形成方法，包含：形成多个第一芯片于第一基底的第一表面上，所述第一芯片的至少其中之一包含第一芯片区，至少一个第一保护结构围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；形成多个第二芯片于第二基底的第二表面上，所述第二芯片的至少其中之一包含第二芯片区，至少一个第二保护结构围绕所述第二芯片区，所述第二保护结构的至少一侧具有至少一个第二延伸部，所述第二延伸部横越围绕所述第一保护结构的第二切割道；连接所述第一基底的所述第一表面与所述第二基底的所述第二表面，因而连接所述第一延伸部与所述第二延伸部；薄化所述第一基底与所述第二基底的至少其中之一；以及分割所述第一基底与连接于其上的所述第二基底。
综上所述，与现有技术相比，本发明技术方案不需要使用额外的罩幕或掩膜以在基底的周边区形成不同的图形，因此可以减少在整个基底上形成芯片图形所需的加工成本与时间。
同时，应用本发明技术方案，在不对形成在两个对应基底上的对应保护结构作精密对准的情形下，仍可容易地连接所述对应保护结构。
附图说明
图1A为一个俯视平面图，显示用于堆栈的二片传统的晶片；
图1B为一个剖面图，显示堆栈后的图1A所示的晶片，沿着某条穿过其切割道的剖面线的剖面图；
图1C为一个俯视平面图，显示用于堆栈的二片晶片，其上具有不同的芯片；
图1D为图1C所示的芯片123与133的放大图；
图2为一个俯视示意图，显示定义于一个基底上的多个芯片；
图3A为图2中的交叉区230的放大图；
图3B为图2中的交叉区230的放大图；
图4A为图2中的交叉区230的放大图；
图4B为图2中的交叉区230的放大图；
图5A～5E为图3A所示的角落区340的放大图；
图6A～6E为一系列剖面示意图，显示堆栈基底的形成工艺。
附图中主要附图标记说明如下：
100～晶片，103～芯片，105～切割道，107～焊垫，109～化学物或微粒，110～晶片，113～芯片，115～切割道，117～焊垫，120～晶片，123～芯片，125～保护结构，127～保护结构，130～晶片，133～芯片，135～保护结构，137～保护结构；
200～基底，210～芯片，220～环绕区，230～交叉区；
303～芯片，305～切割道，310～芯片区，320～周边区，321～环状物，322～环状物，323～保护结构，324～间隔区，324a～隔间，324b～隔间，325～保护结构，335～保护结构，340～角落区；
403～芯片，405～切割道，410～芯片区，420～周边区，423～保护结构，425～保护结构，440～开口；
520～周边区，523～保护结构，523a～环状物，523b～环状物，523c～环状物，523d～环状物，523f～填充物，523g～填充物，524～间隔区，527～保护结构，528～开口，529～保护结构，540～角落区；
600～基底，600a～基底，610～多层内联机结构，621～连接垫，623～保护结构，650～基底，650a～基底，660～多层内联机结构，671～连接垫，673～保护结构。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
图2为一个俯视平面示意图，显示定义在基底上的多个芯片。基底200包含多个芯片203定义于其上。至少一个芯片203包含芯片区210与环绕区220，其中形成有保护结构(图2中未示出)。芯片203被多个垂直与水平的切割道(未示出)所分隔。上述切割道用于形成多个测试结构于其中，并在芯片分离的工艺中作为切割刀具的下刀处。附图标记「230」用于标记二条垂直的切割道的交叉区，其具体介绍详见后文。
基底200可以是硅、III-V族化合物基底、显示器基底(例如液晶显示器(liquid crystal display；LCD)、等离子显示器(plasma display)、电致发光灯显示器(electro luminescence lamp display；EL lamp display))、或者是发光二极管(light emitting diode；LED)等，合称为基底200。在芯片区210中形成有各种的装置、二极管、及/或电路。每个芯片区210还可包含至少一个连接垫(未示出)，其形成在基底200上，并用于与形成于另一基底(未示出)上的另一个连接垫(未示出)相互连接。
在某些实施例中，使用同一套制造电子装置、二极管、电路、及/或保护结构的掩膜，在整个基底200上重复定义芯片区210。相同的加工工艺在基底200的周边区实施，同基底200的中心区域一样施以图形化。虽然化学物质与碎片会流入不完整芯片的芯片区中，但围绕其芯片区的上述保护结构(未示出)仍会在周边区发挥其阻挡化学物质的功能。与背景技术中对图1C与1D的描述中，在基底的芯片区与周边区形成不同图形的加工工艺比较，图2所示实施例不需要使用额外的罩幕或掩膜，以在基底200的周边区形成不同的图形，因此可以减少在整个基底200形成芯片图形所需的加工成本与时间。在另一个实施例中，参见后文对图3A～3B、4A～4B、与5A～5E图的介绍，可在周边区定义不同的图形。
请再参考图2，在形成芯片210后，将基底200连接于形成有相同或不同的装置、二极管、电路、及/或保护装置的另一个基底(未示出)。定义在另一个基底上的芯片图形可以相同或类似于定义在基底200上的芯片图形。基底200与另一个基底的连接将在后文中详细介绍。
以下介绍上述保护结构的第一实施方式。
图3A显示了图2的交叉区230。在图3A中，与图2所示相似的组件，其附图标记在数值上比图2所示增加了100。如图所示，芯片303的至少其中之一包含芯片区310与周边区320，各芯片303由切割道305所分离，切割道305上形成有各种图形以供测量装置的电性与物性。附图标记「340」指芯片303(例如周边区320)的角落区，保护结构323形成在周边区320中。
请参考图3A，保护结构323形成在围绕芯片区310的周边区320中。保护结构323可包含介电层(如氧化物、氮化物、氮氧化物、或其类似物质)、导体层(如铝、铜、铝铜、或其类似物质)、上述介电层和导体层的组合、或其类似物质。保护结构323可延伸至芯片区310的表面上(如图6A所示的保护基底623)，从而使得保护结构323与形成在另一个基底(未示出)上的对应保护结构(未示出)接触。在某些实施例中，至少一个保护结构323可包含多个环状物321与322。环状物321与322可具有相同的宽度，并由相同的间隔区324所隔开。环状物321与322中至少其中之一的宽度可为2μm或更大；另外，位于两个环状物321与322之间的间隔区324的宽度可为2μm或更大。保护结构323的形成，用于连接形成在另一个基底(未示出)上的对应保护结构(未示出)，上述另一个基底是设计用来与间隔区324所属的基底作连接。
由于保护结构323的形成围绕芯片区310，并连接形成在另一个基底上的对应的保护结构，连接后的保护结构可将芯片区310密封，而在已连接的基底的后续加工(例如研磨加工)中，防止流经切割道305的化学物质(例如酸、碱、或去离子水)对芯片区310造成污染或损坏，其详细说明记载在后文对图6A～6E所作的介绍中。而环状物321与322的数量不应受限于图3A所示，其数量可酌以增减，以达到所需对芯片区310的保护效果。
在某些实施例中，如图3A所示上述环状物中外侧环状物321的宽度可大于其它的环状物322。较宽的环状物321所能提供避免化学物质穿透的保护强度要大于较薄的环状物322。因此，即使化学物质可流入切割道305中，通过较宽的环状物321与连接于切割道305上的较宽的保护结构325所组合而成的结构，仍足以保护已密封的芯片区310，而避免其受损。
请再参考图3A，附加的保护结构325形成于切割道305的范围内，其从围绕某一芯片区310的保护结构323，延伸至围绕相邻的芯片区310的相邻保护结构323。虽然图3A所示范例显示保护结构325与切割道305垂直，但实际保护结构325与切割道305相交的角度可以不是90度而为其它角度。保护结构325还用于与形成在另一个基底上的对应保护结构连接(例如图4A所示及后文对图4A所作介绍中的保护结构425)。
因此前述所有的保护结构(包括保护结构325)，将切割道305分成两个或两个以上的区域，至少其中之一由保护结构323中的外侧环状物321与保护结构325所定义。换句话说，一个单一的水平线或垂直线的切割道305被分成多个由保护结构325所分隔的区域。通过图3A所示隔离的切割道区域，即使保护结构325中的其中之一受损而无法与连接在其上的另一个基底的对应保护结构接触，保护结构325仍可以更有效地防止化学物质沿着切割道305自其一个区域流动至另一个区域。
在某些实施例中，保护结构325优选地由在邻接芯片303边缘的中间处横越切割道305，以达到所需的隔离效果。在某些实施例中，保护结构325的宽度优选为2μm或更大。然而保护结构325并不限于以上的说明书内容及附图所介绍。
保护结构325的尺寸、数量、与形状可作改变，以达到对切割道305所需的隔离效果。例如芯片303的至少其中之一可包含一个或更多个保护结构325。芯片303的一侧可包含两个或更多个保护结构325。因此通过以上介绍，本领域技术人员可以毫无困难地对保护结构325作修改或修饰。
下面介绍上述保护结构的第二实施方式。
图3B为图2所示的交叉区230的放大图。在图3A与3B中，相似组件的附图标记在数值上是相同的。
请参考图3B，保护结构323的环状物321与322通过至少一个保护结构335相互连接，而将间隔区324分成多个隔间(例如324a、324b)。虽然图3B所示范例显示保护结构335与切割道305垂直，但实际中保护结构325与切割道305相交的角度可以不是90度而为其它角度。
如图3B所示，位于环状物321与322之间的间隔区324，通过保护结构335而被分成至少两个区。保护结构335用于与形成在对应基底上的对应保护结构(例如图4A所示的保护结构423)连接，而上述对应结构用于与保护结构335所属的基底连接而形成堆栈晶片组装体，以在环状物321与322之间的间隔区324形成隔离、密封的隔间(例如324a、324b)。密封的隔间324a、324b用于对个别的间隔区324提供所需的保护效果。例如，当角落区340发生裂隙而化学物质流入其中时，上述化学物质会被局限在由受损的环状物321与322和保护结构335所定义的隔间324a、324b中，而使上述化学物质不会经由环状物321与322之间的间隔区324流入并环绕芯片区310。
在某些实施例中，保护结构335的宽度优选为2μm或更大。然而保护结构335并不限于以上的说明书内容及附图所介绍。保护结构335的尺寸、数量、及形状可以酌情修改，以达到周边区320中所需的隔离效果。
在其它实施例中，基底可包含一同形成于其上的保护结构325与335，然后将该基底连接于具有和保护结构325与335对应的保护结构的对应基底，以对芯片303提供更多重的保护。
以下介绍上述保护结构的第三实施方式。
图4A为图2所示的交叉区230的放大图。在图4A中，与图3A所示相似的组件，其附图标记在数值上增加了100。
请参考图4A，保护结构423具有单一的环状物，其宽度为6μm或更大。保护结构423用于与形成在对应晶片200上、具有至少一个环状物321、322的对应保护结构325或335(如图3A与3B所示)作连接，其形成于围绕芯片403的芯片区410的周边区420中。附加的保护结构425形成在切割道405的范围内，其从围绕某一芯片区410的保护结构423延伸至围绕相邻的芯片区410的相邻保护结构423。关于保护结构425的其它细节皆与前文所述的保护结构325相同或相似，故在此省略而不再重复。将上述两个基底连接在一起时，较宽的保护结构423则成为横跨环状物321、322与间隔324的桥梁，而将间隔区324密封。
在某些实施例中，保护结构423的宽度足以防止化学物质流入芯片区410中。另外，可视需求将保护结构423与其它的保护机构(例如但不限于图2、3A、与3B图所示者)连接，且不需要精密的对准。例如，可将图3A所示的基底200与图4A所示的基底连接，此时保护结构323、325分别与保护结构423、425连接。保护结构423的宽度约为环状物321、322与二者之间的间隔区324的宽度的总和。因此，在不对形成在两个对应基底上的对应保护结构作精密对准的情形下，仍可容易地连接保护结构423，关于其详细介绍记载于后文对图6A～6E的说明中。
现在请参考图4B，在某些实施例中，保护结构423可包含多个开口440，其材质与用于形成保护结构423的材质相异。例如，保护结构423可包含宽的铜环，其形成可通过诸如电镀铜的工艺、与铜的化学机械研磨(chemical mechanical polishing；CMP)的工艺等。在铜的化学机械研磨的工艺之后，由于其宽度与机械性质等因素，上述铜环的外观可能会发生碟形化(dishing)的现象。上述铜环的碟形化会对保护结构423与形成在另一个基底(未示出)上的其它保护结构(未示出)的连接造成不良影响。因此，将氧化物、氮化物、氮氧化物、介电层、低介电常数介电层、上述物质的组合、或其它类似物质形成于开口440内，可减少或避免宽铜环的碟形化效应的发生。在某些实施例中，开口440的形状可以是圆形、椭圆形、三角形、正方形、长方形、六边形、八边形、上述形状的组合、或其它类似的形状。开口440的尺寸(例如长度、宽度、或半径)可以是2μm或更大。以上所述仅为举例，开口440的尺寸可以是其它值或其它种类，甚至可排列成一、二、三、或更多列。
可将任何两个具有如前文对图3A～3B与图4A～4B所作介绍中的保护结构的基底彼此连接，此时如果保护结构325、335、与425可如预料中地与对应的保护结构连接时，可将形成在上述基底上的芯片区310与410予以密封。在某些实施例中，还可将两个具有相同保护结构的基底连接起来，以达成所需对芯片区310与410的保护效果。
图5A～5E为图3A所示的角落区340的多个变化例的放大图。在图5A～5E中，其与图3A所示相似的组件，其附图标记在数值上是增加了200。
如图5A所示，保护结构523包含多个环状物523a～523d以及位于其间的间隔区524。在图5A中，外圈的环状物523a的宽度大于其它环状物523b～523d的宽度。如前所述，外圈的环状物523a可以进一步保护芯片区(未示出)，以免其受到在切割道(未示出)中流动的化学物质的污染或伤害。
如前所述，保护结构523形成于围绕芯片(未标记)的芯片区(未标记)的周边区520中，其包含环状物523a～523d可与形成于对应基底(图5A～5E中未示出)上的其它保护结构(未示出)连接。在连接时，配对连接的基底会受到连接应力与热循环的作用。另外，角落区540作为应力集中的区域，其容易发生破裂。在连接工艺与化学机械研磨工艺进行当中或进行之后，角落区540可能会发生破裂与损坏。因此，化学物质有可能会由发生破裂的角落区540流入连接结构的芯片区中。在图5B～5E中提供了各种设计，以减少或消除上述问题。
请参考图5B，保护结构527形成于角落区540中。在图5B中，保护结构527连接环状物523a～523d而使其彼此连接在一起。换句话说，保护结构527的形成通过将环状物523b～523d的至少一侧的终端，延伸至外圈的环状物523a。在某些实施例中，保护结构527排列成阵列状，其内具有至少两个彼此互相隔离的区域。因此，如果上述区域中与外圈的环状物523a邻接者之中的至少一个或多个区域，由于角落区540发生破裂的缘故而无法密封时，其它邻近芯片区(未作标记)的密封区域仍然可提供所需的保护效果，防止上述芯片区受到化学物质的污染或损坏。
如图5C所示，保护结构529包含多个开口528，且其中至少一个开口528具有圆角(rounded corners)，其可有效地避免或减少在进行连接工艺及/或化学机械研磨工艺时，在角落区540发生破裂的情形。
如图5D所示，在某些实施例中，保护结构523的环状物523a～523d的至少其中之一具有圆角，可将环状物523a～523d的至少其中之一予以圆化。在某些实施例中，其中至少两个或更多的环状物具有圆角。如图5D所示，所有的环状物523a～523d都具有圆角，其可令人满意地减少或避免在已连接的结构中发生破裂。
如图5D与5E所示，在某些实施例中，保护结构523的环状物523a～523d的至少其中之一在角落处具有填充物523f、523g，填充物523f、523g与保护结构523可为相同材料。填充物523f、523g可以具有直线的角落结构(如图5E中的填充物523g)或圆化的角落结构(如图5D中的填充物523f)。通过填充物523f、523g，保护结构523可以更令人满意地减少或避免在已连接的结构中发生破裂。
请注意，位于角落区540的保护结构的可变化范围，并不限于图5A～5E中所示。具有任何形状与任何尺寸的任意结构，只要是其可令人满意地减少或避免在芯片角落处已连接的结构中发生破裂的结构，对本领域技术人员而言，均可轻易地将其应用在本发明中。
图6A～6E为一系列的剖面示意图，用于显示堆栈基底的形成方法。
如图6A所示，其显示基底600上可形成一个多层内联机结构610。基底600可与前文对图2所作说明中的基底200相同或相似。多层内联机结构610可包含至少一个导体层(未示出)(例如为金属层、介层结构(via)、接点(contact)、镶嵌式结构(damascene structure)、双镶嵌结构、上述结构的组合、或其它类似结构)与至少一个介电层(未示出)(例如氧化物层、氮化物层、氮氧化物层、低介电常数介电层、上述材料的组合、或其它类似材料)。多层内联机结构610的形成，用于提供形成在基底600上的二极管、电子装置、及/或电路之间的内联机。上述二极管、电子装置、及/或电路(未示出)与多层内联机结构610的形成方法可以是光微影(photolithographic)的加工工艺、蚀刻的加工工艺、离子布植(implantation)的加工工艺、金属化(metallization)的加工工艺、沉积的加工工艺、清洁的加工工艺、上述工艺的组合、或其它类似的加工工艺。
请参考图6A，将连接垫621与保护结构623形成在多层内联机结构610上。连接垫621可包含铜层、铝层、铝铜层、上述材料的组合、或其它类似材料，而其形成方法可以是化学气相沉积(chemical vapordeposition；CVD)的加工工艺、物理气相沉积(physical vapor deposition；PVD)的加工工艺、电化学镀膜(electrochemical plating)的工艺、无电镀膜(electroless plating)的工艺、上述工艺的组合、或其它类似的加工工艺。保护结构623可与前文对图3A～3B、4A～4B、5A～5E所作说明中的各保护结构相同或相似。
请参考图6B，基底650、多层内联机结构660、连接垫671、与保护结构673可分别相同或类似于基底600、多层内联机结构610、连接垫621、与保护结构623。另一方面，保护结构623与673可以是不同的结构，且分别可为前文对图3A～3B、4A～4B、5A～5E所作说明中的各保护结构。
然后将基底650翻面后，通过将连接垫621与671连接在一起，用来将基底650连接至基底600的上方。在此同时，如图6C所示，将保护结构623与627彼此互连。其连接工艺可包含融化接合(fusion)的连接工艺、热加工工艺、等离子体(plasma)加工工艺、上述工艺的组合、或其它类似的加工工艺。
然后对堆栈后的基底600与650的背面进行基底研磨的工艺(例如化学机械研磨(chemical mechanical polishing；CMP)的加工工艺)，将堆栈后的基底600与650薄化为如图6D与6E所示。如前所述，已连接的保护结构623与673的形成，绕着具有连接垫621与671的芯片区(未示出)。通过已连接的保护结构623与673，形成在上述芯片区(未标记)内的电路、电子装置(未示出)、及连接垫621与673受到屏蔽，而不会受到在上述化学机械研磨加工工艺中所使用的颗粒或化学物质造成的污染与伤害。另外，由于单一的保护结构623的宽度与多重环状的保护结构673的宽度的总和约略相等，可以在没有任何未对准(misalignment)疑虑的情况下将保护结构623与673令人满意地连接在一起。换句话说，即使保护结构623与673无法完全互补(例如连接保护结构623与673之前存在着一些重迭的情况)，已连接的保护结构623与673仍能避免粒子或化学物质的污染。
在前述的研磨工艺之后，进行对堆栈的基底600a与650a进行切割的工艺，以形成个别的堆栈芯片。在某些实施例中，在对堆栈的基底600a与650a进行切割之前，可形成至少一个接点结构(例如穿透晶片的介层结构(via through wafer；VTW))，其至少穿透堆栈的基底600a与650a的至少其中之一，而提供散热的功能及/或将堆栈的基底600a与650a与其下方的其它基底(未示出)电性连接。
虽然，本发明已以较佳实施例揭露如上，然其并非用以限定本发明。任何本领域技术人员在不脱离本发明的精神和范围内，当可作些许更动与润饰。因此，本发明保护范围应以所附权利要求书的界定为准。

Claims (17)

1.一种堆栈结构，其特征在于，包含：
第一芯片，在其第一表面上定义有第一芯片区，至少一个第一保护结构形成于所述第一表面上而围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；以及
第二芯片，位于所述第一芯片的上方并与其连接，在其第二表面上定义有一个第二芯片区，至少一个第二保护结构形成于所述第二表面上而围绕所述第二芯片区，所述第二保护结构的至少一侧具有至少一个第二延伸部，所述第二延伸部横越围绕所述第二保护结构的第二切割道，其中所述第一延伸部连接所述第二延伸部。
2.如权利要求1所述的堆栈结构，其特征在于，所述第一保护结构与所述第二保护结构的至少其中之一包含多个环状物。
3.如权利要求2所述的堆栈结构，其特征在于，所述环状物的至少一侧包含至少一个第三保护结构，所述第三保护结构连接所述环状物。
4.如权利要求2所述的堆栈结构，其特征在于，所述环状物包含至少一个第三保护结构，所述第三保护结构连接所述环状物的角落。
5.如权利要求4所述的堆栈结构，其特征在于，所述第三保护结构包含一个阵列，所述阵列具有多个开口，且所述开口中的至少其中之一具有圆角。
6.如权利要求2所述的堆栈结构，其特征在于，所述环状物的至少其中之一具有填料在其一角。
7.一种堆栈结构，其特征在于，包含：
第一芯片，在其第一表面上定义有第一芯片区，至少一个第一保护结构位于所述第一表面上而围绕所述第一芯片区；以及
第二芯片，位于所述第一芯片的上方并与其连接，在其第二表面上定义有第二芯片区，至少一个第二保护结构位于所述第二表面上而围绕所述第二芯片区，其中所述第一保护结构与所述第二保护结构的至少其中之一包含多个环状物，所述环状物的至少一侧包含至少一个第三保护结构，所述第三保护结构与所述环状物中至少其中之二连接。
8.如权利要求7所述的堆栈结构，其特征在于，所述环状物中的一个外侧环状物的宽度大于所述环状物中的一个内侧环状物。
9.如权利要求7所述的堆栈结构，其特征在于，所述环状物包含至少一个第四保护结构，所述第四保护结构连接所述环状物的角落。
10.如权利要求9所述的堆栈结构，其特征在于，所述第四保护结构包含一个阵列，所述阵列具有多个开口，且所述开口中的至少其中之一具有圆角。
11.如权利要求7所述的堆栈结构，其特征在于，所述环状物的至少其中之一具有填料于其一角。
12.一种堆栈结构的形成方法，其特征在于，包含：
形成多个第一芯片位于第一基底的第一表面上，所述第一芯片的至少其中之一包含第一芯片区，至少一个第一保护结构围绕所述第一芯片区，所述第一保护结构的至少一侧具有至少一个第一延伸部，所述第一延伸部横越围绕所述第一保护结构的第一切割道；
形成多个第二芯片位于第二基底的第二表面上，所述第二芯片的至少其中之一包含第二芯片区，至少一个第二保护结构围绕所述第二芯片区，所述第二保护结构的至少一侧具有至少一个第二延伸部，所述第二延伸部横越围绕所述第一保护结构的第二切割道；
连接所述第一基底的所述第一表面与所述第二基底的所述第二表面，因而连接所述第一延伸部与所述第二延伸部；
薄化所述第一基底与所述第二基底的至少其中之一；以及
分割所述第一基底与连接于其上的所述第二基底。
13.如权利要求12所述的堆栈结构的形成方法，其特征在于，所形成的所述第一保护结构与所述第二保护结构至少其中之一具有多个环状物。
14.如权利要求13所述的堆栈结构的形成方法，其特征在于，该方法进一步包含：形成至少一个第三保护结构，其连接所述环状物的至少一侧，以与所述环状物连接。
15.如权利要求13所述的堆栈结构的形成方法，其特征在于，该方法进一步包含：形成至少一个第三保护结构于所述环状物的角落，以与所述环状物连接。
16.如权利要求15所述的堆栈结构的形成方法，其特征在于，该方法进一步包含：使所形成的所述第三保护结构包含一个阵列，所述阵列具有多个开口，所述开口中的至少其中之一具有圆角。
17.如权利要求13所述的堆栈结构的形成方法，其特征在于，该方法进一步包含：使所形成的所述环状物的至少其中之一具有填料于其一角。
CNB2007100855211A 2006-10-06 2007-03-07 堆栈结构及其形成方法 Expired - Fee Related CN100530637C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/539,481 2006-10-06
US11/539,481 US8736039B2 (en) 2006-10-06 2006-10-06 Stacked structures and methods of forming stacked structures

Publications (2)

Publication Number Publication Date
CN101159260A CN101159260A (zh) 2008-04-09
CN100530637C true CN100530637C (zh) 2009-08-19

Family

ID=39274375

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100855211A Expired - Fee Related CN100530637C (zh) 2006-10-06 2007-03-07 堆栈结构及其形成方法

Country Status (2)

Country Link
US (2) US8736039B2 (zh)
CN (1) CN100530637C (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679200B2 (en) * 2007-09-11 2010-03-16 Globalfoundries Inc. Semiconductor chip with crack stop
US7781238B2 (en) * 2007-12-06 2010-08-24 Robert Gideon Wodnicki Methods of making and using integrated and testable sensor array
US7737563B2 (en) 2008-06-04 2010-06-15 Globalfoundries Inc. Semiconductor chip with reinforcement structure
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
US8293581B2 (en) * 2009-02-18 2012-10-23 Globalfoundries Inc. Semiconductor chip with protective scribe structure
US8124448B2 (en) * 2009-09-18 2012-02-28 Advanced Micro Devices, Inc. Semiconductor chip with crack deflection structure
US8058108B2 (en) 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
TWI495074B (zh) 2012-11-30 2015-08-01 Ind Tech Res Inst 減能結構
US9673169B2 (en) * 2013-02-05 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a wafer seal ring
US9287188B2 (en) 2013-02-05 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a seal ring structure
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9299732B2 (en) * 2013-10-28 2016-03-29 Omnivision Technologies, Inc. Stacked chip SPAD image sensor
US9059333B1 (en) * 2013-12-04 2015-06-16 International Business Machines Corporation Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
US10553508B2 (en) * 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
US9812403B2 (en) * 2015-03-12 2017-11-07 Toshiba Memory Corporation Reducing wafer warpage during wafer processing
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
US9691733B1 (en) * 2016-07-28 2017-06-27 United Microelectronics Corp. Bonded semiconductor structure and method for forming the same
JP6686155B2 (ja) * 2016-09-27 2020-04-22 創光科学株式会社 窒化物半導体紫外線発光素子の製造方法及び窒化物半導体紫外線発光素子
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10446507B2 (en) * 2017-08-30 2019-10-15 Micron Technology, Inc. Semiconductor devices and semiconductor dice including electrically conductive interconnects between die rings
US11063003B2 (en) 2018-10-02 2021-07-13 Nanya Technology Corporation Semiconductor device with diced semiconductor chips and method for manufacturing the same
JP7172635B2 (ja) * 2019-01-18 2022-11-16 株式会社デンソー 駆動装置
KR20220006929A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 반도체 패키지
CN116325122A (zh) * 2020-09-02 2023-06-23 康宁股份有限公司 玻璃封装和制造方法
US11652069B2 (en) * 2020-12-08 2023-05-16 Globalfoundries Singapore Pte. Ltd. Crackstop structures
US11742320B2 (en) * 2021-03-11 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding alignment
US20230052604A1 (en) * 2021-08-06 2023-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation Structure for Metal Pattern

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332011A (ja) * 1993-05-18 1994-12-02 Sony Corp 半導体集合基板及び半導体装置
US5838050A (en) * 1996-06-19 1998-11-17 Winbond Electronics Corp. Hexagon CMOS device
KR100190927B1 (ko) * 1996-07-18 1999-06-01 윤종용 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
EP1341238B1 (en) * 2002-02-20 2012-09-05 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same

Also Published As

Publication number Publication date
CN101159260A (zh) 2008-04-09
US20080083959A1 (en) 2008-04-10
US20140220741A1 (en) 2014-08-07
US9299612B2 (en) 2016-03-29
US8736039B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
CN100530637C (zh) 堆栈结构及其形成方法
US11670615B2 (en) Bonded structures
TWI416706B (zh) 三維積體電路的靜電放電防護結構
CN101593738B (zh) 半导体器件及制造该半导体器件的方法
CN101162717B (zh) 堆叠结构及其制造方法
US7126225B2 (en) Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling
CN102150266B (zh) 用于实现三维堆叠装置上的静电放电保护的系统及方法
CN100461408C (zh) 带有密封环拐角结构的集成电路器件
US7732897B2 (en) Methods of die sawing and structures formed thereby
US7718512B2 (en) Integrated circuit wafer with inter-die metal interconnect lines traversing scribe-line boundaries
JP2010074106A (ja) 半導体チップ、半導体ウェーハおよびそのダイシング方法
CN102668050A (zh) 穿硅过孔保护环
JP2009081351A (ja) 半導体装置及びその製造方法
CN109962039B (zh) 一种半导体器件及电子装置
CN104752325A (zh) 半导体器件及其形成方法、提高晶圆切割成品率的方法
KR20090034788A (ko) 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템
KR20100064602A (ko) 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법
CN100477175C (zh) 半导体结构及其制作方法
TW202111255A (zh) 發光模組及其製造方法
WO2020255573A1 (ja) 半導体ウエハ、及び、半導体チップの製造方法
CN117174660B (zh) 半导体器件及其制作方法
CN100407403C (zh) 半导体晶片
WO2024066400A1 (en) Structure for hybrid bond crackstop with airgaps
JP2007173752A (ja) 半導体ウエハ
KR20110078557A (ko) 3차원 집적 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819