KR20110078557A - 3차원 집적 소자 및 그 제조 방법 - Google Patents

3차원 집적 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110078557A
KR20110078557A KR1020090135401A KR20090135401A KR20110078557A KR 20110078557 A KR20110078557 A KR 20110078557A KR 1020090135401 A KR1020090135401 A KR 1020090135401A KR 20090135401 A KR20090135401 A KR 20090135401A KR 20110078557 A KR20110078557 A KR 20110078557A
Authority
KR
South Korea
Prior art keywords
bonding
metal film
chip
pad
present
Prior art date
Application number
KR1020090135401A
Other languages
English (en)
Inventor
송주일
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090135401A priority Critical patent/KR20110078557A/ko
Publication of KR20110078557A publication Critical patent/KR20110078557A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 3차원 집적 소자 및 그 제조 방법에 관한 것으로, 본 발명에 따른 3차원 집적 소자의 일 예는, 최외각에 패드의 일부가 위치한 다수 개의 본딩 칩을 수직으로 적층하고, 상기 각 본딩 칩의 측면에 전기 전도성을 가진 메탈 필름이 도포된다. 이때, 상기 패드의 일면은 상기 메탈 필름과 접촉될 수 있다.
본 발명에 따르면, TSV(Through Silicon Via) 공정을 수행함이 없이 본딩 웨이퍼(Bonding Wafer) 간 컨택(contact)을 가능하게 하여 기존 공정을 가지고도 3차원 소자(3 Dimensional Device)를 쉽게 제조할 수 있는 효과가 있다.
3차원 집적 소자, 본딩 칩, 대면적 메탈 컨택, 패드, 메탈 필름

Description

3차원 집적 소자 및 그 제조 방법{THREE DIMENSIONAL INTERGRATION DEVICE AND METHOD FOR FABRICATING THEREOF}
본 발명은 3차원(3D: 3 Dimensional) 집적 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 대면적 메탈 컨택 방법을 이용하여 3D 소자를 제조하는 방법에 관한 것이다.
근래에 들어 시스템온칩(system-on-a-chip; SoC) 제품들이 수평적 상보성 금속산화물 반도체(complementary metal oxide semiconductor; CMOS) 2차원 집적 회로(2D ICs)를 기반으로 개발되고 있다.
그러한 SoC 제품들은 단일하게 패키징된 집적 회로에 비해 높은 성능, 낮은 전력 소비, 높은 대역폭(bandwidth)뿐 아니라, 잡음 여유도(noise immunity), 칩 디자인의 유연성, 그리고 패키지 비용 등에 있어 많은 장점들을 가진다.
그러나, 일반적인 CMOS에 기반을 둔 실리콘 웨이퍼에 이러한 기술들을 저비용으로 개발해 접목하는 것은 매우 어렵다. 고성능을 가진 SoC 제품들에 대한 요구와 틈새 제품들(niche applications)의 디자인에서의 유연성이 증가하면서, 반도체 업체들은 제조 공정시 사용되는 물질이나 공정 자체의 제약을 완화하기 위한 해법 을 고려 중이다.
이러한 해법 중의 하나로 대두한 것이, IC 웨이퍼들을 수직적으로 적층하는 웨이퍼 레벨(WL) 3차원(3D) 집적이다. 즉, 이는 최적화된 단위 공정들을 이용하여 제조한 IC 웨이퍼들(logic, memory 웨이퍼 등)을 웨이퍼 간 정렬(align)과 본딩, 연삭 및 연마, 수직 전기배선 형성 과정을 거쳐 ‘SoC’의 형태로서 구체화 시키는 공정이다. 이러한 기술을 사용하면 다른 기능들을 가지는 IC 웨이퍼들 간의 3차원 집적이 가능하다.
다만, 현재 이러한 웨이퍼-레벨의 3D 집적 소자 구현하기 위하여, 본딩 공정 이후에 웨이퍼(wafer) 간에 컨택(contact)을 위해 딥 비아(deep via)를 형성하는 것이 일반적이다. 또한, 상기 본딩 공정 이후에 웨이퍼 간 컨택을 위한 딥 비아는 일반적으로 TSV(Through Silicon Via) 공정을 통해 이루어진다.
그러나, 상기 딥 비아 구현을 위한 TSV 공정에서는 딥 에치(deep etch)나 딥 비아 갭 필(deep via gap fill)을 해야 하는 문제점이 있다. 또한, 종래 기술에 따른 3D 소자 구현 방법은 본딩 공정 이후에 웨이퍼 간 컨택을 위해 비아 홀을 이용함에 따른 부수 공정에서의 문제점이 발생되고, 설계 상의 많은 제약이 따르는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 웨이퍼 간 컨택을 위해 많은 제약과 문제점이 있는 비아 홀 이용 방식이 아니라 대면적 메탈 컨택 방법을 이용하여 종래 기술의 문제점을 해결하고자 하는 것이다.
본 발명은 3차원 집적 소자 및 그 제조 방법에 관한 것이다.
본 발명에 따른 3차원 집적 소자의 일 예는, 최외각에 패드의 일부가 위치한 다수 개의 본딩 칩을 수직으로 적층하고, 상기 각 본딩 칩의 측면에 전기 전도성을 가진 메탈 필름이 도포된다.
이때, 상기 패드의 일면은 상기 메탈 필름과 접촉될 수 있다.
그리고 상기 메탈 필름은, 스프레이 타입이나 메탈 글레이즈 물질을 포함할 수 있다.
본 발명에 따른 3차원 집적 소자 제조 방법의 일 예는, 패드의 일부가 본딩 칩의 최외각에 위치하도록 배치시키는 단계; 본딩 칩을 쏘잉(sawing)하는 단계; 쏘잉된 본딩 칩들을 수직으로 적층하는 단계; 및 적층된 본딩 칩들의 측면에 전기 전도성을 가진 메탈 필름을 도포하는 단계;를 포함하여 이루어진다.
이때, 상기 본딩 칩의 상부에 하드 글래스 물질을 도포하는 단계;를 더 포함할 수 있다.
그리고 상기 패드의 일부는, 상기 도포되는 메탈 필름과 접촉될 수 있다.
또한, 상기 메탈 필름은, 스프레이 타입이나 메탈 글레이즈 물질을 포함할 수 있다.
본 발명에 따른 3차원 소자 및 그 제조 방법에 따르면,
TSV(Through Silicon Via) 공정을 수행함이 없이 본딩 웨이퍼(Bonding Wafer) 간 컨택(contact)을 가능하게 하여 기존 공정을 가지고도 3차원 소자(3 Dimensional Device)를 쉽게 제조할 수 있는 효과가 있다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.
이하, 상기 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시 예가 첨부된 도면을 참조하여 설명된다.
이하 첨부된 도면을 참조하여 본 발명에 따른 3차원 소자 및 그 제조 방법에 대해 보다 상세하게 설명한다.
이하 본 명세서에서는 본 발명에 따라 여러 가지 공정에서 약한(weak) TSV(Through Silicon Via) 공정을 대체할 수 있는 웨이퍼(wafer) 간 컨택(contact) 방법을 설명한다.
본 발명에 따른 웨이퍼 간 컨택 방법은 본딩 웨이퍼 간의 컨택을 칩 쏘잉(chip sawing) 후에 측면에 위치한 컨택 패드(contact pad)에 메탈 물질을 도포함으로써 웨이퍼 간에 컨택을 용이하도록 하는 것이다.
따라서, 본 발명에 따를 경우, 종래 본딩 웨이퍼 간에 컨택을 위한 비아 홀(via hole)을 형성할 필요가 없어 상기 비아 홀 형성을 위한 TSV 공정이 필요 없게 되고, 기존 공정을 그대로 이용하면서 종래 기술에서 언급한 문제점을 미연에 방지하게 된다.
또한, 본 발명에 따를 경우, TSV 공정에 비해 매우 간단하고 설계 상의 제한이 없어 편리성을 추구할 수도 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하면, 다음과 같다.
도 1은 본 발명에 따른 칩 설계 레이아웃의 일 예를 설명하기 위해 도시한 도면이다.
여기서, 본 발명에서는 전술한 바와 같이, 웨이퍼 레벨(wafer level)의 3D(3 Dimensional) 칩(chip) 구현을 위한 비아 홀 형성에 이용되는 TSV 공정을 대신하여, 대면적 메탈 전극 구현 방법을 이용한다.
이하에서는 도 1을 참조하여 본 발명의 이해를 돕고 설명의 편의를 위해, 웨이퍼 상의 하나의 본딩 칩(bonding chip)을 가정하여 설명한다.
도 1을 참조하면, 본딩 칩 상에는 다수 개의 유니트(unit) 또는 회로(circuit) (이하 '소자'라 한다.) (101 내지 111)이 구비되어 있다. 이때, 각 소자는 와이어 본딩(wire-bonding)을 통해 서로 전기적으로 연결된다.
특히, 도 1에서 본딩 칩 외곽에 소자가 위치하지 않는 지역으로 웨이퍼를 개개의 칩으로 나누기 위해 쏘잉(sawing)되는 영역인 스크라이브 레인(scribe lane)(100)이 있다.
도 1을 보면, 본 발명에서는 스크라이브 레인(100)에 두 개의 패드(101,102)의 일부가 위치하는 것이 특징이다.
다만, 이는 일 실시 예로서, 전기적 특성을 고려하여 패드를 1개만 구비할 수도 있고, 3개 이상 구비할 수도 있다. 또한, 구비되는 패드의 위치 역시 해당 본딩 칩의 특성 등을 고려하여 다양한 위치에 배치될 수 있다.
도 1과 같은 레이아웃을 가진 하나의 본딩 칩은 웨이퍼 상에 다수 개 존재하고, 본딩 공정이 모두 끝나면 웨이퍼 상의 개개의 칩 단위로 이를 쏘잉(sawing)한다.
여기서, 쏘잉시에 본 발명과 관련하여, 구비되는 패드가 쏘잉되는 영역인 스크라이브 레인(100) 상에 일부 위치함으로 패드의 메탈이 손상되지 않도록 하드 글래스(hard glass) 물질을 도포하는 것이 바람직할 것이다.
도 2는 본 발명에 따라 칩 쏘잉 공정 이후에 각 본딩 칩을 적층한 구조를 설명하기 위해 도시한 도면이다.
도 2를 참조하면, 여섯 개의 본딩 칩(201 내지 206)이 수직으로 적층된 것을 알 수 있다.
또한, 각 본딩 칩은 전술한 도 1과 같은 본딩 칩 2개가 서로 맞붙어 하나의 본딩 칩을 형성하고 있다.
따라서, 최상부의 본딩 칩(206)을 예로 하여 설명하면, 두 개의 본딩 칩에서는 3개의 패드(207 내지 209)가 존재한다.
상기 각 패드는 예를 들어, 스크라이브 레인 상에 일부 위치하는 것을 알 수 있다.
또한, 도 2에서는 상기 패드(207, 209)가 돌출된 형태를 보이나, 이는 하나의 본딩 칩이 도 1과 같은 본딩 칩 다수 개가 연결되어 구성될 수 있음을 설명하기 위해 도시한 것이다.
도 3은 본 발명에 따라 대면적 메탈 컨택을 형성하는 방법의 일 예를 설명하기 위해 도시한 것이고, 도 4는 도 3의 측면도를 보다 상세하게 설명하기 위해 도시한 도면이다.
전술한 바와 같이, 3D 집적 소자를 구성하기 위해서는 웨이퍼 상에 도 1과 같이 레이아웃된 다수 개의 본딩 칩들을 수직으로 적층한다.
그리고 상기 적층되는 각 본딩 칩들은 서로 전기적으로 연결되어야만 한다.
이를 위해 종래 일반적으로 이용되는 방법이 적층된 각 본딩 칩을 관통하는 비아 홀을 형성하고 TSV 공정에 따라 메탈과 같은 전도성 물질을 이용하여 전기적 연결을 하였다.
다만, 본 발명에서는 대면적 메탈 컨택 방법을 이용한다.
도 3을 참조하면, 본 발명의 이해를 돕고 설명의 편의를 위해 도 1과 같은 본딩 칩이 다수 개 적층되었다고 가정하면, 쏘잉 공정을 거쳐 패드(301, 302)가 본딩 칩의 외곽에 일부분이 노출된 것을 알 수 있다.
본 발명은 각 본딩 칩의 최외각인 스크라이브 레인에 패드(301,302)를 배치하는 것을 특징으로 한다. 이렇게 배치된 패드(301,302)는 적층되는 각 본딩 칩의 전기적 연결을 위한 용도로 이용된다.
그리고 본딩 칩의 최외각을 본 발명에 따라 전기전도성을 가진 물질(303) 예를 들어, 메탈 필름을 이용하여 둘러싼다.
여기서, 상기 물질로 스프레이 타입(spray type)이나 메탈 글레이즈(metal glaze) 물질을 칩의 측면에 도포할 수도 있다.
도 4를 참조하면, 4개의 본딩 칩(401 내지 404)가 수직으로 적층된 것을 알 수 있다.
도 4에서는 본딩 칩의 일 측면에 대한 수평도로서, 각 본딩 칩에는 하나의 패드(405 내지 408)가 측면까지 노출된 것을 알 수 있다.
그리고 본 발명에 따른 메탈 필름(409)이 각 본딩 칩의 측면 즉, 패드와 접촉되게 둘러싸인다.
이렇게 함으로써, 패드(405 내지 408)와 접촉된 메탈 필름(409)을 통해 각 본딩 칩(401 내지 404)는 서로 전기적으로 연결될 수 있다.
전술한 바와 같이, 상기 패드는 전기적 연결의 중요성, 칩 설계의 편리성 등 여러 가지 사항을 고려하여 각 본딩 칩에 적어도 하나 이상 구비함으로써 본 발명에 따라 각 본딩 칩을 서로 전기적으로 연결시킬 수 있을 것이다.
상술한 본 발명에 따르면, TSV 공정 수행에 따른 다수의 문제점들을 간단하게 해결하고, 칩 설계의 제약도 완화되어 칩 설계도 용이하게 할 수 있다.
이상 본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다.
본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
도 1은 본 발명에 따른 칩 설계 레이아웃의 일 예를 설명하기 위해 도시한 도면,
도 2는 본 발명에 따라 칩 쏘잉 공정 이후에 각 본딩 칩을 적층한 구조를 설명하기 위해 도시한 도면,
도 3은 본 발명에 따라 대면적 메탈 컨택을 형성하는 방법의 일 예를 설명하기 위해 도시한 것, 그리고
도 4는 도 3의 측면도를 보다 상세하게 설명하기 위해 도시한 도면이다.
*도면의 주요 부호에 대한 설명
100: 스크라이브 레인 101,102: 패드
201 내지 206: 본딩 칩 207 내지 209: 패드
301, 302: 패드 303: 메탈 필름
401 내지 404: 본딩 칩 405 내지 408: 패드
409: 메탈 필름

Claims (7)

  1. 최외각 스크라이브 레인 상에 적어도 하나의 패드의 일부가 위치한 다수 개의 본딩 칩을 수직으로 적층하고, 상기 각 본딩 칩의 측면에 전기 전도성을 가진 메탈 필름이 도포된 3차원 집적 소자.
  2. 제1항에 있어서,
    상기 패드의 일면은 상기 메탈 필름과 접촉되는 3차원 집적 소자.
  3. 제1항에 있어서,
    상기 메탈 필름은,
    스프레이 타입(spray type)이나 메탈 글레이즈(metal glaze) 물질을 포함하는 3차원 집적 소자.
  4. 패드의 일부가 본딩 칩의 최외각에 위치하도록 배치시키는 단계;
    본딩 칩을 쏘잉(sawing)하는 단계;
    쏘잉된 본딩 칩들을 수직으로 적층하는 단계; 및
    적층된 본딩 칩들의 측면에 전기 전도성을 가진 메탈 필름을 도포하는 단계;를 포함하여 이루어지는 3차원 집적 소자 제조 방법.
  5. 제4항에 있어서,
    상기 본딩 칩의 상부에 하드 글래스(hard glass) 물질을 도포하는 단계;를 더 포함하는 3차원 집적 소자 제조 방법.
  6. 제4항에 있어서,
    상기 패드의 일부는,
    상기 도포되는 메탈 필름과 접촉되는 3차원 집적 소자 제조 방법.
  7. 제6항에 있어서,
    상기 메탈 필름은,
    스프레이 타입(spray type)이나 메탈 글레이즈(metal glaze) 물질을 포함하는 3차원 집적 소자 제조 방법.
KR1020090135401A 2009-12-31 2009-12-31 3차원 집적 소자 및 그 제조 방법 KR20110078557A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135401A KR20110078557A (ko) 2009-12-31 2009-12-31 3차원 집적 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135401A KR20110078557A (ko) 2009-12-31 2009-12-31 3차원 집적 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110078557A true KR20110078557A (ko) 2011-07-07

Family

ID=44918012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135401A KR20110078557A (ko) 2009-12-31 2009-12-31 3차원 집적 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110078557A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998390B2 (en) 2018-12-24 2021-05-04 Samsung Display Co., Ltd. Organic light emitting diode display and a manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998390B2 (en) 2018-12-24 2021-05-04 Samsung Display Co., Ltd. Organic light emitting diode display and a manufacturing method thereof

Similar Documents

Publication Publication Date Title
US10914895B2 (en) Package structure and manufacturing method thereof
US20200035641A1 (en) Post cmp processing for hybrid bonding
US11908817B2 (en) Bonding structure of dies with dangling bonds
US9355961B2 (en) Semiconductor devices having through-electrodes and methods for fabricating the same
JP5486878B2 (ja) 半導体基板および半導体プレート
CN103681613A (zh) 具有离散块的半导体器件
US11996368B2 (en) Pad structure for enhanced bondability
US11114401B2 (en) Bonding structure and method for manufacturing the same
US9461019B2 (en) Semiconductor device and method for making the device
WO2015136821A1 (ja) 積層半導体集積回路装置
MX2011002564A (es) Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d.
JP2010080752A (ja) 半導体装置の製造方法
US20120133046A1 (en) Semiconductor structure and process thereof
JP2011091360A (ja) 積層チップパッケージおよび半導体基板並びに積層チップパッケージの製造方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104766806A (zh) 晶圆三维集成的方法
US10229877B2 (en) Semiconductor chip and multi-chip package using thereof
CN116613080A (zh) 半导体器件及其制作方法
CN112331617B (zh) 一种埋入式键合工艺三维集成方法
KR20110078557A (ko) 3차원 집적 소자 및 그 제조 방법
JP2009194363A (ja) ３次元集積回路
TW201320286A (zh) 具有側邊矽貫通電極之半導體結構與其形成方法
US11876078B2 (en) Through-silicon via interconnection structure and methods for fabricating same
US20240055400A1 (en) Substrate for vertically assembled semiconductor dies

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination