MX2011002564A - Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d. - Google Patents

Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d.

Info

Publication number
MX2011002564A
MX2011002564A MX2011002564A MX2011002564A MX2011002564A MX 2011002564 A MX2011002564 A MX 2011002564A MX 2011002564 A MX2011002564 A MX 2011002564A MX 2011002564 A MX2011002564 A MX 2011002564A MX 2011002564 A MX2011002564 A MX 2011002564A
Authority
MX
Mexico
Prior art keywords
semiconductor
active
semiconductor die
esd
circuitry
Prior art date
Application number
MX2011002564A
Other languages
English (en)
Inventor
Shiqun Gu
Kenneth Kaskoun
Matthew Nowak
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of MX2011002564A publication Critical patent/MX2011002564A/es

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Un dispositivo de protección contra descarga electrostática (ESD) se fabrica en un espacio vertical entre capas activas de dados de semiconductor apilados utilizando así espacio que de otra forma sería utilizado solamente para propósitos de comunicación; el área de superficie vertical de las vías a través de silicio (TSV) se utiliza para absorber voltajes grandes que resultan de os eventos ESD; en una modalidad, un diodo ESD se crea en una TSV vertical entre capas activas de dados de semiconductor de un dispositivo apilado; este diodo ESD puede ser compartido por circuitería en ambos dados de semiconductor de la pila ahorrando así espacio y reduciendo él área de dado requerida por circuitería de protección ESD.

Description

SISTEMAS Y METODOS PARA HABILITAR PROTECCION ESD EN DISPOSITIVOS APILADOS 3-D CAMPO DE LA INVENCION Esta descripción generalmente se refiere a protección contra descarga electrostática (ESD) para dispositivos de semiconductor, y de forma más particular, a sistemas y métodos para habilitar la protección ESD en dispositivos de semiconductor apilados 3-D.
ANTECEDENTES DE LA INVENCION En apilamiento a través de silicio (TSS) , los chips de silicio son apilados para formar dispositivos electrónicos 3-D. En dichos dispositivos, se construyen las interconexiones entre los chips. Estas interconexiones con frecuencia incluyen vías a través de silicio (TSV) .
Cada circuito en cada uno de los chips apilados requiere protección ESD en los puertos 1/0 del circuito. Infortunadamente, la circuitería de protección ESD tiene una huella relativamente grande sobre el silicio. Cuando circuitería existente es dividida entre múltiples chips de un dispositivo 3-D, los circuitos (y su protección ESD respectiva) pueden ser separados. En consecuencia, la protección ESD se proporciona en cada chip para proteger cada porción del circuito dividido entre diferentes chips . Como resultado, la circuitería de protección ESD requiere incluso más espacio en los chips apilados 3-D.
SUMARIO DE LA INVENCION La circuitería de protección ESD se construye en el espacio vertical (por ejemplo, a través de vías de silicio (TSV) ) entre capas activas en diferentes chips de dispositivos apilados 3-D utilizando así espacio que de otra manera sería utilizado solamente para propósitos de comunicación. El área de superficie vertical de las vías a través de silicio absorbe eventos ESD grandes.
En una modalidad, un dado de semiconductor incluye al menos un circuito activo dentro de al menos una vía construida en un substrato.
En otra modalidad, se crea un diodo de protección ESD en la dimensión vertical entre capas activas de dados apilados. Este diodo de protección ESD puede ser compartido por circuitería en ambos dados de semiconductor de la pila ahorrando así espacio y reduciendo el área de chip requerida por la circuitería de protección ESD.
En otra modalidad todavía, se construye un dado de semiconductor que tiene al menos una vía a través de silicio (TSV) . La TSV contiene al menos un circuito activo.
El dado de semiconductor está apilado en una combinación paralela con un segundo dado de semiconductor, y la TSV está colocada verticalmente entre capas activas de los dados apilados.
En otra modalidad todavía, un método para construir circuitería de protección de descarga electrostática (ESD) incluye acomodar un dispositivo de semiconductor apilado de manera que las vías a través de silicio (TSV) desde un dado de semiconductor del dispositivo están acopladas a un dado de semiconductor adyacente. Al utilizar éste arreglo, almohadillas 1/0 de al menos uno de los dados de semiconductor se pueden acoplar a circuitería de protección de descarga electrostática (ESD) construida al menos parcialmente dentro de al menos una de las TSV.
En otra modalidad todavía, un dispositivo de semiconductor apilado incluye primer y segundo dados de semiconductor colocados en relación paralela entre sí. El dispositivo también incluye medios para acoplar capas activas de los dados colocados. Los medios de acoplamiento incluyen elementos activos.
Lo anterior ha señalado más bien de forma amplia las características y ventajas técnicas de la presente invención para que la descripción detallada a continuación se entienda mejor. En lo sucesivo se describirán características y ventajas adicionales de la invención las cuales forman la materia sujeto de las reivindicaciones de la invención. Aquellos expertos en la técnica . deberían apreciar que la concepción y modalidades específicas divulgadas fácilmente pueden ser utilizadas como una base para modificar o diseñar otras estructuras para llevar a cabo los mismos propósitos de la presente invención. Aquellos expertos en la técnica también debieran observar que dichas construcciones equivalentes no se apartan del espíritu y alcance de la invención tal como se establece en las reivindicaciones anexas. Las funciones novedosas que se consideran son una característica de la invención, tanto en su organización como en método de operación, junto con objetivos y ventajas adicionales se entenderán mejor a partir de la siguiente descripción cuando se considere en conexión con las figuras acompañantes. No obstante, de manera expresa se entiende que cada una de las figuras se proporciona para el propósito de ilustración y descripción solamente y no pretende ser una definición de los límites de la presente invención.
BREVE DESCRIPCION DE LAS FIGURAS Para un entendimiento más completo de la presente invención, ahora se hace referencia a las siguientes descripciones tomadas en conjunto con las figuras acompañantes .
Las figuras 1A y IB ilustran circuitería de protección ESD convencional.
Las figuras 2A y 2B son vistas en sección transversal que muestran una modalidad.
Las figuras 3A a 3G son vistas en sección transversal que muestran modalidades de un proceso para construir el dispositivo mostrado en las figuras 2A y 2B.
La figura 4 es una vista en sección transversal que muestra otra modalidad.
DESCRIPCION DETALLADA DE LA INVENCION Las figuras 1A y IB ilustran circuitería de protección ESD convencional. La figura 1A muestra una porción de un dispositivo 10 en el cual una almohadilla 1/0 11 acepta un alto voltaje o una descarga de alta corriente, tal como podría ocurrir con un evento ESD. Para proteger la circuitería 14 contra los efectos negativos de un evento ESD, un diodo de incremento súbito 12 descarga el exceso de voltaje a Vdd. En algunos casos, por ejemplo cuando ocurre un evento de alto voltaje negativo (o corriente), un diodo 100 descarga el exceso de voltaje a Vss o al suelo. Por lo regular, los diodos 12, 100 son bastante grandes.
La figura IB muestra una estructura de diodo típica 100 que tiene una sección P 102 y una sección N 101. Estas estructuras de diodo 100 son grandes para manejar los voltajes relativamente grandes involucrados con eventos ESD. Uno de estos diodos generalmente está asociado con cada almohadillo I/O.
Las figuras 2A y 2B muestran una modalidad de la presente descripción. La figura 2A muestra un dispositivo 20 que tiene dados 21 y 22 en una relación paralela apilada entre sí, y que tiene un dispositivo de protección ESD 200. El dado superior 21 tiene su capa de respaldo 21-1 colocada encima de su capa frontal (capa activa) 21-2. El dado inferior 22 está colocado en la misma orientación con su capa de respaldo 22-1 encima de su capa frontal (capa activa) 22-2. Observar que cada dado puede tener cualquier orientación deseada y los conceptos aquí enseñados pueden seguir aplicando .
Las vías a través de silicio (TSV) 23 están construidas en la capa de respaldo 22-1 entre las superficies activas 21-2, 22-2 de los dados 21, 22 para llevar la comunicación inter-dados, según se desee. Una o más de estas vías 23 están construidas como un dispositivo de protección ESD vertical, tal como el dispositivo 200, que tiene uno o más diodos. En este contexto, medios verticales perpendiculares al plano de los dados que el dispositivo de protección ESD 200 tiene designado proteger. El dispositivo de protección ESD vertical 200 puede ser construido totalmente sobre un chip, o parcialmente sobre cada chip de dos chips apilados adyacentes. También, el dispositivo vertical 200 no necesita estar exactamente perpendicular al área longitudinal de los chips 21, 22 pero podría estar inclinado o incluso parcialmente paralelo a los chips apilados 21, 22 en el área.
La figura 2B ilustra dicho dispositivo verticalmente construido 200 que tiene un par de diodos 201 y 202. El diodo 201 se muestra incluyendo un P-material 27 rodeando al N-material 24 y el diodo 202 se muestra teniendo N-material 26 rodeando P-material 27. Una aislador 25 separa cada diodo 201, 202 del substrato de semiconductor 28. Conexiones de electrodo 29 se muestran permitiendo el acceso a las secciones N y P. Observar que aunque en esta modalidad se están analizando los diodos, se podrían construir, según se desee, transistores u otros elementos activos.
El grosor del silicio que forma estos diodos 201, 202 en una modalidad es entre 20 y 100 micro-metros, haciendo así que los diodos 201, 202 sean relativamente grandes, y puedan soportar los voltajes de eventos de descarga electrostática (ESD) . El área de diodo efectiva es incrementada utilizando el área de superficie alrededor de la circunferencia de la vía, la cual puede ser sustancialmente cilindrica en forma, en una modalidad. En otras palabras, al utilizar la construcción 3-D, en lugar de la construcción de diodo 2-D estándar, se incrementa el área activa general mientras se utiliza la misma cantidad de "capital" de chip . Observar que cuando los dados 21, 22 son apilados, como se muestra en la figura 2A, ambos dados 21, 22 pueden compartir un conjunto común de diodos ESD 202, 202. También, un diodo puede ser construido en un chip mientras que el otro diodo (u otras porciones de uno o más diodos) podría ser construido en el otro chip.
Las figuras 3A a 3G muestran modalidades de un proceso para construir los diodos dentro de las vías a través de silicio (TSV) con respecto a las modalidades mostradas en las figuras 2A y 2B.
La figura 3A muestra una vía construida mediante grabado. Después, el material aislador 25 es depositado sobre el silicio 30 (u otro material de semiconductor) .
La figura 3B muestra el N-material 26 depositado en ambos espacios de diodo, encima del material aislador 25.
La figura 3C muestra el N-material 26 selectivamente grabado (en este ejemplo) del diodo izquierdo o espacio. N-material 26 permanece dentro del espacio del diodo derecho.
La figura 3D muestra el P-material 27 depositado dentro del espacio del diodo izquierdo y el P-material 27 también depositado dentro del espacio del diodo derecho.
La figura 3E muestra el N-material 24 depositado dentro de ambos espacios de diodos derecho e izquierdo.
La figura 3F muestra material en exceso pulido o de otra forma removido para producir diodos PN y NP. En otra modalidad, transistores NP y PN (u otros elementos activos) son creados en los "espacios de diodo", en lugar de los diodos NP y PN antes descritos.
Circuitería normal de una capa activa 31 puede ser entonces fabricada e una manera muy conocida. Una deposición de óxido (que no se muestra) aisla la circuitería fabricada. Los contactos 301, 302, 303 y 304 entonces se pueden formar de manera que los diodos sean accesibles. Estos contactos se pueden formar en muchas maneras y si se desea pueden ser alambres, almohadillas o combinaciones de los mismos. Por ejemplo, las almohadillas 302, 303 pueden ser almohadillas I/O, el contacto 301 se puede acoplar a Vdd y el contacto 304 se puede acoplar a Vss, como se observa en la figura 4.
De acuerdo con una modalidad, el área de los diodos PN y NP es suficiente para manejar (disipar) de manera segura descargas electrostáticas . Estas descargas pueden ser en el orden de 100 voltios a varios miles de voltios.
La figura 3G muestra las TSV expuestas desde la parte posterior (fondo) mediante rectificado posterior. Una capa aislante (que no se muestra) es entonces depositada y una vía es grabada de forma que las conexiones al lado posterior de los diodos son posibles utilizando las. conexiones dado a dado 405 (figura 4) . Al utilizar esta conexión del lado posterior, circuitería normal en la capa activa de otro dado apilado 400 (figura 4) se puede acoplar a las TSV y beneficiarse de la protección ESD en otro dado. En otra modalidad, la conexión del lado posterior permite a los diodos ser acoplados al suelo. Esta modalidad puede ser útil cuando circuitería análoga existe en el dispositivo 3-D y se debiera reducir el impacto del ruido.
Haciendo referencia a la figura 4, ahora se explica la protección de un circuito interno 410 mediante diodos 201, 202 dentro de las vías. El circuito interno 410 recibe señales desde la almohadilla 420. Si el voltaje de la señal recibida es demasiado bajo, el diodo del lado derecho 201 conectado a Vss se enciende y la corriente fluirá desde la almohadilla 420 al Vss. Si el voltaje es demasiado alto, el diodo 202 se enciende y la corriente fluye desde la almohadilla 420 al Vdd. Si el voltaje es aceptable (por ejemplo, no ha ocurrido un evento ESD) el circuito interno 410 recibe la señal de la almohadilla 420.
Observar que los procesos ilustrados son procesos típicos en la fabricación de semiconductores y se puede utilizar cualquier técnica muy conocida para formar el dispositivo de protección ESD en una dirección vertical entre capas activas de un dispositivo de semiconductor. También observar que aunque el presente análisis se ha enfocado en los dispositivos de protección E$D construidos en las vías, también se pueden construir otros tipos de dispositivos. Los dispositivos de gestión de potencia y circuitería son uno de los tipos de dispositivos que pueden ser construidos utilizando las presentes enseñanzas. Además, observar que en algunas situaciones una porción del dispositivo activo se puede construir en el dado en el cual se construye la vía.
Aunque la presente invención y sus ventajas se han descrito a detalle, se debiera entender que se pueden realizar diversos cambios, sustituciones y alteraciones sin apartarse del espíritu y alcance de la invención conforme a lo definido por las reivindicaciones anexas. Además, el alcance de a presente solicitud no pretende quedar limitado a las modalidades particulares del proceso, máquina, fabricación, composición de materia, medios, métodos y pasos descritos en esta especificación. Tal como fácilmente lo podrá apreciar un experto en la técnica a partir de la descripción de la presente invención, los procesos, máquinas, fabricación, composiciones de materia, medios, métodos o pasos, existentes en el presente o que se desarrollen más adelante y que ejecuten sustancialmente la misma función o logren sustancialmente el mismo resultado · que las modalidades correspondientes aquí descritas se pueden utilizar de conformidad con la presente invención. Por consiguiente, las reivindicaciones anexas pretenden incluir dentro de su alcance dichos procesos, máquinas, fabricación, composiciones de materia, medios, métodos o pasos.

Claims (22)

NOVEDAD DE LA INVENCION Habiendo descrito el presente invento, se considera como una novedad y, por lo tanto, se reclama como prioridad lo contenido en las siguientes: REIVINDICACIONES
1. - Un dado de semiconductor, que comprende: al menos un circuito activo dentro de al menos una vía construida en un substrato sobre un primer dado de semiconductor.
2. - El dado de semiconductor de conformidad con la reivindicación 1, caracterizado porque el primer dado de semiconductor está apilado en combinación con otro dado de semiconductor y en donde el circuito activo está colocado entre capas activas de los dados apilados.
3. - El dado de semiconductor de conformidad con la reivindicación 2, caracterizado porque el circuito activo está acoplado a almohadillas 1/0 desde ambos dados de semiconductor apilados.
4. - El dado de semiconductor de conformidad con la reivindicación 1, caracterizado porque el circuito activo es parte de un dispositivo de protección de descarga electrostática (ESD) .
5. - El dado de semiconductor de conformidad con la reivindicación 4, caracterizado porque el dispositivo de protección ESD contiene cruces P/N que tienen suficiente área para disipar de forma segura descargas electrostáticas .
6. - Un dispositivo de semiconductor apilado 3-D que comprende : primer y segundo dados de semiconductor apilados con relación entre sí; al menos una vía a través de silicio (TSV) construida para extenderse sustancialmente entre capas activas del primer y segundo dados de semiconductor; y circuitería activa construida al menos parcialmente dentro de al menos una vía a través de silicio.
7. - El dispositivo de conformidad con la reivindicación 6, caracterizado porque la circuitería activa comprende dispositivos de semiconductor.
8. - El dispositivo de conformidad con la reivindicación 6, caracterizado porque la circuitería activa comprende al menos un dispositivo de protección de descarga electrostática (ESD) .
9. - El dispositivo de conformidad con la reivindicación 6, caracterizado porque la circuitería activa comprende dispositivos de cruce P/N.
10. - El dispositivo de conformidad con la reivindicación 6, caracterizado porque la circuitería activa es construida en ambos dados de semiconductor.
11. - Un método para construir un dispositivo de semiconductor, el método comprende: construir un primer dado de semiconductor que tiene en el mismo al menos una vía a través de silicio (TSV) , la vía a través de silicio contiene al menos un circuito activo; y apilar el primer dado de semiconductor con un segundo dado de semiconductor de manera que la vía a través de silicio se extiende entre capas activas del primer y segundo dados de semiconductor.
12. - El método de conformidad con la reivindicación 11, que además comprende: acoplar circuitería fabricada en el primer dado de semiconductor al menos a un circuito activo.
13. - El método de conformidad con la reivindicación 12, que además comprende: acoplar circuitería fabricada en el segundo dado de semiconductor al menos a un circuito activo.
14. - El método de conformidad con la reivindicación 13, caracterizado porque el acoplamiento del segundo dado de semiconductor es además del acoplamiento del primer dado de semiconductor.
15. - El método de conformidad con la reivindicación 11, caracterizado porque el circuito activo comprende : un circuito de protección de descarga electrostática (ESD) .
16. - El método de conformidad con la reivindicación 15, caracterizado porque el circuito de protección ESD comprende un diodo.
17. - Un método para protección de descarga electrostática en dispositivos de semiconductor apilados, el método comprende: acoplar a través de vías de silicio (TSV) desde una porción de un dado de semiconductor del dispositivo de semiconductor a una porción de un dado de semiconductor adyacente, el acoplamiento comprende: acoplar almohadillas I/O desde al menos uno de los dados de semiconductor a circuitería de protección de descarga electrostática (ESD) construida al menos parcialmente dentro de al menos una de las TSV.
18.- El método de conformidad con la reivindicación 17, que además comprende: acoplar almohadillas I/O desde un segundo de los dados de semiconductor a la circuitería de protección ESD.
19.- El método de conformidad con la reivindicación 18, caracterizado porque la circuitería de protección ESD comprende: un diodo.
20. - Un dispositivo de semiconductor apilado que comprende : primer y segundo dados de semiconductor colocados en relación paralela entre sí; y medios para acoplar capas activas de los dados colocados, los medios de acoplamiento incluyen elementos activos.
21. - El dispositivo de conformidad con la reivindicación 20, caracterizado porque los medios de construcción comprenden: al menos una vía a través de silicio (TSV) que tiene contenida en la misma los elementos activos.
22. - El dispositivo de conformidad con la reivindicación 21, caracterizado porque los elementos activos tienen suficiente área para disipar de forma segura descargas electrostáticas que ocurren en cualquiera de los dados de semiconductor.
MX2011002564A 2008-09-09 2009-09-01 Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d. MX2011002564A (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,914 US8080862B2 (en) 2008-09-09 2008-09-09 Systems and methods for enabling ESD protection on 3-D stacked devices
PCT/US2009/055620 WO2010030532A1 (en) 2008-09-09 2009-09-01 Systems and methods for enabling esd protection on 3-d stacked devices

Publications (1)

Publication Number Publication Date
MX2011002564A true MX2011002564A (es) 2011-07-28

Family

ID=41203679

Family Applications (1)

Application Number Title Priority Date Filing Date
MX2011002564A MX2011002564A (es) 2008-09-09 2009-09-01 Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d.

Country Status (11)

Country Link
US (2) US8080862B2 (es)
EP (1) EP2335282A1 (es)
JP (2) JP2012502477A (es)
KR (1) KR101267862B1 (es)
CN (1) CN102150266B (es)
BR (1) BRPI0918915A2 (es)
CA (1) CA2735689C (es)
MX (1) MX2011002564A (es)
RU (1) RU2469434C1 (es)
TW (1) TWI408791B (es)
WO (1) WO2010030532A1 (es)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080862B2 (en) 2008-09-09 2011-12-20 Qualcomm Incorporate Systems and methods for enabling ESD protection on 3-D stacked devices
US8232625B2 (en) 2009-03-26 2012-07-31 International Business Machines Corporation ESD network circuit with a through wafer via structure and a method of manufacture
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
TWI413236B (zh) * 2010-06-11 2013-10-21 Ind Tech Res Inst 半導體裝置之堆疊製程的靜電放電保護方案
US8384430B2 (en) * 2010-08-16 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. RC delay detectors with high sensitivity for through substrate vias
US8193039B2 (en) * 2010-09-24 2012-06-05 Advanced Micro Devices, Inc. Semiconductor chip with reinforcing through-silicon-vias
TWI416706B (zh) * 2010-12-20 2013-11-21 Univ Nat Chiao Tung 三維積體電路的靜電放電防護結構
KR101862900B1 (ko) * 2011-03-09 2018-05-30 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8633562B2 (en) * 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
KR20130004783A (ko) 2011-07-04 2013-01-14 삼성전자주식회사 정전기 방전 보호회로를 포함하는 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
US8381156B1 (en) 2011-08-25 2013-02-19 International Business Machines Corporation 3D inter-stratum connectivity robustness
US8519735B2 (en) 2011-08-25 2013-08-27 International Business Machines Corporation Programming the behavior of individual chips or strata in a 3D stack of integrated circuits
US8516426B2 (en) 2011-08-25 2013-08-20 International Business Machines Corporation Vertical power budgeting and shifting for three-dimensional integration
US8587357B2 (en) 2011-08-25 2013-11-19 International Business Machines Corporation AC supply noise reduction in a 3D stack with voltage sensing and clock shifting
US8576000B2 (en) 2011-08-25 2013-11-05 International Business Machines Corporation 3D chip stack skew reduction with resonant clock and inductive coupling
US8476953B2 (en) 2011-08-25 2013-07-02 International Business Machines Corporation 3D integrated circuit stack-wide synchronization circuit
US8525569B2 (en) 2011-08-25 2013-09-03 International Business Machines Corporation Synchronizing global clocks in 3D stacks of integrated circuits by shorting the clock network
US8476771B2 (en) 2011-08-25 2013-07-02 International Business Machines Corporation Configuration of connections in a 3D stack of integrated circuits
US8730626B2 (en) * 2011-10-04 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection
US8441104B1 (en) * 2011-11-16 2013-05-14 Analog Devices, Inc. Electrical overstress protection using through-silicon-via (TSV)
US8546953B2 (en) 2011-12-13 2013-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
US9171826B2 (en) * 2012-09-04 2015-10-27 Micron Technology, Inc. High voltage solid-state transducers and solid-state transducer arrays having electrical cross-connections and associated systems and methods
JP5543567B2 (ja) 2012-10-22 2014-07-09 誠 雫石 半導体素子の製造方法
US8970004B2 (en) * 2012-12-21 2015-03-03 Stmicroelectronics, Inc. Electrostatic discharge devices for integrated circuits
US9093462B2 (en) * 2013-05-06 2015-07-28 Qualcomm Incorporated Electrostatic discharge diode
JP5836346B2 (ja) * 2013-10-04 2015-12-24 有限会社 ナプラ 配線基板及び電子デバイス
US9224702B2 (en) 2013-12-12 2015-12-29 Amazing Microelectronic Corp. Three-dimension (3D) integrated circuit (IC) package
US9059127B1 (en) 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
US11211376B2 (en) * 2014-01-30 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit having ESD protection circuit
US9922970B2 (en) * 2015-02-13 2018-03-20 Qualcomm Incorporated Interposer having stacked devices
US10411006B2 (en) * 2016-05-09 2019-09-10 Infineon Technologies Ag Poly silicon based interface protection
DE102016118709B3 (de) 2016-10-04 2018-01-25 Infineon Technologies Ag Schutzvorrichtung vor elektrostatischer entladung und elektronische schaltvorrichtung
US10236263B1 (en) 2017-08-24 2019-03-19 Globalfoundries Inc. Methods and structures for mitigating ESD during wafer bonding
CN113812001A (zh) * 2019-06-26 2021-12-17 索尼半导体解决方案公司 半导体装置和成像装置
CN115602681A (zh) * 2021-08-30 2023-01-13 台湾积体电路制造股份有限公司（Tw） 集成有硅穿孔的静电放电保护单元和天线

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576549A (en) * 1969-04-14 1971-04-27 Cogar Corp Semiconductor device, method, and memory array
US4595428A (en) * 1984-01-03 1986-06-17 General Electric Company Method for producing high-aspect ratio hollow diffused regions in a semiconductor body
US5807791A (en) 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5703747A (en) 1995-02-22 1997-12-30 Voldman; Steven Howard Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
AU3868197A (en) 1996-08-23 1998-03-06 Kirin Beer Kabushiki Kaisha Yeast vectors and process for producing proteins with the use of the same
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6054760A (en) 1996-12-23 2000-04-25 Scb Technologies Inc. Surface-connectable semiconductor bridge elements and devices including the same
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6180426B1 (en) * 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
RU2276429C2 (ru) * 2000-09-21 2006-05-10 Кембридж Семикондактор Лимитед Полупроводниковое устройство и способ формирования полупроводникового устройства
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7067914B2 (en) 2001-11-09 2006-06-27 International Business Machines Corporation Dual chip stack method for electro-static discharge protection of integrated circuits
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
JP2004327618A (ja) * 2003-04-23 2004-11-18 Mitsubishi Electric Corp 半導体素子及びその製造方法
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7535105B2 (en) 2005-08-02 2009-05-19 International Business Machines Corporation Inter-chip ESD protection structure for high speed and high frequency devices
JP2007115896A (ja) * 2005-10-20 2007-05-10 Sanyo Electric Co Ltd 化合物半導体装置
JP2007200985A (ja) * 2006-01-24 2007-08-09 Sony Corp 保護素子及び同保護素子を有する半導体装置
US8080862B2 (en) 2008-09-09 2011-12-20 Qualcomm Incorporate Systems and methods for enabling ESD protection on 3-D stacked devices

Also Published As

Publication number Publication date
KR20110069064A (ko) 2011-06-22
EP2335282A1 (en) 2011-06-22
TW201027705A (en) 2010-07-16
CA2735689C (en) 2016-06-21
CN102150266A (zh) 2011-08-10
KR101267862B1 (ko) 2013-05-27
JP2015179848A (ja) 2015-10-08
US8080862B2 (en) 2011-12-20
TWI408791B (zh) 2013-09-11
JP6104976B2 (ja) 2017-03-29
RU2469434C1 (ru) 2012-12-10
RU2011113741A (ru) 2012-10-20
US8847360B2 (en) 2014-09-30
WO2010030532A1 (en) 2010-03-18
CA2735689A1 (en) 2010-03-18
US20100059869A1 (en) 2010-03-11
CN102150266B (zh) 2016-01-20
US20120061804A1 (en) 2012-03-15
JP2012502477A (ja) 2012-01-26
BRPI0918915A2 (pt) 2018-02-14

Similar Documents

Publication Publication Date Title
MX2011002564A (es) Sistemas y metodos para habilitar proteccion contra descarga electrostatica en dispositivos apilados 3-d.
US11600526B2 (en) Chip package based on through-silicon-via connector and silicon interconnection bridge
US9484387B2 (en) Manufacturing method of semiconductor device and semiconductor device
US10896875B2 (en) Forming conductive plugs for memory device
KR102547557B1 (ko) 3차원 집적 회로를 위한 안테나 효과 보호 및 정전 방전 보호
WO2013073574A1 (ja) 半導体装置およびその製造方法、電子部品
US10497677B1 (en) ESD protection in a stacked integrated circuit assembly
US20230223360A1 (en) Package structure with reinforced element
US10438887B2 (en) Semiconductor chip and multi-chip package using thereof and method for manufacturing the same
US20230378077A1 (en) Semiconductor packages and methods for forming the same
JP2021044399A (ja) 半導体装置およびその製造方法
KR20230090983A (ko) 관통 비아 구조체
US20240203980A1 (en) Input/output interface cell, semiconductor device and manufacturing method of the semiconductor device
US20230411300A1 (en) Power distribution method
US20240079353A1 (en) Passive Semiconductor Device
KR20240097692A (ko) I/o 인터페이스 셀, 반도체 장치 및 반도체 장치의 제조 방법
TW202245183A (zh) 半導體封裝體
KR20110078557A (ko) 3차원 집적 소자 및 그 제조 방법
WO2020081006A1 (en) Stacked arrangement and method of forming the same

Legal Events

Date Code Title Description
FA Abandonment or withdrawal