JP2011091360A - 積層チップパッケージおよび半導体基板並びに積層チップパッケージの製造方法 - Google Patents
積層チップパッケージおよび半導体基板並びに積層チップパッケージの製造方法 Download PDFInfo
- Publication number
- JP2011091360A JP2011091360A JP2010121563A JP2010121563A JP2011091360A JP 2011091360 A JP2011091360 A JP 2011091360A JP 2010121563 A JP2010121563 A JP 2010121563A JP 2010121563 A JP2010121563 A JP 2010121563A JP 2011091360 A JP2011091360 A JP 2011091360A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- inspection
- wiring
- chip package
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000007689 inspection Methods 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 238000003475 lamination Methods 0.000 claims abstract description 4
- 238000012360 testing method Methods 0.000 claims description 224
- 239000010410 layer Substances 0.000 claims description 92
- 239000002344 surface layer Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000008685 targeting Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 180
- 230000015654 memory Effects 0.000 description 20
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 238000012790 confirmation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】積層チップパッケージは、半導体装置と、その半導体装置に接続されている配線電極とを有する半導体プレートが複数積層されている。積層チップパッケージは配線用側面に、半導体プレートにおける配線用側面の内側に形成されている検査用内電極の端面が形成されている。また、積層チップパッケージは半導体プレートのうちの隣接する2つの半導体プレートだけを対象として検査用内電極の端面同士を半導体プレートの積層方向に沿って接続している検査用外電極を有している。
【選択図】図1
Description
一方、積層チップパッケージは、複数のデバイスプレートが重なっている。積層デバイスウェハを溝部に沿って切断すると、溝付きデバイスウェハも溝部に沿って切断される。溝付きデバイスウェハが溝部に沿って切断されたことによって形成される板状の部材がデバイスプレートである。
ところが、2次配線は各デバイスプレートの配線の端面同士を縦方向にすべてつないでいたため、積層チップパッケージは、各デバイスプレート間の接触抵抗を確認するテストが行い難くい構造であった。したがって、従来の積層チップパッケージは、接触抵抗を確認するテストに時間を要してしまい、そのようなテストを簡略化することが困難であるという課題があった。
第1の実施の形態
(半導体ウェハ1の構造)
まず、図1〜図3を参照して、半導体ウェハ1の構造について説明する。半導体ウェハ1は本発明の実施の形態に係る積層チップパッケージ100を製造するときに用いられる。積層チップパッケージ100は、半導体ウェハ1のほか、後述する半導体ウェハ51,52を用いて製造される。半導体ウェハ1は後述するテスト用内電極27、28を有しないので内電極無し基板としての構成を有している。
続いて以上のような構成を有する半導体ウェハ1の製造方法について、図5〜図10を参照して説明する。ここで、図5は製造途中の半導体ウェハを示す図2と同様の平面図、図6は図5の6−6線断面図である。図7は図5の後続の半導体ウェハを示す図2と同様の平面図、図8は図7の8−8線断面図である。図9は図7の後続の半導体ウェハを示す図2と同様の平面図、図10は図9の10−10線断面図である。なお、図示の都合上、図7,9では、表面絶縁層22にハッチングを付している。
続いて、図12を参照して、半導体ウェハ51の構造について説明する。半導体ウェハ51は前述の半導体ウェハ1と比較して、テスト用領域18にテスト用配線電極25,26の代わりに2つのテスト用内電極27が形成されている点で相違しているが、その他は同じ構成を有している。半導体ウェハ51はテスト用内電極27が形成されているので内電極付き基板しての構成を有している。
さらに続いて図13を参照して、半導体ウェハ52の構造について説明する。半導体ウェハ52は前述の半導体ウェハ51と比較して、テスト用領域18に2つのテスト用内電極27の代わりにテスト用内電極28が形成されている点で相違しているが、その他は同じ構成を有している。半導体ウェハ52はテスト用内電極28が形成されているので内電極付き基板としての構成を有している。
以上のような構成を有する半導体ウェハ1と、半導体ウェハ51,52とを用いることによって、積層チップパッケージ100を製造することができる。積層チップパッケージ100の構造について説明すると、次のとおりである。
1)接続パターンA:テスト用配線電極25,26の端面25c、26cと、それぞれの真下に形成されているテスト用内電極27の端面27c、27cとを積層方向Eに沿って接続する接続パターン
2)接続パターンB:上下に並んだテスト用内電極27,27の端面27c、27c同士を積層方向Eに沿って接続する接続パターン
3)接続パターンC:テスト用内電極27の端面27c、27cと、それぞれの真下に形成されているテスト用内電極28の端面28c、28cとを積層方向Eに沿って接続する接続パターン
続いて、以上のような構成を備えた積層チップパッケージ100の製造方法を図14〜図17を参照して説明する。
次に、積層デバイスウェハを製造する積層工程を実行する。この積層工程では、まず、第1の表面1aに接着材を塗布して半導体ウェハ1を台座34に固定する。図14では、このとき塗布した接着材からなる接着層33が示されている。半導体ウェハ1は後述する積層デバイスウェハ98の最も上位に配置される最上位基板として用いられる。台座34は半導体ウェハ1をサポートするための部材であって、図14ではガラス板を用いている。続いて、半導体ウェハ1の第2の表面1bを溝部20,21が出現するまで研摩して図14に示すように半導体ウェハ1の厚さを薄くする。
デバイスプレート60は、図18、図22に示すように、全体が厚さの薄い矩形板状に形成され、その4つの側面が絶縁層によって覆われている。この絶縁層は、半導体ウェハ1を溝部20,21に沿って切断したことで形成されているため、溝部内絶縁部22aと同様の樹脂によって構成されている。デバイスプレート60は最上位に配置されているので、積層チップパッケージ100の表層を構成する表層プレートとしての機能を有している。
(積層チップパッケージの構造)
次に、積層チップパッケージ101について図23,24を参照して説明する。図23は積層チップパッケージ101をデバイスプレートごとに分解して示す一部省略した斜視図である。図24は、積層チップパッケージ101を示す斜視図である。積層チップパッケージ101は積層チップパッケージ100と比較して、下記a,b,cの点で相違し、その他の点は共通している。
a)6枚のデバイスプレート61の代わりに6枚のデバイスプレート61Aが積層されている点
b)外電極列65L、66Lが1つずつ形成されている点
c)テスト用外電極69が形成されている点
積層チップパッケージ100は半導体ウェハ1の代わりに半導体ウェハ91を用いて製造することができる。図25を参照して、半導体ウェハ91の構造について説明する。
図26、図27を参照して、半導体ウェハ111について説明する。第1の実施の形態に係る半導体ウェハ1では、溝部20,21が形成されていた。半導体ウェハ111は、半導体ウェハ1と比較して、溝部21が形成されてなく、溝部20だけが形成されている点で相違している。したがって、半導体ウェハ111は、複数の溝部20が一定間隔で複数本並び、溝部が互いに他の溝部と交差しないストライプ状に形成されている。
Claims (22)
- 半導体装置と該半導体装置に接続されている配線電極とを有する半導体プレートが複数積層され、
複数の側面のうちのいずれか少なくとも一つの配線用側面に、前記半導体プレートにおける前記配線用側面の内側に形成されている検査用内電極の端面が形成され、
前記半導体プレートのうちの隣接する2つの半導体プレートだけを対象として前記検査用内電極の端面同士を前記半導体プレートの積層方向に沿って接続している検査用外電極を有する積層チップパッケージ。 - 前記配線電極と共通する検査用配線電極が前記検査用内電極の代わりに形成されている表層プレートが前記半導体プレートの一つとして最上位に積層され、
前記検査用配線電極の端面が前記配線用側面に形成され、
前記検査用外電極を複数有し、該検査用外電極の少なくとも1つが前記検査用配線電極の端面と前記検査用内電極の端面とを前記積層方向に沿って接続している請求項1記載の積層チップパッケージ。 - 前記検査用配線電極を2つ有し、かつ該検査用配線電極の一方から他方までがすべての前記検査用外電極および前記検査用内電極とともにつながった一連の検査用ラインを形成している請求項2記載の積層チップパッケージ。
- 前記検査用外電極を複数有し、かつそれぞれの前記検査用外電極が前記積層方向に沿って断続的に配列されている請求項1〜3のいずれか一項記載の積層チップパッケージ。
- 前記検査用外電極を複数有し、かつそれぞれの前記検査用外電極が前記積層方向に沿って断続的に配列されている外電極列を複数有する請求項1〜4のいずれか一項記載の積層チップパッケージ。
- 前記検査用内電極は、前記検査用外電極に接続されている端面を両端部に備えた形状に形成されている請求項1〜5のいずれか一項記載の積層チップパッケージ。
- 前記検査用外電極は、前記積層方向に沿った高さが前記半導体プレートの厚さよりも大きく形成されている請求項1〜6のいずれか一項記載の積層チップパッケージ。
- 前記検査用外電極を複数有し、それぞれの前記検査用外電極は、互いに異なる前記半導体プレートを対象としている請求項1〜7のいずれか一項記載の積層チップパッケージ。
- 前記配線用側面に前記配線電極の端面が形成され、
前記積層方向に沿って並んでいる前記配線電極の端面同士を前記半導体プレートすべてを跨ぐようにして接続する接続電極を更に有する請求項1〜8のいずれか一項記載の積層チップパッケージ。 - 前記半導体プレートは、前記半導体装置を覆うように形成されている表面絶縁層を更に有し、
前記検査用配線電極が前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、かつ端面が前記表面絶縁層の表面よりも外側に突出している突出端面となって形成されている請求項2〜9のいずれか一項記載の積層チップパッケージ。 - スクライブラインに沿って複数の溝部が形成されている半導体基板であって
前記複数の溝部のいずれか少なくとも1つに接し、かつ半導体装置が形成されているデバイス領域と、
該デバイス領域を覆うように形成され、前記半導体基板の表層を構成している表面絶縁層と、
前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、かつ前記溝部の内側に延出している延出端子部が両端部に形成されている検査用内電極とを有する半導体基板。 - 前記半導体装置に接続され、かつ前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成されている配線電極を更に有する請求項11記載の半導体基板。
- 前記表面絶縁層は、前記溝部の内側に形成されている溝部内絶縁部と一体となって構成され、
前記配線電極は、前記デバイス領域から前記溝部の内側に延出され、かつ前記溝部内絶縁部の表面よりも上に浮かび上がった凸状に形成されている延出端子部を有する請求項12記載の半導体基板。 - 前記配線電極は、前記表面絶縁層の表面よりも外側に突出し、かつ、前記表面絶縁層の表面と交差している交差側面と、前記表面絶縁層の表面よりも外側に突出し、かつ、前記表面絶縁層の表面に沿った天端面と、前記表面絶縁層の表面よりも内側に入り込んでいる埋込部とを有する請求項12または13記載の半導体基板。
- 前記半導体装置と接続されている接続パッドと、
該接続パッドの形成位置に接続用ホールが形成され、かつ前記表面絶縁層の下側に配置されて、前記デバイス領域を覆うように形成されている保護絶縁層とを更に有し、
前記配線電極は、前記表面絶縁層の表面よりも外側から前記接続パッドに至るまでの拡張高を備えた電極パッドを有する請求項12〜14のいずれか一項記載の半導体基板。 - 半導体装置と、スクライブラインに沿った複数の溝部と、該複数の溝部が形成されている側の表面に形成されている表面絶縁層と、前記半導体装置に接続され、かつ、前記表面絶縁層の表面よりも上に浮かび上がった凸状の配線電極および検査用内電極を有する内電極付き基板を製造する基板製造工程と、
前記内電極付き基板を複数積層して積層デバイスウェハを製造する積層工程と、
前記積層デバイスウェハを前記溝部に沿って切断したときの切断面に、前記検査用内電極の端面を前記表面絶縁層の表面よりも上に突出している突出端面として出現させてデバイスブロックを製造するブロック製造工程と、
前記デバイスブロックを構成している複数の半導体プレートのうちの隣接する2つの半導体プレートだけを対象として、前記検査用内電極の端面同士を前記半導体プレートの積層方向に沿って接続する検査用外電極を形成する外電極形成工程とを有する積層チップパッケージの製造方法。 - 前記基板製造工程において、前記内電極付き基板に加えて、前記配線電極と共通する検査用配線電極が前記検査用内電極の代わりに形成されている内電極無し基板を製造し、
前記積層工程において、前記内電極無し基板を最上位に配置し、かつ該内電極無し基板の下位に前記内電極付き基板を複数積層して前記積層デバイスウェハを製造し、
前記ブロック製造工程において、前記切断面に、前記検査用内電極の端面とともに前記検査用配線電極の端面を前記突出端面として出現させて前記デバイスブロックを製造し、
前記外電極形成工程において、前記検査用外電極を複数形成し、該検査用外電極の少なくとも1つを前記検査用配線電極の端面と前記検査用内電極の端面とを前記積層方向に沿って接続するように形成する請求項16記載の積層チップパッケージの製造方法。 - 前記基板製造工程において、前記内電極無し基板に前記検査用配線電極を2つ形成し、
前記外電極形成工程において、前記検査用配線電極の一方から他方までがすべての前記検査用外電極および前記検査用内電極とともにつながった一連の検査用ラインが形成されるようにして、前記検査用外電極を形成する請求項17記載の積層チップパッケージの製造方法。 - 前記外電極形成工程において、前記検査用外電極を、それぞれが前記積層方向に沿って断続的に配列されるようにして複数形成する請求項16〜18のいずれか一項記載の積層チップパッケージの製造方法。
- 前記外電極形成工程において、前記検査用外電極を、それぞれが前記積層方向に沿って断続的に配列される外電極列を複数配置するようにして複数形成する請求項16〜19のいずれか一項記載の積層チップパッケージの製造方法。
- 前記積層方向に沿って並んでいる前記配線電極の端面同士を前記半導体プレートすべてを跨ぐようにして接続する接続電極を形成する工程を更に有する請求項16〜20のいずれか一項記載の積層チップパッケージの製造方法。
- 前記積層工程において、前記内電極無し基板を固定するために用いた台座および接着材を除去して、前記配線電極および前記検査用配線電極を前記表面絶縁層の表面よりも上に浮かび上がった凸状に出現させる請求項17〜21のいずれか一項記載の積層チップパッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/588,713 US8525167B2 (en) | 2009-10-26 | 2009-10-26 | Laminated chips package, semiconductor substrate and method of manufacturing the laminated chips package |
US12/588,713 | 2009-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011091360A true JP2011091360A (ja) | 2011-05-06 |
JP5518574B2 JP5518574B2 (ja) | 2014-06-11 |
Family
ID=43897630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010121563A Active JP5518574B2 (ja) | 2009-10-26 | 2010-05-27 | 積層チップパッケージおよび積層チップパッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8525167B2 (ja) |
JP (1) | JP5518574B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170841A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | 半導体装置の製造方法および半導体集積回路ウェハ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5588409B2 (ja) * | 2011-09-05 | 2014-09-10 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2015001459A (ja) * | 2013-06-17 | 2015-01-05 | セイコーエプソン株式会社 | 機能素子、電子機器、および移動体 |
CN105301283B (zh) * | 2014-06-17 | 2019-02-19 | 精工爱普生株式会社 | 功能元件、电子设备及移动体 |
WO2019132863A1 (en) * | 2017-12-26 | 2019-07-04 | Intel Corporation | Stacked transistors with contact last |
US11430814B2 (en) | 2018-03-05 | 2022-08-30 | Intel Corporation | Metallization structures for stacked device connectivity and their methods of fabrication |
JP7272587B2 (ja) * | 2019-10-04 | 2023-05-12 | 本田技研工業株式会社 | 半導体装置 |
US12016131B2 (en) * | 2021-12-30 | 2024-06-18 | X Display Company Technology Limited | Transfer printing high-precision devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953588A (en) * | 1996-12-21 | 1999-09-14 | Irvine Sensors Corporation | Stackable layers containing encapsulated IC chips |
US6734370B2 (en) * | 2001-09-07 | 2004-05-11 | Irvine Sensors Corporation | Multilayer modules with flexible substrates |
WO2007066409A1 (ja) * | 2005-12-09 | 2007-06-14 | Spansion Llc | 半導体装置およびその製造方法 |
US7846772B2 (en) * | 2008-06-23 | 2010-12-07 | Headway Technologies, Inc. | Layered chip package and method of manufacturing same |
-
2009
- 2009-10-26 US US12/588,713 patent/US8525167B2/en not_active Expired - Fee Related
-
2010
- 2010-05-27 JP JP2010121563A patent/JP5518574B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015170841A (ja) * | 2014-03-10 | 2015-09-28 | 株式会社東芝 | 半導体装置の製造方法および半導体集積回路ウェハ |
Also Published As
Publication number | Publication date |
---|---|
JP5518574B2 (ja) | 2014-06-11 |
US20110095289A1 (en) | 2011-04-28 |
US8525167B2 (en) | 2013-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518574B2 (ja) | 積層チップパッケージおよび積層チップパッケージの製造方法 | |
JP5832782B2 (ja) | メモリデバイスおよび積層半導体基板 | |
JP5486878B2 (ja) | 半導体基板および半導体プレート | |
JP5576962B2 (ja) | 積層チップパッケージの製造方法 | |
JP5550872B2 (ja) | 積層チップパッケージおよびその製造方法 | |
US8426946B2 (en) | Laminated semiconductor substrate, laminated chip package and method of manufacturing the same | |
JP2010087502A (ja) | メモリデバイスを実現する積層チップパッケージ | |
JP4927194B2 (ja) | 積層チップパッケージの製造方法 | |
JP5852359B2 (ja) | メモリデバイスおよびその製造方法 | |
JP5649867B2 (ja) | 半導体基板およびその製造方法並びに積層チップパッケージの製造方法 | |
US20120133030A1 (en) | Tsv substrate structure and the stacked assembly thereof | |
JP4948635B2 (ja) | 積層チップパッケージの製造方法 | |
US8552534B2 (en) | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same | |
JP5091294B2 (ja) | 積層チップパッケージの製造方法 | |
JP5649162B2 (ja) | 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法 | |
JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ | |
JP2007109730A (ja) | 半導体装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140326 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5518574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |