JP5832782B2 - メモリデバイスおよび積層半導体基板 - Google Patents

メモリデバイスおよび積層半導体基板 Download PDF

Info

Publication number
JP5832782B2
JP5832782B2 JP2011117833A JP2011117833A JP5832782B2 JP 5832782 B2 JP5832782 B2 JP 5832782B2 JP 2011117833 A JP2011117833 A JP 2011117833A JP 2011117833 A JP2011117833 A JP 2011117833A JP 5832782 B2 JP5832782 B2 JP 5832782B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
memory
chip
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011117833A
Other languages
English (en)
Other versions
JP2012109523A (ja
Inventor
佐々木　芳高
芳高 佐々木
浩幸 伊藤
浩幸 伊藤
飯島　淳
淳 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SAE Magnetics HK Ltd
Original Assignee
SAE Magnetics HK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SAE Magnetics HK Ltd filed Critical SAE Magnetics HK Ltd
Publication of JP2012109523A publication Critical patent/JP2012109523A/ja
Application granted granted Critical
Publication of JP5832782B2 publication Critical patent/JP5832782B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、積層チップパッケージを用いたメモリデバイス、メモリデバイスを製造するための積層半導体基板に関する。
近年、携帯電話やノート型パーソナルコンピュータといった電子機器では、軽量化と高性能化が求められている。それに伴い、電子機器に用いられる電子部品の高集積化が求められている。また、半導体記憶装置の大容量化のためにも電子部品の高集積化が求められている。
近年、高集積化された電子部品としてシステム・イン・パッケージ（System in Package、以下「ＳＩＰ」という）が注目されている。ＳＩＰは、ＬＳＩを重ね合わせ１つのパッケージに実装したデバイスであり、近年、複数の半導体チップを積層する３次元実装技術を用いたＳＩＰが注目されている。そのようなＳＩＰとして積層された複数の半導体チップを有するパッケージ、すなわち、積層チップパッケージが知られている。積層チップパッケージは高集積化が可能になるという利点に加え、配線の長さの短縮が可能になることから、回路の動作の高速化や配線の浮遊容量の低減が可能になるといった利点を有している。
積層チップパッケージを製造するための３次元実装技術として、ワイヤボンディング方式と、貫通電極方式とが知られている。ワイヤボンディング方式は、複数の半導体チップを基板上に積層し、各半導体チップに形成された複数の電極と、基板に形成された外部接続端子とをワイヤボンディングによって接続する方式である。貫通電極方式は、積層されるそれぞれの半導体チップに複数の貫通電極を形成し、その貫通電極によって各半導体チップ間の配線を行う方式である。
ワイヤボンディング方式には、ワイヤ同士が接触しないように電極の間隔を狭めることが難しいといった課題や、ワイヤの抵抗値が高いため回路の動作を高速化することが難しい、薄型化が難しいといった課題がある。
貫通電極方式では、ワイヤボンディング方式における前述の課題が解消されるものの、各半導体チップに貫通電極を形成するために多くの工程を要するため、積層チップパッケージのコストが高くなるといった課題がある。
積層チップパッケージの製造方法として、従来、例えば特許文献１や、特許文献２が知られている。特許文献１には、次のような製造方法が記載されている。この製造方法では、まず、ウェハより切り出された複数の半導体チップを埋め込み用樹脂中に埋め込む。その後、各半導体チップに接続される複数のリードを形成してNeo-Waferと呼ばれる構造物を作成する。次に、Neo-Waferを切断して、半導体チップとその周囲を囲む樹脂と、複数のリードとを含むNeo-chipと呼ばれる複数の構造体を作成する。このとき、半導体チップに接続された複数のリードの端面はNeo-chipの側面に露出している。そして、複数種類のNeo-chipを積層して積層体を作成する。この積層体では、各層の半導体チップに接続された複数のリードの端面は積層体の同じ側面に露出している。
また、非特許文献１には、特許文献１に記載された製造方法と同様の方法で積層体を製造してその積層体の２つの側面に配線を形成することが記載されている。
一方、特許文献２には、フレキシブルなポリマー基板に１以上の電子的要素と複数の導電トレースとを形成してなる複数の能動層を積層して構成された多層モジュールが記載されている。
米国特許第５，９５３，５８８号明細書 米国特許第７，１２７，８０７ Ｂ２号明細書 米国特許第７，５５７，４３９ Ｂ１号明細書 米国特許第７，７４５，２５９ Ｂ２号明細書
Keith D. Gann, "Neo-StackingTechnology", HDI Magazine, 1999 年12月
ところで、従来、積層チップパッケージを用いた電子部品として、半導体記憶素子を備えたフラッシュメモリ、ＤＲＡＭ、ＳＲＡＭといったメモリデバイスが知られている。例えば、特許文献３には、従来のメモリデバイスの一例となるメモリデバイス４００が開示されている。図３６は従来のメモリデバイス４００を示す斜視図である。メモリデバイス４００は積層チップパッケージ４０１と、コントローラチップ４０２とを有している。積層チップパッケージ４０１がコントローラチップ４０２の上面に接合されることによって、積層チップパッケージ４０１とコントローラチップ４０２とが一体となっている。
また、図示しない電極パッドが積層チップパッケージ４０１の最上面に形成されていて、その電極パッドがコントローラチップ４０２の図示しない電極パッドに接続されている。図３６では、積層チップパッケージ４０１を上下逆さまに反転させた状態が示されている。積層チップパッケージ４０１は複数の半導体チップ３９９が積層されている。半導体チップ３９９は多数のメモリセルを有している。その多数のメモリセルに対するデータの読み書きを制御するコントロールＩＣがコントローラチップ４０２に形成されている。
一方、この種のメモリデバイスでは、図３７に示したように、半導体チップ３９９の積層数を増やした積層チップパッケージ４０３を用いることによって、メモリデバイス単体での記憶容量を増やすことができる。積層チップパッケージ４０３は例えば特許文献４に開示されている。
従来のメモリデバイスは、積層チップパッケージとコントローラチップとを用いることによって製造され、積層チップパッケージは複数の半導体チップ３９９が積層されている。
しかし、半導体チップ３９９と、コントローラチップ４０２とは全くの別プロセスで製造され、チップの外形寸法が異なり、電極パッド等の接続に必要な配線も異なる構造を有していた。そのため、例えば、メモリデバイス４００を製造するときは、コントローラチップ４０２を接続することができるように、積層チップパッケージ４０１を製造しなければならなかった。
すると、積層チップパッケージ４０１は、複数の半導体ウェハを積層した積層半導体基板から切り出すことによって製造されるため、その材料となる各半導体ウェハをすべてコントローラチップ４０２が接続できるように製造しなければならなかった。例えば、半導体ウェハの電極パッドの配置をコントローラチップ４０２の電極パッドに適合させなければならなかった。
したがって、例えば、半導体ウェハをコントローラチップ４０２が接続できるように製造し、それを用いて積層チップパッケージを製造すると、その積層チップパッケージは、コントローラチップ４０２であればそのまま接続することができる。ところが、配線の異なる別のコントローラチップには、そのままでは接続できないことがあった。したがって、別のコントローラチップが接続できるようにするためには、積層チップパッケージの製造工程を変更しなければならない。したがって、製造工程を簡略化することが困難である。
つまり、従来技術は特定のメモリデバイスを製造する場合にしか対応してなく、多様な種類のメモリデバイスを効率的に製造することに対応できていなかった。
本発明は、上記課題を解決するためになされたもので、多様な種類のメモリデバイスを単位時間あたりにより多く製造できるような汎用性の高い構造を備えたメモリデバイスおよびメモリデバイスを製造するための積層半導体基板を提供することを目的とする。
上記課題を解決するため、本発明は、複数のメモリセルを有するメモリチップが複数積層されている積層チップパッケージと、複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップとが積層されているメモリデバイスであって、メモリチップは、それぞれ複数のメモリセルが形成されているデバイス領域と、そのデバイス領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、複数のメモリセルに接続され、かつデバイス領域から樹脂絶縁層上に延出している複数の第１の配線電極と、複数のメモリセルを覆うように形成され、メモリチップの表層を構成している表面絶縁層とを有し、メモリチップと外形寸法が等しく、かつ半導体素子を有しない介挿チップが積層チップパッケージとコントローラチップとの間に積層され、介挿チップは、制御回路に接続され、かつコントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成された第２の配線電極を複数有し、複数のメモリチップの側面と介挿チップの側面とによって、段差を形成することなくつながった共通配線側面が形成され、その共通配線側面内で第１の配線電極と第２の配線電極とが接続され、介挿チップの上にコントローラチップが載置され、かつ複数のコントローラ用配線電極と、複数の第２の配線電極とが接続され、第１の配線電極は、表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、介挿チップは、デバイス領域と大きさの等しい半導体領域と、その半導体領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、半導体領域を覆うように形成され、介挿チップの表層を構成している表面絶縁層とを有し、第２の配線電極は、介挿チップにおける表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、メモリチップおよび介挿チップは、それぞれの樹脂絶縁層が、下部絶縁層の上に上部絶縁層が重なった２層構造を有し、かつその下部絶縁層が表面絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成され、さらに上部絶縁層における共通配線側面からの奥行きが下部絶縁層における共通配線側面からの奥行きよりも大きい大きさに形成されているメモリデバイスを特徴とする。
このメモリデバイスでは、コントローラチップ接続用の介挿チップが積層されている。介挿チップは半導体素子を有しないインターポーザとして形成されている。また、介挿チップは第２の配線電極を複数有している。第２の配線電極は、コントローラ用配線電極と共通する共通配置パターンで形成されているから、コントローラチップが介挿チップ上に載置されたときに、コントローラ用配線電極すべてが対応する第２の配線電極に対して上下に重なる。また、第２の配線電極の端面とともに、第１の配線電極の端面が共通配線側面に形成されているから、配置パターンがコントローラ用配線電極と異なっていても、第１の配線電極は共通配線側面において第２の配線電極に接続され、コントローラ用配線電極にも接続される。
また、本発明は、複数のメモリセルを有するメモリチップが複数積層されている積層チップパッケージと、複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップとが積層されているメモリデバイスであって、メモリチップは、それぞれ複数のメモリセルが形成されているデバイス領域と、そのデバイス領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、複数のメモリセルに接続され、かつデバイス領域から樹脂絶縁層上に延出している複数の配線電極と、複数のメモリセルを覆うように形成され、メモリチップの表層を構成している表面絶縁層とを有し、複数のメモリチップの側面によって、段差を形成することなくつながった共通配線側面が形成され、その共通配線側面内で配線電極が接続され、複数のメモリチップのうちのコントローラチップに最も近い側に積層されているメモリチップを介挿メモリチップとしたときに、その介挿メモリチップの複数の配線電極だけが、制御回路に接続され、かつコントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成され、介挿メモリチップの上にコントローラチップが載置され、かつ複数のコントローラ用配線電極と、介挿メモリチップの配線電極とが接続され、配線電極は、表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、樹脂絶縁層は、下部絶縁層の上に上部絶縁層が重なった２層構造を有し、かつその下部絶縁層が表面絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成され、さらに上部絶縁層における共通配線側面からの奥行きが下部絶縁層における共通配線側面からの奥行きよりも大きい大きさに形成されているメモリデバイスを提供する。
このメモリデバイスの場合、複数のメモリチップのひとつが介挿メモリチップであるため半導体素子を有しないインターポーザとしての介挿チップが不要となる。
また、上記メモリデバイスでは、メモリチップの積層されている積層方向に沿って共通配線側面に形成されている複数の接続電極を更に有し、第１の配線電極それぞれの端面である複数の第１の配線端面と、第２の配線電極それぞれの端面である複数の第２の配線端面とが共通配線側面に形成され、接続電極それぞれによって第１の配線端面と第２の配線端面とが接続されていることが好ましい。
このメモリデバイスでは、第１の配線電極と第２の配線電極とが接続電極によって接続されるが、接続電極は共通配線側面に形成されているため、段差を形成することなく平坦な形状で形成することができる。
また、上記メモリデバイスの場合、複数の第１の配線電極の個数および配置間隔と、複数の第２の配線電極の個数および配置間隔とが等しく形成されていることが好ましい。
さらに、上記メモリデバイスの場合、積層チップパッケージの裏面側に、接続電極それぞれに接続されている裏面配線電極が複数形成されているようにすることができる。
また、上記メモリデバイスの場合、介挿チップがコントローラチップよりも大きい外形寸法を有し、複数の第２の配線電極は、複数のコントローラ用配線電極の電極パッドに対応した対応電極パッドを有することが好ましい。
そして、本発明は、第１の半導体基板が複数積層されている積層基板の上に第２の半導体基板が積層されている積層半導体基板であって、第１の半導体基板はスクライブラインに沿って第１の幅および第１の深さを備えた第１の溝部と、その第１の溝部の入口に形成された溝部であって、その第１の幅よりも広い第２の幅を有し、かつ第１の深さよりも浅い第２の深さを備えた第２の溝部とを有する第１のスクライブ溝部が複数形成され、かつその第１のスクライブ溝部に接するデバイス領域にメモリセルが複数形成され、第１のスクライブ溝部の内側に形成されている第１の溝部内絶縁層と、メモリセルに接続され、かつデバイス領域から第１の溝部内絶縁層上に延出している複数の第１の配線電極とを有し、第２の半導体基板は、第１のスクライブ溝部に応じた位置に配置されている溝部であって、第１の溝部と第２の溝部とを有する第２のスクライブ溝部が複数形成され、第２のスクライブ溝部に接し、デバイス領域と大きさの等しい半導体領域と、第２のスクライブ溝部の内側に形成されている第２の溝部内絶縁層と、半導体領域から第２の溝部内絶縁層上に延出し、かつ複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成された複数の第２の配線電極とを有し、第１の配線電極は、デバイス領域から第１のスクライブ溝部の内側に延出している第１の延出端子部と、デバイス領域内に配置され、かつ第１の延出端子部の一部に形成された第１の延出端子部よりも幅の広い第１の電極パッドとを有し、第１の延出端子部は、第１のスクライブ溝部のいずれか１つの内側に先端側の一部分が配置され、かつその第１のスクライブ溝部を横切らないように延出し、第２の配線電極は、半導体領域から第２のスクライブ溝部の内側に延出している第２の延出端子部と、半導体領域内に配置され、かつ第２の延出端子部の一部に形成された第２の延出端子部よりも幅の広い第２の電極パッドとを有し、第２の延出端子部は、第２のスクライブ溝部のいずれか１つの内側に先端側の一部分が配置され、かつその第２のスクライブ溝部を横切らないように延出し、第１の半導体基板は、デバイス領域を覆うように形成され、第１の半導体基板の表層を構成している第１の表面絶縁層を更に有し、その第１の表面絶縁層は、第１の溝部内絶縁層と一体となって構成され、第１の延出端子部は、第１の表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、第２の半導体基板は、半導体領域を覆うように形成され、第２の半導体基板の表層を構成している第２の表面絶縁層を更に有し、その第２の表面絶縁層は、第２の溝部内絶縁層と一体となって構成され、第２の延出端子部は、第２の表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、第１、第２の溝部内絶縁層は、第１の溝部の内側に形成されている下部絶縁層と、第２の溝部の内側に形成されている上部絶縁層とが重なった２層構造を有し、かつ下部絶縁層が上部絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成されている積層半導体基板を提供する。
上記積層半導体基板の場合、第２の半導体基板は、半導体領域に半導体素子が形成されていない介挿基板として形成されているようにすることができる。
さらに、上記積層半導体基板の場合、第２の半導体基板は、半導体領域に複数のメモリセルが形成されているメモリ基板として形成されているようにすることもできる。
また、上記積層半導体基板の場合、複数の第１の配線電極の個数および配置間隔と、複数の第２の配線電極の個数および配置間隔とが等しく形成されていることが好ましい。
さらに、上記積層半導体基板の場合、複数の第２の電極パッドが複数のコントローラ用配線電極の電極パッドに対応して形成されていることが好ましい。
上記積層半導体基板の場合、第１の半導体基板を４枚積層したユニット積層基板を１または２以上積層することによって、積層半導体基板が構成されていることが好ましい。
以上詳述したように、本発明によれば、多様な種類のメモリデバイスを単位時間あたりにより多く製造できるような汎用性の高い構造を備えたメモリデバイスおよびメモリデバイスを製造するための積層半導体基板が得られる。
本発明の第１の実施の形態に係るメモリデバイスの全体を示す斜視図である。 図１のメモリデバイスを構成する積層チップパッケージとインターポーザを示す斜視図である。 図１の３−３線断面図および電極基板の断面図である。 図１のメモリデバイスの底面図である。 図１のメモリデバイスを構成するメモリチップを示す斜視図である。 図１のメモリデバイスを構成するインターポーザを示す斜視図である。 図１のメモリデバイスを構成するコントローラチップを底面側からみた斜視図である。 本発明の実施の形態に係る積層半導体ウェハを構成する２種類の半導体ウェハの全体を示す斜視図である。 図８の一方の半導体ウェハに形成されているデバイス領域とその周辺の領域とを示す平面図である。 図８の他方の半導体ウェハに形成されているデバイス領域とその周辺の領域とを示す平面図である。 図９の１１−１１線断面図である。 ２枚の半導体ウェハに形成されているメモリセルを中心に示した断面図である。 図９の半導体ウェハの要部を示す一部省略した斜視図である。 図１３の１４−１４線断面図である。 製造途中の一方の半導体ウェハを示す平面図である。 図１５の後続の半導体ウェハを示す平面図である。 図１６の後続の半導体ウェハを示す平面図である。 図１７の後続の半導体ウェハを示す平面図である。 図１８の後続の半導体ウェハを示す平面図である。 溝部を中心に示した半導体ウェハの断面図で（Ａ）は第１の溝部形成工程を実行した状態を示し、（Ｂ）は第２の溝部形成工程を実行した状態を示している。 図２０の後続の半導体ウェハの断面図で（Ａ）は下部絶縁層を形成した状態を示し、（Ｂ）は上部絶縁層および表面絶縁層を形成した状態を示している。 図１５の２２−２２線断面図である。 図１６の２３−２３線断面図である。 図１７の２４−２４線断面図である。 図１８の２５−２５線断面図である。 図１９の２６−２６線断面図である。 積層半導体ウェハを製造する途中の他方の半導体ウェハおよび台座を示す図１１と同様の断面図である。 図２７の後続の工程を示す図１１と同様の断面図である。 図２８の後続の工程を示す図１１と同様の断面図である。 図２９の後続の工程を示す図１１と同様の断面図である。 本発明の第２の実施の形態に係るメモリデバイスおよび電極基板の図３と同様の断面図である。 図３１のメモリデバイスを製造するための半導体ウェハに形成されているデバイス領域とその周辺の領域とを示す平面図である。 本発明の第２の実施の形態に係る積層半導体ウェハの断面図である。 図３１のメモリデバイスを構成するメモリチップを示す斜視図である。 別の半導体ウェハの全体を示す斜視図である。 従来のメモリデバイスの一例を示す斜視図である。 従来の積層チップパッケージの一例を示す斜視図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
第１の実施の形態
（メモリデバイス１００の構造）
まず、図１〜図７を参照して本発明の第１の実施の形態に係るメモリデバイス１００の構造について説明する。図１は本発明の第１の実施の形態に係るメモリデバイス１００の全体を示す斜視図である。図２はメモリデバイス１００を構成する積層チップパッケージ９０とインターポーザ５１を示す斜視図である。図３は図１の３−３線断面図および電極基板１３０の断面図である。図４はメモリデバイス１００の底面図である。図５はメモリデバイス１００を構成するメモリチップ５０を示す斜視図、図６はインターポーザ５１を示す斜視図である。また、図７はコントローラチップ９５を底面側からみた斜視図である。
メモリデバイス１００は積層チップパッケージ９０、インターポーザ５１およびコントローラチップ９５を有している。積層チップパッケージ９０と、コントローラチップ９５との間にインターポーザ５１が積層されることによってメモリデバイス１００が構成されている。また、８つのメモリチップ５０が積層されることによって積層チップパッケージ９０が構成されている。図２に示すように、積層チップパッケージ９０において、８つのメモリチップ５０のコントローラチップ９５に最も近いコントローラ側（図２では、最上面）にインターポーザ５１が積層されている。メモリデバイス１００では、コントローラチップ９５を除いて全部で９つの半導体チップが積層されている。
そして、図４に示すように、積層チップパッケージ９０（メモリデバイス１００）の底面に複数の底面配線電極６５が形成されている。各底面配線電極６５は電極基板１３０の配線１３１に適合する位置に形成されている。電極基板１３０には配線１３１が形成されている。図３に示すように、底面配線電極６５が半田１２２によって配線１３１に接続されている。後述するように、メモリデバイス１００はＳＳＤ（Solid State Drive）に組み込まれるが、その場合、メモリデバイス１００は底面配線電極６５と配線１３１とによる接続状態を維持しながら電極基板１３０に保持されている。
メモリチップ５０は、図５に示すように、全体が厚さの薄い矩形板状に形成され、その４つの側面が絶縁性の樹脂からなる樹脂絶縁層２４によって覆われている。この樹脂絶縁層２４は下部絶縁層２３の上に上部絶縁層２２ａが重なった２層構造を有している。また、メモリチップ５０の４つの側面において、上部絶縁層２２ａは下部絶縁層２３よりも大きい奥行きを有している。
そして、メモリチップ５０は、樹脂絶縁層２４の内側に形成されたデバイス領域１０を有している。デバイス領域１０は後述するメモリセル４１が多数形成されている。
また、メモリチップ５０は図５に示すように、片側の平坦面が表面絶縁層２２の表面２２ｃとなり、その表面２２ｃよりも上側に浮かび上がる立体的な配線電極１５が複数形成されている。配線電極１５は本発明の実施の形態に係る第１の配線電極に対応している。また、配線電極１５の端面１５ｃが配線用側面５０Ａ、５０Ａに突出端面となって出現している。端面１５ｃは第１の配線端面に対応していて、後述する接続電極６０に接続されている。
配線電極１５はメモリチップ５０の２本の長手辺５０ａに沿って６個ずつ等間隔で配置されている。合計１２個の配線電極１５が形成されている。各配線電極１５は後述する延出端子部１５ａと電極パッド１５ｂを有している。そして、デバイス領域１０をできるだけ広くするため、延出端子部１５ａの長さ（長手辺５０ａからの奥行き）を短くし、電極パッド１５ｂが長手辺５０ａに近づけられている。延出端子部１５ａはデバイス領域１０から樹脂絶縁層２４上に延出している。
次に、インターポーザ５１について説明する。インターポーザ５１は本発明の実施の形態に係る介挿チップに対応している。インターポーザ５１は、図６に示すように、メモリチップ５０と等しい外形寸法を備えた矩形板状に形成されている。インターポーザ５１は、メモリチップ５０と比べて、４つの側面が樹脂絶縁層２４によって覆われている点と、片側の平坦面が表面絶縁層２２の表面２２ｃとなっている点とでは一致している。しかし、インターポーザ５１は、デバイス領域１０の代わりに半導体領域１１が形成されている点、複数の配線電極１５の代わりに複数の配線電極３５が形成されている点で相違している。
半導体領域１１はデバイス領域１０と等しい大きさを有している。しかし、半導体領域１１はメモリセル４１や集積回路といった半導体素子が形成されていない。そのため、インターポーザ５１は半導体素子を有していない。
配線電極３５は、本発明の実施の形態に係る第２の配線電極に対応している。配線電極３５は、メモリチップ５０と同様に、長手辺５１ａに沿って６個ずつ等間隔で配置されている。また、配線電極３５は、後述する延出端子部３５ａと電極パッド３５ｂとを有している。しかしながら、延出端子部３５ａの長さが延出端子部１５ａの長さよりも長く、電極パッド３５ｂが長手辺５１ａから遠ざけられている。
ここで、電極パッドの長手辺に交差する方向の間隔を交差間隔、長手辺に沿った方向の間隔を長手辺間隔としたとき、図６に示すようにインターポーザ５１では、電極パッド３５ｂの交差間隔がＷ３５ａに設定され、長手辺間隔がＷ３５ｂに設定されている。そして、交差間隔Ｗ３５ａがメモリチップ５０における電極パッド１５ｂの交差間隔とは異なっているが、コントローラチップ９５における後述する配線電極９７の交差間隔Ｗ９５ａとは一致している。こうして、配線電極３５は、配線電極９７の配置パターンと共通する共通配置パターンで形成されている。また、電極パッド３５ｂは配線電極９７の電極パッド９７ｂと対応する位置に配置されているため、対応電極パッドとしての構成を有している。なお、配置パターンについては後に詳述する。
さらに、延出端子部３５ａの端面３５ｃが配線用側面５１Ａ、５１Ａに突出端面となって出現している。端面３５ｃは第２の配線端面に対応していて、接続電極６０に接続されている。
配線用側面５１Ａは８つのメモリチップ５０の前述した配線用側面５０Ａと段差を形成することなくつながっている。この配線用側面５１Ａと、８つのメモリチップ５０の配線用側面５０Ａとによって、二つの共通配線側面５２が形成されている。共通配線側面５２は平坦な面（平坦面）である。
次に、コントローラチップ９５について説明する。コントローラチップ９５は図１、図３、図７に示すように、外形寸法がメモリチップ５０よりも小さい矩形板状に形成されている。
コントローラチップ９５は、コントロールＩＣが形成されている。コントロールＩＣは、本発明の実施の形態に係る制御回路であって、各メモリチップ５０に形成されている多数のメモリセル４１に対するデータの読み書きを制御する集積回路（Integrated Circuit）である。本実施の形態において、メモリデバイス１００はＳＳＤ（Solid State Drive）に組み込まれる。コントロールＩＣは、そのＳＳＤの図示しない接続端子と、メモリチップ５０との間に配置され、各メモリチップ５０におけるデータの読み書きを制御する。
コントローラチップ９５は、図１に示すように、表面９５Ａ（積層チップパッケージ９０の反対側の面）に外部電極パッド９６が複数形成されている。また、図７に示すように、底面９５Ｂに、コントローラ用配線電極としての配線電極９７が複数形成されている。配線電極９７はコントロールＩＣに接続されている。図示した配線電極９７はコントローラチップ９５の底面９５Ｂにおいて、延出端子部１５ａのような延出端子部は有してなく、電極パッド９７ｂだけを有している。配線電極９７（電極パッド９７ｂ）は、長手辺９５ａに沿って６個ずつ等間隔で配置されている。合計１２個の配線電極９７が形成されている。
これら１２個の電極パッド９７ｂはコントローラチップ９５において独自の配置パターンを有しているが、この配置パターンが配線電極３５の配置パターンと一致している。つまり、コントローラチップ９５の交差間隔Ｗ９５ａが交差間隔Ｗ３５ａに一致し、長手辺間隔Ｗ９５ｂが長手辺間隔Ｗ３５ｂに一致している。このように、コントローラチップ９５と、前述のインターポーザ５１とは、電極パッドの個数および配置間隔が等しいため、それぞれにおける電極パッド９７ｂの配置パターンと、電極パッド３５ｂの配置パターンとが一致している。そのため、メモリデバイス１００では、各電極パッド９７ｂがすべて半田１２１によって各電極パッド３５ｂに接続されている。
一方、メモリデバイス１００は、図１に示したように、接続電極６０を複数有している。接続電極６０は共通配線側面５２、５２に形成されている。各接続電極６０は、端面１５ｃと端面３５ｃとのうち、積層方向（インターポーザ５１と８つのメモリチップ５０の積層されている方向）に沿って直線上に並んだ複数の端面に接続されている。そのため、各接続電極６０によってインターポーザ５１の端面３５ｃと、８つのメモリチップ５０の端面１５ｃとが接続されている。また、接続電極６０は底面配線電極６５にも接続されている。メモリデバイス１００は、メモリチップ５０、インターポーザ５１およびコントローラチップ９５が底面配線電極６５によって、配線１３１に接続されるように構成されている。
メモリデバイス１００では、インターポーザ５１と８つのメモリチップ５０との接続が接続電極６０によって行われている。また、コントローラチップ９５が半田１２１によってインターポーザ５１に接続されている。
メモリデバイス１００は、後述する半導体ウェハ１のメモリ部を変更することにより、６４ＧＢ（ギガバイト）、１２８ＧＢ、２５６ＧＢといった種々の記憶容量を備えたデバイスを実現することができる。なお、メモリデバイス１００は、メモリチップ５０が８枚積層されているが、メモリチップ５０の積層数は８枚には限定されない。
そして、以上の構成を有するメモリデバイス１００において、積層チップパッケージ９０およびインターポーザ５１は以下に説明する半導体ウェハ１と、半導体ウェハ５とを用いて製造されている。半導体ウェハ１の構造および半導体ウェハ５の構造について説明すると次の通りである。
（半導体ウェハの構造）
まず、図８〜図１１、図１３〜図１４を参照して、半導体ウェハ１および半導体ウェハ５それぞれの構造について説明する。ここで、図８は、本発明の実施の形態に係る半導体ウェハ１、半導体ウェハ５の全体を示す斜視図である。図９は半導体ウェハ１に形成されているデバイス領域１０とその周辺の領域とを示す平面図、図１０は半導体ウェハ５に形成されている半導体領域１１とその周辺の領域とを示す平面図である。図１１は図９の１１−１１線断面図である。図１３は半導体ウェハ１の要部を示す一部省略した斜視図、図１４は図１３の１４−１４線断面図である。なお、図８では、図示の都合上、デバイス領域１０、半導体領域１１や溝部２０，２１などが拡大されている。
半導体ウェハ１、半導体ウェハ５はシリコンウェハ２を用いて構成されている。半導体ウェハ１は、図８に示すように、それぞれシリコンウェハ２のデバイス面１ａ（デバイス面１ａの裏面側が裏面１ｂ）にスクライブライン３Ａ，３Ｂが形成されている。スクライブライン３Ａ，３Ｂはデバイス面１ａにそれぞれ複数本ずつ形成され、一定の方向に沿って所定間隔で直線上に形成されている。スクライブライン３Ａとスクライブライン３Ｂとは直交している。半導体ウェハ５も半導体ウェハ１と同様にスクライブライン３Ａ，３Ｂが形成されている。
半導体ウェハ１が本発明の実施の形態に係る第１の半導体基板に対応している。半導体ウェハ５が第２の半導体基板に対応している。また、半導体ウェハ１によって前述したメモリチップ５０が形成され、半導体ウェハ５によって前述したインターポーザ５１が形成される。
半導体ウェハ１はデバイス面１ａに溝部２０，２１が形成されている。溝部２０，２１はそれぞれスクライブライン３Ａ，３Ｂに沿って形成されている。溝部２０，２１はそれぞれスクライブライン３Ａ，３Ｂに沿って形成されているから本発明の実施の形態に係るスクライブ溝部としての構成を備えている。半導体ウェハ１の溝部２０，２１が本発明の実施の形態に係る第１のスクライブ溝部としての構成を備えている。また、半導体ウェハ５の溝部２０，２１が本発明の実施の形態に係る第２のスクライブ溝部としての構成を備えている。なお、デバイス面１ａに対応した半導体ウェハ５の表面を溝形成面ともいう。
そして、半導体ウェハ１では、隣接する溝部２０，２０および溝部２１，２１で囲まれた矩形状の領域にデバイス領域１０が形成されている。半導体ウェハ５は、半導体ウェハ１と比べてデバイス領域１０の代わりに半導体領域１１が形成されている点で相違している。
溝部２０は、図１４に詳しく示すように、溝下部２０ａと幅広部２０ｂとを有し、デバイス面１ａとほぼ直交する方向に形成されている。
溝下部２０ａは溝部２０の底部２０ｃを含む、底部２０ｃからある程度の高さの部分である（底部２０ｃについては図２０、図２１参照）。溝下部２０ａは溝部２０の中で相対的に樹脂が入り込み難い下側の部分であり、図２０（Ａ），（Ｂ）に示すように、幅ｗ１（約６０〜８０μｍ）、深さｄ１（約１０〜４０μｍ）を有している。溝下部２０ａの内側には、図１１、図１４等に示すように下部絶縁層２３が形成されている。
幅広部２０ｂは溝部２０における溝下部２０ａよりも上側に配置されている部分であって、溝部２０の入り口２０ｄを含む、入り口２０ｄからある程度の深さの部分である。この幅広部２０ｂは溝下部２０ａよりも幅が広く形成され、溝部２０における入り口２０ｄの長さ方向全体に形成されている。すなわち、図２０（Ａ），（Ｂ）に示すように、幅広部２０ｂの幅ｗ２は溝下部２０ａの幅ｗ１よりも大きくなっている（ｗ２＞ｗ１）。幅広部２０ｂの幅ｗ２は約８０〜１２０μｍ、深さｄ２は約１０〜４０μｍである。そして、幅広部２０ｂの内側には上部絶縁層２２ａが形成されている。
溝部２１は溝下部２１ａと幅広部２１ｂとを有し、デバイス面１ａとほぼ直交する方向に形成されている。溝下部２１ａは溝下部２０ａと同様の底部からある程度の高さの部分であって、溝下部２０ａと同じ幅および深さを有している。溝下部２１ａの内側には溝下部２０ａと同様に下部絶縁層２３が形成されている。幅広部２１ｂは溝下部２１ａよりも上側に配置されている部分である。幅広部２１ｂは、溝下部２１ａよりも幅が広く形成され、幅広部２０ｂと同様の幅および深さを有している。幅広部２１ｂの内側には幅広部２０ｂと同様に上部絶縁層２２ａが形成されている。
このように、溝部２０、２１は溝下部２０ａ、２１ａよりも幅の広い幅広部２０ｂ、幅広部２１ｂがそれぞれ入り口に形成されている口広構造を有している。そして、溝部２０、２１の内側には、下部絶縁層２３の上に上部絶縁層２２ａが重なった２層構造の樹脂絶縁層２４が形成されている。
そして、半導体ウェハ１は図１１に詳しく示すように表面絶縁層２２を有している。半導体ウェハ５も半導体ウェハ１と同様の表面絶縁層２２を有している。
表面絶縁層２２はデバイス領域１０、半導体領域１１を覆うように形成され、半導体ウェハ１のデバイス面１ａ、半導体ウェハ５の溝形成面のほぼ全体をカバーして、半導体ウェハ１、半導体ウェハ５の表層を構成している。表面絶縁層２２は後述する保護絶縁層３１よりも厚さが厚く、しかも表面２２ｃが平坦に形成されている。表面絶縁層２２は、配線電極１５、配線電極３５の形成されている部分を除いて半導体ウェハ１、半導体ウェハ５の最も外側に配置されている。
また、表面絶縁層２２は溝部２０，２１の内側に形成されている上部絶縁層２２ａと一体となって構成され、上部絶縁層２２ａとそれ以外の部分とのつなぎ目がなく一まとまりに形成されている。表面絶縁層２２はコンタクトホール２２ｂが複数形成されており、各コンタクトホール２２ｂに配線電極１５または配線電極３５が一つずつ形成されている。
表面絶縁層２２は、エポキシ樹脂、ポリイミド樹脂といった樹脂や、シリコンシリケートグラス（ＳＯＧ）等からなる絶縁材を用いて形成することができる。本実施の形態では、樹脂を用いた場合を想定している。特に、表面絶縁層２２は熱膨張係数の小さい樹脂を用いて形成することが好ましい。そうすることにより溝部２０，２１に沿って半導体ウェハ１、半導体ウェハ５をダイシングソーで切断するときに、その切断を容易に行うことができる。
下部絶縁層２３も、表面絶縁層２２と同様に樹脂を用いて形成されている。ただし、下部絶縁層２３は、表面絶縁層２２を形成している樹脂（上部絶縁層２２ａを形成している上部樹脂）よりも粘度の低い低粘性樹脂を用いて形成されている。
さらに、半導体ウェハ１、半導体ウェハ５はシリコンウェハ２によって構成されるシリコン基板３０を有し、その上側部分がデバイス領域１０、半導体領域１１となっている。デバイス領域１０は表面に複数の接続パッド３２が形成されており、接続パッド３２以外の部分が保護絶縁層３１によって被覆されている。半導体領域１１は保護絶縁層３１によって被覆されている。半導体領域１１には接続パッド３２が形成されていない。
保護絶縁層３１は、表面絶縁層２２の下側に配置されていて、デバイス領域１０、半導体領域１１を覆うように形成されている。保護絶縁層３１は、二酸化シリコン（ＳｉＯ２）等からなり、各接続パッド３２の形成位置に接続用ホール３１ａが形成されている。接続用ホール３１ａは接続パッド３２を露出させて配線電極１５を接続パッド３２に接続するために形成されている。接続パッド３２はデバイス領域１０のメモリセル４１に接続されている（詳しくは図１２参照）。
デバイス領域１０、半導体領域１１は図９、図１０に詳しく示すように隣接する溝部２０，２０と、溝部２１，２１とによって囲まれた矩形状の領域である。デバイス領域１０、半導体領域１１は、デバイス面１ａ、溝形成面に複数形成されており、そのそれぞれは溝部２０，２１によって隣接する領域と分けられている単位領域となっている。
各デバイス領域１０は、ウェハプロセスを施すことによってデバイス面１ａに形成されたメモリ部を有し、配線電極１５が複数形成されている。メモリ部にメモリセル４１が多数形成されているため、半導体ウェハ１はメモリ基板としての構成を有している。なお、ウェハプロセスとは、シリコンウェハ２等のウェハ上に半導体素子や集積回路を作り込む製造工程を意味している。
半導体領域１１は、溝形成面側にメモリセル等の半導体素子が形成されていない。半導体ウェハ５はインターポーザ５１を形成するための半導体基板であり、介挿基板としての構成を有している。半導体領域１１は、配線電極３５が複数形成されている。
続いて、配線電極１５、配線電極３５について説明する。配線電極１５はＣｕ等の導電性の材料からなっている。配線電極１５は延出端子部１５ａと、延出端子部１５ａよりも幅の広い矩形状の電極パッド１５ｂとを有し、延出端子部１５ａと電極パッド１５ｂの全体が表面絶縁層２２の表面２２ｃよりも上に浮かび上がり立体的になった凸状構造を有している。電極パッド１５ｂの表面２２ｃに沿った幅が延出端子部１５ａの表面２２ｃに沿った幅よりも広く形成されている。
配線電極１５は図１１のほか、図１３等に詳しく示されている。配線電極１５は延出端子部１５ａの端面１５ｇが表面絶縁層２２の表面２２ｃよりも外側に突出している突出端面となっている。また、配線電極１５は、交差側面１５ｄと、天端面１５ｅと、埋込部１５ｆとを有している。
交差側面１５ｄは表面絶縁層２２の表面２２ｃよりも外側に突出し、しかも表面２２ｃから起立するように（ほぼ直交状に）交差している側面部分である。天端面１５ｅは、交差側面１５ｄに接続され、表面２２ｃよりも外側に突出し、しかも表面２２ｃに沿った方向に配置された矩形状部分およびそこから溝部２０に向かって表面２２ｃに沿った方向に伸びる帯状部分を有している。埋込部１５ｆは表面２２ｃよりも内側に入り込み、接続パッド３２に接続されている部分である。
そして、電極パッド１５ｂが交差側面１５ｄ、天端面１５ｅおよび埋込部１５ｆによって構成され、延出端子部１５ａが交差側面１５ｄと天端面１５ｅとによって構成されている。
また、電極パッド１５ｂは、上下に重なって配置されているコンタクトホール２２ｂおよび接続用ホール３１ａを介して接続パッド３２に接続されていて、接続パッド３２にまで届く深さを有している。つまり、電極パッド１５ｂは表面２２ｃよりも外側の天端面１５ｅからコンタクトホール２２ｂおよび接続用ホール３１ａを介して接続パッド３２に至るまでの拡張された高さ（拡張高）ｈ１５を有している。この拡張高ｈ１５は、接続パッド３２の高さｈ３２よりも大きくなっている（ｈ１５＞ｈ３２）。例えば、ｈ１５は２〜６μｍ程度、ｈ３２は０．５〜１μｍ程度である。
そして、配線電極１５はデバイス領域１０の隣接する溝部２０、２０に沿って形成されている。溝部２０、２０に沿って配線電極１５が６個ずつ等間隔で配置されている。また、配線電極１５が隣接するデバイス領域１０同士で向かい合うように並べられている。
また、配線電極１５では、延出端子部１５ａの一部分がデバイス領域１０から溝部２０の内側に延出している。すなわち、延出端子部１５ａは、電極パッド１５ｂから離れた先端側の一部分が溝部２０のエッジ部分（前述した入り口２０ｄ）から張り出し、溝部２０の幅方向内側に収まるようにして形成されている。そして、延出端子部１５ａのデバイス領域１０から延出している部分が表面絶縁層２２の表面２２ｃよりも上に浮かび上がった凸状に形成されている。
また、図１３、図１４に示すように、延出端子部１５ａは溝部２０の幅方向両側から張り出していて、溝部２０の幅方向中央付近で端面１５ｇ同士がわずかに離れて互いに対峙している。
一方、配線電極３５もＣｕ等の導電性の材料からなっている。配線電極３５は図１０に示すように延出端子部３５ａと、矩形状の電極パッド３５ｂとを有し、延出端子部３５ａと電極パッド３５ｂの全体が配線電極１５と同様の凸状構造を有している。配線電極３５は延出端子部３５ａの端面が表面２２ｃよりも外側に突出している突出端面となっている。
しかしながら、延出端子部３５ａの長さが延出端子部１５ａよりも長く形成されているため、電極パッド３５ｂが溝部２０よりも離れ、半導体領域１１の内側よりに配置されている。電極パッド３５ｂが半導体領域１１の中央に近い位置に配置されている。半導体ウェハ５では、電極パッド３５ｂが半導体領域１１の中央に近い位置に配置されており、１２個の電極パッド３５ｂがコントローラチップ９５の電極パッド９７ｂと共通する共通配置パターンで形成されている。
半導体ウェハ１、半導体ウェハ５は、延出端子部１５ａ、延出端子部３５ａを有している。そのため、半導体ウェハ１、半導体ウェハ５は、溝部２０に沿って切断したときの切断面に、端面１５ｃ、３５ｃが表面２２ｃよりも外側に突出して出現するようになっている。
そして、半導体ウェハ１の配線電極１５と半導体ウェハ５の配線電極３５とは、形成されている個数が等しい。例えば、図９、図１０に示したように、デバイス領域１０には、配線電極１５が１２個ずつ形成されているが、半導体領域１１には、配線電極３５が１２個ずつ形成されている。また、デバイス領域１０に形成されている配線電極１５同士の平面形状（平面上に描かれる形状）が等しく、半導体領域１１に形成されている配線電極３５同士の平面形状（平面上に描かれる形状）も等しい。さらに、電極パッド１５ｂの長手辺間隔と、電極パッド３５ｂの長手辺間隔とは一致している。
しかしながら、延出端子部１５ａと延出端子部３５ａの長さが異なり、電極パッド１５ｂの交差間隔と、電極パッド３５ｂの交差間隔とは相違している。したがって、半導体ウェハ１における電極パッド１５ｂの配置パターンと、半導体ウェハ５における電極パッド３５ｂの配置パターンとは相違している。ここで、配置パターンとは、配線電極を構成している電極パッドの個数および配置間隔によって決まるパターンであって、電極パッドがデバイス領域１０、半導体領域１１においてどのように配置されているのかを示す電極パッドの配置形態を意味している。
一方、デバイス領域１０のメモリ部には半導体装置としてのメモリセル４１が多数形成されている。メモリセル４１は図１２に示すような構造を有している。図１２は２枚の半導体ウェハ１におけるメモリル４１を中心に示した断面図である。
メモリセル４１は、接続パッド３２を介して配線電極１５が接続されている。メモリセル４１は半導体ウェハ１を構成しているＮ型基板７１の表面上に形成されている。図１２では、接着層３３Ａを介して２つのメモリセル４１が積層されている。接着層３３Ａは、半導体ウェハ１を接着するときに用いた接着材で構成されている。
各メモリセル４１は、フラッシュメモリを構成していて、Ｎ型基板７１の表面上に形成されたＰ型ウェル７２上に形成されている。メモリセル４１は、ソース７３Ａおよびドレイン７３Ｂと、絶縁層７７と、絶縁膜８１、浮遊ゲート８２、絶縁膜８３および制御ゲート８４とを有している。さらに、メモリセル４１はソース電極７４と、ドレイン電極７６と、ゲート電極７５とを有している。
ソース７３Ａおよびドレイン７３ＢはいずれもＮ型領域であり、それぞれソース電極７４と、ドレイン電極７６が接続されている。絶縁層７７は、接続パッド３２をそれぞれソース電極７４、ドレイン電極７６に接続するためのコンタクトホールが形成されている。ソース電極７４、ゲート電極７５、ドレイン電極７６はそれぞれ対応するコンタクトホールを介してソース７３Ａ、制御ゲート８４、ドレイン７３Ｂに接続されている。
（半導体ウェハの製造方法）
続いて以上のような構成を有する半導体ウェハ１、半導体ウェハ５の製造方法について、図１５〜図２６を参照して説明する。ここで、図１５は製造途中の半導体ウェハを示す平面図、図１６は図１５の後続の半導体ウェハを示す平面図である。図１７〜図１９は順に後続の半導体ウェハを示した平面図である。図２０は、溝部を中心に示した半導体ウェハの断面図で（Ａ）は第１の溝部形成工程を実行した状態を示し、（Ｂ）は第２の溝部形成工程を実行した状態を示している。図２１は図２０の後続の半導体ウェハの断面図で（Ａ）は下部絶縁層を形成した状態を示し、（Ｂ）は上部絶縁層および表面絶縁層を形成した状態を示している。そして、図２２〜図２６はそれぞれ図１５〜図１９の２２−２２線、２３−２３線、２４−２４線、２５−２５線、２６−２６線断面図である。なお、図示の都合上、図１８，１９では、表面絶縁層２２にハッチングを付している。また、半導体ウェハ１の製造工程と、半導体ウェハ５の製造工程とはほぼ同様なので、図１５〜図２６では、半導体ウェハ５の図示を省略している。
半導体ウェハ１を製造するときはまずウェハプロセスを施すことによって、デバイス領域１０にメモリ部と複数の接続パッド３２が形成されているウェハ（第１の処理前ウェハ）を８枚用意する。また、半導体ウェハ５を製造するときは半導体領域１１が形成されているウェハ（第２の処理前ウェハ）を１枚用意する。
そして、第１の処理前ウェハについて、図２２に示すようにデバイス面１ａ上に保護絶縁層３１を形成し、その保護絶縁層３１の各接続パッド３２の形成箇所に接続用ホール３１ａを形成する。また、第２の処理前ウェハについては、溝形成面上に保護絶縁層３１を形成する。
次に、溝部形成工程を実行することによって、第１の処理前ウェハおよび第２の処理前の双方に対し、スクライブライン３Ａ，３Ｂに沿って溝部２０，２１を形成する。溝部２０，２１はダイシングソー方式によって形成する。溝部２０，２１は反応性イオンエッチング等のエッチングによって形成してもよい。
溝部形成工程を実行するときは、次に示す第１の溝部形成工程と、第２の溝部形成工程とを順に実行する。
第１の溝部形成工程では、図１５、図２０（Ａ）、図２２に示すようにデバイス面１ａに、図示しない第１のブレード（切削刃）を用いてスクライブライン３Ａ，３Ｂに沿って、第１の幅および第１の深さを備えた溝部（第１の溝部１２０）を形成する。第１の溝部１２０は底部からある程度の高さの部分が後に溝下部２０ａまたは溝下部２１ａとなる。ここで、第１の幅は前述の幅ｗ１であって約６０〜８０μｍ、第１の深さは図２０（Ａ）に示す深さｄ０であって、約４０〜８０μｍである。
続いて第２の溝部形成工程を実行する。第２の溝部形成工程では、図１６、図２０（Ｂ）、図２３に示すように、図示しない第２のブレードを用いて第１の溝部１２０の入り口に、第１の溝部１２０の長さ方向全体に沿って第２の溝部１２３を形成する。第２の溝部１２３は第２の幅と第２の深さを備えている。第２の幅は、前述の幅ｗ２であって約８０〜１２０μｍ、第２の深さは前述の深さｄ２であって約１０〜４０μｍである。第２の幅は第１の幅よりも大きく、第２の深さｄ２は第１の深さｄ０よりも浅くなっている（ｄ０＞ｄ２）。第２の溝部１２３を形成することによって、第１の溝部１２０における底部からある程度の高さの部分が溝下部２０ａ、溝下部２１ａとなり、溝下部２０ａ、溝下部２１ａの上側部分がそれぞれ幅広部２０ｂ、幅広部２１ｂとなる。
次に、絶縁層形成工程を実行する。絶縁層形成工程では、８枚の第１の処理前ウェハと１枚の第２の処理前ウェハとについて、表面絶縁層２２を形成するための樹脂（表層用樹脂ともいう）を塗布するのに先立ち予め、この表層用樹脂よりも粘度の低い低粘性樹脂をデバイス面１ａ、溝形成面に塗布する。そして、塗布した低粘性樹脂を図示しないスピンコータなどを用いてデバイス面１ａ、溝形成面上に均一に行き渡らせる。低粘性樹脂は粘度が低くてサラサラしており流動性が良好である。そのため、低粘性樹脂は、相対的に入り込みにくい溝下部２０ａ、溝下部２１ａの内側にも確実に入り込む。しかも、溝下部２０ａ、溝下部２１ａの上側にそれぞれ幅広部２０ｂ、２１ｂが形成されているので、低粘性樹脂は溝下部２０ａ、溝下部２１ａの内側により入り込みやすくなっている。
そして、図１７、図２１（Ａ）、図２４に示すように、溝下部２０ａ、溝下部２１ａの内側に残った低粘性樹脂によって下部絶縁層２３が形成される。なお、低粘性樹脂は溝部２０，２１の内側に入り込むほか、溝部２０，２１の外側（例えば保護絶縁層３１の上側）に残ることもあるが、溝部２０，２１の外側に残った低粘性樹脂は図示を省略している。
次に、図１８，図２１（Ｂ），図２５に示すように、８枚の第１の処理前ウェハと１枚の第２の処理前ウェハとについて、それぞれのデバイス面１ａ、溝形成面全体に、表層用樹脂を塗布する。そして、塗布した表層用樹脂を図示しないスピンコータなどを用いてデバイス面１ａ、溝形成面上に均一に行き渡らせる。この表層用樹脂は例えばエポキシ樹脂、ポリイミド樹脂等であるが、低粘性樹脂よりは粘度が高く流動性が低い。そのため、表層用樹脂は幅が狭くて深さの深い溝部の内側には入り込み難い。しかしながら、溝部２０，２１の入り口に幅広部２０ｂ、２１ｂが形成されている。そのため、表層用樹脂は溝部２０，２１の内側には入り込みやすい。
そして、表層用樹脂を塗布するのに先立ち予め低粘性樹脂を塗布したことによって、溝下部２０ａ、溝下部２１ａに下部絶縁層２３が形成されている。そのため、溝部２０，２１の内側に表層用樹脂が入り込むと、その表層用樹脂によって溝部２０，２１の内側に下部絶縁層２３とは別の絶縁層が形成される。この絶縁層が上部絶縁層２２ａとなる。こうして、溝部２０，２１の内側に２層構造の樹脂絶縁層２４が形成される。半導体ウェハ１の樹脂絶縁層２４が本発明の実施の形態に係る第１の溝部内絶縁層に対応し、半導体ウェハ５の樹脂絶縁層２４が本発明の実施の形態に係る第２の溝部内絶縁層に対応している。
続いて、８枚の第１の処理前ウェハと１枚の第２の処理前ウェハとについて、それぞれの表面を研磨して平坦化すると、表面絶縁層２２が形成される。塗布した表層用樹脂のうちの溝部２０，２１の内側に入り込んだ部分が上部絶縁層２２ａとなるため、表面絶縁層２２は上部絶縁層２２ａと一体となって形成される。
次いで図１９，図２６に示すように８枚の第１の処理前ウェハについて、表面絶縁層２２にコンタクトホール２２ｂを形成して接続パッド３２を露出させる。その後、配線電極形成工程を行い、８枚の第１の処理前ウェハについて配線電極１５を形成する。第２の処理前ウェハについては配線電極３５を形成する。配線電極１５は、前述した凸状構造を有し、しかも延出端子部１５ａを備える形状で形成する。配線電極３５は、前述した凸状構造を有し、しかも延出端子部３５ａを備える形状で形成する。また、第２の処理前ウェハについては、電極パッド３５ｂを前述した共通配置パターンで形成する。配線電極１５、３５は、例えば以下のような手順で形成することができる。
まず、表面絶縁層２２の上にめっき用の図示しないシード層を形成する。次にそのシード層の上に溝部を備えたフレーム（図示せず）を形成する。フレームは例えばフォトリゾグラフィにより、フォトレジストをパターニングすることによって形成される。さらに、形成されているフレームの溝部内側であって、シード層の上に、配線電極１５、３５の一部となるめっき層を形成する。次に、フレームを除去し、さらにシード層のうち、めっき層の下に存在する部分以外の部分をエッチングによって除去する。以上のようにすることによって、めっき層およびその下のシード層によって配線電極１５、３５を形成することができる。
配線電極１５、３５は表面絶縁層２２よりも後に形成されるので、延出端子部１５ａ、３５ａはその全体が表面絶縁層２２の表面２２ｃの上側に配置される格好で形成される。電極パッド１５ｂは、周辺部分が表面２２ｃの上側に配置されるとともに、中央部分が表面２２ｃよりも内側に入り込み、接続パッド３２につながって形成される。電極パッド３５ｂは表面２２ｃの上側に配置されている。
以上の工程を経ることにより、前述した構造を備えた半導体ウェハ１、半導体ウェハ５を製造することができる。半導体ウェハ１、半導体ウェハ５は、溝部２０，２１が口広構造を有しているため溝部２０，２１の内側に液状の樹脂が入り込みやすくなっている。そのため、液状の樹脂を用いて、溝部２０，２１の内側に絶縁層を形成する際、その樹脂が溝部２０，２１の内側に確実に入り込む。したがって、樹脂で満たされていない未充填部分（空隙）が溝部２０，２１の内側に形成されることがない。すなわち、溝部２０，２１の内側全体が樹脂で満たされている。
半導体ウェハ１、半導体ウェハ５はこのような空隙を形成することなく充満した樹脂によって下部絶縁層２３および上部絶縁層２２ａが形成されている。つまり、半導体ウェハ１、半導体ウェハ５は、低粘性樹脂および表層用樹脂という複数の樹脂からなる絶縁層によって内側が隙間なく満たされた構造（この構造を「充満構造」という）の溝部２０，２１を有している。
ところで、半導体ウェハ１、半導体ウェハ５を用いてメモリデバイス１００を製造するときは複数の半導体ウェハ１と、半導体ウェハ５とを積層する必要がある（詳しくは後述する）。そのため、上に積層された半導体ウェハ１からの荷重が下に積層されている半導体ウェハ１に作用し、その荷重は延出端子部１５ａ、３５ａにも作用する。延出端子部１５ａ、３５ａは先端側の一部分がデバイス領域１０、半導体領域１１から延出し、溝部２０の上側に配置されている。そのため延出端子部１５ａ、３５ａは上からの荷重が作用すると、溝部２０の入り口２０ｄを境目にして先端側が下方に折れ曲がりやすい。
しかし、半導体ウェハ１、半導体ウェハ５では、溝部２０，２１が充満構造を有しているため、下部絶縁層２３および上部絶縁層２２ａが溝部２０，２１の内側で動くようなことはなく、したがって、表面絶縁層２２の表面２２ｃの位置が変わることがない。表面絶縁層２２、上部絶縁層２２ａおよび下部絶縁層２３は延出端子部１５ａ、３５ａを支える支持部材であるが、これらの位置が変わることがないため、延出端子部１５ａ、３５ａが表面絶縁層２２、上部絶縁層２２ａおよび下部絶縁層２３によって確実に支えられる（図１４参照）。したがって、延出端子部１５ａ、３５ａは、上からの荷重が作用しても変形することはなく、元の形状を確実に維持することができる。こうして、半導体ウェハ１、半導体ウェハ５を用いることによって、メモリデバイス１００の電気的な接続を確実なものとすることができる（詳しくは後述する）。
また、溝部２０，２１では、幅広部２０ｂ、２１ｂが入り口２０ｄの長さ方向全体に形成されている。そのため、溝部２０，２１の全体について、内側に樹脂が入り込みやすくなっている。したがって、溝部２０，２１のどの部分に対しても、変形しない延出端子部１５ａ、３５ａを形成することができる。
そして、溝部２０，２１のうち、溝下部２０ａ、２１ａは底部よりに位置しているため他の部分よりも相対的に樹脂が入り込みにくい。そこで、半導体ウェハ１、半導体ウェハ５では、低粘性樹脂を用いて溝下部２０ａ、２１ａの内側に下部絶縁層２３を形成している。低粘性樹脂は流動性が良好なため、入り込みにくい部分にも確実に入り込む。したがって、低粘性樹脂は溝部２０，２１を充満構造とするのに極めて好適である。このように、半導体ウェハ１、半導体ウェハ５は、低粘性樹脂を用いることによって、溝部２０，２１の充満構造がより確実に形成されるようにしている。
一方、表層用樹脂は低粘性樹脂よりも粘度が高くて流動性が低い。そのため、仮に、溝部２０，２１が溝下部２０ａ、２１ａだけで構成され、口広構造でなかったとすると、表層用樹脂が溝部２０（２１）の入り口付近に留まり内側に入り込みにくくなる。そうすると、樹脂の存在しない空隙が溝部２０，２１の内側に現れるため、溝部２０，２１の上側の表面絶縁層２２がたわんでしまう。また、表層用樹脂は流動性が低いため、溝部２０（２１）の幅を広げても、溝部２０（２１）を充満構造とすることは困難である。したがって、表層用樹脂だけでは、溝部２０（２１）の内側に空隙が現れる事態を回避することが困難であり、延出端子部１５ａ、３５ａの変形を回避することも困難である。
そこで、半導体ウェハ１、半導体ウェハ５を製造するときは、表層用樹脂を塗布するのに先立ち予め低粘性樹脂をデバイス面１ａ、溝形成面に塗布することとしている。こうすると、溝部２０，２１の入り口２０ｄを表層用樹脂で塞ぐ前に相対的に樹脂が入り込みにくく、表層用樹脂の入り込みの困難な溝下部２０ａ、２１ａの内側に低粘性樹脂を充填しておくことができる。こうすることによって空隙の発生が皆無になり、より確実に溝部２０，２１の充満構造が得られるようになる。
さらに、半導体ウェハ１、半導体ウェハ５は、上部絶縁層２２ａと表面絶縁層２２とを同じ樹脂を用いて一つの工程で形成することができるため、簡易に製造することができる。
（積層半導体ウェハおよびメモリデバイスの製造方法）
以上のような構成を有する半導体ウェハ１と半導体ウェハ５とを用いることによって、積層半導体ウェハ９８およびメモリデバイス１００を製造することができる。積層半導体ウェハ９８は本発明の実施の形態に係る積層半導体基板に対応していて、１枚の半導体ウェハ５に対して、積層メモリ基板９４が積層されている。積層メモリ基板９４は本発明の実施の形態に係る積層基板に対応していて、８枚の半導体ウェハ１が積層されている。この積層半導体ウェハ９８を用いることによってメモリデバイス１００を製造することができる。積層半導体ウェハ９８およびメモリデバイス１００の製造方法を図２７〜図３０を用いて説明すれば次のとおりである。
ここで、図２７は、積層半導体ウェハ９８を製造する途中の半導体ウェハ５および台座３４を示す図１１と同様の断面図である。図２８〜図３０は、順次後続の工程を示す図１１と同様の断面図である。
前述のようにして８枚の半導体ウェハ１と、１枚の半導体ウェハ５とを製造した後、積層工程を実行することによって、積層半導体ウェハ９８を製造することができる。積層半導体ウェハ９８は、１枚の半導体ウェハ５に後述する積層メモリ基板９４が積層された構造を有している。
積層工程は１枚の半導体ウェハ５に対して、８枚の半導体ウェハ１を順次積層することによって実行する。まず、図２７に示すように、前述した半導体ウェハ５の溝形成面に接着材を塗布して半導体ウェハ５を台座３４に固定する。図２７では、このとき塗布した接着材からなる接着層３３が示されている。台座３４は半導体ウェハ５をサポートするための部材であって、図２７ではガラス板を用いている。
続いて、半導体ウェハ５の裏面１ｂを溝部２０，２１が出現するまで研摩して図２７に示すように半導体ウェハ５の厚さを薄くする。
次に、図２８に示すように、半導体ウェハ１を半導体ウェハ５の裏面１ｂ側に接着材を用いて接着する。このとき、半導体ウェハ５と、半導体ウェハ１とについて双方の溝部２０，２１の位置が揃うように位置合わせ行う。それから半導体ウェハ１の裏面１ｂを溝部２０，２１が出現するまで研摩する。
続いて、図２９に示すように、さらに別の半導体ウェハ１について、積層済みの半導体ウェハ１の裏面１ｂ側に接着してから研磨する工程（接着・研磨工程）を実行する。
このような接着・研磨工程を合計で８枚の半導体ウェハ１について実行すると図３０に示すように、積層半導体ウェハ９８を製造することができる。積層半導体ウェハ９８のうち、８枚の半導体ウェハ１が積層されている部分が積層メモリ基板９４である。
積層半導体ウェハ９８は半導体ウェハ１と半導体ウェハ５を用いることによって製造されているので、前述した半導体ウェハ１、半導体ウェハ５と同じ構成を有している。
以上の説明では、半導体ウェハ５に対して、８枚の半導体ウェハ１を１枚ずつ順次積層していくことによって、積層半導体ウェハ９８を製造していた。しかしながら、裏面１ｂの研磨によって厚さを薄くした半導体ウェハ５を製造した後、その半導体ウェハ５に積層メモリ基板９４を積層することによって、積層半導体ウェハ９８を製造してもよい。この場合、８枚の半導体ウェハ１を前述の要領で積層することによって、予め積層メモリ基板９４を製造しておくことができる。もちろん、４枚の半導体ウェハ１を積層することによって積層メモリ基板９４を製造してもよいし、２枚の半導体ウェハ１を積層することによって積層メモリ基板９４を製造してもよい。
つまり、本実施の形態に係る積層半導体ウェハ９８は、積層する半導体ウェハ１の枚数の変更が比較的簡易に行える、ということである。半導体ウェハ１は、メモリセル４１が多数形成されているから、枚数の変更によって、製造されるメモリデバイスの記憶容量も変更される。
また、８枚の半導体ウェハ１が積層された積層メモリ基板９４をユニット積層基板とし、そのユニット積層基板を複数積層することによって、積層半導体ウェハとしてもよい。例えば、２つのユニット積層基板を積層した積層半導体ウェハでは、１６枚の半導体ウェハ１が積層される。３つのユニット積層基板では２４枚の半導体ウェハ１が積層される。よって、積層半導体ウェハにおける半導体ウェハ１の積層数は８の倍数となる。
また、４枚の半導体ウェハ１が積層されている積層メモリ基板をユニット積層基板とし、これを複数積層することによって積層半導体ウェハとしてもよい。この場合、積層半導体ウェハにおける半導体ウェハ１の積層数は４の倍数となる。
積層半導体ウェハ９８が以上のようなユニット積層基板を用いて構成されている場合、メモリデバイスで必要とされるメモリの容量に応じたユニット数を簡易に割り出すことができる。また、ユニット積層基板の積層数を変えるだけで簡単にメモリデバイスにおけるメモリの容量を変更することもできる。例えば、１ユニットが６４ＧＢになるようにしておけば、ユニットの積層数を変えるだけで簡単に１２８ＧＢ、２５６ＧＢのメモリを実現することができる。なお、８の倍数はすべて４の倍数であるため、４枚の半導体ウェハ１を積層することによってユニット積層基板とすることが好ましい。
そして、メモリデバイス１００を製造するときは、積層半導体ウェハ９８に対して引き続き次の工程を実行する。
まず、積層半導体ウェハ９８を各溝部２０，２１に沿って切断する。すると、半導体ウェハ５および８枚の半導体ウェハ１が、積層方向に積み重なったデバイス領域１０、半導体領域１１ごとに分割され、ブロック状のデバイスブロックが製造される。
このデバイスブロックでは、ひとつのインターポーザ５１と、８つのメモリチップ５０とが積層されている。積層半導体ウェハ９８を製造する際、半導体ウェハ５と、半導体ウェハ１とについて双方の溝部２０，２１の位置が揃うように位置合わせを行っている。そのため、積層半導体ウェハ９８を各溝部２０，２１に沿って切断することによって、積層半導体ウェハ９８が隣接する溝部２０，２１によって囲まれるブロックごとに分割される。その各ブロックがデバイスブロックである。
そして、前述したように、半導体ウェハ５と、８枚の半導体ウェハ１とをそれぞれの溝部２０，２１が出現するまで研磨している。その溝部２０，２１の内側に下部絶縁層２３および上部絶縁層２２ａが形成されている。そのため、デバイスブロックでは、インターポーザ５１および８つのメモリチップ５０のそれぞれにおいて、４つの側面が下部絶縁層２３および上部絶縁層２２ａ、すなわち、樹脂絶縁層２４で覆われている。
また、積層半導体ウェハ９８を各溝部２０，２１に沿って切断する際、半導体ウェハ５と、８つの半導体ウェハ１とが一緒に切断されるので、平坦な４つの切断面が出現する。そして、配線電極１５および配線電極３５が樹脂絶縁層２４上に延出しているので、切断面に配線電極１５および配線電極３５の端面１５ｃ、３５ｃが出現する。４つの切断面のうちの向かい合った一組が前述した共通配線側面５２、５２である。端面１５ｃ、３５ｃは共通配線側面５２上に積層方向に沿って直線上に並ぶ。
したがって、図２に示したように、積層方向に沿った帯状の接続電極６０を共通配線側面５２に形成することによって、各半導体ウェハ１の配線電極１５と、半導体ウェハ５の配線電極３５とを電気的に接続することができる。
その後、デバイスブロックの底面、すなわち、最も下側に積層されているメモリチップ５０の裏面側に裏面配線電極６５を形成すると、インターポーザ５１の積層された積層チップパッケージ９０を製造することができる。
さらに、このインターポーザ５１にコントローラチップ９５を載置する。この場合、コントローラチップ９５の底面９５Ｂに電極パッド９７ｂが形成されている。そのため、底面９５Ｂをインターポーザ５１側に向けてから、その電極パッド９７ｂを半田１２１によってインターポーザ５１の電極パッド３５ｂに接続する。すると、メモリデバイス１００を製造することができる。
（積層半導体ウェハ９８およびメモリデバイス１００の作用効果）
以上のように、メモリデバイス１００は、インターポーザ５１にコントローラチップ９５を載置し、コントローラチップ９５の電極パッド９７ｂをインターポーザ５１の電極パッド３５ｂに接続することによって製造することができる。積層チップパッケージ９０では、８つのメモリチップ５０が積層されているが、各メモリチップ５０とコントローラチップ９５とは、全くの別プロセスで製造されている。そのため、メモリチップ５０とコントローラチップ９５とは、外形寸法が異なり、外部との接続に必要な電極パッドの配置パターンも相違している。
したがって、積層チップパッケージ９０にインターポーザ５１が積層されていないときは、メモリチップ５０か、コントローラチップ９５のどちらか一方に配線電極を別途形成する等して、メモリチップ５０の配置パターンと、コントローラチップ９５の配置パターンとが一致するようにしなければならない。
メモリチップ５０の電極パッド１５ｂと、コントローラチップ９５の電極パッド９７ｂを半田で接続する場合、双方の電極パッドの位置が一致し、双方の電極パッドが上下に重なる必要がある。ところが、電極パッドの配置パターンが異なると、双方の電極パッドの位置がずれる。そのため、複数の電極パッド９７ｂの一つだけ（例えば１２ある電極パッド９７ｂのうちひとつだけ）を電極パッド１５ｂに重ねることはできても、すべての電極パッド９７ｂを電極パッド１５ｂに重ねることはできない。したがって、電極パッドに接続できない電極パッド（接続不能電極パッドともいう）が複数の電極パッド９７ｂの中に出現してしまい、これでは、メモリデバイスを完成させることはできない。
そこで、メモリデバイス１００では、８つのメモリチップ５０の外側の、コントローラチップ９５と積層チップパッケージ９０との間にインターポーザ５１が積層されている。このインターポーザ５１は、メモリセル等の半導体素子は形成されていないが、複数の配線電極３５を有し、その配線電極３５はコントローラチップ９５の配置パターンと共通する配置パターン（共通配置パターン）で形成されている。そのため、コントローラチップ９５をインターポーザ５１に載置したときに、コントローラチップ９５の電極パッド９７ｂをすべてインターポーザ５１の電極パッド３５ｂ上に配置することができ、接続不能電極パッドの出現を皆無にすることができる。
したがって、半田１２１を用いることによって、コントローラチップ９５の電極パッド９７ｂをすべてインターポーザ５１の電極パッド３５ｂに接続することができる。また、コントローラチップ９５よりもインターポーザ５１の外形寸法が大きいため、インターポーザ５１において、延出端子部３５ａの長さ調節可能な範囲が広い。仮に、コントローラチップ９５の方がインターポーザ５１よりも大きいとすると、電極パッド９７ｂの交差間隔が電極パッド３５ｂの交差間隔を上回るおそれがあり、電極パッド９７ｂのすべてを電極パッド３５ｂに接続できないおそれがある。しかし、メモリデバイス１００では、電極パッド９７ｂのすべてがインターポーザ５１の外周の内側に納まるため上記のおそれは皆無である。
このように、メモリデバイス１００では、コントローラチップ９５の接続用インターポーザ５１が積層されているため、電極パッド１５ｂの配置が電極パッド９７ｂに適合するように、メモリチップ５０の構造および製造工程を変更する必要がない。そのため、メモリデバイス１００は、製造工程を簡略化することが可能な汎用性の高い構造を備えている。また、例えば、電極パッドの配置パターンが電極パッド９７ｂとは異なるコントローラチップを用いるとき、例えば、長手辺方向に沿って電極パッドの位置が左右に変わる場合等では、インターポーザだけをその配置パターンと共通する配置パターンで製造すればよい。この場合、インターポーザの構造および製造工程だけを変更すればよく、メモリチップ５０の構造および製造工程は変更する必要がない。メモリチップ５０はそれまでの構造および製造工程で製造することができる。したがって、メモリデバイスがメモリデバイス１００のような構造を有することで多様な種類のメモリデバイスの製造工程を簡略化できる。そのため、メモリデバイス１００は多様な種類のメモリデバイスを効率的に製造することに対応でき、量産性に優れたものとなっている。
一方、インターポーザ５１の配線電極３５と、メモリチップ５０の配線電極１５とは、それぞれ共通配線側面５２に端面３５ｃ、１５ｃが出現し、それらが接続電極６０によって接続されている。そのため、コントローラチップ９５の電極パッド９７ｂがインターポーザ５１の電極パッド３５ｂに接続されることで、コントローラチップ９５が接続電極６０を介して各メモリチップ５０に接続されている。インターポーザ５１はコントローラチップ９５を各メモリチップ５０に接続するためのインターフェースとして機能している。したがって、メモリデバイス１００では、コントローラチップ９５のコントロールＩＣの制御によって、メモリチップ５０のメモリセル４１に対するデータの読み書きが確実に行える。
このように、メモリデバイス１００は、コントローラチップ９５への接続用インターポーザ５１が積層されていることによって、配線電極の配置パターンが異なる色々な種類のメモリチップを積層して製造できることになり、多様な種類のメモリデバイスを製造できるように汎用性が高められている。また、インターポーザ５１にコントローラチップ９５を載置すれば、半田１２１でコントローラチップ９５を接続することができるから、コントローラチップ９５を接続するための工程に余計な負荷がかからない。よって、メモリデバイス１００は、製造工程を簡略化することができ、製造時間を短縮することも可能である。
また、メモリデバイス１００の記憶容量を拡大するため、仮にメモリチップ５０の積層数を８個から増加させるとしても、インターポーザ５１さえ積層しておけばコントローラチップ９５をすべてのメモリチップ５０に接続することができる。したがって、積層チップパッケージ９０の記憶容量を拡大したからといってコントローラチップ９５を接続するための工程の負荷が拡大することもない。
一方、メモリデバイス１００は、半導体ウェハ１および半導体ウェハ５を用いて製造されている。その半導体ウェハ１の複数の配線電極１５と、半導体ウェハ５の複数の配線電極３５とは、それぞれ延出端子部１５ａ，３５ａを有するので、それぞれの端面１５ｃ、３５ｃが共通配線側面５２に出現する。しかも、配線電極１５の個数および配置間隔と、配線電極３５の個数および配置間隔とが等しく形成されているため、端面１５ｃ、３５ｃが積層方向に沿った直線上に並んで出現する。したがって、積層方向に沿った帯状の接続電極６０を共通配線側面５２に形成することによって、インターポーザ５１と、８つのメモリチップ５０とを接続することができ、インターポーザ５１の接続に要する工程を簡易にすることができる。
また、積層チップパッケージ９０の裏面側に裏面配線電極６５が形成されており裏面配線電極６５は接続電極６０に接続されている。そのため、裏面配線電極６５によって、８つのメモリチップ５０およびコントローラチップ９５を電極基板１３０に接続することができる。
そして、メモリデバイス１００を製造するための積層半導体ウェハ９８は、半導体ウェハ５に半導体ウェハ１を積層することによって製造することができる。予め半導体ウェハ１だけを積層して積層メモリ基板９４を製造しておけば、半導体ウェハ５にその積層メモリ基板９４を積層することで積層半導体ウェハ９８が得られる。したがって、積層半導体ウェハ９８を製造するにあたり、予め半導体ウェハ１の積層数の異なる多種多様な積層メモリ基板９４を製造しておけば、多種多様な積層半導体ウェハ９８を効率的に製造することができる。積層半導体ウェハ９８は、半導体ウェハ１の積層数を変えることで、そこに含まれるメモリセル４１の個数を変更することができるから、積層半導体ウェハ９８は記憶容量の異なる多種多様なメモリデバイス１００を製造する上で極めて好適なものとなっている。
一方、積層半導体ウェハ９８を溝部２０，２１に沿って切断する際、図１４に示したように、溝部２０，２１がカットラインＣＬに沿って切断される。すると、延出端子部１５ａ（延出端子部３５ａも同様）がカットラインＣＬに沿って切断される。また、前述したように、各半導体ウェハ１、半導体ウェハ５では、溝部２０，２１の内側に樹脂絶縁層２４が形成されている。そのため、積層半導体ウェハ９８を溝部２０，２１に沿って切断したときの切断面に、２層構造の絶縁層の断面（絶縁層の断面を「絶縁断面」ともいう）が出現する。この絶縁断面は下部絶縁層２３の断面である絶縁断面２３ｃの上に、上部絶縁層２２ａの断面である絶縁断面２２ｄが重なった２層構造になっている。
また、各半導体ウェハ１、半導体ウェハ５において、溝下部２０ａ、２１ａの幅よりも幅広部２０ｂ、２１ｂの幅が広く形成されている。そのため、デバイスブロックの４つの側面において、上部絶縁層２２ａは下部絶縁層２３よりも大きい奥行きを有している。この奥行きとは、デバイスブロック（メモリデバイス１００、メモリチップ５０およびインターポーザ５１でも同様）において、図１４に示したように、絶縁断面２２ｄと幅広部２０ｂ（２１ｂ）の内側面との距離ｄ１１、絶縁断面２３ｃと溝下部２０ａ（２１ａ）の内側面との距離ｄ１２を意味している。距離ｄ１１は距離ｄ１２よりも大きいのでｄ１１＞ｄ１２になっている。
ところで、メモリデバイス１００は共通配線側面５２に接続電極６０を形成することによって製造されるが、接続電極６０によって接続される端面１５ｃ、３５ｃは表面２２ｃよりも上方向に突出して形成されている。
そして、接続電極６０を形成するときは、接続電極６０を形成するためのマスクパターンを正確に配置しなければならないが、そのマスクパターンの位置合わせが大まかでも、メモリデバイス１００を製造することができる。大まかな位置合わせでも、上下に並んだ端面１５ｃ同士を接続する接続電極６０を形成することができる。
すなわち、メモリデバイス１００では、接続電極６０を形成する際、アライメントは高精度で行わなくてもよい。そのため、直方体状のデバイスブロックを得た後の工程を簡易にすることができ、メモリデバイス１００の製造工程全体を簡略化することができる。したがって、メモリデバイス１００の製造時間を短縮することができる。これによって、単位時間あたりに製造できるメモリデバイス１００の個数を増やすことができ、メモリデバイス１００の製造単価を低減することができる。
接続電極６０を形成する際、アライメントを高精度で行わなくてもよいことの理由について述べれば次のとおりである。
まず、デバイスブロックは、４つの側面すべてが積層半導体ウェハ９８を切断したときの切断面によって構成されている。この切断面の一つに端面１５ｃ、３５ｃが端面１５ｇ（詳しくは図１３参照）と同様に突出している端面となって出現している。これは次の理由による。なお、本実施の形態では、突出している端面を突出端面ともいう。
各半導体ウェハ１、半導体ウェハ５の配線電極１５，３５は延出端子部１５ａ、延出端子部３５ａを有している。延出端子部１５ａ、延出端子部３５ａは溝部２０の内側に延出されている。そのため、積層半導体ウェハ９８を溝部２０，２１に沿って切断したときに延出端子部１５ａ、延出端子部３５ａも切断される。そして、延出端子部１５ａ、延出端子部３５ａが切断されたときに形成される端面１５ｃ、３５ｃが切断面の一つに出現する。
一方、延出端子部１５ａ、３５ａは、拡張高ｈ１５を有する電極パッド１５ｂ、３５ｂと同様に凸状に形成されている。そのため、端面１５ｃ、３５ｃは表面２２ｃよりも上方向に突出した突出端面となって出現する。
ここで、接続パッド３２について、溝部２０の内側にまで延出する端子部を形成した場合を考える（この端子部を仮想端子部という）。この場合、デバイスブロックの側面には、その仮想端子部の端面が出現することになる。
しかし、延出端子部１５ａ、３５ａは拡張高ｈ１５を備えた電極パッド１５ｂ、３５ｂと共通の天端面を有し、接続パッド３２よりも厚さが厚く形成されている。そのため、端面１５ｃ、３５ｃは前述の仮想端子部の端面よりも大きさが大きくなって出現する。デバイスブロックでは、このような大きさの大きい端面１５ｃ、３５ｃが縦方向に並んで出現しているため、端面１５ｃと、端面３５ｃとが接続しやすくなっている。接続電極６０は端面１５ｃと、端面３５ｃとをつなぐことができればよいので、接続電極６０を形成する際、マスクパターンの位置合わせを大まかにしてもよい。このような理由から、デバイスブロックでは、接続電極６０を形成する際、アライメントを高精度で行わなくてもよくなっている。
一方、端面１５ｃ、３５ｃの大きさが大きくなっているということは、配線電極１５，３５の断面積が拡張されていることを意味している。したがって、配線電極１５，３５の抵抗値を低下させることができる。そうすると、配線電極１５，３５を通る電流が流れやすくなるため、メモリデバイス１００の消費電力を低減することもできる。
このように、半導体ウェハ１、半導体ウェハ５は以上のような配線電極１５，３５を有することによって、メモリデバイス１００の製造工程を簡略化することができ、製造時間を短縮できるようになっている。
また、半導体ウェハ１、半導体ウェハ５が溝部２０の内側に延出している延出端子部１５ａ、３５ａを有しているので、積層半導体ウェハ９８を溝部２０に沿って切断したときの切断面に端面１５ｃ、３５ｃを出現させることができる。つまり、半導体ウェハ１、半導体ウェハ５を積層した積層半導体ウェハ９８を溝部２０に沿って切断すれば、端面１５ｃ、３５ｃが得られるということである。
したがって、半導体ウェハ１、半導体ウェハ５を用いるときは、デバイス領域１０、半導体領域１１につながる配線を切断面に出現させるためにわざわざ別の工程を設ける必要がない。仮に、配線電極１５、３５が延出端子部１５ａ、３５ａを有していないとすると、溝部２０に沿って切断しても配線電極１５、３５を切断することはできない。そのため、積層半導体基板を溝部に沿って切断しただけでは、その切断面にデバイス領域１０につながる配線を出現させることができない。したがって、そのような配線を切断面に出現させるため別の工程を行わねばならない。
しかし、半導体ウェハ１、半導体ウェハ５を用いるときは、積層半導体ウェハ９８を溝部に沿って切断したときの切断面に配線電極１５、３５の端面を出現させることができるから、配線を切断面に出現させるための工程をわざわざ行う必要がない。したがって、半導体ウェハ１、半導体ウェハ５を用いることによってメモリデバイス１００の製造工程をいっそう簡略化することができる。
また、配線電極１５、３５は表面絶縁層２２の上に浮かび上がるようにして形成されている。そのため、切断面に端面１５ｃ、３５ｃが出現した場合、上下に位置する端面１５ｃ、３５ｃ同士が表面絶縁層２２を介在して配置されることになる。したがって、上下に位置するメモリチップ同士がショートしてしまう事態を回避することができる。
その上、延出端子部１５ａ、３５ａが電極パッド１５ｂ、３５よりも幅の狭い幅狭構造を有するため、デバイス領域１０、半導体領域１１の中に配線電極１５、３５を多数並べることができる。したがって、半導体ウェハ１、半導体ウェハ５は配線電極１５、３５による配線の密度を高めることができる。さらに、半導体ウェハ１では、各デバイス領域１０のメモリ部が同じ平面上に形成されているため、アライメント誤差が０になっている。
以上のメモリデバイス１００は、半導体ウェハ１、半導体ウェハ５を積層して製造されている。そのため、各メモリチップ５０、インターポーザ５１の配線電極１５，３５が表面絶縁層２２、上部絶縁層２２ａおよび下部絶縁層２３によって確実に支持され、下方に折れ曲がるなどして変形することが皆無である。
メモリデバイス１００では、配線電極１５，３５の変形が皆無であることによって、各メモリチップ５０、インターポーザ５１において、配線電極１５，３５の端面１５ｃ、３５ｃが決められた位置に決められた大きさで出現している。延出端子部１５ａ、３５ａが下方に折れ曲がるなどして変形すると、配線用側面５０Ａ、５１Ａに対する角度が変わるなどして端面１５ｃ、３５ｃと接続電極６０との接触が不十分になるおそれがある。しかしながら、メモリデバイス１００、メモリチップ５０およびインターポーザ５１では、そのおそれは皆無である。
したがって、メモリデバイス１００では、メモリチップ５０、インターポーザ５１の端面１５ｃ、端面３５ｃを接続電極６０によって確実に接続することができる。そのため、メモリデバイス１００は、電気的な接続に関する信頼性が極めて高くなっている。このように、半導体ウェハ１、半導体ウェハ５を用いてメモリデバイス１００を製造することによって、そのメモリデバイス１００の電気的な接続に関する信頼性を高めることができる。
第２の実施の形態
図３１は、本発明の第２の実施の形態に係るメモリデバイス３００および電極基板１３０の図３と同様の断面図である。メモリデバイス３００は、メモリデバイス１００と比較して、積層チップパッケージ９０の代わりに積層チップパッケージ２９０を有する点、インターポーザ５１が積層されていない点で相違している。積層チップパッケージ２９０は積層チップパッケージ９０と比較して、８枚のメモリチップ５０のうちの１枚がメモリチップ５３である点で相違している。すなわち、積層チップパッケージ２９０では、１枚のメモリチップ５３と、７枚のメモリチップ５０とが積層されている。
メモリチップ５３は、７枚のメモリチップ５０のインターポーザ５１に最も近い最上面に積層され、本発明の実施の形態にかかる介挿メモリチップに対応している。メモリチップ５３は、図３４に示すように、メモリチップ５０と比較して１２個の配線電極１５の代わりに、１２個の配線電極２５が形成されている点で相違している。メモリチップ５３の場合、デバイス領域１０は介挿デバイス領域として形成されている。１２個の配線電極２５は、延出端子部２５ａおよび電極パッド２５ｂを有する。また、延出端子部２５ａの端面２５ｃが配線用側面５０Ａと同様の配線用側面５３Ａに突出端面となって出現している。しかし、配線電極２５の配置パターンは配線電極１５の配置パターンとは相違している。配線電極２５の配置パターンは、コントローラチップ９５における配線電極９７の配置パターンと共通する共通配置パターンとなっている。延出端子部２５ａが延出端子部１５ａよりも長く、電極パッド２５ｂが電極パッド１５ｂよりも内側に配置されている。
そして、メモリチップ５３は、図３２に示す半導体ウェハ６を用いて製造されている。この半導体ウェハ６は、半導体ウェハ１と比較して、配線電極２５を有している点で相違している。配線電極２５は、メモリチップ５３と同様に、配線電極９７の配置パターンと共通する共通配置パターンで形成されている。
一方、メモリデバイス１００では、コントローラチップ９５への接続用インターポーザ５１が積層されていたが、メモリデバイス３００では、インターポーザ５１は積層されていない。しかし、そのインターポーザ５１の代わりに、メモリチップ５３が積層されている。メモリチップ５３では、配線電極２５が共通配置パターンで形成されている。メモリチップ５３だけが共通配置パターンで形成されている。そのため、コントローラチップ９５を積層チップパッケージ２９０上に載置したときに、配線電極２５と配線電極９７とが上下に重なるようにして配置される。したがって、コントローラチップ９５の電極パッド９７ｂをすべてメモリチップ５３の電極パッド２５ｂ上に配置することができ、接続不能電極パッドの出現を皆無にすることができる。
よって、半田１２１を用いることによって、コントローラチップ９５の電極パッド９７ｂをすべてメモリチップ５３の電極パッド２５ｂに接続することができる。メモリデバイス３００では、メモリチップ５３だけが共通配置パターンで形成されているから、メモリチップ５３だけ構造および製造工程を変更すればよく、その他の７つのメモリチップについては構造および製造工程を変更する必要がない。そのため、メモリデバイス３００も、製造工程を簡略化することが可能な汎用性の高い構造を備えている。
しかも、メモリデバイス３００では、インターポーザ５１が積層されていないことによって、メモリデバイス１００よりも外形寸法を小さくすることができる。その上、半導体チップの枚数が少ない分、半導体ウェハを積層する時間を短縮することもでき、単位時間あたりにより多くのメモリデバイスを製造することができる。また、めっき等の材料も少なくなるため、製造に要するコストを削減することもできる。
そして、メモリバイス３００は、図３３に示す積層半導体ウェハ１９８を用いて製造することができる。この積層半導体ウェハ１９８は、積層半導体ウェハ９８と比較して、半導体ウェハ５の代わりに半導体ウェハ６が積層されている点と、積層されている半導体ウェハ１の枚数が7枚である点で相違している。
（積層半導体ウェハ１９８およびメモリデバイス３００の製造方法）
積層半導体ウェハ１９８を製造するときは半導体ウェハ５の代わりに半導体ウェハ６を用いる。そして、積層半導体ウェハ９８を製造するときと同様の手順でその半導体ウェハ６の裏面１ｂを研磨して半導体ウェハ６の厚さを薄くする。次に、積層半導体ウェハ９８を製造するときと同様の手順で7枚の半導体ウェハ１を半導体ウェハ６の裏面１ｂに積層する。こうして、積層半導体ウェハ１９８を製造することができる。
その後、溝部２０，２１に沿って積層半導体ウェハ１９８を切断し、続いて接続電極６０の形成と、コントローラチップ９５の接続をメモリデバイス１００の場合と同様の手順で実行することによって、メモリデバイス３００を製造することができる。
その他の実施の形態
図３５を参照して、半導体ウェハ１１１について説明する。前述した半導体ウェハ１、半導体ウェハ５、半導体ウェハ６では、溝部２０，２１が形成されていた。半導体ウェハ１１１は、半導体ウェハ１、半導体ウェハ５、半導体ウェハ６と比較して、溝部２１が形成されてなく、溝部２０だけが形成されている点で相違している。したがって、半導体ウェハ１１１は複数の溝部２０が一定間隔で複数本並び、溝部が互いに他の溝部と交差しないストライプ状に形成されている。また、図示はしないがスクライブライン３Ａの一つ置きに沿って溝部２０を形成してもよい。
半導体ウェハ１、半導体ウェハ５、半導体ウェハ６では、デバイス領域１０、半導体領域１１が４本の溝部２０，２１に接しているため、デバイス領域１０、半導体領域１１の上下左右４方向が溝部２０，２１に接している。したがって、図５，６，３４に示したように、メモリチップ５０、５３、インターポーザ５１は４つの側面が樹脂絶縁層２４によって覆われている。
これに対し、半導体ウェハ１１１では、デバイス領域１０、半導体領域１１は左右２方向のみが溝部２０に接している。したがって、半導体ウェハ１１１のような溝部がストライプ状に形成されている半導体ウェハを用いることによって、次のようなメモリチップまたはインターポーザが得られる。このメモリチップまたはインターポーザは、対向する側面を２組有する。しかし、その一組の側面だけが絶縁層によって覆われている。
以上の各実施の形態では、配線電極１５、配線電極３５は凸状構造を有しているが、本発明は凸状構造を有している配線電極を備えた積層半導体基板およびメモリデバイスについて適用することができる。
以上の説明は、本発明の実施の形態についての説明であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができる。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
本発明を適用することにより、メモリデバイスを、多様な種類のメモリデバイスを単位時間あたりにより多く製造できるような汎用性の高い構造にすることができる。本発明はメモリデバイスおよびメモリデバイスを製造するための積層半導体基板に利用することができる。
１，５，６，１１１…半導体ウェハ、３Ａ，３Ｂ…スクライブライン、１０…デバイス領域、１１…半導体領域、２０，２１…溝部、２０ｃ…底部、２０ａ，２１ａ…溝下部，２０ｂ，２１ｂ…幅広部、２２…表面絶縁層、２２ａ…上部絶縁層、２３…下部絶縁層、２４…樹脂絶縁層、１５，２５，３５，９７…配線電極、１５ａ，２５ａ，３５ａ…延出端子部，１５ｂ，２５ｂ，３５ｂ，９７ｂ…電極パッド、４１…メモリセル、５０，５３…メモリチップ、５０Ａ，５１Ａ…配線用側面、５１…インターポーザ、５２…共通配線側面、６０…接続電極、６５…底面配線電極、９０，２９０…積層チップパッケージ、９４…積層メモリ基板、９５…コントローラチップ、９８…積層半導体ウェハ、１００，３００…メモリデバイス。

Claims (12)

  1. 複数のメモリセルを有するメモリチップが複数積層されている積層チップパッケージと、前記複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップとが積層されているメモリデバイスであって、
    前記メモリチップは、それぞれ
    前記複数のメモリセルが形成されているデバイス領域と、
    該デバイス領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、
    前記複数のメモリセルに接続され、かつ前記デバイス領域から前記樹脂絶縁層上に延出している複数の第１の配線電極と、
    前記複数のメモリセルを覆うように形成され、前記メモリチップの表層を構成している表面絶縁層とを有し、
    前記メモリチップと外形寸法が等しく、かつ半導体素子を有しない介挿チップが前記積層チップパッケージと前記コントローラチップとの間に積層され、
    前記介挿チップは、前記制御回路に接続され、かつ前記コントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成された第２の配線電極を複数有し、
    前記複数のメモリチップの側面と前記介挿チップの側面とによって、段差を形成することなくつながった共通配線側面が形成され、該共通配線側面内で前記第１の配線電極と前記第２の配線電極とが接続され、
    前記介挿チップの上に前記コントローラチップが載置され、かつ複数の前記コントローラ用配線電極と、複数の前記第２の配線電極とが接続され、
    前記第１の配線電極は、前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、
    前記介挿チップは、前記デバイス領域と大きさの等しい半導体領域と、
    該半導体領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、
    前記半導体領域を覆うように形成され、前記介挿チップの表層を構成している表面絶縁層とを有し、
    前記第２の配線電極は、前記介挿チップにおける前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、
    前記メモリチップおよび前記介挿チップは、それぞれの前記樹脂絶縁層が、下部絶縁層の上に上部絶縁層が重なった２層構造を有し、かつ該下部絶縁層が前記表面絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成され、さらに前記上部絶縁層における前記共通配線側面からの奥行きが前記下部絶縁層における前記共通配線側面からの奥行きよりも大きい大きさに形成されているメモリデバイス。
  2. 複数のメモリセルを有するメモリチップが複数積層されている積層チップパッケージと、前記複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップとが積層されているメモリデバイスであって、
    前記メモリチップは、それぞれ
    前記複数のメモリセルが形成されているデバイス領域と、
    該デバイス領域の外側に形成されている絶縁性の樹脂からなる樹脂絶縁層と、
    前記複数のメモリセルに接続され、かつ前記デバイス領域から前記樹脂絶縁層上に延出している複数の配線電極と、
    前記複数のメモリセルを覆うように形成され、前記メモリチップの表層を構成している表面絶縁層とを有し、
    前記複数のメモリチップの側面によって、段差を形成することなくつながった共通配線側面が形成され、該共通配線側面内で前記配線電極が接続され、
    複数の前記メモリチップのうちの前記コントローラチップに最も近い側に積層されている前記メモリチップを介挿メモリチップとしたときに、該介挿メモリチップの前記複数の配線電極だけが、前記制御回路に接続され、かつ前記コントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成され、
    前記介挿メモリチップの上に前記コントローラチップが載置され、かつ複数の前記コントローラ用配線電極と、前記介挿メモリチップの前記配線電極とが接続され、
    前記配線電極は、前記表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、
    前記樹脂絶縁層は、下部絶縁層の上に上部絶縁層が重なった２層構造を有し、かつ該下部絶縁層が前記表面絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成され、さらに前記上部絶縁層における前記共通配線側面からの奥行きが前記下部絶縁層における前記共通配線側面からの奥行きよりも大きい大きさに形成されているメモリデバイス。
  3. 前記メモリチップの積層されている積層方向に沿って前記共通配線側面に形成されている複数の接続電極を更に有し、
    前記第１の配線電極それぞれの端面である複数の第１の配線端面と、前記第２の配線電極それぞれの端面である複数の第２の配線端面とが前記共通配線側面に形成され、前記接続電極それぞれによって前記第１の配線端面と前記第２の配線端面とが接続されている請求項１記載のメモリデバイス。
  4. 複数の前記第１の配線電極の個数および配置間隔と、複数の第２の配線電極の個数および配置間隔とが等しく形成されている請求項１または３記載のメモリデバイス。
  5. 前記積層チップパッケージの裏面側に、前記接続電極それぞれに接続されている裏面配線電極が複数形成されている請求項３または４記載のメモリデバイス。
  6. 前記介挿チップが前記コントローラチップよりも大きい外形寸法を有し、
    複数の前記第２の配線電極は、複数の前記コントローラ用配線電極の電極パッドに対応した対応電極パッドを有する請求項１、３〜５のいずれか一項記載のメモリデバイス。
  7. 第１の半導体基板が複数積層されている積層基板の上に第２の半導体基板が積層されている積層半導体基板であって、
    前記第１の半導体基板はスクライブラインに沿って第１の幅および第１の深さを備えた第１の溝部と、該第１の溝部の入口に形成された溝部であって、該第１の幅よりも広い第２の幅を有し、かつ前記第１の深さよりも浅い第２の深さを備えた第２の溝部とを有する第１のスクライブ溝部が複数形成され、かつ該第１のスクライブ溝部に接するデバイス領域にメモリセルが複数形成され、
    前記第１のスクライブ溝部の内側に形成されている第１の溝部内絶縁層と、
    前記メモリセルに接続され、かつ前記デバイス領域から前記第１の溝部内絶縁層上に延出している複数の第１の配線電極とを有し、
    前記第２の半導体基板は、前記第１のスクライブ溝部に応じた位置に配置されている溝部であって、前記第１の溝部と前記第２の溝部とを有する第２のスクライブ溝部が複数形成され、
    前記第２のスクライブ溝部に接し、前記デバイス領域と大きさの等しい半導体領域と、
    前記第２のスクライブ溝部の内側に形成されている第２の溝部内絶縁層と、
    前記半導体領域から前記第２の溝部内絶縁層上に延出し、かつ前記複数のメモリセルに対する読み書きを制御する制御回路を有するコントローラチップに形成されている複数のコントローラ用配線電極の配置パターンと共通する共通配置パターンで形成された複数の第２の配線電極とを有し、
    前記第１の配線電極は、前記デバイス領域から前記第１のスクライブ溝部の内側に延出している第１の延出端子部と、前記デバイス領域内に配置され、かつ前記第１の延出端子部の一部に形成された前記第１の延出端子部よりも幅の広い第１の電極パッドとを有し、
    前記第１の延出端子部は、前記第１のスクライブ溝部のいずれか１つの内側に先端側の一部分が配置され、かつ該第１のスクライブ溝部を横切らないように延出し、
    前記第２の配線電極は、前記半導体領域から前記第２のスクライブ溝部の内側に延出している第２の延出端子部と、前記半導体領域内に配置され、かつ前記第２の延出端子部の一部に形成された前記第２の延出端子部よりも幅の広い第２の電極パッドとを有し、
    前記第２の延出端子部は、前記第２のスクライブ溝部のいずれか１つの内側に先端側の一部分が配置され、かつ該第２のスクライブ溝部を横切らないように延出し、
    前記第１の半導体基板は、
    前記デバイス領域を覆うように形成され、前記第１の半導体基板の表層を構成している第１の表面絶縁層を更に有し、
    該第１の表面絶縁層は、前記第１の溝部内絶縁層と一体となって構成され、
    前記第１の延出端子部は、前記第１の表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、
    前記第２の半導体基板は、
    前記半導体領域を覆うように形成され、前記第２の半導体基板の表層を構成している第２の表面絶縁層を更に有し、
    該第２の表面絶縁層は、前記第２の溝部内絶縁層と一体となって構成され、
    前記第２の延出端子部は、前記第２の表面絶縁層の表面よりも上に浮かび上がった凸状に形成され、
    前記第１、第２の溝部内絶縁層は、前記第１の溝部の内側に形成されている下部絶縁層と、前記第２の溝部の内側に形成されている上部絶縁層とが重なった２層構造を有し、かつ前記下部絶縁層が前記上部絶縁層を形成している表層用樹脂よりも粘度の低い低粘性樹脂を用いて形成されている積層半導体基板。
  8. 前記第２の半導体基板は、前記半導体領域に半導体素子が形成されていない介挿基板として形成されている請求項７記載の積層半導体基板。
  9. 前記第２の半導体基板は、前記半導体領域に複数のメモリセルが形成されているメモリ基板として形成されている請求項７記載の積層半導体基板。
  10. 複数の前記第１の配線電極の個数および配置間隔と、複数の第２の配線電極の個数および配置間隔とが等しく形成されている請求項７〜９のいずれか一項記載の積層半導体基板。
  11. 複数の前記第２の電極パッドが複数の前記コントローラ用配線電極の電極パッドに対応して形成されている請求項７〜１０のいずれか一項記載の積層半導体基板。
  12. 前記第１の半導体基板を４枚積層したユニット積層基板を１または２以上積層することによって、前記積層基板が構成されている請求項７〜１１のいずれか一項記載の積層半導体基板。
JP2011117833A 2010-11-18 2011-05-26 メモリデバイスおよび積層半導体基板 Expired - Fee Related JP5832782B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/949,279 2010-11-18
US12/949,279 US8659166B2 (en) 2010-11-18 2010-11-18 Memory device, laminated semiconductor substrate and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2012109523A JP2012109523A (ja) 2012-06-07
JP5832782B2 true JP5832782B2 (ja) 2015-12-16

Family

ID=46063596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117833A Expired - Fee Related JP5832782B2 (ja) 2010-11-18 2011-05-26 メモリデバイスおよび積層半導体基板

Country Status (2)

Country Link
US (2) US8659166B2 (ja)
JP (1) JP5832782B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426981B2 (en) * 2011-09-22 2013-04-23 Headway Technologies, Inc. Composite layered chip package
TWI614858B (zh) * 2012-07-26 2018-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
TWI651783B (zh) * 2013-11-02 2019-02-21 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
US9837345B2 (en) * 2015-07-17 2017-12-05 Ibiden Co., Ltd. Interposer and circuit substrate
CN114121895A (zh) 2016-02-10 2022-03-01 超极存储器股份有限公司 半导体装置
CN112366139B (zh) * 2020-11-11 2022-09-30 苏州明彰半导体技术有限公司 一种用于5g移动终端的存储元件封装及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5953588A (en) 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
US6734370B2 (en) 2001-09-07 2004-05-11 Irvine Sensors Corporation Multilayer modules with flexible substrates
JP2003124392A (ja) * 2001-10-15 2003-04-25 Sony Corp 半導体装置及びその製造方法
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
TW200924148A (en) * 2007-11-26 2009-06-01 Ind Tech Res Inst Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2010010407A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 半導体記憶装置
US7745259B2 (en) 2008-06-30 2010-06-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7557439B1 (en) * 2008-09-29 2009-07-07 Tdk Corporation Layered chip package that implements memory device

Also Published As

Publication number Publication date
US20120126427A1 (en) 2012-05-24
US20140124959A1 (en) 2014-05-08
US8659166B2 (en) 2014-02-25
JP2012109523A (ja) 2012-06-07
US9685424B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
JP5832782B2 (ja) メモリデバイスおよび積層半導体基板
JP5486878B2 (ja) 半導体基板および半導体プレート
JP5576962B2 (ja) 積層チップパッケージの製造方法
JP5535560B2 (ja) メモリデバイスを実現する積層チップパッケージ
JP5550872B2 (ja) 積層チップパッケージおよびその製造方法
JP5461077B2 (ja) 積層チップパッケージ
JP5518574B2 (ja) 積層チップパッケージおよび積層チップパッケージの製造方法
JP5451204B2 (ja) 積層チップパッケージの製造方法
TWI497687B (zh) 半導體裝置及其製造方法
JP5797417B2 (ja) 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
JP5346044B2 (ja) 積層半導体基板およびその製造方法並びに積層チップパッケージの製造方法
JP5852359B2 (ja) メモリデバイスおよびその製造方法
TW200917391A (en) Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
JP5649867B2 (ja) 半導体基板およびその製造方法並びに積層チップパッケージの製造方法
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
JP6045243B2 (ja) 積層半導体基板、半導体基板および積層チップパッケージ並びにこれらの製造方法
JP5649162B2 (ja) 半導体基板、積層チップパッケージおよび半導体プレート並びにこれらの製造方法
KR101038316B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
JP2007109730A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151028

R150 Certificate of patent or registration of utility model

Ref document number: 5832782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees