JP2008112825A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008112825A JP2008112825A JP2006294159A JP2006294159A JP2008112825A JP 2008112825 A JP2008112825 A JP 2008112825A JP 2006294159 A JP2006294159 A JP 2006294159A JP 2006294159 A JP2006294159 A JP 2006294159A JP 2008112825 A JP2008112825 A JP 2008112825A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- wiring
- insulating film
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05546—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】Cu層8を絶縁膜4の表面から突出した構造とすることで厚膜にし、絶縁膜4の膜厚を従来よりも薄くできるようにする。これにより、溝5と溝6の幅が異なっているために、これらを形成する際のエッチングレートが異なったものとなっても、溝5を下層配線3に到達させるまでにエッチングしなければならない深さは従来と比べて浅くできる。このため、エッチングレートの相違により溝6が深くなったとしても、あまり深くならない。したがって、溝6と下層配線3の間の距離を十分に保つことができ、これらの間の絶縁分離を行え、リークの発生を防止できる。勿論、溝6と下層配線3とがショートしてしまうこともない。
【選択図】図3
Description
本発明の第1実施形態について説明する。図1は、本実施形態に係る半導体装置の概略断面図である。以下、この図を参照して、本実施形態の半導体装置について説明する。
本発明の第2実施形態について説明する。本実施形態では、第1実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の構造自体は第1実施形態と同様であるため、半導体装置の製造方法のうち第1実施形態と異なっている部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態では、第1実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の基本的な構造は第1実施形態と同様であるため、半導体装置の製造方法のうち第1実施形態と異なっている部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態では、第1実施形態に対して半導体装置の製造方法を変更したものであり、半導体装置の構造自体は第1実施形態と同様であるため、半導体装置の製造方法のうち第1実施形態と異なっている部分についてのみ説明する。
上記第1、第2実施形態では、図1もしくは図3(e)に示したように、Al層12がCu層8を覆うように形成した場合について説明したが、図8に示す半導体装置の断面図のように、Cu層8の上部において、ワイヤボンディングが行われる領域、つまりパッドとして機能させたい領域にのみAl層12が形成される構造であっても構わない。さらに、上記第1、第2実施形態において、図7で説明した半導体装置と同様、バリアメタル11を無くした構造としても構わない。
Claims (6)
- 能動素子が形成された半導体基板(1)と、
前記半導体基板(1)上に配置され、コンタクトホール(2a)が形成された第1絶縁膜(2)と、
前記第1絶縁膜(2)上に形成され、前記コンタクトホール(2a)を通じて前記能動素子と電気的に接続された下層配線(3)と、
前記下層配線(3)を含め、前記第1絶縁膜(2)の上に備えられ、前記下層配線(3)まで達する第1溝(5)と前記下層配線(3)から離間する深さを有する第2溝(6)とが形成された第2絶縁膜(4)と、
前記下層配線(3)と電気的に接続され、前記第1溝(5)に埋設されると共に、前記第2絶縁膜(4)の表面よりも突出するように形成された第1金属層(8)を含む複数の金属層(7、8、11、12)で構成されたパッド部と、
前記第2絶縁膜(4)にて前記下層配線(3)から絶縁分離され、前記第2溝(6)に埋設され、前記第1金属層(8)と同一階層となる第2金属層(10)を含む複数の金属層(9、10、13、14)で構成された配線部と、を備え、
前記パッド部に備えられた前記第1金属層(8)が前記第1溝(5)の深さより厚膜とされ、前記配線部に備えられた前記第2金属層(10)よりも高くされていることを特徴とする半導体装置。 - 前記第1金属層(8)および前記第2金属層(10)はCuを含む金属により構成されていることを特徴とする請求項1に記載の半導体装置。
- 前記パッド部は、前記能動素子の上に配置されていることを特徴とする請求項1または2に記載の半導体装置。
- 能動素子が形成された半導体基板(1)を用意する工程と、
前記半導体基板(1)上に第1絶縁膜(2)を配置すると共に、該第1絶縁膜(2)に対して前記能動素子に繋がるコンタクトホール(2a)を形成する工程と、
前記第1絶縁膜(2)上に、前記コンタクトホール(2a)を通じて前記能動素子と電気的に接続される下層配線(3)を形成する工程と、
前記下層配線(3)を含み、前記第1絶縁膜(2)の上に第2絶縁膜(4)を形成すると共に、該第2絶縁膜(4)に対して、パッド部が配置される位置において前記下層配線(3)まで達する第1溝(5)を形成すると共に、配線部が配置される位置において前記下層配線(3)から離間する深さを有する第2溝(6)を形成する工程と、
前記第1、第2溝(5、6)内を含み、前記第2絶縁膜(4)上に金属膜(24)を配置したのち、該金属膜(24)を平坦化する工程と、
前記金属膜(24)のうち前記第1溝(5)内に形成された部分を第1金属層(8)として、該第1金属層(8)と対応する位置が開口するマスク材(25、30)を配置したのち、該マスク材(25、30)の開口部から前記第1金属層(8)を積み増すことで、該第1金属層(8)が前記金属膜(24)のうちの前記第2溝(6)内に形成された部分となる第2金属層(10)よりも高くなるようにする工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記金属膜(24)を配置および平坦化する工程では、Cuを含む金属により前記金属膜(24)を形成することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1、第2溝(6)を形成する工程では、前記能動素子の上を前記パッド部が配置される位置として、この場所に前記第1溝(5)を形成することを特徴とする請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294159A JP4682964B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294159A JP4682964B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008112825A true JP2008112825A (ja) | 2008-05-15 |
JP4682964B2 JP4682964B2 (ja) | 2011-05-11 |
Family
ID=39445189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294159A Expired - Fee Related JP4682964B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4682964B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027098A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2011249491A (ja) * | 2010-05-26 | 2011-12-08 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2013506999A (ja) * | 2009-10-05 | 2013-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法 |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014203957A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
JP2021037626A (ja) * | 2019-08-30 | 2021-03-11 | キヤノン株式会社 | 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法 |
CN113078119A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
US12100670B2 (en) | 2021-03-26 | 2024-09-24 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091369A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2004501504A (ja) * | 2000-04-18 | 2004-01-15 | モトローラ・インコーポレイテッド | 相互接続構造を形成するための方法及び装置 |
JP2006190839A (ja) * | 2005-01-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-10-30 JP JP2006294159A patent/JP4682964B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091369A (ja) * | 1998-09-11 | 2000-03-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2004501504A (ja) * | 2000-04-18 | 2004-01-15 | モトローラ・インコーポレイテッド | 相互接続構造を形成するための方法及び装置 |
JP2006190839A (ja) * | 2005-01-06 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027098A (ja) * | 2007-07-23 | 2009-02-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
KR101541541B1 (ko) | 2007-07-23 | 2015-08-03 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US8741769B2 (en) | 2009-10-05 | 2014-06-03 | International Business Machines Corporation | Semiconductor device having a copper plug |
JP2013506999A (ja) * | 2009-10-05 | 2013-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法 |
US8749059B2 (en) | 2009-10-05 | 2014-06-10 | International Business Machines Corporation | Semiconductor device having a copper plug |
US8922019B2 (en) | 2009-10-05 | 2014-12-30 | International Business Machines Corporation | Semiconductor device having a copper plug |
GB2486357B (en) * | 2009-10-05 | 2015-05-27 | Ibm | Semiconductor device having a copper plug |
JP2011249491A (ja) * | 2010-05-26 | 2011-12-08 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2014203958A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014203957A (ja) * | 2013-04-04 | 2014-10-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9627344B2 (en) | 2013-04-04 | 2017-04-18 | Rohm Co., Ltd. | Semiconductor device |
JP2021037626A (ja) * | 2019-08-30 | 2021-03-11 | キヤノン株式会社 | 電気接続部付き基板、液体吐出ヘッド用基板、及びそれらの製造方法 |
JP7387338B2 (ja) | 2019-08-30 | 2023-11-28 | キヤノン株式会社 | 電気接続部付き基板の製造方法及び液体吐出ヘッド用基板の製造方法 |
CN113078119A (zh) * | 2021-03-26 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
US12100670B2 (en) | 2021-03-26 | 2024-09-24 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Also Published As
Publication number | Publication date |
---|---|
JP4682964B2 (ja) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4682964B2 (ja) | 半導体装置およびその製造方法 | |
JP6568994B2 (ja) | 半導体装置及びその製造方法 | |
KR100750943B1 (ko) | 반도체 장치의 배선 구조물 및 그 형성 방법 | |
US8404580B2 (en) | Methods for fabricating semiconductor devices | |
JP4338614B2 (ja) | 半導体装置およびその製造方法 | |
JP2006287211A (ja) | 半導体装置、積層半導体装置およびそれらの製造方法 | |
US7737027B2 (en) | Method of manufacturing a semiconductor device | |
JP4943008B2 (ja) | 半導体素子の形成方法 | |
TWI713783B (zh) | 製作半導體裝置的方法 | |
TW202234594A (zh) | 動態隨機存取記憶體及其製造方法 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
JP2000114259A (ja) | 半導体装置における配線の形成方法 | |
JP2009054879A (ja) | 集積回路の製造方法 | |
EP2498287A2 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
JP2005197694A (ja) | 半導体集積回路の配線製造方法 | |
CN110085569B (zh) | 半导体结构及其制作方法 | |
TWI388496B (zh) | 微機電系統結構及其製造方法 | |
KR100360152B1 (ko) | 배선 형성 방법 | |
KR100680968B1 (ko) | 반도체 소자의 제조방법 | |
KR100632041B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR100620159B1 (ko) | 반도체 소자 제조시 금속간 인터커넥션 형성방법 | |
KR20050009358A (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
KR101037420B1 (ko) | 반도체 소자의 형성 방법 | |
CN115116961A (zh) | 动态随机存取存储器及其制造方法 | |
JP2009117652A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4682964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |