TWI388496B - 微機電系統結構及其製造方法 - Google Patents
微機電系統結構及其製造方法 Download PDFInfo
- Publication number
- TWI388496B TWI388496B TW099100680A TW99100680A TWI388496B TW I388496 B TWI388496 B TW I388496B TW 099100680 A TW099100680 A TW 099100680A TW 99100680 A TW99100680 A TW 99100680A TW I388496 B TWI388496 B TW I388496B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductor
- fabricating
- structure according
- dielectric layer
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
- B81C1/00944—Maintaining a critical distance between the structures to be released
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
- B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
- B81B3/0008—Structures for avoiding electrostatic attraction, e.g. avoiding charge accumulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
- B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
- B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Description
本發明是有關於一種微機電系統(micro electronic mechanical system,MEMs)結構及其製造方法,且特別是有關於一種可以避免在製造過程中導體層發生沾黏現象的微機電系統結構及其製造方法。
隨著技術不斷進步,目前已達到利用微加工技術來製作各式各樣的微機電系統裝置。舉例而言,這些微機電系統裝置例如包括馬達、幫浦、閥、開關、感應器、像素及麥克風等。
一般來說,在製造微機電系統結構會先將介電層形成於基底上。然後,於基底上形成多個導體圖案,以及於介電層中形成接觸窗,以用來將導體圖案與基底上的電路電性連接,並提供對導體圖案的支撐。之後,進行濕式蝕刻製程,以移除介電層。
然而,在以濕式蝕刻製程移除介電層的過程中,導體圖案往往會因蝕刻液的表面張力而發生沾黏現象,即導體圖案與下方的膜層沾黏在一起,以及導體圖案彼此沾黏在一起,因而造成微機電系統失效。
本發明提供一種微機電系統結構的製造方法,其可以
避免在製造過程中導體圖案彼此之間發生沾黏現象。
本發明另提供一種微機電系統結構的製造方法,其可以將導體圖案固定而防止在濕式蝕刻製程期間產生導體圖案彼此之間沾黏的問題。
本發明又提供一種微機電系統結構,其可以防止導體圖案向下沾黏。
本發明提出微機電系統結構的製造方法,其是先提供基底,此基底中具有多個導電區。然後,於基底上形成介電層。接著,於介電層中形成多個開口與多個凹槽,其中開口暴露出導電區,且凹槽位於開口之間。而後,於介電層上形成導體層,並填滿開口與凹槽。繼之,將導體層圖案化,以於介電層上形成多條第一導體圖案,以及於每一個凹槽的側壁與底部上形成第二導體圖案,其中第一導體圖案藉由第二導體圖案而彼此連接。隨後,移除介電層。之後,移除第一導體圖案之間的第二導體圖案。
依照本發明實施例所述之微機電系統結構的製造方法,上述將導體層圖案化的方法例如是先於導體層上形成硬化罩幕層,此硬罩幕層至少覆蓋部分位於凹槽中的導體層。然後,以硬罩幕層為罩幕,進行蝕刻製程。之後,移除硬罩幕層。
依照本發明實施例所述之微機電系統結構的製造方法,上述移除介電層的方法例如為濕式蝕刻製程。
依照本發明實施例所述之微機電系統結構的製造方法,上述移除第一導體圖案之間的第二導體圖案的方法例
如為乾式蝕刻製程。
依照本發明實施例所述之微機電系統結構的製造方法,上述之導體層的材料例如為摻雜多晶矽。
依照本發明實施例所述之微機電系統結構的製造方法,上述之介電層的材料例如為氧化物。
依照本發明實施例所述之微機電系統結構的製造方法,上述在形成介電層之前,還可以於基底上形成保護層。
依照本發明實施例所述之微機電系統結構的製造方法,上述之保護層的材料例如為氮化物。
本發明另提出一種微機電系統結構的製造方法,此方法是先提供基底,此基底具有多個導電區。然後,於基底上形成介電層。接著,於介電層中形成多個開口與一個溝渠,其中開口暴露出導電區,且溝渠位於開口之間。而後,於溝渠中形成連接層。繼之,於介電層與連接層上形成導體層,並填滿開口。隨後,將導體層圖案化,以於介電層與連接層上形成多條導體圖案,其中導體圖案藉由連接層而彼此連接。然後,移除介電層。之後,移除導體圖案之間的連接層。
依照本發明實施例所述之微機電系統結構的製造方法,上述之連接層的材料例如與介電層的材料不同。
依照本發明實施例所述之微機電系統結構的製造方法,上述之連接層的材料例如為絕緣材料或導電材料。
依照本發明實施例所述之微機電系統結構的製造方法,上述之連接層的材料例如為氮化矽、碳化矽或多晶矽。
依照本發明實施例所述之微機電系統結構的製造方法,上述之連接層的材料例如與導體層的材料相同,且形成連接層的步驟以及形成導體層的步驟同時進行。
依照本發明實施例所述之微機電系統結構的製造方法,上述之溝渠例如自一個開口的周圍延伸至另一個開口的周圍。
依照本發明實施例所述之,上述移除導體圖案之間的連接層的方法例如為乾式蝕刻製程。
本發明又提出一種微機電系統結構,其包括基底、平行排列的多條導體圖案、多個接觸窗以及多個突起部分。基底具有多個導電區。導體圖案配置於基底上方。接觸窗配置於導體圖案與基底之間,以使導體圖案與導電區電性連接。突起部分配置於導體圖案下方,並位於接觸窗之間,且突起部分與導體圖案連接,其中一部分的突起部分位於導體圖案中的一部分的邊緣處,且另一部分的突起部分自導體圖案中的另一部分的一端延伸至另一端。
基於上述,本發明藉由導體圖案而將導體圖案112a彼此連接,並使導體圖案之間的距離固定,因此在利用濕式蝕刻移除介電層時,經固定的導體圖案可以承受蝕刻液的表面張力作用而不會發生彼此沾黏的現象。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1E為依照本發明實施例所繪示的微機電系統結構之製造流程剖面圖。首先,請參照圖1A,提供基底100。基底100例如是絕緣基底,其可以是介電質基底或氧化矽基底。或者,基底100也可以是隔離結構,例如淺溝渠隔離結構。在基底100中具有導電區102。導電區102例如是導線、電極或摻雜區。然後,於基底100上形成介電層104。介電層104的材料例如為氧化物,其形成方法例如為化學氣相沈積法。介電層104的厚度例如介於2 μm至3 μm之間。此外,在形成介電層104之前,於基底100上形成保護層106。保護層106的材料例如為氮化物,其形成方法例如為化學氣相沈積法。保護層106可防止基底100在後續製程中受到損壞。之後,於介電層104中形成開口108與凹槽110。開口108穿過介電層104與保護層106,以暴露出導電區102。凹槽110介於開口108之間。凹槽110的寬度大於後續預定形成的導體圖案112a(如圖1B所示)之間的間隙寬度。此外,凹槽110的底部仍有介電層104。換言之,凹槽110的深度小於開口108的深度。凹槽110的深度例如介於0.5 μm至1.5 μm之間。開口108與凹槽110的形成方法例如是進行熟知的微影製程與蝕刻製程,於此不再贅述。
然後,請參照圖1B,於介電層104上形成導體層112,並填滿開口108與凹槽110。導體層112的材料例如為摻雜多晶矽,其形成方法例如是化學氣相沈積法並進行原位(in-situ)摻雜。導體層112的厚度約為4 μm至8 μm。之後,
可選擇性地在導體層112上形成硬罩幕層114。硬罩幕層114的材料例如為絕緣材料(如氧化矽),其形成方法例如是電漿增強型化學氣相沈積法,其厚度約為500 Å至1500 Å。硬罩幕層114至少覆蓋部分位於凹槽110中的導體層112。
接著,請參照圖1C,將導體層112圖案化,以於介電層104上形成條狀的導體圖案112a,並且於每一個凹槽110中形成導體圖案112b。將導體層112圖案化的方法例如是以硬罩幕層114為罩幕,進行蝕刻製程。更詳細地說,在進行圖案化步驟之後,導體層112形成了導體圖案112a、112b以及位於開口108中的接觸窗112c。導體圖案112a藉由導體圖案112b而彼此連接,且藉由接觸窗112c而與導電區102電性連接。
而後,請參照圖1D,移除介電層104。移除介電層的方法例如為濕式蝕刻製程。若硬罩幕層114的材料與介電層的材料相同,則在此步驟中可將硬罩幕層114一併移除。此外,由於基底100上已形成保護層106,因此在移除介電層104的過程中,可以避免基底100受到損害。特別一提的是,由於導體圖案112a已藉由導體圖案112b而彼此連接,且導體圖案112a之間的距離已固定,因此在以濕式蝕刻製程將介電層104移除時,導體圖案112a彼此之間並不會發生沾黏的現象。
為了清楚說明,以下將以上視圖來進一步對圖1D做說明。圖2為圖1D所繪示的結構之上視示意圖。在先前
技術中,由於導體圖案112a之間並不存在導體圖案112b,因此在進行濕式蝕刻製程時,容易使導體圖案112a因蝕刻液的表面張力作用而發生彼此沾黏現象。然而,在本實施例中,由於導體圖案112a藉由導體圖案112b而彼此連接,且將導體圖案112a之間的距離固定,使得導體圖案112a無法互相接觸,進而可避免沾黏現象的發生。在圖2中,導體圖案112a的延伸方向與導體圖案112b的延伸方向垂直,但在其他實施例中並不以此為限,導體圖案112a的延伸方向與導體圖案112b的延伸方向也可以是互相交錯但不垂直。
之後,移除導體圖案112a之間的導體圖案112b。移除導體圖案112b的方法例如為乾式蝕刻製程。雖然,在移除導體圖案112a之間的導體圖案112b時採用乾式蝕刻製程,因此仍會有部分的導體圖案112b保留於導體圖案112a的下方。然而,由於各導體圖案112b僅與各導體圖案112a連接,因此並不會影響元件實際的運作。此外,保留於導體圖案112a下方的部分導體圖案112b可具有防止導體圖案112a向下沾黏的功效。也就是說,本發明具有同時防止導體圖案112a發生側向沾黏與垂直沾黏的效果。
特別一提的是,上述的微機電系統結構若是形成於基底的周邊區域,則圖1A至圖1E所述的步驟也可以與元件區域的製程整合,而不需要額外增加製程步驟。舉例來說,可以將上述微機電系統結構的製程整合至內連線結構製程中。
圖3A至圖3E為依照本發明另一實施例所繪示的微機電系統結構之製造流程剖面圖。在圖3A至圖3E中,與圖1A至圖1E相同的元件將給予相同的標號,並省略其說明。
首先,請參照圖3A,提供基底100。基底100具有導電區102。然後,於基底100上形成介電層104。此外,在形成介電層104之前,也可以選擇性地於基底100上形成保護層106,以防止基底100在後續製程中受到損壞。之後,於介電層104中形成開口108與溝渠111。開口108穿過介電層104與保護層106,以暴露出導電區102。溝渠111位於開口108之間。溝渠111的底部仍有介電層104。換言之,溝渠111的深度小於開口108的深度。溝渠111的深度例如介於0.5 μm至1.5 μm之間。溝渠111例如自一個開口108的周圍延伸至另一個開口108的周圍。
然後,請參照圖3B,於溝渠111中形成連接層113。須要注意的是,連接層113與介電層104必須具有不同的蝕刻選擇比。也就是說,連接層113的材料例如與介電層104的材料不同。進一步說,在後續以蝕刻製程來移除介電層104的過程中,連接層113的蝕刻速率必須小於介電層104的蝕刻速率,以避免連接層113被一併移除。連接層113的材料例如為絕緣材料或導電材料,如氮化矽、碳化矽或多晶矽。連接層113的形成方法例如是先利用化學氣相沈積製程而於介電層104上形成連接材料層,然後再進行平坦化製程或回蝕刻製程(etch-back process)來移除溝渠111外的連接材料層。在形成連接層113之後,於介電
層104與連接層113上形成導體層112,並填滿開口108。
另外一提的是,若連接層113的材料與導體層112的材料相同,則連接層113與導體層112可同時形成。
接著,請參照圖3C,將導體層112圖案化,以於介電層104與連接層113上形成條狀的導體圖案112a,以及於開口108中形成用以將導電區102與部分導體圖案112a電性連接的接觸窗112c。此外,在本實施例中,導體圖案112a是藉由連接層113而彼此連接。
而後,請參照圖3D,移除介電層104。由於導體圖案112a已藉由連接層113而彼此連接,且導體圖案112a之間的距離已固定,因此在以濕式蝕刻製程將介電層104移除時,導體圖案112a可以避免因遭受蝕刻液的表面張力作用而產生彼此沾黏的現象。
之後,移除導體圖案112a之間的連接層113。移除連接層113的方法例如為乾式蝕刻製程。由於在移除導體圖案112a之間的連接層113時採用乾式蝕刻製程,因此仍會有部分的連接層113保留於導體圖案112a的下方。然而,由於在進行乾式蝕刻製程之後連接層113僅與各導體圖案112a連接,因此並不會影響元件實際的運作。此外,保留於導體圖案112a下方的部分連接層113可具有防止導體圖案112a向下沾黏的功效。也就是說,本發明具有同時防止導體圖案112a發生側向沾黏與垂直沾黏的效果。
以下將以圖1E與圖3E為例來對本發明之微機電系統結構作說明。
請同時參照圖1E與圖3E,本發明之微機電系統結構包括基底100、平行排列的導體圖案112a、接觸窗112c以及突起部分。基底100具有導電區102。導體圖案112a配置於基底100上方。接觸窗112c配置於導體圖案112a與基底100之間,以使導體圖案112a與導電區102電性連接。突起部分配置於導體圖案112a下方,並位於接觸窗112c之間,且突起部分與導體圖案112a連接。
以下將對突起部分做進一步地說明。在一實施例(如圖1E所示)中,突起部分(即導體圖案112b)可位於每一條導體圖案112a的邊緣處,且突起部分的材料與導體圖案112a的材料相同。在另一實施例(如圖3E所示)中,一部分的突起部分位於導體圖案112a中的一部分的邊緣處,且另一部分的突起部分則自導體圖案112a中的另一部分的一端延伸至另一端(突起部分即為連接層113)。在本發明中,配置於導體圖案112a下方的突起部分可具有防止導體圖案112a向下沾黏的功效。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧導電區
104‧‧‧介電層
106‧‧‧保護層
108‧‧‧開口
110‧‧‧凹槽
111‧‧‧溝渠
112‧‧‧導體層
112a、112b‧‧‧導體圖案
112c‧‧‧接觸窗
113‧‧‧連接層
114‧‧‧硬罩幕層
圖1A至圖1E為依照本發明一實施例所繪示的微機電系統結構之製造流程剖面圖。
圖2為圖1D中的結構之上視示意圖。
圖3A至圖3E為依照本發明另一實施例所繪示的微機電系統結構之製造流程剖面圖。
100‧‧‧基底
102‧‧‧導電區
106‧‧‧保護層
108‧‧‧開口
110‧‧‧凹槽
112a、112b‧‧‧導體圖案
112c‧‧‧接觸窗
Claims (21)
- 一種微機電系統結構的製造方法,包括:提供一基底,該基底具有多個導電區;於該基底上形成一介電層;於該介電層中形成多個開口與多個凹槽,其中該些開口暴露出該些導電區,且該些凹槽位於該些開口之間;於該介電層上形成一導體層,並填滿該些開口與該些凹槽;圖案化該導體層,以於該介電層上形成多條第一導體圖案,以及於每一該些凹槽的側壁與底部上形成一第二導體圖案,其中該些第一導體圖案藉由該些第二導體圖案而彼此連接;移除該介電層;以及移除該些第一導體圖案之間的該些第二導體圖案。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中圖案化該導體層的方法包括:於該導體層上形成一硬罩幕層,該硬罩幕層至少覆蓋部分位於該些凹槽中的該導體層;以該硬罩幕層為罩幕,進行蝕刻製程;以及移除該硬罩幕層。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中移除該介電層的方法包括濕式蝕刻製程。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中移除該些第一導體圖案之間的該些第二導 體圖案的方法包括乾式蝕刻製程。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中該導體層的材料包括摻雜多晶矽。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中該介電層的材料包括氧化物。
- 如申請專利範圍第1項所述之微機電系統結構的製造方法,其中在形成該介電層之前,更包括於該基底上形成一保護層。
- 如申請專利範圍第7項所述之微機電系統結構的製造方法,其中該保護層的材料包括氮化物。
- 一種微機電系統結構的製造方法,包括:提供一基底,該基底具有多個導電區;於該基底上形成一介電層;於該介電層中形成多個開口與一溝渠,其中該些開口暴露出該些導電區,且該溝渠位於該些開口之間;於該溝渠中形成一連接層;於該介電層與該連接層上形成一導體層,並填滿該些開口;圖案化該導體層,以於該介電層與該連接層上形成多條導體圖案,其中該些導體圖案藉由該連接層而彼此連接;移除該介電層;以及移除該些導體圖案之間的該連接層。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該連接層的材料與該介電層的材料不同。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該連接層的材料包括絕緣材料或導電材料。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該連接層的材料包括氮化矽、碳化矽或多晶矽。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該連接層的材料與該導體層的材料相同,且形成該連接層的步驟以及形成該導體層的步驟同時進行。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該溝渠自該些開口之一的周圍延伸至該些開口之另一的周圍。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中移除該介電層的方法包括濕式蝕刻製程。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中移除該些導體圖案之間的該連接層的方法包括乾式蝕刻製程。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該導體層的材料包括摻雜多晶矽。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中該介電層的材料包括氧化物。
- 如申請專利範圍第9項所述之微機電系統結構的製造方法,其中在形成該介電層之前,更包括於該基底上形成一保護層。
- 如申請專利範圍第19項所述之微機電系統結構的製造方法,其中該保護層的材料包括氮化物。
- 一種微機電系統結構,包括:一基底,具有多個導電區;平行排列的多條導體圖案,配置於該基底上方;多個接觸窗,配置於該些導體圖案與該基底之間,以使該些導體圖案與該些導電區電性連接;以及多個突起部分,配置於該些導體圖案下方,並位於該些接觸窗之間,且該些突起部分與該些導體圖案連接,其中一部分的該些突起部分位於該些導體圖案中的一部分的邊緣處,且另一部分的該些突起部分自該些導體圖案中的另一部分的一端延伸至另一端。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099100680A TWI388496B (zh) | 2010-01-12 | 2010-01-12 | 微機電系統結構及其製造方法 |
US12/721,546 US8163583B2 (en) | 2010-01-12 | 2010-03-10 | Manufacturing method of micro electronic mechanical system structure |
US13/409,020 US8502328B2 (en) | 2010-01-12 | 2012-02-29 | Micro electronic mechanical system structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099100680A TWI388496B (zh) | 2010-01-12 | 2010-01-12 | 微機電系統結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201124335A TW201124335A (en) | 2011-07-16 |
TWI388496B true TWI388496B (zh) | 2013-03-11 |
Family
ID=44257887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099100680A TWI388496B (zh) | 2010-01-12 | 2010-01-12 | 微機電系統結構及其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8163583B2 (zh) |
TW (1) | TWI388496B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5919548A (en) * | 1996-10-11 | 1999-07-06 | Sandia Corporation | Chemical-mechanical polishing of recessed microelectromechanical devices |
GB2375887A (en) | 2001-02-23 | 2002-11-27 | Fuji Electric Co Ltd | MEMS device with reduced stiction |
US7303936B2 (en) * | 2005-04-13 | 2007-12-04 | Delphi Technologies, Inc. | Method for forming anti-stiction bumps on a micro-electro mechanical structure |
US7709341B2 (en) * | 2006-06-02 | 2010-05-04 | Micron Technology, Inc. | Methods of shaping vertical single crystal silicon walls and resulting structures |
TW200827287A (en) | 2006-12-28 | 2008-07-01 | Sunonwealth Electr Mach Ind Co | Method for fabricating micro scratch drive actuator having low driving voltage using silicon substrate with ultra-low resistance |
US7629264B2 (en) * | 2008-04-09 | 2009-12-08 | International Business Machines Corporation | Structure and method for hybrid tungsten copper metal contact |
WO2009154981A2 (en) | 2008-05-27 | 2009-12-23 | Tufts University | Mems microphone array on a chip |
US7795056B2 (en) * | 2008-06-03 | 2010-09-14 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
US7943525B2 (en) * | 2008-12-19 | 2011-05-17 | Freescale Semiconductor, Inc. | Method of producing microelectromechanical device with isolated microstructures |
-
2010
- 2010-01-12 TW TW099100680A patent/TWI388496B/zh active
- 2010-03-10 US US12/721,546 patent/US8163583B2/en active Active
-
2012
- 2012-02-29 US US13/409,020 patent/US8502328B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201124335A (en) | 2011-07-16 |
US20110169106A1 (en) | 2011-07-14 |
US8163583B2 (en) | 2012-04-24 |
US8502328B2 (en) | 2013-08-06 |
US20120153469A1 (en) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9988264B2 (en) | Method of fabricating integrated structure for MEMS device and semiconductor device | |
CN108269805B (zh) | 半导体存储装置以及其制作方法 | |
JP4682964B2 (ja) | 半導体装置およびその製造方法 | |
JP2011049303A (ja) | 電気部品およびその製造方法 | |
JP2004363486A (ja) | トレンチ分離を有する半導体装置およびその製造方法 | |
US20050151260A1 (en) | Interconnection structure for a semiconductor device and a method of forming the same | |
TWI388496B (zh) | 微機電系統結構及其製造方法 | |
TWI527104B (zh) | 半導體裝置及其製造方法 | |
CN110931373B (zh) | 一种半导体器件及其制造方法 | |
JP2004022551A (ja) | 半導体素子の製造方法 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20240071906A1 (en) | Semiconductor structure and manufacturing method thereof | |
TWI351736B (en) | Methods for forming a semiconductor device | |
KR100808363B1 (ko) | 반도체 소자의 제조방법 | |
TWI479600B (zh) | 半導體裝置之製造方法 | |
TWI571978B (zh) | A method of manufacturing a microelement with a support structure | |
TW202412274A (zh) | 半導體結構 | |
TWI518842B (zh) | 半導體元件的製造方法 | |
KR101116286B1 (ko) | 매립 게이트를 갖는 반도체 장치 제조 방법 | |
KR100881414B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20120033706A (ko) | 하드 마스크를 이용한 반도체 장치 및 그의 제조 방법 | |
KR101173480B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100609523B1 (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
KR20120057462A (ko) | 반도체 소자 및 그 형성 방법 |