JP2817531B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2817531B2 JP2817531B2 JP22518692A JP22518692A JP2817531B2 JP 2817531 B2 JP2817531 B2 JP 2817531B2 JP 22518692 A JP22518692 A JP 22518692A JP 22518692 A JP22518692 A JP 22518692A JP 2817531 B2 JP2817531 B2 JP 2817531B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- wiring layer
- layer
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
メモリ回路におけるヒューズの構造に関する。
メモリ回路におけるヒューズの構造に関する。
【０００２】
【従来の技術】従来、半導体装置には冗長回路としての
ヒューズが設けられる。このヒューズは、例えばメモリ
回路において１つの半導体装置内にある幾つかのメモリ
セルのうち、一部が不良となった場合、その部分を使用
しないようにするときに、外部よりレーザ光でヒューズ
を溶断し、接続を切り換えるために使用している。図３
にその一例の断面図を示すように、基板１上にＣＶＤ法
により多結晶シリコンを全面に成長させ、フォトリソグ
ラフィによりヒューズ部のみを残しウェットエッチング
してヒューズ２を形成する。その後、窒化膜等の第１層
間絶縁膜３を形成し、ヒューズの両端に当たる部分にス
ルーホールを開け、更にその上に形成した第１配線層４
と接続する。その上に無機系又は有機系の絶縁膜である
第２層間膜５，第３層間膜７を積層し、第３層間膜７に
ヒューズ用の窓を開けている。ヒューズ２の溶断に際し
ては、第３層間膜７の窓を通してレーザ光を照射し、ヒ
ューズ２を加熱溶断させる。
ヒューズが設けられる。このヒューズは、例えばメモリ
回路において１つの半導体装置内にある幾つかのメモリ
セルのうち、一部が不良となった場合、その部分を使用
しないようにするときに、外部よりレーザ光でヒューズ
を溶断し、接続を切り換えるために使用している。図３
にその一例の断面図を示すように、基板１上にＣＶＤ法
により多結晶シリコンを全面に成長させ、フォトリソグ
ラフィによりヒューズ部のみを残しウェットエッチング
してヒューズ２を形成する。その後、窒化膜等の第１層
間絶縁膜３を形成し、ヒューズの両端に当たる部分にス
ルーホールを開け、更にその上に形成した第１配線層４
と接続する。その上に無機系又は有機系の絶縁膜である
第２層間膜５，第３層間膜７を積層し、第３層間膜７に
ヒューズ用の窓を開けている。ヒューズ２の溶断に際し
ては、第３層間膜７の窓を通してレーザ光を照射し、ヒ
ューズ２を加熱溶断させる。
【０００３】
【発明が解決しようとする課題】この従来のヒューズで
は、使用する多結晶シリコンは素子の引出し電極として
も用いるため、配線層より下の層に形成する必要があ
る。このような構造の場合、配線層が１，２層ならばヒ
ューズを溶断するためのレーザ光は充分ヒューズ迄で到
達されるため、溶断を容易に行うことができる。また、
配線層が３層程度でも、上層の層間膜に窓を開けること
によりヒューズの溶断は可能である。
は、使用する多結晶シリコンは素子の引出し電極として
も用いるため、配線層より下の層に形成する必要があ
る。このような構造の場合、配線層が１，２層ならばヒ
ューズを溶断するためのレーザ光は充分ヒューズ迄で到
達されるため、溶断を容易に行うことができる。また、
配線層が３層程度でも、上層の層間膜に窓を開けること
によりヒューズの溶断は可能である。
【０００４】しかし、近年配線の多層化が進んでおり、
５〜７層となった場合、層間膜が非常に厚くなるためレ
ーザ光がヒューズに達するまでに減衰してしまい、ヒュ
ーズの溶断ができなくなるおそれがある。また、ヒュー
ズ上部の多数の層間膜に窓を開けようとしても、５〜７
層では層間膜の厚さが数μｍになってしまい、窓を開け
ることが困難になる。更に、ヒューズを配線層の上層に
作成しようとしても、通常の減圧ＣＶＤ法では多結晶シ
リコンの成長温度が 650℃と高いため、下層に形成した
配線層にダメージを与えるため、ヒューズを作成するこ
とが困難になる。本発明の目的は、多層配線に適したヒ
ューズ構造を有する半導体装置を提供することにある。
５〜７層となった場合、層間膜が非常に厚くなるためレ
ーザ光がヒューズに達するまでに減衰してしまい、ヒュ
ーズの溶断ができなくなるおそれがある。また、ヒュー
ズ上部の多数の層間膜に窓を開けようとしても、５〜７
層では層間膜の厚さが数μｍになってしまい、窓を開け
ることが困難になる。更に、ヒューズを配線層の上層に
作成しようとしても、通常の減圧ＣＶＤ法では多結晶シ
リコンの成長温度が 650℃と高いため、下層に形成した
配線層にダメージを与えるため、ヒューズを作成するこ
とが困難になる。本発明の目的は、多層配線に適したヒ
ューズ構造を有する半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、多層配線構造
に設けられる多結晶シリコンのヒューズを、低温ＣＶＤ
法により形成し、かつ多層配線構造の最上配線層又は最
上配線層の直下の層に形成する。
に設けられる多結晶シリコンのヒューズを、低温ＣＶＤ
法により形成し、かつ多層配線構造の最上配線層又は最
上配線層の直下の層に形成する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の断面図である。基板１上
に窒化膜等の下地絶縁膜３を形成し、素子と接続するた
めのコンタクトを開けたのち、アルミニウム又は金の第
１配線層４を形成する。その上に、有機又は無機の絶縁
膜である第１層間膜５を形成する。このような層構造を
４層繰り返し、第２配線層６，第２層間膜７，第３配線
層８，第３層間膜９，第４配線層１０，第４層間膜１
１，第５配線層１２からなる多層配線を形成する。
る。図１は本発明の一実施例の断面図である。基板１上
に窒化膜等の下地絶縁膜３を形成し、素子と接続するた
めのコンタクトを開けたのち、アルミニウム又は金の第
１配線層４を形成する。その上に、有機又は無機の絶縁
膜である第１層間膜５を形成する。このような層構造を
４層繰り返し、第２配線層６，第２層間膜７，第３配線
層８，第３層間膜９，第４配線層１０，第４層間膜１
１，第５配線層１２からなる多層配線を形成する。
【０００７】次に、アルミニウム又は金からなる第５配
線層１２をヒューズ部分のみ配線が切断されるような形
でパターニングする。このようにした後、ＦＩＢ（フォ
ーカス・イオン・ビーム）を用いた低温ＣＶＤ法によ
り、第５配線層１２のヒューズに当たる部分にタングス
テン膜を2000Åの厚さで選択的に成長させヒューズ１３
を形成する。また、このヒューズ１３はレーザ光を光源
とした光ＣＶＤ法を用いてＳｉＨ4 ，Ｎ2 ，ＡｓＨ3 を
原料ガスとした多結晶シリコンを選択的に成長すること
も可能である。その上で、全面にカバー絶縁膜１４を形
成し、第５配線層１２とヒューズ１３を被覆する。
線層１２をヒューズ部分のみ配線が切断されるような形
でパターニングする。このようにした後、ＦＩＢ（フォ
ーカス・イオン・ビーム）を用いた低温ＣＶＤ法によ
り、第５配線層１２のヒューズに当たる部分にタングス
テン膜を2000Åの厚さで選択的に成長させヒューズ１３
を形成する。また、このヒューズ１３はレーザ光を光源
とした光ＣＶＤ法を用いてＳｉＨ4 ，Ｎ2 ，ＡｓＨ3 を
原料ガスとした多結晶シリコンを選択的に成長すること
も可能である。その上で、全面にカバー絶縁膜１４を形
成し、第５配線層１２とヒューズ１３を被覆する。
【０００８】この構成によれば、ヒューズ１３は５層に
形成した配線構造の最上層に形成され、その上にはカバ
ー絶縁膜１４が存在しているのみであるため、ヒューズ
１３を溶断するためにレーザ光を照射したときには、レ
ーザ光はカバー絶縁膜１４を透過するだけでヒューズ１
３に到達されることができ、溶断を容易に行うことがで
きる。一方、第５層までの配線層を形成した後にヒュー
ズ１３を形成しているが、このヒューズ１３はＦＩＢ，
光ＣＶＤ法等の低温プロセスで形成できるため、他の配
線層にダメージを与えることはない。
形成した配線構造の最上層に形成され、その上にはカバ
ー絶縁膜１４が存在しているのみであるため、ヒューズ
１３を溶断するためにレーザ光を照射したときには、レ
ーザ光はカバー絶縁膜１４を透過するだけでヒューズ１
３に到達されることができ、溶断を容易に行うことがで
きる。一方、第５層までの配線層を形成した後にヒュー
ズ１３を形成しているが、このヒューズ１３はＦＩＢ，
光ＣＶＤ法等の低温プロセスで形成できるため、他の配
線層にダメージを与えることはない。
【０００９】図２は本発明の第２実施例の断面図であ
る。第１実施例と同様に第４層間膜１１まで形成する。
その上で、水銀ランプを光源とした光ＣＶＤ法により、
前記したのと同じ原料ガスにて全面に多結晶シリコンを
成長させ、フォトリソグラフィによりパターニングして
ヒューズ１３を形成する。その上に第５層間膜１５をを
形成し、ヒューズ１３の両端に当たる部分にスルーホー
ルを開け、第５配線層１２を形成し、ヒューズ１３と第
５配線層１２を接続する。更に、その上にカバー絶縁膜
１４を形成する。この構成においても、ヒューズが最上
配線層の直下の層に形成されているため、レーザによる
溶断を容易に行うことができる。また、第１乃至第４配
線層を形成した後に低温プロセスによりヒューズ１３を
形成しているので、これらの配線にダメージを与えるこ
とはない。
る。第１実施例と同様に第４層間膜１１まで形成する。
その上で、水銀ランプを光源とした光ＣＶＤ法により、
前記したのと同じ原料ガスにて全面に多結晶シリコンを
成長させ、フォトリソグラフィによりパターニングして
ヒューズ１３を形成する。その上に第５層間膜１５をを
形成し、ヒューズ１３の両端に当たる部分にスルーホー
ルを開け、第５配線層１２を形成し、ヒューズ１３と第
５配線層１２を接続する。更に、その上にカバー絶縁膜
１４を形成する。この構成においても、ヒューズが最上
配線層の直下の層に形成されているため、レーザによる
溶断を容易に行うことができる。また、第１乃至第４配
線層を形成した後に低温プロセスによりヒューズ１３を
形成しているので、これらの配線にダメージを与えるこ
とはない。
【００１０】
【発明の効果】以上説明したように本発明は、低温プロ
セスで成膜できるＦＩＢ法，光ＣＶＤ法を用いて多層配
線構造の最上配線層又は最上配線層の直下の層へヒュー
ズを形成しているので、５〜７層という今まで以上に厚
い多層配線においても、ヒューズを溶断するためのレー
ザ光を充分ヒューズにまで到達させることができ、ヒュ
ーズの溶断を容易に行うことができると共に、ヒューズ
の形成に際して下層の配線層にダメージを与えることは
ない。
セスで成膜できるＦＩＢ法，光ＣＶＤ法を用いて多層配
線構造の最上配線層又は最上配線層の直下の層へヒュー
ズを形成しているので、５〜７層という今まで以上に厚
い多層配線においても、ヒューズを溶断するためのレー
ザ光を充分ヒューズにまで到達させることができ、ヒュ
ーズの溶断を容易に行うことができると共に、ヒューズ
の形成に際して下層の配線層にダメージを与えることは
ない。
【図１】本発明の第１実施例の断面図である。
【図２】本発明の第２実施例の断面図である。
【図３】従来のヒューズ構造の断面図である。
１ 基板 ３ 下地絶縁膜 ４，６，８，１０ 第１，第２，第３，第４配線層 ５，７，９，１１ 第１，第２，第３，第４層間膜 １２ 第５配線層 １３ ヒューズ １４ カバー絶縁膜 １５ 第５層間膜
Claims (1)
- 【請求項１】 配線層と層間膜とで多層配線構造を有
し、かつその配線層の一部に多結晶シリコンで形成した
ヒューズを有する半導体装置において、前記ヒューズは
低温ＣＶＤ法により形成され、かつ多層配線構造の最上
配線層又は最上配線層の直下の層に形成されたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22518692A JP2817531B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22518692A JP2817531B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653323A JPH0653323A (ja) | 1994-02-25 |
| JP2817531B2 true JP2817531B2 (ja) | 1998-10-30 |
Family
ID=16825315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22518692A Expired - Lifetime JP2817531B2 (ja) | 1992-07-31 | 1992-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817531B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3204007B2 (ja) * | 1994-12-19 | 2001-09-04 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US6218721B1 (en) | 1997-01-14 | 2001-04-17 | Nec Corporation | Semiconductor device and method of manufacturing the same |
-
1992
- 1992-07-31 JP JP22518692A patent/JP2817531B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653323A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847596Y2 (ja) | 半導体装置 | |
| US5879966A (en) | Method of making an integrated circuit having an opening for a fuse | |
| JP2817531B2 (ja) | 半導体装置 | |
| KR20000058168A (ko) | 집적회로 및 디램 집적회로와 집적회로 퓨즈 구조물제조방법 | |
| JP3551944B2 (ja) | 半導体装置 | |
| JP2003037167A (ja) | 半導体装置 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| US6255144B1 (en) | Repairing fuse for semiconductor device and method for fabricating the same | |
| JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5948543B2 (ja) | 半導体装置 | |
| JPH11224900A (ja) | 半導体装置及びその製造方法 | |
| US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPH08125023A (ja) | 半導体装置の製造方法 | |
| US20050205965A1 (en) | Semiconductor device having a fuse including an aluminum layer | |
| JPH05109899A (ja) | 半導体装置の製造方法 | |
| JPS6312150A (ja) | 半導体装置の製造方法 | |
| KR100583144B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPH1174359A (ja) | 半導体装置及びその製造方法 | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| KR100433845B1 (ko) | 반도체장치의 리페어리던던시 퓨즈 형성방법 | |
| JPH0974137A (ja) | リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法 | |
| JPH07273199A (ja) | 半導体装置 |