JPH0496220A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH0496220A
JPH0496220A JP20525090A JP20525090A JPH0496220A JP H0496220 A JPH0496220 A JP H0496220A JP 20525090 A JP20525090 A JP 20525090A JP 20525090 A JP20525090 A JP 20525090A JP H0496220 A JPH0496220 A JP H0496220A
Authority
JP
Japan
Prior art keywords
layer
aluminum
etching
substrate
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20525090A
Other languages
English (en)
Inventor
Naoto Sasaki
直人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20525090A priority Critical patent/JPH0496220A/ja
Publication of JPH0496220A publication Critical patent/JPH0496220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は配線形成方法に関し、特に半導体装i等の製造
分野においてアルミニウム系配線層を形成する際の断面
形状の補止およびアフタコロ−ジョンの防止に関する。
〔発明の概要〕
本発明は、アルミニウム系材料層上のレジスト・パター
ンの形成に際しアモルファス・シリコン層を反射防止膜
として使用する配線形成方法において、レジスト・パタ
ーン形成後にいわゆるUVキュアにより該レジスト・パ
ターンの耐熱性を向上させた後、熱処理により前記アモ
ルファス・シリコン層とアルミニウム系材料層とを拡散
一体化させてからエツチングを行うことにより、異種材
料層のエツチング速度の差に起因する断面形状の劣化を
防止すると共に、アフタコロ−ジョンの抑制を図るもの
である。
さらに本発明は、アルミニウム系材料層、あるいはこれ
とバリアメタル等との積層構造部のパタニングを行う配
線形成方法において、レジスト・パターンの除去の前後
でフェノールもしくはその誘導体を含む溶液中に基体を
浸漬することにより、アルミニウム系材料層の表層部に
残留する塩素を除去し、アフタコロ−ジョンの防止を図
るものである。
〔従来の技術〕
半導体装置のデザイン・ルールがVLS I、さらには
ULS Iと微細化されるに伴い、アルミニウム配線形
成の精度および信転性に対する要求も厳しさを増してお
り、これに応えるべく様々な技術が提案されている。
まず、パターニングの精度を向上させる技術として、反
射防止膜の使用が挙げられる。近年のようにフォトレジ
ストの露光波長が短波長化され、しかもパターン寸法が
その露光波長に近づいて(ると、アルミニウム系材料層
のように反射率の高い材料層の上では反射光の影響が強
く現れてレジスト・パターンの変形が生じ、得られる配
線パターンの線幅が変動し易い。このため、アルミニウ
ム系材料層の上にたとえばアモルファス・シリコン層を
積層し、基体表面の反射率を低下させることが行われて
いる。
また、デバイスの高集積化と共に浅い接合が要求される
ようになると、基板のシリコンがアルミニウム電極中へ
溶出して熱処理時等にアルミニウムの突き抜けが起こり
、接合の短絡が生ずる震れが大きくなる。そこで、予め
アルミニウムに1〜2%のシリコンを添加した材料を配
線材料とすることによりシリコンの溶出を防止すること
が行われている。
しかし、シリコンを含有するアルミニウム系材料層とシ
リコン基板との接合部に大を流が流れると、シリコンが
アルミニウム中ヘエレクトロマイグレーシqンを起こす
ために接合面に空隙が発生し、抵抗の増大や接合の開放
が生ずる他、接合が浅い場合には短絡にも至る。また、
熱処理後の冷却過程でアルミニウム系材料層中のシリコ
ンがシリコン基板とのコンタクト部に析出することによ
っても、コンタクトが開放された状態となってしまう。
これらの不良に対する対策としては、アルミニウムに銅
を2〜4%添加して反応生成物を粒界に析出させること
により粒界拡散を抑制してエレクトロマイグレーシロン
耐性を高めることが行われている。また、アルミニウム
系材料層とシリコン基板との間にバリアメタルを設ける
ことも広く行われている。このバリアメタルは、遷移金
属またはその窒化物、炭化物およびホウ化物、高融点金
属シリサイド、合金等を用いて形成される。典型的には
、シリコン基板上にチタン層、チタン酸窒化物層を順次
積層した後、アルミニウム系材料層を積層する構成等が
採られている。
アルミニウム系材料層のエツチングには、通常塩素系の
エッチングガスが使用され、アルミニウムは塩化アルミ
ニウム(AeCl、またはAffi。
Cf!Jの形で除去される。しかし、この塩化アルミニ
ウムや工・ンチングガスの分解生成物がエツチング面に
付着し、これらが大気中で吸湿して電解質の液滴を形成
すると、この液滴中にアルミニウムが溶は出す形で腐食
が進行する。これがアフタコロ−ジョンである。
このアフタコロ−ジョンを抑制するため、従来からエツ
チングの後処理としては、■流水洗浄−レシスト・アッ
シング−溌煙硝酸洗浄の順による処理、もしくは■レジ
スト・アッシング−溌煙硝酸洗浄の順による処理等が一
般に行われている。
〔発明が解決しようとする課題] しかしながら、アルミニウム配線形成の信軌性を高める
ための様々な工夫が、一方でアフタコロ−ジョンの防止
を困難にしている側面もある。たとえば、アモルファス
・シリコン層が反射防止膜として積層されたり、バリア
メタルが使用される場合には、エツチング終了後にアル
ミニウムと他の材料層の断面とが互いに接触して大気中
に露出するので、アフタコローシランが局部電池効果に
より極めて促進され易い状態となっている。また、アル
ミニウム系材料層に銅が含まれている場合には除去の困
難な塩化銅が生成し、この形で残留する塩素がやはりア
フタコロ−ジョンの原因となる。
さらに、アモルファス・シリコン層を反射防止膜として
使用した場合、該アモルファス・シリコン層とアルミニ
ウム系材料層とのエツチング速度が異なるために通常の
条件ではアルミニウム系材料層にアンダカソトが入り易
いが、この時の形状効果によりアンダカノト部に塩素が
残留し易いという問題もある。
以上のような系では、残留塩素の影響を徹底的に排除す
ることが重要となるが、上述のような従来の後処理では
十分にこれを達成することができない。上記■のプロセ
スでは、流水洗浄時に残留塩素がイオン化され、アルミ
ニウムを溶解させてしまう、上記■のプロセスでは、エ
ッチング後の真空状態を維持したままレジストのアッシ
ングが行われるので、流水洗浄時のような問題は起こら
ない。しかし、アッシングはレジスト・パターン。
エツチング中に堆積した側壁保護膜、大気との遮断を目
的とするパッシベーション膜等の除去には有効であるも
のの、残留塩素を完全に除去することはできなので、ア
ッシング後に基体を大気中に放置すると、やはりアフタ
コロ−ジョンが発生してしまう。
また、これら■、■に共通の問題点は、発煙硝酸の使用
である。発煙硝酸による処理は、塩素を残留させる原因
となるレジスト残渣やエツチング反応生成物を酸化分解
し、またアルミニウム配線層の表面を不動態化させる効
果を有するが、このように強力な酸化作用を有する酸を
使用するプロセスは自動化が困難である。
さらに、別の観点からの問題として、前述のようにアモ
ルファス・シリコン層の陰でアルミニウム系配線層にア
フタカットが生じていると、パッシベーション膜やPS
GIIi等のオーバーコートヲ形成する際の被覆性が劣
化し、信輔性が低下する虞れもある。このような断面形
状の劣化は、熱処理によりアモルファス・シリコン層と
アルミニウム系配線層とを拡散一体化させることにより
解消することは可能である。実際、本発明者は先に特願
平2−7729号明細書において、アモルファス・シリ
コン層の除去工程を不要とするためにがかる熱処理を行
う技術を提案している。しかし、この熱処理はレジスト
・パターンの除去後に行われるので、この工程に至るま
での間にアフタコロ−ジョンが発生する可能性は免れな
い。
そこで本発明は、エツチング断面形状の補正および残留
塩素の効果的な除去を行うことにより、オーバーコート
の被覆性の向上とアフタコロ−シランの防止を図ること
が可能な配線形成方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明にかかる配線形成方法は、上述の目的を達成する
ために提案されるものである。
すなわち、本発明の第1の発明にががる配線形成方法は
、基板上にアルミニウム系材料層を形成する工程と、前
記アルミニウム系材料層上にアモルファス・シリコン層
を形成する工程と、前記アモルファス・シリコン層上に
レジスト・パターンを形成する工程と、基体を加熱した
状態で紫外線照射を行うことにより前記レジスト・パタ
ーンの耐熱性を向上させる工程と、前記アモルファス・
シリコン層とアルミニウム系材料層とを熱処理により拡
散一体化させてアルミニウム合金層を形成する工程と、
前記レジスト・パターンをマスクとして前記アルミニウ
ム合金層のエツチングを行う工程とを有することを特徴
とするものである。
本発明の第2の発明にかかる配線形成方法は、基板上に
形成された少なくともアルミニウム系材料層を含む導電
材料層をレジスト・パターンをマスクとしてエツチング
する工程と、基体をフェノールもしくはその誘導体を含
む溶液中に浸漬する工程と、前記レジスト・パターンを
除去する工程と、基体をフェノールもしくはその誘導体
を含む溶液中に再び浸漬する工程とを有することを特徴
とするものである。
〔作用〕
本発明の第1の発明では、アルミニウム系材料層上でフ
ォトリソグラフィによりレジスト・パターンが形成され
、アモルファス・シリコン層の反射防止膜としての機能
が不要となったところで、レジスト・パターンの耐熱性
を向上させてから、該アモルファス・シリコン層をアル
ミニウム系材料層とを熱処理により拡散一体化させる。
このようにして2種類の材料層を単一の組成を有する材
料層に変化させれば、エツチング速度の差異による断面
形状の劣化はもはや起こることはない。したがって、オ
ーバーコートの被覆性が向上する他、アンダカット部に
残留塩素が滞留することもなくなり、アフタコロ−ジョ
ンの防止効果を高めることができる。
本発明の第2の発明では、アルミニウム系材料層、もし
くはこれとバリアメタル等の材料層との積層構造部のエ
ツチングが終了した後、レジスト除去の前後で基体をフ
ェノールもしくはその誘導体を含む溶液中に浸漬する。
この溶液は、アルミニウム系材料層の表面を薄くエツチ
ング(ライトエッチ)するので、残留塩素を有効に除去
することができる。したがって、アルミニウム系配線層
に銅が含有されている場合や、バリアメタル構造が採用
されている場合等のようにアフタコロ−ジョンが極めて
発生し易い状況下でも、極めて有効にこれを防止するこ
とができる。
なお、アルミニウム合金層のエツチングが終了した後の
基体を然るべき処理溶液に浸漬してアフタコロ−ジョン
を防止する技術としては、たとえば特開昭62−281
332号公報に、コリンまたは水酸化テトラメチルアン
モニウムを含む水溶液を使用する技術が開示されている
。これらの有機アルカリ水溶液は通常レジスト現像液と
して使用されるものであるが、レジスト・パターン除去
後に基体をかかる溶液中に浸漬することにより、アルミ
ニウム合金層のライトエッチに加えて塩化銅の効果的な
除去が行われるとされている。
これに対し、本発明は有機酸を使用している。
アルミニウムは両性元素であり、有機酸によるライトエ
ッチも可能である。しかも、レジスト・パターンの除去
の前後で計2回の浸漬を行うため、残留塩素の除去効果
は一層向上される。
〔実施例〕
以下、本発明の具体的な実施例を第1図(A)ないし第
1図(D)を参照しながら説明する。
本実施例は、本発明の第1の発明および第2の発明を組
み合わせてアルミニウム配線層を形成した例である。
まず第1図(A)に示されるように、酸化シリコン等か
らなる層間絶縁膜(1)上にアルミニウム層(2)をス
パッタリング等により約1μm厚に被着形成し、続いて
反射防止膜として機能するアモルファス・シリコン層(
3)をスパッタリング等により約100人工に形成し、
さらにフォトレジスト材料を塗布することによりフォト
レジスト層(4)を形成した。
ここで、上記アルミニウム層(2)は銅等の金属を含む
ものであっても良いが、本実施例では純アルミニウムを
採用した。また、アルミニウム層(2)とアモルファス
・シリコン層(3)の各層厚は、後工程で熱処理により
拡散一体化された際のアルミニウム合金層〔第1図(C
)の(5)参照。]の組成を考慮して設定されたもので
ある。また、上記フォトレジスト層(4)を形成するた
めのフォトレジスト材料の種類は、ポジ型、ネガ型の別
を特に問わない。
次に、第1図(B)に示されるように、通常のフォトリ
ソグフィおよび現像により上記フォトレジスト層(4)
のバターニングを行い、フォトレジスト・パターン(4
a)を形成した。このフォトレジスト・パターン(4a
)は、アモルファス・シリコン層(3)の反射防止効果
により、形状不良やパターン幅の変動を招くことなく形
成された。Mいて基体を100〜140°C程度に加熱
し、紫外線ランプ照射を行った。これは、いわゆるUV
キュアと呼ばれる処理であり、通常は120“C程度し
かないレジスト材料の耐熱性を250°C程度まで高め
ると共に、耐溶荊性や耐エツチング性を向上させて被エ
ツチング層に対する選択比を高めることを目的として行
われるものである。
次に、Ar雰囲気等の非酸化性雰囲気中で200’C,
30分間の熱処理を行った。この熱処理により、第1図
(C)に示されるように、アモルファス・シリコン層(
3)のシリコンがアルミニウム層(2)中に拡散してこ
れら両層が一体化され、アルミニウム合金層(5)が形
成された。このアルミニウム合金層(5)の組成は、上
記アモルファス・シリコン層(3)とアルミニウム層(
2)の層厚が前述のように最適化されている結果、従来
より用いられているA/!−1%Siの組成と同様とな
った。また、フォトレジスト・パターン(4a)は予め
UVキュアを経ているため、熱処理により変形等を起こ
すことはなかった。このような拡散一体化を行えば、ア
モルファス・シリコン層(3)の除去のみを独立の工程
として行う必要がなくなるため、アルミニウムの消失や
下地へのダメージ等が回避できるという利点もある。
次に、たとえばCN!、 B Cjl’3.CHCIs
の混合ガスにより上記アルミニウム合金層(5)のエツ
チングを行い、第1図(D)に示されるように、アルミ
ニウム配線層(5a)を形成した。このエツチング工程
では、被エツチング層の組成が単一であるため、従来の
ように異種の材料層のエツチング速度の差異に起因する
断面形状の劣化は起こらず、極めて良好な異方性形状が
達成された。このような異方性形状のもとでは、残留塩
素の滞留も抑えられる。
次に、上述の基体をフェノールを含む溶液中に浸漬して
、アルミニウム配線層(5a)の側壁部のライトエッチ
を行った。この溶液としては、たとえばJlooと通称
されている市販のレジスト剥離液を使用することができ
る。典型的な溶液の組成は、0−ジクロロベンゼンおよ
びテトラクロロエチレンを主体とする有機混合溶媒中に
、フェノールが14.5%程度含有されてなるものであ
る。
続いて、アッシングによりフォトレジスト・パターン(
4a)を除去した。このアッシングは、たとえばダウン
フロー型アッシング装置を使用し、OtとCF、の混合
ガスにマイクロ波放電を行ってプラズマを発生させた雰
囲気中で行うことができる。
さらに、フォトレジスト・パターン(4a)の除去され
た基体に対して再び前述のJlooによる洗浄を行った
。この洗浄では、フォトレジスト・パターン(4a)の
除去に伴って新たに露出した上面も含めてアルミニウム
配線層(5a)の表層部がライトエッチされた。以上の
工程により、アフタコロ−ジョンは極めて効果的に防止
された。
なお、以上のプロセスは、アルミニウム系材料層を銅を
含む材料で構成する場合や、バリアメタルが併用される
場合等にも有効であることは言うまでもない。
〔発明の効果〕
以上の説明からも明らかなように、本発明の配線形成方
法によれば、アルミニウム材料層上で反射防止膜として
アモルファス・シリコン層が使用される場合にもバター
ニング後のアルミニウム配線層の断面形状が劣化するこ
とがないので、オーバーコートの被覆性を改善し、また
残留塩素の滞留を抑制することができる。さらに、レジ
スト・パターンの除去の前後でアルミニウム配線層のラ
イトエッチが行われることにより、残留塩素を確実に除
去し、アフタコロ−ジョンを効果的に防止することがで
きる。したがって本発明によれば、微細なデザイン・ル
ールにもとづく半導体装置の配線形成を極めて高い精度
と信較性をもって行うことができる。
【図面の簡単な説明】
第1図(A)ないし第1図(D)は本発明の第1の発明
および第2の発明を適用した一例をその工程順にしたが
って示す概略断面図であり、第1図(A)はアルミニウ
ム層、アモルファス・シリコン層、フォトレジスト層の
形成工程、第1図(B)はフォトレジスト・パターンの
形成工程、第1図(C)は熱処理によるアルミニウム合
金層の形成工程、第1図(D)はエツチングによるアル
ミニウム配線層の形成工程をそれぞれ示す。 1 ・・・ 層間絶縁膜 2 ・・・ アルミニウム層 3 ・・・ アモルファス・シリコン層4a  ・・・
 フォトレジスト・パターン5 ・・・ アルミニウム
合金層 5a  ・・・ アルミニウム配線層 特許出願人   ソニー株式会社 代理人 弁理士   小 池  見 回   田村榮 同   佐藤 勝

Claims (2)

    【特許請求の範囲】
  1. (1)基板上にアルミニウム系材料層を形成する工程と
    、 前記アルミニウム系材料層上にアモルファス・シリコン
    層を形成する工程と、 前記アモルファス・シリコン層上にレジスト・パターン
    を形成する工程と、 基体を加熱した状態で紫外線照射を行うことにより前記
    レジスト・パターンの耐熱性を向上させる工程と、 前記アモルファス・シリコン層とアルミニウム系材料層
    とを熱処理により拡散一体化させてアルミニウム合金層
    を形成する工程と、 前記レジスト・パターンをマスクとして前記アルミニウ
    ム合金層のエッチングを行う工程とを有することを特徴
    とする配線形成方法。
  2. (2)基板上に形成された少なくともアルミニウム系材
    料層を含む導電材料層をレジスト・パターンをマスクと
    してエッチングする工程と、 基体をフェノールもしくはその誘導体を含む溶液中に浸
    漬する工程と、 前記レジスト・パターンを除去する工程と、基体をフェ
    ノールもしくはその誘導体を含む溶液中に再び浸漬する
    工程とを有することを特徴とする配線形成方法。
JP20525090A 1990-08-03 1990-08-03 配線形成方法 Pending JPH0496220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20525090A JPH0496220A (ja) 1990-08-03 1990-08-03 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20525090A JPH0496220A (ja) 1990-08-03 1990-08-03 配線形成方法

Publications (1)

Publication Number Publication Date
JPH0496220A true JPH0496220A (ja) 1992-03-27

Family

ID=16503879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20525090A Pending JPH0496220A (ja) 1990-08-03 1990-08-03 配線形成方法

Country Status (1)

Country Link
JP (1) JPH0496220A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302538A (en) * 1992-08-04 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302538A (en) * 1992-08-04 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing field effect transistor

Similar Documents

Publication Publication Date Title
KR100584485B1 (ko) 반도체 소자의 금속 부식 방지 방법
US4668335A (en) Anti-corrosion treatment for patterning of metallic layers
US7427569B2 (en) Metal etching process and rework method thereof
US5650356A (en) Method for reducing corrosion in openings on a semiconductor wafer
KR19990075991A (ko) 반도체 소자의 금속배선 형성방법
JP2006261687A (ja) 半導体デバイスの製造方法
US6143653A (en) Method of forming tungsten interconnect with tungsten oxidation to prevent tungsten loss
US5925501A (en) Dark CF4 flash
KR0167889B1 (ko) 반도체 소자의 비아홀의 형성방법
JP2861785B2 (ja) 半導体装置の配線の形成方法
JPH0496220A (ja) 配線形成方法
KR19990074758A (ko) 스트립 전처리액, 포토레지스트 제거방법 및 이들을 이용한 반도체장치의 제조방법
JP3271518B2 (ja) 半導体装置の製造方法
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
KR19990073861A (ko) 반도체 소자의 제조 방법
JP4086567B2 (ja) 半導体装置の製造方法
JP4559565B2 (ja) 金属配線の形成方法
JP3298628B2 (ja) 半導体装置の製造方法
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
JPH05121378A (ja) 半導体装置の製造方法
KR100588892B1 (ko) 반도체 소자의 패드 산화 방지방법
KR100202664B1 (ko) 금속배선 형성방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
JPH06244182A (ja) 半導体装置の製造方法
JPH06181207A (ja) Al配線形成方法