JP3393862B2 - 位置合わせマークを形成するための方法 - Google Patents

位置合わせマークを形成するための方法

Info

Publication number
JP3393862B2
JP3393862B2 JP2001004180A JP2001004180A JP3393862B2 JP 3393862 B2 JP3393862 B2 JP 3393862B2 JP 2001004180 A JP2001004180 A JP 2001004180A JP 2001004180 A JP2001004180 A JP 2001004180A JP 3393862 B2 JP3393862 B2 JP 3393862B2
Authority
JP
Japan
Prior art keywords
layer
alignment
metal
metal layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001004180A
Other languages
English (en)
Other versions
JP2001257160A (ja
Inventor
エーベルトゼーダー エファ
レーア マッティアス
ヴェルネーケ トルステン
ハーネベック ヨッヘン
パーリッチュ ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2001257160A publication Critical patent/JP2001257160A/ja
Application granted granted Critical
Publication of JP3393862B2 publication Critical patent/JP3393862B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の集積回路を
有する構造における位置合わせマークを形成するための
方法に関する。
【０００２】
【従来の技術】複数の集積回路を有するこのような構造
は、特にウェーハにより形成されている半導体基板に加
工成形されるＤＲＡＭセルアレー（セル配列）によって
形成されていてよい。
【０００３】半導体基板には、特に集積回路の配線のた
めに、上下に位置する複数の層が被着される。これらの
層には、金属から成る複数の導体路のシステムが延びて
いる。このためには、特に直接にまたは別の層を介在さ
せて、半導体基板に絶縁層が被着される。この絶縁層は
特に酸化物層によって形成されている。各導体路の接続
を形成するためには、この絶縁層に複数のコンタクトホ
ールがエッチング加工される。こうして形成されたコン
タクトホールは次いで金属、有利にはタングステンで充
填される。次いで、ＣＭＰプロセス（化学的・機械的研
磨）によって酸化物層の表面、特にコンタクトホールの
上縁部を超えて突出している金属が、平坦に研磨され
る。引き続き、この酸化物層に金属層が被着される。こ
の金属層をパターン化するために、引き続きラッカマス
クが被着される。
【０００４】この場合に問題となるのは、このラッカマ
スクが金属層上で正確に位置決めされなければならない
ことである。特に、このラッカマスクは酸化物層に設け
られた導体路のパターンに合わせて位置決めされなけれ
ばならない。しかし金属層は不透明であるので、酸化物
層に設けられた導体路のパターンを直接光学的に検出す
ることはできない。したがって、金属層には位置合わせ
マークが局所的な凹部として配置されており、このよう
な凹部は光学的な測定器具、たとえばレーザ干渉計によ
って検出可能となる。
【０００５】このような位置合わせマークを形成するた
めには、予め規定された個所で酸化物層に複数の位置合
わせ溝がエッチング加工される。これらの位置合わせ溝
はコンタクトホールと一緒に酸化物層にエッチング加工
される。その後に、コンタクトホールと共に位置合わせ
溝も金属で充填され、その後にＣＭＰプロセスによって
表面加工が行われる。
【０００６】これらの位置合わせ溝の幅はコンタクトホ
ールの幅よりも著しく大きく形成されている。典型的に
は、１つのコンタクトホールの幅は約０．３μｍである
が、それに対して１つの位置合わせ溝の幅は約２μｍで
ある。
【０００７】その結果、ＣＭＰプロセスの研磨過程にお
いて金属層の上面に圧力が加えられることにより、位置
合わせ溝内の金属層の金属表面は沈下されるが、しかし
コンタクトホール内の金属層の金属表面は沈下されない
ことになる。このことは、金属層が特にタングステンの
使用時では酸化物層よりも軟らかいことに基づいてい
る。小さな幅を有するコンタクトホールでは、研磨過程
の間に酸化物層が、コンタクトホールの全面にわたって
有効となる支持作用を発揮する。位置合わせ溝の幅はコ
ンタクトホールの幅よりも著しく大きく形成されている
ので、酸化物層の支持作用は位置合わせ溝の縁範囲にお
いてしか発揮されない。これにより、位置合わせ溝の中
央部では、ＣＭＰプロセスの間、それぞれ金属表面の沈
下部が生じる。
【０００８】これらの沈下部は位置合わせマークのため
のプロファイル（成形断面形状）を形成しており、この
場合、位置合わせマークは金属層の析出後に位置合わせ
溝の上方に位置する。位置合わせマークは、先に形成さ
れたプロファイルにほぼ相当する凹部として形成されて
いる。
【０００９】位置合わせマークを各光学的測定器具によ
って検出できるようにするためには、平坦な金属表面か
ら、位置合わせマークを形成する凹部の縁範囲への移行
部ができるだけ急峻に降下していなければならない。さ
らに、位置合わせマークが測定器具によって確実に検出
可能となるようにするためには、位置合わせマークが再
現可能に製造可能でなければならない。上で述べたよう
な公知の位置合わせマークでは、これらの要求が不十分
にしか満たされないことが判った。
【００１０】このような位置合わせマークの製造におい
て大きな問題となるのは、ＣＭＰプロセスにおける金属
表面の沈下が再現可能に形成可能ではないことである。
したがって、種々の製作ロットに対して、位置合わせマ
ークを形成する凹部のプロファイルが変動し、これによ
り、位置合わせマークの測定が困難とされるか、または
誤められる。別の問題は、ＣＭＰプロセス中に位置合わ
せ溝の金属層の沈下部に研磨剤残分が付着してしまうこ
とである。沈下部を形成する際の再現可能性が欠如して
いることに基づき、沈下部の表面は不規則性を有してお
り、このような不規則性を有する表面には、研磨剤残分
が固着し、この場合、固着した研磨剤残分はもはや除去
不可能となる。研磨剤残分は特に沈下部の縁範囲に固着
する。これにより、縁範囲における沈下部のプロファイ
ルはもはや所要の急峻な勾配を有しなくなるので、相応
して位置合わせマークでも、なだらかに降下する縁部し
か得られなくなる。これにより、位置合わせマークは測
定器具を用いて、もやは十分に確実に検出され得なくな
る。
【００１１】米国特許第５８６９３８３号明細書には、
半導体基板にレーザを位置決めするために使用される位
置合わせマークを形成するための方法が記載されてい
る。半導体基板はシリコンウェーハから成っていて、複
数の集積回路の配置を有しており、これらの集積回路
は、たとえばＤＲＡＭセルアレーを形成している。この
ようなＤＲＡＭセルアレーの製造時に発生する、欠陥の
ある回路が、ＤＲＡＭセルアレー全体の機能欠陥を招く
ことがないようにするために、これらの回路の少なくと
も一部は冗長的に形成されている。二重に設けられた回
路のうちの一方に欠陥がある場合には、この不良回路が
動作不能にされ、そして対応する他方の回路が動作可能
にされる。
【００１２】特定の回路を動作不能にすることは、レー
ザを用いて、半導体基板に被着された溶融可能な層セグ
メントを溶融させることにより行われる。この層セグメ
ントは有利にはポリシリコン（多結晶シリコン）から成
っている。このポリシリコン層セグメントは絶縁層を間
に挟んで半導体基板に被着されている。ポリシリコン層
セグメントと半導体基板とには、複数の誘電性の中間層
が被着されている。
【００１３】これらの誘電性の中間層には、酸化ケイ素
または窒化ケイ素から成る不働態化層（パシベーション
層）が被着される。この不働態化層の層厚さは２００ｎ
ｍ〜１０００ｎｍの範囲にある。
【００１４】この不働態化層には、ラッカマスクを形成
するためのレジスト層が被着される。フォトリソグラフ
ィプロセスによって、レジスト層には孔パターンが形成
される。エッチングプロセス、有利にはＲＩＥ（ｒｅａ
ｃｔｉｖｅ−ｉｏｎ−ｅｔｃｈｉｎｇ；反応性イオンエ
ッチング）法を用いて、ラッカマスクの孔を通じて誘電
性の中間層に複数の切欠きが形成される。これらの切欠
きはポリシリコン層セグメントの上方に位置しており、
この場合、これらの切欠きの深さは、１つの切欠きの底
部がそれぞれ各ポリシリコン層セグメントのすぐ上に位
置するように設定されている。次いで、当該集積回路を
動作不能にするために、レーザから発振されたレーザビ
ームが各切欠き内へ案内され、これにより、その下に位
置するポリシリコン層セグメントが溶融される。
【００１５】レーザの位置決めは位置合わせマークを用
いて行われる。位置合わせマークを形成するためには、
最上位の誘電性の中間層の表面に所定の個所で金属層が
被着される。この金属層には、次いで反射防止層が被着
される。引き続き、基板全体に不働態化層が被着され、
この不働態化層は最上位の誘電性の中間層の露出した部
分と、金属層およびこの金属層の上に位置する反射防止
層とをカバーする。
【００１６】この反射防止層には、次いでレジスト層が
被着される。孔パターンを形成するためのフォトリソグ
ラフィプロセスにおいて、このレジスト層には所定の孔
パターンが形成され、この孔パターンを用いて、後続の
エッチングプロセスにおいて、ポリシリコン層セグメン
トの上方の誘電性の中間層に切欠きが形成されるだけで
なく、金属層の上方の不働態化層と反射防止層にも切欠
きが形成される。これらの切欠きは金属層の表面にまで
一貫してエッチング加工されて、位置合わせマークを形
成する。
【００１７】米国特許第５２７０２５５号明細書に基づ
き、位置合わせマークを形成するための別の方法が公知
である。この公知の方法では、集積回路を備えた半導体
基板に絶縁層が被着され、この絶縁層には、半導体基板
に設けられた集積回路を配線するための導体路を形成す
るための複数のコンタクトホールがエッチング加工され
る。これらのコンタクトホールに対して付加的に、絶縁
層には位置合わせマークを形成するための複数の位置合
わせ溝もエッチング加工される。
【００１８】引き続き、第１のスパッタリングプロセス
において、絶縁層にＴｉＮ層が被着される。この層の層
厚さは約１００ｎｍ〜５００ｎｍであるので、この層の
被着後に位置合わせ溝およびコンタクトホールのプロフ
ァイルはなお十分に維持されている。
【００１９】第２のスパッタリングプロセスにおいて、
金属層の被着が行われる。この金属層の層厚さは約１５
０ｎｍ〜２００ｎｍでしかないので、この金属層の被着
後でもコンタクトホールおよび位置合わせ溝のプロファ
イルはなお十分に維持されている。
【００２０】引き続き、第３のスパッタリングプロセス
において、別の金属層が被着される。この金属層の層厚
さは２００ｎｍ〜４００ｎｍの範囲にある。この層厚さ
は、位置合わせ溝よりも小さな幅を有するコンタクトホ
ールが金属でほぼ完全に充填されるように設定されてい
る。しかし、位置合わせ溝は部分的にしか金属で充填さ
れないので、位置合わせ溝の範囲では、それぞれ表面に
窪み形の凹部が形成される。
【００２１】最後の金属層を被着させることによって、
スパッタリングプロセスの適当な選択に基づき、位置合
わせ溝の上方の凹部がより明瞭にプロファイリングされ
て、特に縁範囲において明瞭に形成された縁部を有する
ことが達成される。
【００２２】最上位の金属層に形成された、このプロフ
ァイリングされた（所定の成形断面形状を付与された）
凹部が位置合わせマークを形成する。これらの位置合わ
せマークによって、たとえば金属層上のラッカマスクを
位置決めすることができる。
【００２３】米国特許第５６６３０９９号明細書に記載
の位置合わせマークを形成するための方法では、半導体
基板に絶縁層が被着される。この絶縁層には、コンタク
トホールと位置合わせ溝とがエッチング加工される。こ
れらのコンタクトホールおよび位置合わせ溝はその下側
で直接に半導体基板にまで通じている。これらのコンタ
クトホールと位置合わせ溝は金属で充填される。その後
に、絶縁層の表面が処理される。次いで、絶縁層に第２
の金属層が析出され、この場合、金属層の上側では位置
合わせ溝の範囲に局所的な凹部が形成される。これらの
凹部が位置合わせマークを形成する。
【００２４】米国特許第５７８６２６０号明細書には、
一般的に位置合わせマークの形成時における化学的・機
械的研磨の使用が記載されている。
【００２５】
【発明が解決しようとする課題】本発明の課題は、冒頭
で述べた形式の方法を改良して、形成された位置合わせ
マークが、僅かな手間をかけるだけで製作可能となると
同時に測定器具によって確実に検出可能となるような方
法を提供することである。
【００２６】
【課題を解決するための手段】この課題を解決するため
に本発明の方法では、以下に挙げる方法ステップ：複数
の集積回路を備えた半導体基板の上に、１つの表面を有
する第１の金属層を被着させ、該第１の金属層に絶縁層
を被着させ、ただしこの場合、第１の金属層の層厚さ
を、絶縁層の層厚さよりも著しく小さく形成し、該絶縁
層に複数のコンタクトホールと位置合わせ溝とをエッチ
ング加工し、ただしこの場合、コンタクトホールと位置
合わせ溝とを下側でそれぞれ直接に第１の金属層に通じ
るまで形成し、かつ位置合わせ溝の幅をコンタクトホー
ルの幅よりも著しく大きく形成し、位置合わせ溝とコン
タクトホールとに金属を導入し、その後に化学的・機械
的研磨（ＣＭＰ）によって絶縁層の表面を処理し、ただ
しこの場合、位置合わせ溝の位置する範囲で金属面を沈
下させて、位置合わせマークのためのプロファイルを形
成し、絶縁層に第２の金属層を析出させ、ただしこの場
合、該第２の金属層の上側に、位置合わせ溝の位置する
範囲で、各プロファイルに相応して、位置合わせマーク
を形成する局所的な凹部を形成させる、を実施するよう
にした。
【００２７】
【発明の効果】本発明による方法では、位置合わせマー
クの形成が、半導体基板に設けられた集積回路を配線す
るための導体路の形成と一緒に行われる。
【００２８】第１の方法ステップでは、集積回路を備え
た半導体基板の上に第１の金属層が被着される。
【００２９】引き続き、この第１の金属層に絶縁層が被
着される。
【００３０】その後に、この絶縁層に複数のコンタクト
ホールと位置合わせ溝とがエッチング加工され、この場
合、これらのコンタクトホールと位置合わせ溝とは下側
で直接に第１の金属層に通じるまで延びている。コンタ
クトホールは集積回路を配線するための導体路の接続を
形成するために働く。
【００３１】その後に、位置合わせ溝とコンタクトホー
ルとに金属が導入され、次いで絶縁層の表面が化学的・
機械的研磨（ＣＭＰ）により処理される。この場合、位
置合わせ溝の範囲で金属表面が沈下させられて、位置合
わせマークのためのプロファイルを形成する。
【００３２】最後に、絶縁層の上に第２の金属層が析出
され、この場合、この第２の金属層は位置合わせ溝の範
囲で、各プロファイルに相応して局所的な凹部を有して
おり、これらの凹部が位置合わせマークを形成する。
【００３３】本発明による方法の重要な利点は次の点に
ある。すなわち、位置合わせマークの形成が、半導体基
板に設けられた集積回路を配線するための導体路の接続
の形成と一緒に行われ、この場合、位置合わせマークを
形成するために付加的なプロセスステップが必要となら
ない。さらに、別の層を介在させる必要なしに位置合わ
せマークを、コンタクトホールを備えた絶縁層の上方で
金属層に加工成形することができることも有利である。
その結果、プロセス技術的な最小限の手間をかけるだけ
で位置合わせマークを形成することができる。
【００３４】製造手間が少ないにもかかわらず、位置合
わせマークは、光学的な測定器具によって確実に検出可
能となるように形成されている。その理由の１つは、本
発明による方法を用いると、位置合わせマークを高い再
現可能性で製作することができることである。このよう
に高い再現可能性は、特に絶縁層に設けられた位置合わ
せ溝の下方に金属層が設けられていることにより得られ
る。この金属層は位置合わせ溝のエッチング加工時にエ
ッチングストップとして働くので、金属層の表面は位置
合わせ溝の再現可能な平坦な底部を形成する。
【００３５】これにより、位置合わせ溝内に金属が導入
された後に、化学的・機械的研磨によって、位置合わせ
溝の位置する範囲における金属表面の、相応して規則的
でかつ再現可能である沈下部が得られるようになる。こ
れに相応して、これらの沈下部には、化学的・機械的研
磨の際に、沈下部のプロファイルを損なう不都合な研磨
剤残分が残らなくなる。特に、研磨剤残分が沈下部の縁
部に付着することが回避される。したがって、化学的・
機械的研磨により、位置合わせ溝の位置する範囲では、
絶縁層の平坦な表面への急峻な移行部を形成する縁部を
備えた金属の沈下部が得られる。
【００３６】位置合わせ溝の幅はコンタクトホールの幅
よりも著しく大ききく形成されていると特に有利であ
る。コンタクトホールの幅はこの場合、コンタクトホー
ル内の金属の表面を化学的・機械的研磨する際に、硬い
絶縁層が、コンタクトホール内の軟らかい金属のため
に、コンタクトホールの全面にわたって有効となる支持
作用を発揮し得る程度に小さく設定されている。その結
果、化学的・機械的研磨の際にコンタクトホール内の金
属の表面は沈下させられないか、または極めて僅かにし
か沈下させられなくなる。
【００３７】それに比べて、位置合わせ溝の幅は、位置
合わせ溝を取り囲む絶縁層の支持作用が位置合わせ溝の
縁範囲においてしか作用しないように大きく設定されて
いる。したがって、位置合わせ溝内の金属の表面は沈下
させられ、この場合、沈下の度合いは、化学的・機械的
研磨のプロセスパラメータおよび位置合わせ溝の幅によ
り設定可能となる。
【００３８】本発明の特に有利な実施態様では、化学的
・機械的研磨がエッチングプロセスを包含している。こ
のエッチングプロセスでは、絶縁層の薄い表面層が除去
される。これにより、コンタクトホールの位置する範囲
で金属表面が絶縁層の表面を僅かに超えて突出すること
が達成される。しかし、位置合わせ溝の位置する範囲に
形成された金属面の沈下部は、沈下部がエッチングプロ
セスによってほとんど損なわれないままとなるような深
さを有している。
【００３９】化学的・機械的研磨の後に、絶縁層に第２
の金属層が被着され、この場合、位置合わせ溝の位置す
る範囲に形成された沈下部のプロファイルに相応して、
第２の金属層の上面には相応する凹部が得られる。位置
合わせマークを形成するこのような凹部は、規則的でか
つ特に縁範囲で急峻となるプロファイルを有しており、
したがって光学的な測定器具によって確実に検出され得
るようになる。このような凹部を形成するために金属層
が、位置合わせ溝内の金属の沈下部に直接に被着される
ので、これらの凹部は沈下部に対応する高い再現可能性
で形成可能となる。
【００４０】こうして形成された位置合わせマークを用
いて、特に、金属層に被着されるラッカマスクをこの金
属層に対して相対的に位置合わせすることができる。
【００４１】
【発明の実施の形態】以下に、本発明の実施の形態を図
面につき詳しく説明する。
【００４２】図１〜図４には、位置合わせマークを形成
するための本発明による方法の１実施例が概略的に図示
されている。
【００４３】図１には、半導体基板１の、複数の集積回
路（図示していない）のアレー（配列）が設けられてい
る部分が示されている。半導体基板１はシリコンウェー
ハによって形成されていると有利である。集積回路と
は、この実施例ではＤＲＡＭセルアレーである。
【００４４】これらの集積回路は複数の導体路のシステ
ムを介して配線される。これらの導体路の間の接続を形
成するためには、半導体基板１の上方に絶縁層２が被着
される。この絶縁層２は酸化物層により形成されている
と有利である。たとえば、酸化物としてはＳｉＯ２が使
用される。酸化物層の層厚さは、この実施例では約５０
０ｎｍである。
【００４５】原理的には、複数の絶縁層２が設けられて
いてもよい。その場合、これらの絶縁層２の間には場合
によっては別の層が配置されている。
【００４６】本発明によれば、半導体基板１と絶縁層２
との間に第１の金属層３が設けられている。この第１の
金属層３はタングステンまたはＡｌＣｕから成っている
と有利である。この第１の金属層３の層厚さは、絶縁層
２の層厚さよりも著しく小さく形成されている。この場
合に重要となるのは、第１の金属層３が、平坦でかつ再
現可能に製造可能となる表面を有していることである。
【００４７】個々の導体路の間に形成したい接続部の配
置に相応して、絶縁層２には複数のコンタクトホール４
がエッチング加工される。これらのコンタクトホール４
は酸化物層を完全に貫通しているので、コンタクトホー
ル４は下側で直接に第１の金属層３の上側にまで通じて
いる。
【００４８】コンタクトホール４のエッチング加工と同
時に、位置合わせ溝５も絶縁層２にエッチング加工され
る。これらの位置合わせ溝５は位置合わせマークを形成
するために役立つ。これらの位置合わせ溝５も、やはり
絶縁層２を完全に貫通しているので、位置合わせ溝５も
下側で直接に第１の金属層３の上側に通じている。
【００４９】図２には、１つの位置合わせ溝５と１つの
コンタクトホール４とが概略的に図示されている。図２
の概略図は、位置合わせ溝５がコンタクトホール４のす
ぐ隣に並んで配置されていない点で、縮尺通りに描かれ
ているとは云えない。コンタクトホール４がウェーハの
有用範囲に位置して集積回路の配線のために配置されて
いるのに対して、位置合わせ溝５はウェーハのソーイン
グフレームの範囲に位置しており、このソーイングフレ
ームはウェーハの加工後では廃物となる。
【００５０】コンタクトホール４も位置合わせ溝５も第
１の金属層３の上側にまで通じているので、コンタクト
ホール４と位置合わせ溝５とは同一の深さを有してい
る。それに対して、位置合わせ溝５の幅はコンタクトホ
ール４の幅よりも著しく大きく形成されている。典型的
には、コンタクトホール４の幅は約０．３μｍであり、
それに対して位置合わせ溝５の幅は約２μｍである。
【００５１】エッチングプロセスの後に、個々の位置合
わせ溝５内とコンタクトホール４内とに、金属６が析出
される。金属６としては、この場合、タングステンが使
用されると有利である。このプロセスでは、通常、金属
６の小さな残分が位置合わせ溝５とコンタクトホール４
との上縁部を超えて突出し、さらに絶縁層２の上面をカ
バーする。
【００５２】したがって、引き続き、化学的・機械的研
磨、つまりＣＭＰによって絶縁層２の上面の研磨、特に
金属６で充填された位置合わせ溝５およびコンタクトホ
ール４の上面の研磨が行われる。図３には、こうして加
工された絶縁層２の上面が示されている。
【００５３】図３から判るように、コンタクトホール４
内に充填された金属６の上面は絶縁層２の上面を少しだ
け超えて突出している。それに対して、位置合わせ溝５
内に充填された金属６では、化学的・機械的研磨によっ
て上面に沈下部７が得られる。
【００５４】この構造は、化学的・機械的研磨における
プロセス経過の適当な設定により得られる。まず、絶縁
層２の表面およびコンタクトホール４内と位置合わせ溝
５内とに析出された金属６の表面の機械的な研磨が行わ
れる。位置合わせ溝５およびコンタクトホール４内の金
属６は絶縁層２よりも著しく軟らかいので、金属６は研
磨の圧力を受けてへこむが、しかし絶縁層２はへこまな
い。これにより、金属表面は絶縁層２の表面に比べて沈
下される。
【００５５】コンタクトホール４の幅は、コンタクトホ
ール４を取り囲む絶縁層２がコンタクトホール４の全幅
にわたって金属６に支持作用を加えて、これにより金属
表面の沈下が完全に回避されるか、またはほぼ完全に回
避されるように設定されている。
【００５６】それに対して、位置合わせ溝５の幅はコン
タクトホール４の幅よりも著しく大きく形成されている
ので、この場合には、支持作用が金属６の縁範囲にのみ
限定される。しかし、位置合わせ溝５の中央部では、金
属６が研磨プロセスによって著しく沈下される。図３か
ら判るように、沈下部７のプロファイル（成形断面形
状）は、縁範囲において金属表面の急峻な降下が得られ
るように形成されている。中央部では、沈下部７はなだ
らかに延びる窪みの形に形成されている。沈下部７の深
さは、主として研磨時に加えられる圧力によって決定さ
れ得る。
【００５７】引き続き、別のプロセスステップにおい
て、絶縁層２の表面が化学的に処理される。これによ
り、絶縁層２の薄い表面層がエッチング除去される。絶
縁層２の上面における薄い層の除去は、図３に示したよ
うにコンタクトホール４の位置する範囲では金属面が絶
縁層２の上面を少しだけ超えて突出するように設定され
ている。しかし、位置合わせ溝５内の金属６の沈下部７
は、このような化学的処理の影響を全く受けない。
【００５８】位置合わせ溝５の底部は第１の金属層３の
平坦な上面によって形成されているので、位置合わせ溝
５は一定の不変の深さを有している。この場合特に、位
置合わせ溝５の深さが第１の金属層３の使用によって高
い再現可能性で形成され得ることが有利である。
【００５９】相応して、金属６による位置合わせ溝５の
充填も高い再現可能性で実施され得るので、沈下部７も
充填部の上面に規則的でかつ再現可能な面プロファイル
を形成する。したがって、化学的・機械的研磨の間に、
残留する研磨剤残分が沈下部７に付着して、この研磨剤
残分が沈下部７の面プロファイルを局所的に損なうとい
う不都合は生じない。
【００６０】図４から判るように、最終的な方法ステッ
プでは、絶縁層２に第２の金属層９が被着される。この
第２の金属層９はタングステンから成っていると有利で
ある。この第２の金属層９の層厚さは約３００ｎｍであ
ると有利である。
【００６１】この第２の金属層９の上面は絶縁層２の位
置する範囲では水平方向の平面で第１の金属層３の上面
に対して平行に延びている。コンタクトホール４の位置
する範囲では、第２の金属層９の上面は少しだけ隆起さ
れて延びており、この場合、この隆起分は、コンタクト
ホール４内の金属６の表面が絶縁層２を超えて突出して
いる分にほぼ相当している。位置合わせ溝５の位置する
範囲では、第２の金属層９は沈下部７にコーティングさ
れるので、沈下部７の位置する範囲では、第２の金属層
９の上面に凹部８が形成される。
【００６２】これらの凹部８が位置合わせマークを形成
する。この場合、これらの凹部８の面プロファイルは、
位置合わせ溝５内の金属６の上面に形成された沈下部７
の表面プロファイルに高い精度で合致している。先行し
た加工ステップに相応して、これらの凹部８を高い再現
可能性で形成することができる。この場合に重要となる
のは、凹部８の縁範囲に沈下部７に相応して急峻な降下
が得られることである。これにより、位置合わせマーク
を光学的な測定器具、たとえばレーザ干渉計を用いて確
実に検出することができる。
【００６３】位置合わせマークはこの場合、いわゆる
「アライメントマーク」または「オーバレイマーク」と
して形成されていてよい。アライメントマークは、種々
の層平面を互いに相対的に位置合わせするために役立
つ。オーバレイマークは、層平面における位置誤差を検
出するために役立つ。たとえば、オーバレイマークを用
いて、コンタクトホール４を備えた絶縁層２に対する位
置誤差を検出することができる。
【００６４】この実施例では、位置合わせマークは、第
２の金属層９に被着されるラッカマスクをこの第２の金
属層９に対して相対的に位置合わせするために役立つ。
【００６５】このようなラッカマスクはレジスト層を有
しており、このレジスト層には、フォトリソグラフィ法
を用いて孔パターンが加工成形される。このためには、
半導体基板１が、レジスト構造体の所定の個所をステッ
パによって露光するために露光光源に対して適当に位置
決めされる。この位置決めは本発明による位置合わせマ
ークを用いて実施される。
【図面の簡単な説明】
【図１】複数の集積回路を有する構造における位置合わ
せマークを形成するための本発明による方法の第１の方
法ステップを示す断面図である。
【図２】本発明による方法の第２の方法ステップを示す
断面図である。
【図３】本発明による方法の第３の方法ステップを示す
断面図である。
【図４】本発明による方法の第４の方法ステップを示す
断面図である。
【符号の説明】
１ 半導体基板、 ２ 絶縁層、 ３ 第１の金属層、
４ コンタクトホール、 ５ 位置合わせ溝、 ６
金属、 ７ 沈下部、 ８ 凹部、 ９ 第２の金属層
フロントページの続き (72)発明者 トルステン ヴェルネーケ ドイツ連邦共和国 ドレスデン バウツ ェナー ラントシュトラーセ 66 (72)発明者 ヨッヘン ハーネベック ドイツ連邦共和国 オットーブルン シ ュピッツヴェークシュトラーセ 27 (72)発明者 ユルゲン パーリッチュ ドイツ連邦共和国 ヴァルローダ ハウ プトシュトラーセ 22 (56)参考文献 特開 平11−186162（ＪＰ，Ａ) 特開 平８−46043（ＪＰ，Ａ) 特開 平７−66200（ＪＰ，Ａ) 特開 平４−61216（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 9/00 G03F 7/20

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の集積回路を有する構造における位
    置合わせマークを形成するための方法において、以下に
    挙げる方法ステップ：複数の集積回路を備えた半導体基
    板（１）の上に、１つの表面を有する第１の金属層
    （３）を被着させ、 該第１の金属層（３）に絶縁層（２）を被着させ、ただ
    しこの場合、第１の金属層の層厚さを、絶縁層（２）の
    層厚さよりも著しく小さく形成し、 該絶縁層（２）に複数のコンタクトホール（４）と位置
    合わせ溝（５）とをエッチング加工し、ただしこの場
    合、コンタクトホール（４）と位置合わせ溝（５）とを
    下側でそれぞれ直接に第１の金属層（３）に通じるまで
    形成し、かつ位置合わせ溝（５）の幅をコンタクトホー
    ル（４）の幅よりも著しく大きく形成し、 位置合わせ溝（５）とコンタクトホール（４）とに金属
    （６）を導入し、その後に化学的・機械的研磨（ＣＭ
    Ｐ）によって絶縁層（２）の表面を処理し、ただしこの
    場合、位置合わせ溝（５）の位置する範囲で金属面を沈
    下させて、位置合わせマークのためのプロファイルを形
    成し、 絶縁層（２）に第２の金属層（９）を析出させ、ただし
    この場合、該第２の金属層（９）の上側に、位置合わせ
    溝（５）の位置する範囲で、各プロファイルに相応し
    て、位置合わせマークを形成する局所的な凹部（８）を
    形成させる、を実施することを特徴とする、位置合わせ
    マークを形成するための方法。
  2. 【請求項２】 化学的・機械的研磨がエッチングプロセ
    スを包含しており、該エッチングプロセスにおいて絶縁
    層（２）の薄い表面層を除去して、コンタクトホール
    （４）の位置する範囲で金属面を、絶縁層（２）の上面
    を少しだけ超えて突出させる、請求項１記載の方法。
  3. 【請求項３】 第１の金属層（３）が、タングステンま
    たはＡｌＣｕから成っている、請求項１または２記載の
    方法。
  4. 【請求項４】 位置合わせ溝（５）とコンタクトホール
    （４）とをタングステンで充填する、請求項１から３ま
    でのいずれか１項記載の方法。
  5. 【請求項５】 第２の金属層（９）がタングステンから
    成っている、請求項１から４までのいずれか１項記載の
    方法。
  6. 【請求項６】 絶縁層（２）が酸化物層から成ってい
    る、請求項１から５までのいずれか１項記載の方法。
  7. 【請求項７】 前記酸化物層がＳｉＯ２から成ってい
    る、請求項６記載の方法。
  8. 【請求項８】 第２の金属層（９）が、約３００ｎｍの
    層厚さを有している、請求項１から７までのいずれか１
    項記載の方法。
  9. 【請求項９】 絶縁層（２）が、約５００ｎｍの層厚さ
    を有している、請求項１から８までのいずれか１項記載
    の方法。
  10. 【請求項１０】 コンタクトホール（４）の幅を、位置
    合わせ溝（５）の幅よりも著しく小さく形成する、請求
    項１から９までのいずれか１項記載の方法。
  11. 【請求項１１】 位置合わせ溝（５）の幅が約２μｍで
    ある、請求項１０記載の方法。
  12. 【請求項１２】 コンタクトホール（４）の幅が約０．
    ３μｍである、請求項１０または１１記載の方法。
  13. 【請求項１３】 位置合わせマークを、アライメントマ
    ークまたはオーバレイマークとして形成する、請求項１
    から１２までのいずれか１項記載の方法。
  14. 【請求項１４】 位置合わせマークを、半導体基板
    （１）を形成するウェーハのソーイングフレームに配置
    する、請求項１から１３までのいずれか１項記載の方
    法。
  15. 【請求項１５】 位置合わせマークによって、第２の金
    属層（９）に対するラッカマスクの位置合わせを行う、
    請求項１４記載の方法。
  16. 【請求項１６】 位置合わせマークによって、コンタク
    トホール（４）を有する平面に対する位置誤差を検出す
    る、請求項１５記載の方法。
  17. 【請求項１７】 半導体基板（１）に設けられた集積回
    路を、ＤＲＡＭセルアレーによって形成する、請求項１
    から１６までのいずれか１項記載の方法。
JP2001004180A 2000-01-11 2001-01-11 位置合わせマークを形成するための方法 Expired - Fee Related JP3393862B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10000759.7 2000-01-11
DE10000759A DE10000759C1 (de) 2000-01-11 2000-01-11 Verfahren zur Erzeugung von Justiermarken

Publications (2)

Publication Number Publication Date
JP2001257160A JP2001257160A (ja) 2001-09-21
JP3393862B2 true JP3393862B2 (ja) 2003-04-07

Family

ID=7627133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004180A Expired - Fee Related JP3393862B2 (ja) 2000-01-11 2001-01-11 位置合わせマークを形成するための方法

Country Status (6)

Country Link
US (1) US6635567B2 (ja)
EP (1) EP1117131B1 (ja)
JP (1) JP3393862B2 (ja)
KR (1) KR100369020B1 (ja)
DE (2) DE10000759C1 (ja)
TW (1) TW529149B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598306B2 (ja) * 2001-05-28 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE10154981A1 (de) 2001-10-31 2003-05-15 Infineon Technologies Ag Markenanordnung, Wafer mit mindestens einer Markenanordnung und ein Verfahren zur Herstellung mindestens einer Markenanordnung
DE10258420B4 (de) 2002-12-13 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit Charge-trapping-Speicherzellen und vergrabenen Bitleitungen
KR100515058B1 (ko) * 2003-03-31 2005-09-14 삼성전자주식회사 금속 패턴을 갖는 반도체 소자의 형성방법
TWI233660B (en) * 2003-10-06 2005-06-01 Macronix Int Co Ltd Overlay mark and method of fabricating the same
JP4504037B2 (ja) * 2004-02-02 2010-07-14 大日本印刷株式会社 光学素子
US20050184388A1 (en) * 2004-02-19 2005-08-25 Taiwan Semiconductor Manufacturing Co. Seal ring design without stop layer punch through during via etch
DE102004014676B4 (de) 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
KR100670911B1 (ko) * 2005-01-03 2007-01-19 삼성전자주식회사 반도체 장치의 제조 방법
KR100709477B1 (ko) * 2005-12-08 2007-04-18 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 및 그의 형성방법
JP4240044B2 (ja) * 2006-03-22 2009-03-18 セイコーエプソン株式会社 半導体装置の製造方法
JP2008098225A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 半導体装置
JP4847854B2 (ja) * 2006-12-19 2011-12-28 シャープ株式会社 半導体装置及びその製造方法
KR100818404B1 (ko) * 2006-12-21 2008-04-01 동부일렉트로닉스 주식회사 반도체 포토공정을 위한 ｅｇａ 마크 형성방법
TWI452726B (zh) 2007-11-30 2014-09-11 Univ California 利用表面粗糙之高度光取出效率之氮化物基發光二極體
JP2009146988A (ja) * 2007-12-12 2009-07-02 Fujitsu Ltd 配線基板の個片化方法およびパッケージ用基板
US20090311844A1 (en) * 2008-06-17 2009-12-17 Powerchip Semiconductor Corp. Alignment mark and method for fabricating the same and alignment method of semiconductor
JP5088700B2 (ja) * 2008-11-13 2012-12-05 セイコーエプソン株式会社 強誘電体メモリおよび強誘電体メモリの製造方法
CN103000616B (zh) * 2011-09-15 2015-12-02 上海华虹宏力半导体制造有限公司 薄金属层光刻对准标记的制作方法
CN102394234B (zh) * 2011-11-24 2016-02-03 上海华虹宏力半导体制造有限公司 用于曝光工艺的对准标记的制作方法
US9355979B2 (en) * 2013-08-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment structures and methods of forming same
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
KR102638639B1 (ko) * 2018-05-28 2024-02-22 삼성전자주식회사 반도체 소자의 제조 방법
EP3812841A1 (en) * 2019-10-23 2021-04-28 ASML Netherlands B.V. Method of designing an alignment mark
US20220334505A1 (en) * 2019-09-19 2022-10-20 Asml Netherlands B.V. Method of designing an alignment mark
CN112992708A (zh) * 2019-12-16 2021-06-18 中微半导体设备(上海)股份有限公司 一种半导体器件的制作方法
CN113725196A (zh) * 2021-08-31 2021-11-30 长江存储科技有限责任公司 半导体结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY109605A (en) * 1990-06-29 1997-03-31 Canon Kk Method for producing semiconductor device having alignment mark.
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5270255A (en) * 1993-01-08 1993-12-14 Chartered Semiconductor Manufacturing Pte, Ltd. Metallization process for good metal step coverage while maintaining useful alignment mark
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
TW337028B (en) * 1996-12-13 1998-07-21 Ibm Improvements to the chemical-mechanical polishing of semiconductor wafers
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
JP2865089B2 (ja) * 1996-12-26 1999-03-08 日本電気株式会社 重合せ精度測定用マーク及びその製造方法
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
JP4187808B2 (ja) * 1997-08-25 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH1187286A (ja) * 1997-09-05 1999-03-30 Lsi Logic Corp 半導体ウエハの二段階式化学的機械的研磨方法及び装置
US6057175A (en) * 1997-12-04 2000-05-02 Medtronic, Inc. Method of making encapsulated package
JPH11186127A (ja) * 1997-12-17 1999-07-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5933744A (en) * 1998-04-02 1999-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Alignment method for used in chemical mechanical polishing process

Also Published As

Publication number Publication date
JP2001257160A (ja) 2001-09-21
US6635567B2 (en) 2003-10-21
KR100369020B1 (ko) 2003-01-24
DE50011437D1 (de) 2005-12-01
KR20010070511A (ko) 2001-07-25
EP1117131A2 (de) 2001-07-18
US20010019880A1 (en) 2001-09-06
EP1117131B1 (de) 2005-10-26
DE10000759C1 (de) 2001-05-23
EP1117131A3 (de) 2004-04-14
TW529149B (en) 2003-04-21

Similar Documents

Publication Publication Date Title
JP3393862B2 (ja) 位置合わせマークを形成するための方法
US6020263A (en) Method of recovering alignment marks after chemical mechanical polishing of tungsten
US6255189B1 (en) Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern
US5128283A (en) Method of forming mask alignment marks
KR100266190B1 (ko) 정렬 마크 형성 및 반도체 장치 제조 방법
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US6821687B2 (en) Photo mask for fabricating semiconductor device having dual damascene structure
US6100158A (en) Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
US5858854A (en) Method for forming high contrast alignment marks
JP3702114B2 (ja) アライメントマークを形成する方法
KR100652406B1 (ko) 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
US6181018B1 (en) Semiconductor device
KR20040013613A (ko) 반도체 장치의 제조에서 콘택 형성 방법
JPH02231708A (ja) 半導体装置の位置合わせマーク検出方法及び装置
US7094662B2 (en) Overlay mark and method of fabricating the same
US20050059255A1 (en) Wafer processing techniques with enhanced alignment
JP2000294490A (ja) 半導体装置及びその製造方法
JPH0513372B2 (ja)
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
JP2767594B2 (ja) 半導体装置の製造方法
JPH01272133A (ja) 半導体装置
JP3895500B2 (ja) 半導体装置で使用するための露光工程のフォーカシングエラーを減らすための方法
JPH08148403A (ja) 半導体装置の製造方法
KR100668730B1 (ko) 반도체 소자의 오버레이 키
JP2002110500A (ja) アライメントマークを有する半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021220

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110131

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120131

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140131

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees