KR100741924B1 - 폴리머를 이용한 듀얼 다마신 공정 - Google Patents

폴리머를 이용한 듀얼 다마신 공정 Download PDF

Info

Publication number
KR100741924B1
KR100741924B1 KR1020060046965A KR20060046965A KR100741924B1 KR 100741924 B1 KR100741924 B1 KR 100741924B1 KR 1020060046965 A KR1020060046965 A KR 1020060046965A KR 20060046965 A KR20060046965 A KR 20060046965A KR 100741924 B1 KR100741924 B1 KR 100741924B1
Authority
KR
South Korea
Prior art keywords
via hole
forming
interlayer insulating
photoresist pattern
layer
Prior art date
Application number
KR1020060046965A
Other languages
English (en)
Inventor
황상일
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060046965A priority Critical patent/KR100741924B1/ko
Application granted granted Critical
Publication of KR100741924B1 publication Critical patent/KR100741924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 구리 금속 배선을 형성하기 위한 듀얼 다마신 공정이 개시된다. 본 방법은, (a) 반도체 기판 위에 캡핑층과 층간 절연막을 연속적으로 형성하는 단계와, (b) 상기 층간 절연막 위에 제1 포토레지스트 패턴을 형성하는 단계와, (c) 상기 제1 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 상기 층간 절연막을 식각함으로써 비아홀을 형성하는 단계와, (d) O2, CH2F2 및 C5F8을 포함하는 반응 가스를 이용한 플라즈마 처리를 통해 폴리머 계열의 반응 부산물을 상기 비아홀 내부에 형성하는 단계와, (e) 상기 제1 포토레지스트 패턴을 에싱 공정을 통해 제거하는 단계와, (f) 상기 층간 절연막 위에 제2 포토레지스트 패턴을 형성하는 단계와, (g) 상기 제2 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 상기 층간 절연막을 식각함으로써 트렌치를 형성하는 단계와, (h) 상기 제2 포토레지스트 패턴 및 상기 비아홀 내부에 잔류하는 상기 반응 부산물을 에싱 공정을 통해 제거하는 단계를 포함한다.
구리 배선, 듀얼 다마신, 비아홀, 트렌치

Description

폴리머를 이용한 듀얼 다마신 공정{Dual Damascene Process Using Polymer}
도 1a 내지 도 1d는 종래 기술에 따른 구리 배선 형성 방법을 나타내는 단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 구리 배선 형성 방법을 나타내는 단면도.
도 3은 비아홀 내부에 폴리머 계열의 반응 부산물이 형성된 상태를 도시한 주사전자현미경 이미지.
본 발명은 반도체 소자의 금속 배선 기술에 관한 것으로서, 좀 더 구체적으로는 듀얼 다마신 공정(Dual Damascene Process)을 이용하여 구리 배선을 형성하는 방법에 관한 것이다.
반도체 소자의 제조 공정은 실리콘 기판에 트랜지스터를 형성하는 기판 공정(Front End of the Line; FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line; BEOL)으로 구분된다. 배선 기술은 개별 트랜지스터를 서로 연결하여 집적 회로를 구성하는 전원공급 및 신호전달의 통로를 실리콘 위에 구현하는 기술이다.
이러한 배선 기술에서 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되기 때문에, 일반적인 금속 공정과는 달리 다마신(dual damascene) 공정 기술을 통해 구리 금속 배선을 형성한다. 특히, 듀얼 다마신 공정에서는 층간 절연막에 비아홀(via-hole)과 트렌치(trench)를 형성한 후, 전기화학 도금법을 이용하여 비아홀 또는 트렌치에 구리를 매립하고, 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 평탄화시킴으로써 구리 배선을 형성하게 된다.
한편, 듀얼 다마신 공정에서는 층간 절연막 내에 비아 및 트렌치를 포함하는 다마신 패턴을 형성하게 된다. 이와 같이, 듀얼 다마신 공정은 금속 배선의 단차를 줄일 수 있으므로 후속 공정을 보다 용이하게 한다. 종래에는 다마신 패턴을 형성하는 방법으로서, 비아를 먼저 형성하고 트렌치를 나중에 형성하는 방법 또는 트렌치를 먼저 형성하고 비아를 나중에 형성하는 방법 등이 사용되고 있다. 어느 방법을 사용하든 여러 단계의 사진 공정 및 식각 공정을 거쳐야 하므로 일반적인 금속 배선 공정에 비해 공정수가 증가하게 된다.
듀얼 다마신 공정 중에서 가장 널리 이용되는 방법은 비아를 먼저 형성하는 방법인데, 도 1a 내지 도 1d를 참조하여, 종래의 듀얼 다마신 패턴 형성 방법을 간략히 소개한다.
도 1a를 참조하면, 하부 금속 배선(11)이 형성된 반도체 기판(10) 위에 캡핑층(12, capping layer)과 층간 절연막(13)을 연속적으로 증착한다. 캡핑층(12)은 예컨대 실리콘 질화물(SiN) 또는 실리콘 탄화질화물(SiCN)로 이루어지며, 층간 절연막(13)은 예컨대 모노실란(SiH4), FSG(fluorine-doped silicon glass), 모노실란의 적층 구조로 이루어질 수 있다.
이어서, 도 1b를 참조하면, 먼저 사진 공정 및 건식 식각 공정을 진행하여 비아홀(14, via hole)을 형성한다. 그리고 나서, 후속하는 트렌치 식각 공정 중에 비아홀(14)이 손상되는 것을 방지하기 위하여, 비아홀(14) 내부에 보호층(15)을 형성한다. 예컨대, 포토레지스트의 일종인 노볼락(novolac) 또는 BARC(bottom anti-reflective coating)를 기판의 전면에 도포하여 비아홀(14)의 내부를 매립한 후, 에치백 공정(etch-back process)을 통해 층간 절연막(13) 위에 형성된 노볼락 또는 BARC 일부를 제거하되, 비아홀(14)에 매립된 부분은 잔류시켜 보호층(15)을 형성한다. 특히, 층간 절연막(13) 위에 노볼락 또는 BARC가 잔류하지 않도록 충분한 시간 동안 에치백을 진행하게 되는데, 이때 비아홀(14) 상부에는 보호층(15)의 일부가 제거되어 리세스(Recess)가 형성된다. 이와 같은 공정을 일반적으로 리세스 공정이라고 한다.
이어서, 도 1c에 도시한 바와 같이, 트렌치를 형성하기 위한 포토레지스트 패턴(16)을 형성한 후, 건식 식각 공정을 진행하여 트렌치(17, trench)를 형성한다. 이때, 비아홀(14) 내부에는 보호층(15)이 형성되어 있으므로 비아홀(14)의 형상이 그대로 유지되며, 보호층(15)에 의해 그 하부에 형성된 캐핑층(12) 또는 하부 금속 배선(11)이 손상되지 않는다.
트렌치 식각 후에는, 도 1d에 도시한 바와 같이, 포토레지스트 패턴(16)과 함께 비아홀(14) 내부의 보호층(도 1c의 15)을 산소 플라즈마를 이용한 에싱(ashing) 공정을 통해 동시에 제거한다. 그리고 나서, 보호층의 제거로 인해 비아홀(14) 하부에서 노출되는 캡핑층(12)의 일부를 건식 식각을 이용하여 제거한다. 계속해서, 확산 방지막(diffusion barrier; 18)과 구리 시드층(copper seed layer; 미도시)을 증착하고, 전기화학도금(electrochemical plating; ECP) 방법으로 구리를 증착한 후, 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 진행하여 듀얼 다마신 구조의 구리 배선(19)을 완성한다.
상술한 듀얼 다마신 공정에서는 트렌치를 형성하기 전에 비아홀을 먼저 형성하게 되는데, 비아홀의 손상을 방지하기 위하여 보호층(15)의 형성 및 리세스 공정이 반드시 수반되어야 한다. 이와 같은 추가적인 공정은 반도체 소자의 생산 공정을 더욱 복잡하게 하므로, 보다 단순하고 생산성이 우수한 듀얼 다마신 공정을 개발할 필요가 있다.
본 발명의 목적은 종래의 방법에 비해 보다 단순화된 듀얼 다마진 공정을 이용하여 구리 금속 배선을 형성하는 것이다. 구체적으로는, 비아홀 내부에 노볼락 등의 재료를 이용하여 보호층을 형성하거나 리세스를 형성할 필요가 없는, 생산성이 보다 향상된 듀얼 다마신 공정을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명에 따른 구리 금속 배선을 형성하기 위 한 듀얼 다마신 공정은, (a) 반도체 기판 위에 캡핑층과 층간 절연막을 연속적으로 형성하는 단계; (b) 층간 절연막 위에 비아홀을 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계; (c) 제1 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 층간 절연막을 식각함으로써 층간 절연막 내부에 비아홀을 형성하는 단계; (d) O2, CH2F2 및 C5F8을 포함하는 반응 가스를 이용한 플라즈마 처리를 통해 형성한 폴리머 계열의 반응 부산물을 비아홀 내부에 매립하는 단계; (e) 제1 포토레지스트 패턴을 에싱 공정을 통해 제거하는 단계; (f) 층간 절연막 위에 트렌치를 형성하기 위한 제2 포토레지스트 패턴을 형성하는 단계; (g) 제2 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 층간 절연막을 식각함으로써 층간 절연막 내부에 트렌치를 형성하는 단계; (h) 제2 포토레지스트 패턴 및 비아홀 내부에 잔류하는 반응 부산물을 에싱 공정을 통해 제거하는 단계를 포함한다.
여기서, (d) 단계는 상기 (c) 단계의 건식 식각 공정에서 사용한 동일한 식각 쳄버 내에서 인시츄(In-Situ)로 진행되는 것이 바람직하다. 또한, (d) 단계에서는 반응 가스로서 Ar을 더 포함할 수 있다. 아울러, (e) 단계를 거친 후에, 반응 부산물은 적어도 상기 비아홀의 바닥 및 측벽에 잔류되는 것이 바람직하다.
또한, 상술한 방법에 의하여 층간 절연막에 듀얼 다마신 패턴을 형성한 후에는, (i) 사진 공정 및 식각 공정을 이용하여 비아홀에 의해 노출된 캡핑층의 일부를 제거하는 단계와, (j) 비아홀 및 트렌치의 내벽에 장벽 금속층 및 구리 시드층을 순차적으로 형성하는 단계와, (k) 비아홀과 트렌치를 매립하도록 구리 시드층 위에 구리층을 형성하는 단계와, (l) 층간 절연막 상부에 형성된 구리층을 화학적 기계적 연마 공정을 통해 제거하는 단계를 통하여, 비아홀 및 트렌치에 매립된 구리 금속 배선을 형성하게 된다.
이하, 첨부한 도 2a 내지 도 2f, 및 도 3을 참조하여 본 발명의 바람직한 실시예에 따른 듀얼 다마신 공정을 보다 상세하게 설명한다. 이하에서 설명하는 실시예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자들이 본 발명을 충분히 실시할 수 있도록 예시되는 것이고, 본 발명의 범위를 제한하고자 하는 것은 아니다. 본 실시예를 설명함에 있어서, 일부 구조나 제조 공정에 대해서는 그 설명을 생략하거나 도면의 도시를 생략한다. 이는 본 발명의 특징적 구성을 보다 명확하게 보여주기 위한 것이다. 마찬가지의 이유로 도면에 도시된 일부 구성요소들은 과장되거나 개략적으로 도시되었고, 각 구성요소의 크기가 실제 크기를 전적으로 반영하는 것은 아니다.
실시예
먼저, 도 2a를 참조하면, 하부 금속 배선(110)이 형성된 반도체 기판(100) 위에 캡핑층(120) 및 층간 절연막(130)을 연속적으로 증착한다. 캡핑층(120)은, 예컨대 실리콘 질화물(SiN) 또는 실리콘 탄화질화물(SiCN)로 형성될 수 있다. 또한, 층간 절연막(130)은, 예컨대 저유전율 물질인 FSG(fluorine-doped silicon glass) 또는 실리콘 산화탄화물(SiOC)로 이루어지며, 상하부에 예컨대 모노실 란(SiH4)이 적층된 구조일 수 있다.
계속해서, 층간 절연막(130)의 위에 비아홀을 형성하기 위한 제1 포토레지스트 패턴(162)을 형성한다. 그리고, 제1 포토레지스트 패턴(162)을 식각 마스크로 사용하여 층간 절연막(130)을 식각하되 캡핑층(120)의 표면이 노출될 때까지 식각한다. 그리하여, 도 2a에서 보듯이, 층간 절연막(130) 내에 비아홀(140)이 형성된다. 층간 절연막(130)의 식각은 반응성 이온 식각(Reactive Ion Etch)과 같은 건식 식각 공정을 이용하여 수행한다.
비아홀(140)을 형성한 후에는, 층간 절연막의 식각을 진행했던 건식 식각 장비 내에 소정의 반응 가스를 주입하고 이 반응 가스를 플라즈마로 형성한다. 그리고, 플라즈마로 된 반응 가스를 비아홀(140)에 의해 노출된 층간 절연막(130)과 반응시켜 폴리머 계열의 반응 부산물을 형성한다. 이렇게 형성된 반응 부산물은 주로 비아홀(140)의 상단부에 누적되며, 아울러 비아홀(140)의 측벽 및 바닥에도 축적된다. 그리하여, 도 2b에서 보듯이, 반응 부산물(150)이 공극이 형성된 형태로 비아홀(140)의 내부를 매립하게 된다.
도 3에는 반응 부산물(150)이 비아홀(140)의 상단부를 매립한 상태를 주사전자현미경(Scanning Electron Microscopy; SEM)을 이용하여 촬영한 사진을 나타내었다. 도 3에서, 반응 부산물(150)은 비아홀(140)의 상단부에 오버행(Over-Hang) 형태로 형성되어 있다. 여기서, 반응 부산물(150)은 비아홀(140)의 상단부 뿐만 아니라 그 측벽 및 바닥에도 형성되는데, 비아홀(140)의 측벽과 바닥에 누적된 반응 부산물의 두께가 상대적으로 작기 때문에 도 3의 SEM 이미지로는 잘 관찰되지는 않았다.
한편, 반응 부산물(150)은 층간 절연막(130)의 식각 공정에서 사용하였던 건식 식각 공정 쳄버 내에서 인시츄(In-Situ)로 진행될 수 있이며, 반응 부산물(150)의 형성을 위한 반응 가스로는 O2, CH2F2 및 C5F8을 사용하는 것이 바람직하다. 이들 반응 가스들은 층간 절연막(130)과 반응하여 CxFy 계열의 폴리머를 형성한다. 도 3에 도시한 반응 부산물(150)의 형성에는, 식각 장비로서 TEL社의 DRM 85DD 모델을 사용하였으며, 공정 레시피(Recipe)로는, 50 mTorr의 쳄버 압력, 1500 Watt의 RF 전력, 300 sccm의 Ar 가스, 10 sccm의 O2 가스, 5 sccm의 CH2F2 및 12 sccm의 C5F8를 사용하였다. 쳄버 압력, RF 전력, 반응 가스들의 유량은 적절한 조건을 선택하여 사용할 수 있다. 여기서, 반응 가스로서 Ar 가스를 함께 주입하면 Ar의 스퍼터링 작용으로 층간 절연막에 물리적 충격이 가해져서 층간 절연막 성분과 반응 가스의 반응이 보다 촉진될 수 있다. 아울러, CO 가스를 반응 가스로 사용하면 반응 부산물의 생성이 더욱 원활해진다.
다음으로, 산소 플라즈마를 이용한 에싱 공정을 통해 층간 절연막(130) 위에 형성된 제1 포토레지스트 패턴(162)을 제거한다. 이때, 비아홀(140) 내에 형성된 반응 부산물(150)도 같이 제거될 수 있다. 그러나, 도 3에서 보듯이, 반응 부산물(150)은 비아홀(140) 상단부에 상당히 두껍게 형성되어 있기 때문에, 비아홀(140)의 측벽 및 바닥에 형성된 반응 부산물은 제거되지 않고 잔류하게 된다. 따라서, 에싱 공정을 거치더라도 반응 부산물(150)은 일부만이 제거될 뿐이고 완전히 제거되지는 않는다. 즉, 제1 포토레지스트 패턴(162)을 제거한 후, 도 2c와 같이, 비아홀(140) 내부에 반응 부산물(150a)이 잔류하게 된다.
이어서, 도 2d에 도시된 바와 같이, 층간 절연막(130) 위에 트렌치를 형성하기 위한 제2 포토레지스트 패턴(164)을 형성한다. 그리고, 도 2e에서 보듯이, 제2 포토레지스트 패턴(164)을 식각 마스크로 사용하는 건식 식각 공정을 통하여 층간 절연막(130) 내에 트렌치(170)를 형성한다. 이때, 비아홀(140) 내에는 반응 부산물(150a)이 덮여 있기 때문에 비아홀(140)의 형상이 손상되거나, 캐핑막(120)의 식각이 방지될 수 있다.
한편, 도 2d에서, 제2 포토레지스트 패턴(164)을 형성하기 전에 층간 절연막(130) 위에 반사 방지막(166; Bottom Antireflective Coating)을 형성하여 식각 공정 중에 기판의 난반사 및 고반사로 인해 굴곡이 형성되는 것을 방지하는 것이 바람직하다.
다음으로, 트렌치(170)을 형성한 후에는, 제2 포토레지스트 패턴(164) 및 잔류하는 반사 방지막(150a)을 산소 플라즈마를 이용한 에싱 공정을 통해 제거한다. 그리고, 비아홀(140)에 의해 노출되는 캡핑층(120)의 일부를 통상의 사진 공정 및 식각 공정을 통해 제거한다. 그리고 나서, 트렌치(170) 및 비아홀(140)의 내부에 탄탈륨(Ta) 계열 또는 티타늄(Ti) 계열 등의 금속 소재로 이루어진 확산 방지막(180)과 구리 시드층(미도시)을 차례로 증착한 후, 비아홀(140)과 트렌치(170)를 채우도록 전기화학도금법으로 구리층을 형성한다. 구리층은 층간 절연막(130)의 상부에도 형성될 수 있는데, 화학적 기계적 연마 공정을 진행하여 트렌치(170) 및 비아홀(140) 내부를 매립하는 구리층을 제외한 나머지 구리층을 제거해 내면, 도 2f에서 보듯이, 듀얼 다마신 구조의 구리 금속 배선(190)이 완성된다.
이상에서 설명하였듯이, 본 발명에 따른 듀얼 다마신 공정에서는 노볼락 등을 이용하여 비아홀 내부에 보호층을 형성하거나 리세스를 형성하는 공정이 생략될 수 있다. 비아홀 및 하부 금속 배선의 보호는 비아홀을 형성하는 식각 공정 쳄버 내에서 인시츄로 형성되는 반응 부산물에 의해 달성된다. 이 반응 부산물은 비아홀 또는 트렌치를 형성하기 위한 포토레지스트 패턴을 제거할 때 같이 제거될 수 있으므로 별도의 제거 공정을 요하지 않는다. 그러므로, 종래의 듀얼 다마신 공정에 비하여 공정수가 대폭 감소되므로 생산성이 더욱 향상되고, 궁극적으로는 반도체 소자의 제조 비용을 절감할 수 있게 된다.
본 명세서에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (5)

  1. (a) 반도체 기판 위에 캡핑층과 층간 절연막을 연속적으로 형성하는 단계;
    (b) 상기 층간 절연막 위에 제1 포토레지스트 패턴을 형성하는 단계;
    (c) 상기 제1 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 상기 층간 절연막을 식각함으로써 비아홀을 형성하는 단계;
    (d) 상기 (c) 단계의 상기 건식 식각 공정에서 사용한 동일한 식각 쳄버 내에서 인시츄(In-Situ)로 O2, CH2F2 및 C5F8을 포함하는 반응 가스를 이용한 플라즈마 처리를 통해 폴리머 계열의 반응 부산물을 상기 비아홀 내부에 형성하는 단계;
    (e) 상기 제1 포토레지스트 패턴을 에싱 공정을 통해 제거하는 단계;
    (f) 상기 층간 절연막 위에 제2 포토레지스트 패턴을 형성하는 단계;
    (g) 상기 제2 포토레지스트 패턴을 식각 마스크로 이용한 건식 식각 공정을 통해 상기 층간 절연막을 식각함으로써 트렌치를 형성하는 단계;
    (h) 상기 제2 포토레지스트 패턴 및 상기 비아홀 내부에 잔류하는 상기 반응 부산물을 에싱 공정을 통해 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 공정.
  2. 삭제
  3. 제1항에서,
    상기 (e) 단계에서, 상기 반응 부산물은 적어도 상기 비아홀의 바닥 및 측벽에 잔류되는 것을 특징으로 하는 듀얼 다마신 공정.
  4. 제1항에서,
    (i) 사진 공정 및 식각 공정을 이용하여 상기 비아홀에 의해 노출된 상기 캡핑층의 일부를 제거하는 단계;
    (j) 상기 비아홀 및 상기 트렌치의 내벽에 장벽 금속층 및 구리 시드층을 순차적으로 형성하는 단계; 및
    (k) 상기 비아홀과 상기 트렌치를 매립하도록 상기 구리 시드층 위에 구리층을 형성하는 단계;
    (l) 상기 층간 절연막 상부에 형성된 구리층을 화학적 기계적 연마 공정을 통해 제거하여 상기 비아홀 및 상기 트렌치에 매립된 구리 금속 배선을 형성하는 단계;를 포함하는 듀얼 다마신 공정.
  5. 제1항에서,
    상기 (d) 단계에서 상기 반응 가스는 Ar을 더 포함하는 것을 특징으로 하는 듀얼 다마신 공정.
KR1020060046965A 2006-05-25 2006-05-25 폴리머를 이용한 듀얼 다마신 공정 KR100741924B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060046965A KR100741924B1 (ko) 2006-05-25 2006-05-25 폴리머를 이용한 듀얼 다마신 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046965A KR100741924B1 (ko) 2006-05-25 2006-05-25 폴리머를 이용한 듀얼 다마신 공정

Publications (1)

Publication Number Publication Date
KR100741924B1 true KR100741924B1 (ko) 2007-07-23

Family

ID=38499355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046965A KR100741924B1 (ko) 2006-05-25 2006-05-25 폴리머를 이용한 듀얼 다마신 공정

Country Status (1)

Country Link
KR (1) KR100741924B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430472B1 (ko) 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100529677B1 (ko) 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430472B1 (ko) 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
KR100529677B1 (ko) 2003-12-31 2005-11-17 동부아남반도체 주식회사 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법

Similar Documents

Publication Publication Date Title
US6689695B1 (en) Multi-purpose composite mask for dual damascene patterning
US6713402B2 (en) Methods for polymer removal following etch-stop layer etch
US7700479B2 (en) Cleaning processes in the formation of integrated circuit interconnect structures
US7767578B2 (en) Damascene interconnection structure and dual damascene process thereof
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US8017517B2 (en) Dual damascene process
JP2003197738A (ja) 半導体装置のマスク層および二重ダマシーン相互接続構造
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US7569481B2 (en) Method for forming via-hole in semiconductor device
JP4492949B2 (ja) 電子デバイスの製造方法
EP1460677A2 (en) BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
US20060118955A1 (en) Robust copper interconnection structure and fabrication method thereof
KR100741924B1 (ko) 폴리머를 이용한 듀얼 다마신 공정
US7015149B2 (en) Simplified dual damascene process
JP2005005697A (ja) 半導体装置の製造方法
US7662711B2 (en) Method of forming dual damascene pattern
JP2002319617A (ja) 半導体装置及びその製造方法
US7232746B2 (en) Method for forming dual damascene interconnection in semiconductor device
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
JP4797821B2 (ja) 半導体装置の製造方法
KR101158059B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
CN110890315B (zh) 具有大马士革结构的半导体结构及其制备方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee