CN105514031B - 一种后道互连空气隙的制备方法 - Google Patents

一种后道互连空气隙的制备方法 Download PDF

Info

Publication number
CN105514031B
CN105514031B CN201610055153.5A CN201610055153A CN105514031B CN 105514031 B CN105514031 B CN 105514031B CN 201610055153 A CN201610055153 A CN 201610055153A CN 105514031 B CN105514031 B CN 105514031B
Authority
CN
China
Prior art keywords
air
gap
layer
metal wire
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610055153.5A
Other languages
English (en)
Other versions
CN105514031A (zh
Inventor
郭奥
周伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201610055153.5A priority Critical patent/CN105514031B/zh
Publication of CN105514031A publication Critical patent/CN105514031A/zh
Application granted granted Critical
Publication of CN105514031B publication Critical patent/CN105514031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种后道互连空气隙的制备方法，通过增加一层空气隙掩膜版，并利用在上、下层金属之间引入牺牲层，实现在上、下层金属交叠区域之间形成空气隙结构，所制备的空气隙结构的尺寸可通过空气隙图形的设计尺寸和牺牲层的淀积厚度进行调节和优化，具有很高的工艺灵活性；本发明可有效降低后道互连工艺中上、下层金属间的寄生耦合电容，极大地弥补了现有技术中只在同层金属间制备空气隙的不足，具有非常重要的应用价值。

Description

一种后道互连空气隙的制备方法
技术领域
本发明涉及集成电路制造技术领域，更具体地，涉及一种后道互连空气隙的制备方法。
背景技术
随着半导体工艺制程的不断缩小，集成电路芯片内的后道金属互连密度越来越高，互连线之间的寄生电容也变得越发显著，RC延迟对芯片性能的影响也越来越严重。众所周知，在决定电容大小的各种因素中，在结构不变的情况下，减少电介质的k值，可以有效减小电容，因此，降低互连层间介质(ILD)的k值一直是先进工艺制程的发展方向。目前，在先进制程的互连工艺中，各种各样的low-k介质材料已经被广泛使用，且大量的研究人员仍在继续探寻可用于半导体工艺的更低k值的介质材料，如各种多孔介质材料。
空气是介电常数最低的绝缘介质(k＝1)。因此，把空气引入后道互连工艺中作为互连介质，一直是众多研究人员努力的方向，即开发空气隙(Air-gap)互连技术。这项技术通过不填充或部分填充互连线间隙的方法，在互连线之间制造Air-gap结构，达到减小互连线之间寄生电容的目的。研究表明，与传统的SiO2互连介质相比，Air-gap充当后道互连介质可以将金属互连线寄生电容降低40％以上，且Air-gap能显著改善铜互连线的RC延时、漏电流和时间依赖的介质击穿(TDDB)特性。目前，国际上各大主流半导体制造公司都在积极研发先进制程的Air-gap互连技术。据报道，Intel已经在他们先进的FinFET工艺中率先量产了Air-gap技术，表明该技术已逐步走向成熟。
众多研究结果表明，目前主流的Air-gap技术主要是在同层金属连线之间形成间隙，即利用该Air-gap技术可降低同层金属连线之间的耦合电容。但我们知道，后道金属互连线的寄生电容不仅包括同层金属连线间的耦合电容，还包括上下层金属连线之间的耦合电容。因此，如何进一步利用Air-gap技术有效降低上下层金属间的耦合电容，仍是需要探索的研究方向。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种后道互连空气隙的制备方法，以有效降低上、下层金属连线之间的寄生耦合电容。
为实现上述目的，本发明的技术方案如下：
一种后道互连空气隙的制备方法，包括以下步骤：
步骤S01：提供一衬底，所述衬底上形成有下层金属线条及其刻蚀阻挡层；在刻蚀阻挡层上淀积一层牺牲层；
步骤S02：对牺牲层进行图形化，保留下层金属线条上方与上层金属线条交叠区域的部分牺牲层图形，并使牺牲层图形尺寸大于交叠区域尺寸；
步骤S03：淀积Low-k介质层，并进行平坦化；
步骤S04：形成金属通孔，以及与下层金属线条交叠的上层金属线条；
步骤S05：对Low-k介质层进行图形化，去除牺牲层图形上方的部分Low-k介质层图形，在上层金属线条的侧面形成沟槽结构；
步骤S06：通过沟槽结构形成的开口去除牺牲层，在上、下层金属线条交叠区域之间形成空气隙结构；
步骤S07：淀积上层金属线条的刻蚀阻挡层，形成封闭的空气隙结构。
优选地，步骤S02中，对牺牲层进行图形化的方法包括：
步骤S021：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸；其中，至少空气隙图形的宽度设计尺寸大于上层金属线条的宽度设计尺寸；
步骤S022：在牺牲层上涂覆一层正性光刻胶，采用所述空气隙掩膜版对所述正性光刻胶进行光刻，保留所述空气隙图形区域的正性光刻胶图形；
步骤S023：以所述正性光刻胶图形为掩模，采用各向异性刻蚀工艺对暴露的部分牺牲层进行刻蚀，形成牺牲层图形。
优选地，步骤S04中，采用标准大马士革工艺形成金属通孔和上层金属线条。
优选地，步骤S05中，对Low-k介质层进行图形化的方法包括：
步骤S051：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸；
步骤S052：在Low-k介质层上涂覆一层负性光刻胶，采用所述空气隙掩膜版对所述负性光刻胶进行光刻，保留所述空气隙图形区域以外的负性光刻胶图形；
步骤S053：以所述负性光刻胶图形为掩模，采用各向异性刻蚀工艺对牺牲层图形上方暴露的部分Low-k介质层进行刻蚀，在上层金属线条的侧面形成沟槽结构。
优选地，步骤S06中，采用各向同性刻蚀工艺，通过沟槽结构形成的开口去除牺牲层，在上、下层金属线条交叠区域之间以及上层金属线条的侧面形成空气隙结构。
优选地，步骤S06中，采用加热工艺，通过沟槽结构形成的开口将牺牲层进行分解去除，在上、下层金属线条交叠区域之间以及上层金属线条的侧面形成空气隙结构。
优选地，步骤S02中，至少使牺牲层图形的宽度尺寸大于上层金属线条的宽度尺寸，以保证后续在上层金属线条的侧面形成沟槽结构。
优选地，至少使所述空气隙图形的宽度设计尺寸大于上层金属线条的宽度设计尺寸。
优选地，所述牺牲层的材料采用与Low-k介质层材料、刻蚀阻挡层材料之间具有高的刻蚀选择比的半导体工艺材料，或者，所述牺牲层的材料采用可热分解的聚合物材料。
优选地，通过调整牺牲层淀积的厚度实现空气隙结构高度的调节。
从上述技术方案可以看出，本发明通过增加一层空气隙掩膜版，并利用在上、下层金属之间引入牺牲层，实现在上、下层金属交叠区域之间形成空气隙结构，可有效降低后道互连工艺中上、下层金属间的寄生耦合电容，并极大地弥补了现有技术中只在同层金属间制备空气隙的不足；同时，通过调节牺牲层的设计尺寸和淀积厚度，即可有效控制所制备的空气隙尺寸，从而可以非常便利地实现后道互连介质k值的调节。
附图说明
图1是本发明的一种后道互连空气隙的制备方法流程图；
图2是本发明一较佳实施例中根据图1的方法提出的制备后道互连空气隙的版图设计示意图；
图3-图11是本发明一较佳实施例中根据图1的方法制备后道互连空气隙的工艺步骤示意图；其中，图3-图10是沿图2中A-A向所形成的工艺步骤示意图；图11是沿图2中B-B向所形成的工艺结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明的一种后道互连空气隙的制备方法流程图；同时，请结合参阅图3-图11，图3-图11是本发明一较佳实施例中根据图1的方法制备后道互连空气隙的工艺步骤示意图，图3-图11中所形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种后道互连空气隙的制备方法，包括以下步骤：
步骤S01：提供一衬底，所述衬底上形成有下层金属线条及其刻蚀阻挡层；在刻蚀阻挡层上淀积一层牺牲层。
请参阅图3。首先，在衬底(图略)上制备形成下层金属线条101，并在下层金属线条上淀积下层金属线条的刻蚀阻挡层102。可采用各种类型的半导体衬底，本发明不作限定。可以采用目前主流的金属铜来制备下层金属线条；刻蚀阻挡层材料可采用目前主流后道互连工艺中的典型阻挡层材料，本发明不作限定。
接着，可采用传统半导体工艺中的淀积工艺，如化学气相淀积(CVD)等，在刻蚀阻挡层上淀积一层牺牲层103。所淀积的牺牲层材料可以是任意一种与Low-k介质层材料和刻蚀阻挡层材料之间具有高的刻蚀选择比的半导体工艺材料。具体工艺参数可根据所选牺牲层的不同材料分别进行优化，在此不作赘述。或者，牺牲层材料也可选用能够热分解的聚合物材料。
步骤S02：对牺牲层进行图形化，保留下层金属线条上方与上层金属线条交叠区域的部分牺牲层图形，并使牺牲层图形尺寸大于交叠区域尺寸。
接下来，需要对牺牲层进行图形化，包括以下步骤：
步骤S021：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸。
请参阅图2，图2是本发明一较佳实施例中根据图1的方法提出的制备后道互连空气隙的版图设计示意图。如图2所示，在利用本发明所提出的方法制备后道互连空气隙时，除了需要传统的下层金属掩膜版Mx、上层金属掩膜版Mx+1和通孔掩膜版Vx之外，还需要增加一层空气隙掩膜版Air-Gap。空气隙掩膜版上设计有空气隙图形(以图示的虚线框表示)，其尺寸即决定了后续将要制备的空气隙的大小。在目前主流的后道互连工艺中，上、下两层金属连线的走向通常是相互垂直的，即如图2所示，当下层金属Mx是横向设计时，上层金属Mx+1通常采用纵向设计，以尽量降低上、下层金属间的耦合电容。在上、下层金属的投影相交处即为交叠区域。
由此，本发明所增加的空气隙掩膜版的空气隙图形的设计尺寸即与上、下层金属线条交叠区域的尺寸相关，以保证所形成的空气隙结构正好位于上、下层金属的交叠区域之间。同时，空气隙图形的设计尺寸需要大于上、下层金属线条交叠区域的尺寸，目的是保证后续在上层金属线条的侧面可以形成沟槽结构。较佳的状态是使得空气隙图形的长度(或宽度)设计尺寸稍稍大于上、下层金属线条的宽度设计尺寸。至少应使空气隙图形的宽度设计尺寸(稍稍)大于上层金属线条的宽度设计尺寸。
步骤S022：在牺牲层上涂覆一层正性光刻胶，采用所述空气隙掩膜版对所述正性光刻胶进行光刻，保留所述空气隙图形区域的正性光刻胶图形；
请参阅图4。接下来，在牺牲层上涂覆一层正性光刻胶，利用所增加的空气隙掩膜版(Gap Mask)对牺牲层进行图形化。这里首先对正性光刻胶进行光刻，保留空气隙图形区域的正性光刻胶图形104。即图2所示的版图中，空气隙图形Air-Gap虚线框内的光刻胶图形需要保留，亦即需要保留下层金属线条上方与上层金属线条交叠区域的部分牺牲层图形，且该牺牲层图形尺寸(对应于空气隙图形尺寸)大于交叠区域尺寸。
步骤S023：以所述正性光刻胶图形为掩模，采用各向异性刻蚀工艺对暴露的部分牺牲层进行刻蚀，形成牺牲层图形。
请继续参阅图4。在形成光刻图形后，接下来以正性光刻胶图形104为掩模，利用各向异性刻蚀工艺对暴露出来的部分牺牲层进行刻蚀，形成牺牲层图形103-1。这里的光刻和刻蚀工艺即采用传统半导体工艺中的光刻和刻蚀工艺，而刻蚀工艺的具体参数可根据所选牺牲层的不同材料进行优化。
步骤S03：淀积Low-k介质层，并进行平坦化。
请参阅图5。在刻蚀完牺牲层图形后，接下来即进行传统后道互连工艺中的Low-k介质层105的淀积和CMP。这里的Low-k介质材料即采用目前主流后道互连工艺中的典型Low-k材料，而淀积和CMP工艺的具体参数则可根据不同的工艺制程进行相应调整和优化，在此不作详细赘述。
步骤S04：形成金属通孔，以及与下层金属线条交叠的上层金属线条。
请参阅图6和图7。接下来，在进行Low-k介质的CMP后，即利用传统的大马士革工艺进一步进行金属通孔和上层金属的制备。具体步骤如下：
先利用上层金属Mx+1光刻掩膜版进行上层金属的光刻工艺，然后再刻蚀Low-k介质材料，进行上层金属图形的各向异性刻蚀，在Low-k介质层形成上层金属图形107。接着，利用通孔Vx光刻掩膜版进行通孔的光刻工艺，然后再进行通孔图形的各向异性刻蚀，需在刻蚀Low-k介质后，进一步刻蚀牺牲层和下层金属Mx的刻蚀阻挡层Cap layer，从而使形成的通孔图形106与下层金属线条连通。
在刻蚀完通孔图形和上层金属的沟槽之后，接下来利用传统的电镀工艺进行金属铜的电镀，即形成上层金属和通孔；然后对电镀层进行CMP，直至暴露出Low-k介质层，至此即完成与下层金属线条形成交叠的上层金属线条109和金属通孔108的制备。上述光刻、刻蚀、电镀和CMP等工艺均采用目前主流的后道互连工艺，具体工艺参数则可根据不同的工艺制程进行相应调整和优化，在此不作详细赘述。
步骤S05：对Low-k介质层进行图形化，去除牺牲层图形上方的部分Low-k介质层图形，在上层金属线条的侧面形成沟槽结构。
接下来，需要对Low-k介质层进行图形化，并开始在上、下两层金属之间制备空气隙结构，包括以下步骤：
步骤S051：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸。
此空气隙掩膜版即采用上述图2中示例的空气隙掩膜版Air-gap。
步骤S052：在Low-k介质层上涂覆一层负性光刻胶，采用所述空气隙掩膜版对所述负性光刻胶进行光刻，保留所述空气隙图形区域以外的负性光刻胶图形。
请参阅图8。在Low-k介质层上涂覆一层负性光刻胶，利用上述图2中示例的增加的空气隙掩膜版(Gap Mask)对Low-k介质层进行图形化。这里首先对负性光刻胶进行光刻，保留空气隙图形区域以外的负性光刻胶图形110。即图2所示的版图中，空气隙图形Air-gap虚线框外的光刻胶图形需要保留，亦即需要暴露出牺牲层图形上方的部分Low-k介质层图形。
步骤S053：以所述负性光刻胶图形为掩模，采用各向异性刻蚀工艺对牺牲层图形上方暴露的部分Low-k介质层进行刻蚀，在上层金属线条的侧面形成沟槽结构。
请继续参阅图8。光刻完成之后，接着以负性光刻胶图形110为掩模，采用各向异性刻蚀工艺对暴露出来的部分Low-k介质进行刻蚀，直至刻蚀停止于下层的牺牲层。由于空气隙图形的设计尺寸至少要稍稍大于上层金属线条的宽度，这样即可在上层金属线条的两侧形成一定尺寸的沟槽结构111。当然，此步骤的刻蚀工艺是连带上层金属线条的部分图形一起进行的，因此需要对刻蚀工艺的具体参数作适当优化，以减小对于金属铜表面的氧化影响。
步骤S06：通过沟槽结构形成的开口去除牺牲层，在上、下层金属线条交叠区域之间形成空气隙结构。
请参阅图9。在上层金属线条侧面形成沟槽结构后，即可进一步通过沟槽结构111形成的开口，采用各向同性刻蚀工艺对下层的牺牲层进行刻蚀，亦即全部去除下层的牺牲层图形。上述刻蚀工艺的具体参数需要根据所选牺牲层的不同材料进行调整和优化。此时即在上、下层金属线条交叠区域之间形成了底部空气隙结构，当然，在上层金属线条两边的沟槽结构处也顺带形成了侧边空气隙结构，合起来构成了整体的空气隙结构112。
作为本发明所提出的制备方法的另一个优选实施方式，所引入的牺牲层也可选用能够热分解的聚合物材料。此时，在上层金属的两边形成侧边沟槽结构之后，即可将后续的各向同性刻蚀工艺替换为采用加热工艺加热分解牺牲层材料，并通过沟槽结构形成的开口释放，这样即可更加便利地形成所需的空气隙结构，极大地降低了工艺实施的难度。
步骤S07：淀积上层金属线条的刻蚀阻挡层，形成封闭的空气隙结构。
请参阅图10。最后，在去除器件表面的光刻胶之后，还需要对已经制备的空气隙结构112进行保护，即通过淀积上层金属的刻蚀阻挡层113(Cap layer)，将空气隙结构112封闭起来。
至此即完成下层金属层至上层金属层之间的空气隙制备。继续向上即可依此方法继续制备更上层金属的空气隙，从而完成整套具有空气隙结构的后道互连工艺。
请参阅图10、图11，图10是沿图2中A-A向所形成的工艺结构示意图，图11是沿图2中B-B向所形成的工艺结构示意图。可以看出，本发明所形成的空气隙结构112正好位于下层金属101和上层金属109之间，可用于有效降低上、下层金属之间的寄生耦合电容。并且，通过调整牺牲层的设计尺寸和淀积厚度，可以实现空气隙结构高度的调节，从而可以非常便利地实现后道互连介质k值的调节。由图10还可以看出，利用本发明的制备方法，除了可以在上、下层金属101、109之间形成空气隙之外，还可在上层金属线条的侧边形成部分空气隙，从而可进一步降低同层金属之间的耦合电容。
综上所述，本发明通过增加一层空气隙掩膜版，并利用在上、下层金属之间引入牺牲层，实现在上、下层金属交叠区域之间形成空气隙结构，可有效降低后道互连工艺中上、下层金属间的寄生耦合电容，并极大地弥补了现有技术中只在同层金属间制备空气隙的不足；同时，通过调节牺牲层的设计尺寸和淀积厚度，即可有效控制所制备的空气隙尺寸，从而可以非常便利地实现后道互连介质k值的调节。如进一步通过与现有技术相结合，即可全面降低目前后道工艺中的寄生电容，具有非常重要的应用价值。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种后道互连空气隙的制备方法，其特征在于，包括以下步骤：
步骤S01：提供一衬底，所述衬底上形成有下层金属线条及其刻蚀阻挡层；在刻蚀阻挡层上淀积一层牺牲层；
步骤S02：对牺牲层进行图形化，保留下层金属线条上方与上层金属线条交叠区域的部分牺牲层图形，并使牺牲层图形尺寸大于交叠区域尺寸；
步骤S03：淀积Low-k介质层，并进行平坦化；
步骤S04：形成金属通孔，以及与下层金属线条交叠的上层金属线条；
步骤S05：对Low-k介质层进行图形化，去除牺牲层图形上方的部分Low-k介质层图形，在上层金属线条的侧面形成沟槽结构；
步骤S06：通过沟槽结构形成的开口去除牺牲层，在上、下层金属线条交叠区域之间形成空气隙结构；
步骤S07：淀积上层金属线条的刻蚀阻挡层，形成封闭的空气隙结构。
2.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S02中，对牺牲层进行图形化的方法包括：
步骤S021：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸；其中，至少空气隙图形的宽度设计尺寸大于上层金属线条的宽度设计尺寸；
步骤S022：在牺牲层上涂覆一层正性光刻胶，采用所述空气隙掩膜版对所述正性光刻胶进行光刻，保留所述空气隙图形区域的正性光刻胶图形；
步骤S023：以所述正性光刻胶图形为掩模，采用各向异性刻蚀工艺对暴露的部分牺牲层进行刻蚀，形成牺牲层图形。
3.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S04中，采用标准大马士革工艺形成金属通孔和上层金属线条。
4.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S05中，对Low-k介质层进行图形化的方法包括：
步骤S051：利用一空气隙掩膜版，所述空气隙掩膜版具有空气隙图形，所述空气隙图形的设计尺寸大于上、下层金属线条交叠区域的尺寸；
步骤S052：在Low-k介质层上涂覆一层负性光刻胶，采用所述空气隙掩膜版对所述负性光刻胶进行光刻，保留所述空气隙图形区域以外的负性光刻胶图形；
步骤S053：以所述负性光刻胶图形为掩模，采用各向异性刻蚀工艺对牺牲层图形上方暴露的部分Low-k介质层进行刻蚀，在上层金属线条的侧面形成沟槽结构。
5.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S06中，采用各向同性刻蚀工艺，通过沟槽结构形成的开口去除牺牲层，在上、下层金属线条交叠区域之间以及上层金属线条的侧面形成空气隙结构。
6.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S06中，采用加热工艺，通过沟槽结构形成的开口将牺牲层进行分解去除，在上、下层金属线条交叠区域之间以及上层金属线条的侧面形成空气隙结构。
7.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，步骤S02中，至少使牺牲层图形的宽度尺寸大于上层金属线条的宽度尺寸，以保证后续在上层金属线条的侧面形成沟槽结构。
8.根据权利要求2或4所述的后道互连空气隙的制备方法，其特征在于，至少使所述空气隙图形的宽度设计尺寸大于上层金属线条的宽度设计尺寸。
9.根据权利要求1所述的后道互连空气隙的制备方法，其特征在于，所述牺牲层的材料采用与Low-k介质层材料、刻蚀阻挡层材料之间具有高的刻蚀选择比的半导体工艺材料，或者，所述牺牲层的材料采用可热分解的聚合物材料。
10.根据权利要求1、5或6所述的后道互连空气隙的制备方法，其特征在于，通过调整牺牲层淀积的厚度实现空气隙结构高度的调节。
CN201610055153.5A 2016-01-27 2016-01-27 一种后道互连空气隙的制备方法 Active CN105514031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610055153.5A CN105514031B (zh) 2016-01-27 2016-01-27 一种后道互连空气隙的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610055153.5A CN105514031B (zh) 2016-01-27 2016-01-27 一种后道互连空气隙的制备方法

Publications (2)

Publication Number Publication Date
CN105514031A CN105514031A (zh) 2016-04-20
CN105514031B true CN105514031B (zh) 2018-08-28

Family

ID=55721912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610055153.5A Active CN105514031B (zh) 2016-01-27 2016-01-27 一种后道互连空气隙的制备方法

Country Status (1)

Country Link
CN (1) CN105514031B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464995A (zh) * 2017-08-01 2017-12-12 全普光电科技(上海)有限公司 一种薄膜天线及其制备方法
CN107910299B (zh) * 2017-11-20 2020-05-12 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163592A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法、制备含气隙图案的光罩的方法
CN103066014A (zh) * 2012-11-06 2013-04-24 上海集成电路研发中心有限公司 一种铜/空气隙的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2913816B1 (fr) * 2007-03-16 2009-06-05 Commissariat Energie Atomique Procede de fabrication d'une structure d'interconnexions a cavites pour circuit integre
US7838373B2 (en) * 2008-07-30 2010-11-23 Intel Corporation Replacement spacers for MOSFET fringe capacitance reduction and processes of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163592A (zh) * 2010-02-18 2011-08-24 台湾积体电路制造股份有限公司 半导体结构及其制造方法、制备含气隙图案的光罩的方法
CN103066014A (zh) * 2012-11-06 2013-04-24 上海集成电路研发中心有限公司 一种铜/空气隙的制备方法

Also Published As

Publication number Publication date
CN105514031A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
US9627206B2 (en) Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
TWI540621B (zh) 用於後段製程(beol)互連之前層自對準通孔及插塞圖案化
US9129906B2 (en) Self-aligned double spacer patterning process
US7030495B2 (en) Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
JP5983953B2 (ja) ピッチを２倍にするリソグラフィ方法
US11133374B2 (en) Method for fabricating magnetic core
US20160293478A1 (en) Self-aligned double patterning process for metal routing
DE112016007542T5 (de) Fortschrittliche Lithographie und selbstorganisierende Vorrichtungen
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
JP5427104B2 (ja) パターン形成方法
TW201810591A (zh) 半導體裝置與其形成方法
DE112010003844T5 (de) Verbindungsstruktur aus strukturierbarem Low-k-Dielektrikum mit Gradienten-Deckschichtund Herstellungsverfahren
US9947577B2 (en) Integrated circuit with a sidewall layer and an ultra-thick metal layer and method of making
CN105514031B (zh) 一种后道互连空气隙的制备方法
CN106252275B (zh) 用作互连的虚拟栅极及其制法
KR101747481B1 (ko) 비아들에 의해 접속된 도체들의 네트워크들을 만들기 위한 리소그래피 방법
CN104465508B (zh) 空气隙的形成方法
US8518825B1 (en) Method to manufacture trench-first copper interconnection
US20130252425A1 (en) Method of forming a semiconductor device
CN102446748A (zh) 一种缩小侧墙定义的两次图形曝光工艺中最小线宽的方法
US9748133B2 (en) Via definition scheme
TWI603378B (zh) 形成圖案的方法
DE112016007030T5 (de) Ausgekleidete Photobucket-Strucktur zur Bildung von BEOL-Zwischenverbindungen
CN109427546A (zh) 半导体结构的制备方法
CN104103574B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant