CN103066013A - 一种改善双大马士革结构介电质膜刻蚀形貌的方法 - Google Patents
一种改善双大马士革结构介电质膜刻蚀形貌的方法 Download PDFInfo
- Publication number
- CN103066013A CN103066013A CN2012104324778A CN201210432477A CN103066013A CN 103066013 A CN103066013 A CN 103066013A CN 2012104324778 A CN2012104324778 A CN 2012104324778A CN 201210432477 A CN201210432477 A CN 201210432477A CN 103066013 A CN103066013 A CN 103066013A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- etching
- film
- barrier layer
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种改善双大马士革结构介电质膜刻蚀形貌的方法，属于介电质膜刻蚀成型技术领域。具体步骤包括：在介电质膜中厚度为第一预设值的位置生长膜内刻蚀阻挡层；对膜内刻蚀阻挡层进行光刻工艺，定义出需要被刻蚀的区域；对膜内刻蚀阻挡层进行干刻工艺，将需要被刻蚀的区域移除；在膜内刻蚀阻挡层上方生长介电质膜；在介电质膜上方生长氮化钛，并在氮化钛上方涂布光刻胶；对TiN进行曝光显影和刻蚀和通孔的曝光显影；对介电质膜进行一体化刻蚀；上述技术方案的有益效果是：通过在局部区域应用刻蚀阻挡层，在不影响整个介电质膜的介电常数K值的情况下，改善了刻蚀完毕的形貌，减少了对后续工艺带来的不利影响，提高了芯片的性能。
Description
技术领域
本发明涉及介电质膜刻蚀成型技术领域，尤其涉及一种改善双大马士革结构介电质膜刻蚀形貌的方法。
背景技术
如图1所示，现有的工艺技术主要包括4个步骤。步骤１和２是进行TiN的曝光显影和干刻工艺，用来定义铜互连线沟槽(trench)的位置。然后进行步骤３中通孔(Via)的曝光和显影，接下来进行步骤4.1中的Via刻蚀，最后是进行步骤4.2中的trench刻蚀。步骤4.1和4.2是可以在一个干法刻蚀工艺腔体内完成。
由于局部图案密度的不同，最后得到的刻蚀形貌也相应存在差异。如图１中步骤4.2左侧长方形虚线框中为局部图形密度较稀疏区域，经过刻蚀后介电质膜的形貌较好。右侧长方形虚线框中为局部图形较密集区域，经过刻蚀后，介电质膜的顶部形貌很尖锐，后续这些区域的铜的扩散阻挡层生长的致密性和均匀性就较差，诸如此类的不利因素对产品的性能来说都是很大的威胁，需要有效地进行改善。
发明内容
根据现有技术中存在的缺陷，现提供了一种改善双大马士革结构介电质膜刻蚀形貌的方法，具体如下：
一种改善双大马士革结构介电质膜刻蚀形貌的方法，应用于双大马士革结构介电质膜中，其中，在对所述双大马士革结构介电质膜进行一体化刻蚀过程中，加入膜内刻蚀阻挡层，具体步骤包括：
步骤a，在所述双大马士革结构介电质膜中厚度为第一预设值的位置生长一层膜内刻蚀阻挡层；
步骤b，对所述膜内刻蚀阻挡层进行光刻工艺，定义出所述膜内刻蚀阻挡层中需要被刻蚀的区域；
步骤c，对所述膜内刻蚀阻挡层进行干刻工艺，将所述需要被刻蚀的区域移除；
步骤d，在所述膜内刻蚀阻挡层下方继续进行介电质膜的生长，所述介电质膜的生长厚度为第二预设值；
步骤e，在所述介电质膜上方进行氮化钛的生长，并在氮化钛上方进行光刻胶的涂布；
步骤f，对所述氮化钛进行曝光显影和刻蚀，定义出所述氮化钛层中需要被刻蚀的区域，并对所述通孔进行曝光显影；
步骤g，对所述介电质膜进行一体化刻蚀。
优选的，该改善双大马士革结构介电质膜刻蚀形貌的方法，其中，所述膜内刻蚀阻挡层的材质比所述膜内刻蚀阻挡层的上、下层的所述介电质膜材质致密。
优选的，该改善双大马士革结构介电质膜刻蚀形貌的方法，其中，所述膜内刻蚀阻挡层的材质的介电常数比所述膜内刻蚀阻挡层的上、下层的所述介电质膜高。
优选的，该改善双大马士革结构介电质膜刻蚀形貌的方法，其中，所述第一预设值为所述一体化刻蚀后通孔的高度。
优选的，该改善双大马士革结构介电质膜刻蚀形貌的方法，其中，所述第二预设值是所述沟槽的深度。
优选的，该改善双大马士革结构介电质膜刻蚀形貌的方法，其中，在所述步骤e中，所述氮化钛和光刻胶中间还会生长一层薄的隔离层，所述隔离层用于隔离氮化钛和光刻胶。
优选的，该改善双大马士革结构介电质膜的方法，其中，在所述步骤f中，所述一体化刻蚀包括对所述介电质膜进行通孔刻蚀、光刻胶去除、沟槽刻蚀和NDC的移除。
优选的，该改善双大马士革结构介电质膜的方法，其中，所述通孔刻蚀、所述光刻胶去除、所述沟槽刻蚀和所述对NDC的移除在一个刻蚀工艺腔内完成。
优选的，该改善双大马士革结构介电质膜的方法，其中，所述通孔刻蚀、所述光刻胶去除、所述沟槽刻蚀和所述对NDC的移除在一个工艺程式完成。
优选的，该改善双大马士革结构介电质膜的方法，其中，所述介电质膜一体化刻蚀工艺结束后，膜内刻蚀阻挡层会被刻蚀移除。
上述技术方案的有益效果是：通过在局部区域应用刻蚀阻挡层，在不影响整个介电质膜的介电常数K值的情况下，可以很好的改善刻蚀完毕的形貌，减少了对后续工艺带来的不利影响，提高了芯片的性能。
附图说明
图1是现有技术中对介电质膜进行刻蚀的工艺流程图；
图2是本发明的一个实施例中对介电质膜进行刻蚀的工艺流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的一个实施例中，以当前后段铜互连工艺中比较常见的采用TiN作为硬质膜刻蚀阻挡层（TiN Hardmask，氮化钛硬质掩膜）的流程为例进行说明，另外附图中的介电质膜也选用当前业内广泛使用的SiO2,SiON,DB2,NDC（氮掺杂碳氧化硅材料，主要成分为SiCN/SiCO）等为例，但并不因此将本发明的适用范围局限于是否采用TiN Hardmask的方式，也不仅仅局限于上述几种介电质膜，其选择范围还可以包括氟硅玻璃（F-doped Silicon Glass，FSG），低介电常数薄膜（Low K film）等等。
本发明的一个实施例中所涉及的工艺生产流程如图2所示，首先，在介电质膜厚达到通孔高度Hvia的位置生长一层刻蚀阻挡层——也就是膜内刻蚀阻挡层（其厚度可以根据刻蚀过程的实际情况进行调试），这层膜的材质可以根据实际情况进行选择，选择的原则是比其上、下层膜致密，介电常数K比其上、下层膜高即可。该膜内刻蚀阻挡层生长完毕后，对其进行一道光刻工艺，如图2中步骤1所示，目的是定义该膜内刻蚀阻挡层需要被刻蚀掉的区域；随即进行干刻工艺将这些区域移除，如图2中步骤2所示。经过干刻工艺后，所留下的区域就是后续沟槽刻蚀所定义的区域。
如图2中步骤3所示，继续介电质膜的生长，其生长高度为沟槽深度Htrench。
然后如图2中步骤4-6所示，介电质膜生长，TiN生长，TiN曝光显影和刻蚀，以及通孔曝光显影，其工艺流程与现有技术类似。
最后对介电质膜进行一体化刻蚀成形步骤，如图2中步骤7所示，可以分成3个小部分进行，分别是：
如图2中步骤7.1所示，先进行通孔刻蚀，通孔刻蚀由于借助了膜内刻蚀阻挡层，刻蚀深度也会比较均匀，并进行光刻胶去除；
如图2中步骤7.2所示，再进行沟槽刻蚀，通过利用刻蚀选择比，沟槽刻蚀可以都停在膜内刻蚀阻挡层上，这样一来沟槽的深度也会比较均匀，刻蚀后形貌差异也小，如图中步骤7.2中虚线框所示；
如图2中步骤7.3所示，最后进行对NDC的刻蚀，在这个环节中所有的膜内刻蚀阻挡层也同时被移除掉，由局部图形密度差异带来的刻蚀形貌上的差异也得以减少，最后形成如图中步骤7.3中虚线框所示的刻蚀后形貌分布。
其中，步骤7.1,7.2和7.3可以在一个刻蚀工艺腔内通过一个工艺程式完成。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种改善双大马士革结构介电质膜刻蚀形貌的方法，应用于双大马士革结构介电质膜中，其特征在于，在对所述双大马士革结构介电质膜进行一体化刻蚀过程中，加入膜内刻蚀阻挡层，具体步骤包括：
步骤a，在所述双大马士革结构介电质膜中厚度为第一预设值的位置生长一层膜内刻蚀阻挡层；
步骤b，对所述膜内刻蚀阻挡层进行光刻工艺，定义出所述膜内刻蚀阻挡层中需要被刻蚀的区域；
步骤c，对所述膜内刻蚀阻挡层进行干刻工艺，将所述需要被刻蚀的区域移除；
步骤d，在所述膜内刻蚀阻挡层下方继续进行介电质膜的生长，所述介电质膜的生长厚度为第二预设值；
步骤e，在所述介电质膜上方进行氮化钛的生长，并在氮化钛上方进行光刻胶的涂布；
步骤f，对所述氮化钛进行曝光显影和刻蚀，定义出所述氮化钛层中需要被刻蚀的区域，并对所述通孔进行曝光显影；
步骤g，对所述介电质膜进行一体化刻蚀。
2.如权利要求1所述的改善双大马士革结构介电质膜刻蚀形貌的方法，其特征在于，所述膜内刻蚀阻挡层的材质比所述膜内刻蚀阻挡层的上、下层的所述介电质膜材质致密。
3.如权利要求1所述的改善双大马士革结构介电质膜刻蚀形貌的方法，其特征在于，所述膜内刻蚀阻挡层的材质的介电常数比所述膜内刻蚀阻挡层的上、下层的所述介电质膜高。
4.如权利要求1所述的改善双大马士革结构介电质膜刻蚀形貌的方法，其特征在于，所述第一预设值为所述一体化刻蚀后通孔的高度。
5.如权利要求1所述的改善双大马士革结构介电质膜刻蚀形貌的方法，其特征在于，所述第二预设值是所述沟槽的深度。
6.如权利要求1所述的改善双大马士革结构介电质膜刻蚀形貌的方法，其特征在于，在所述步骤e中，所述氮化钛和光刻胶中间还会生长一层薄的隔离层，所述隔离层用于隔离氮化钛和光刻胶。
7.如权利要求1中任意一项所述的改善双大马士革结构介电质膜的方法，其特征在于，在所述步骤f中，所述一体化刻蚀包括对所述介电质膜进行通孔刻蚀、光刻胶去除、沟槽刻蚀和NDC的移除。
8.如权利要求7所述的改善双大马士革结构介电质膜的方法，其特征在于，所述通孔刻蚀、所述光刻胶去除、所述沟槽刻蚀和所述对NDC的移除在一个刻蚀工艺腔内完成。
9.如权利要求7所述的改善双大马士革结构介电质膜的方法，其特征在于，所述通孔刻蚀、所述光刻胶去除、所述沟槽刻蚀和所述对NDC的移除在一个工艺程式完成。
10.如权利要求7所述的改善双大马士革结构介电质膜的方法，其特征在于，所述介电质膜一体化刻蚀工艺结束后，膜内刻蚀阻挡层会被刻蚀移除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104324778A CN103066013A (zh) | 2012-11-02 | 2012-11-02 | 一种改善双大马士革结构介电质膜刻蚀形貌的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012104324778A CN103066013A (zh) | 2012-11-02 | 2012-11-02 | 一种改善双大马士革结构介电质膜刻蚀形貌的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103066013A true CN103066013A (zh) | 2013-04-24 |
Family
ID=48108579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012104324778A Pending CN103066013A (zh) | 2012-11-02 | 2012-11-02 | 一种改善双大马士革结构介电质膜刻蚀形貌的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103066013A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538779A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1358329A (zh) * | 2000-01-20 | 2002-07-10 | 皇家菲利浦电子有限公司 | 镶嵌结构及其制作方法 |
| US20040147111A1 (en) * | 2003-01-29 | 2004-07-29 | International Business Machines Corporation | Polycarbosilane buried etch stops in interconnect structures |
-
2012
- 2012-11-02 CN CN2012104324778A patent/CN103066013A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1358329A (zh) * | 2000-01-20 | 2002-07-10 | 皇家菲利浦电子有限公司 | 镶嵌结构及其制作方法 |
| US20040147111A1 (en) * | 2003-01-29 | 2004-07-29 | International Business Machines Corporation | Polycarbosilane buried etch stops in interconnect structures |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108538779A (zh) * | 2018-03-29 | 2018-09-14 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601346B2 (en) | Spacer-damage-free etching | |
| US8933542B2 (en) | Method to reduce magnetic film stress for better yield | |
| US8883648B1 (en) | Manufacturing method of semiconductor structure | |
| US9099400B2 (en) | Semiconductor device manufacturing methods | |
| US20140038412A1 (en) | Interconnect formation using a sidewall mask layer | |
| US9159581B2 (en) | Method of making a semiconductor device using a bottom antireflective coating (BARC) layer | |
| CN104157564B (zh) | 改善刻蚀后关键尺寸均匀性的方法 | |
| CN104409444B (zh) | 鳍层光刻对准标记的制备方法 | |
| US20200388669A1 (en) | Sinusoidal shaped capacitor architecture in oxide | |
| CN100539072C (zh) | 通孔的形成方法 | |
| US8835322B2 (en) | Method for reducing a minimum line width in a spacer-defined double patterning process | |
| US8809185B1 (en) | Dry etching method for metallization pattern profiling | |
| Kriz et al. | Overview of dual damascene integration schemes in Cu BEOL integration | |
| KR20010030171A (ko) | 집적 회로 및 이중 다마스커스 구조를 구비한 집적 회로를제조하는 방법 | |
| CN103066013A (zh) | 一种改善双大马士革结构介电质膜刻蚀形貌的方法 | |
| US9455156B2 (en) | Method of making a semiconductor device using multiple layer sets | |
| US7303648B2 (en) | Via etch process | |
| CN105514031B (zh) | 一种后道互连空气隙的制备方法 | |
| KR100676606B1 (ko) | Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법 | |
| CN109148273B (zh) | 半导体结构的制作方法 | |
| CN103887160A (zh) | 控制栅极刻蚀方法 | |
| JP2004207286A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| US20140273463A1 (en) | Methods for fabricating integrated circuits that include a sealed sidewall in a porous low-k dielectric layer | |
| CN103295894B (zh) | 改善半导体器件不同区域关键尺寸差异的方法 | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130424 |