JP2687752B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2687752B2 JP2687752B2 JP3082793A JP8279391A JP2687752B2 JP 2687752 B2 JP2687752 B2 JP 2687752B2 JP 3082793 A JP3082793 A JP 3082793A JP 8279391 A JP8279391 A JP 8279391A JP 2687752 B2 JP2687752 B2 JP 2687752B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
容量部を備えている半導体装置に関する。
容量部を備えている半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置の容量部は、シリコン
基板あるいは多結晶シリコン等の下部電極と、この上に
設けられたシリコン酸化膜やシリコン窒化膜あるいはこ
れらの複合膜からなる容量絶縁膜と、多結晶シリコン等
からなる上部電極とから主に構成されている。以下従来
のスタック型容量部の製造方法を図４を参照して説明す
る。まず、シリコン基板１上に拡散層２やゲート電極４
Ａとからなる素子を形成したのち、下部電極６の多結晶
シリコン上にシリコン酸化膜９Ａを形成し、次にジクロ
ロシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）ガ
スあるいはシラン（ＳｉＨ4 ）とアンモニア（ＮＨ3 ）
ガスを用いて、７００〜９００℃で減圧気相成長法によ
りシリコン窒化膜８Ａを成長し、さらに酸素あるいは水
蒸気を含む酸化性雰囲気で７００〜１０００℃の温度
で、シリコン窒化膜８Ａを熱酸化し、シリコン酸化膜７
Ａを形成する。そして、上部電極用の多結晶シリコンを
成長させ、リン等の不純物を拡散後，フォトレジストを
用いドライエッチング等でパターニングを行い上部電極
１０Ａを形成する。
基板あるいは多結晶シリコン等の下部電極と、この上に
設けられたシリコン酸化膜やシリコン窒化膜あるいはこ
れらの複合膜からなる容量絶縁膜と、多結晶シリコン等
からなる上部電極とから主に構成されている。以下従来
のスタック型容量部の製造方法を図４を参照して説明す
る。まず、シリコン基板１上に拡散層２やゲート電極４
Ａとからなる素子を形成したのち、下部電極６の多結晶
シリコン上にシリコン酸化膜９Ａを形成し、次にジクロ
ロシラン（ＳｉＨ2 Ｃｌ2 ）とアンモニア（ＮＨ3 ）ガ
スあるいはシラン（ＳｉＨ4 ）とアンモニア（ＮＨ3 ）
ガスを用いて、７００〜９００℃で減圧気相成長法によ
りシリコン窒化膜８Ａを成長し、さらに酸素あるいは水
蒸気を含む酸化性雰囲気で７００〜１０００℃の温度
で、シリコン窒化膜８Ａを熱酸化し、シリコン酸化膜７
Ａを形成する。そして、上部電極用の多結晶シリコンを
成長させ、リン等の不純物を拡散後，フォトレジストを
用いドライエッチング等でパターニングを行い上部電極
１０Ａを形成する。
【０００３】また、シリコン酸化膜９Ａを形成しない
で、シリコン窒化膜８Ａとシリコン窒化膜上のシリコン
酸化膜７Ａとからなる容量絶縁膜を用いる例もある。
で、シリコン窒化膜８Ａとシリコン窒化膜上のシリコン
酸化膜７Ａとからなる容量絶縁膜を用いる例もある。
【０００４】
【発明が解決しようとする課題】この従来のシリコン酸
化膜とシリコン窒化膜を用いる容量絶縁膜では、シリコ
ン窒化膜を１０ｎｍ以下の薄膜にすると、シリコン窒化
膜上のシリコン酸化膜を形成する時に、酸化に対するシ
リコン窒化膜のバリヤー性がなくなり、容量絶縁膜の下
地の多結晶シリコン層あるいはシリコン基板が酸化され
るため、容量値が大幅に低下するという問題点がある。
またシリコン窒化膜上のシリコン酸化膜を形成しない容
量絶縁膜の場合、シリコン窒化膜を薄膜にするとピンホ
ールが多くなり、実用的でないという問題点もある。
化膜とシリコン窒化膜を用いる容量絶縁膜では、シリコ
ン窒化膜を１０ｎｍ以下の薄膜にすると、シリコン窒化
膜上のシリコン酸化膜を形成する時に、酸化に対するシ
リコン窒化膜のバリヤー性がなくなり、容量絶縁膜の下
地の多結晶シリコン層あるいはシリコン基板が酸化され
るため、容量値が大幅に低下するという問題点がある。
またシリコン窒化膜上のシリコン酸化膜を形成しない容
量絶縁膜の場合、シリコン窒化膜を薄膜にするとピンホ
ールが多くなり、実用的でないという問題点もある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
容量部を構成する容量絶縁膜としてフッ素を含むシリコ
ン窒化膜を有するものである。
容量部を構成する容量絶縁膜としてフッ素を含むシリコ
ン窒化膜を有するものである。
【０００６】
【作用】従来の容量絶縁膜に用いられているシリコン窒
化膜の代わりに、フッ素を含むシリコン窒化膜を用いる
と、シリコン窒化膜中にフッ素が含まれるので、シリコ
ン窒化膜が緻密な膜となる。従って酸化処理に対するバ
リヤー性も良くなると共に、シリコン窒化膜の薄膜化が
可能になり高い容量値を持つ容量部が実現できる。
化膜の代わりに、フッ素を含むシリコン窒化膜を用いる
と、シリコン窒化膜中にフッ素が含まれるので、シリコ
ン窒化膜が緻密な膜となる。従って酸化処理に対するバ
リヤー性も良くなると共に、シリコン窒化膜の薄膜化が
可能になり高い容量値を持つ容量部が実現できる。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の溝型容量部の断面図
である。本第１の実施例では、容量絶縁膜をシリコン酸
化膜とフッ素を含むシリコン窒化膜とシリコン酸化膜と
から構成している。以下本第１の実施例を製造方法と共
に説明する。
る。図１は本発明の第１の実施例の溝型容量部の断面図
である。本第１の実施例では、容量絶縁膜をシリコン酸
化膜とフッ素を含むシリコン窒化膜とシリコン酸化膜と
から構成している。以下本第１の実施例を製造方法と共
に説明する。
【０００８】まず、シリコン基板１上に通常の方法で素
子分離用の分離酸化膜３を形成し、次に溝をシリコン基
板１に作る。次に拡散層２を形成したのち、溝内部を熱
酸化によりシリコン酸化膜９を形成し、次で減圧気相成
長法により四フッ化シラン（ＳｉＦ4 ）とアンモニアか
らフッ素を含むシリコン窒化膜８を５〜１０ｎｍの厚さ
に成長する。このフッ素を含むシリコン窒化膜８の成長
条件は、例えば四フッ化シラン５〜２００ｃｃ／ｍｉ
ｎ，アンモニア５００〜２０００ｃｃ／ｍｉｎ，圧力
０．１〜１０Ｔｏｒｒ，温度７００〜８５０℃とする。
この条件でシリコン窒化膜８中にフッ素が０．１〜３０
％程度含まれる。
子分離用の分離酸化膜３を形成し、次に溝をシリコン基
板１に作る。次に拡散層２を形成したのち、溝内部を熱
酸化によりシリコン酸化膜９を形成し、次で減圧気相成
長法により四フッ化シラン（ＳｉＦ4 ）とアンモニアか
らフッ素を含むシリコン窒化膜８を５〜１０ｎｍの厚さ
に成長する。このフッ素を含むシリコン窒化膜８の成長
条件は、例えば四フッ化シラン５〜２００ｃｃ／ｍｉ
ｎ，アンモニア５００〜２０００ｃｃ／ｍｉｎ，圧力
０．１〜１０Ｔｏｒｒ，温度７００〜８５０℃とする。
この条件でシリコン窒化膜８中にフッ素が０．１〜３０
％程度含まれる。
【０００９】次にこのフッ素を含むシリコン窒化膜８を
７００〜１０００℃の温度で酸化性雰囲気中で熱処理を
行い、フッ素を含むシリコン窒化膜８上にシリコン酸化
膜７を形成する。さらに、上部電極用の多結晶シリコン
を成長させ、リン等の不純物を拡散後、フォトレジスト
等を用いてドライエッチング法等でパターニングを行
い、上部電極１０を形成する。そして、通常の方法でゲ
ート電極４等を形成し、トランジスターを製造する。
７００〜１０００℃の温度で酸化性雰囲気中で熱処理を
行い、フッ素を含むシリコン窒化膜８上にシリコン酸化
膜７を形成する。さらに、上部電極用の多結晶シリコン
を成長させ、リン等の不純物を拡散後、フォトレジスト
等を用いてドライエッチング法等でパターニングを行
い、上部電極１０を形成する。そして、通常の方法でゲ
ート電極４等を形成し、トランジスターを製造する。
【００１０】上述のような方法で構成された容量部を製
造することにより、例えばシリコン窒化膜５ｎｍ前後で
シリコン酸化膜換算膜厚で４ｎｍ程度のものに相当する
容量値が実現できる。
造することにより、例えばシリコン窒化膜５ｎｍ前後で
シリコン酸化膜換算膜厚で４ｎｍ程度のものに相当する
容量値が実現できる。
【００１１】本実施例で用いたフッ素を含むシリコン窒
化膜は、フッ素の方が窒素より電気陰性度が高く、シリ
コン窒化膜全体が緻密化した膜となり、酸化処理に対す
るバリヤー性が向上し、シリコン窒化膜の薄膜化が可能
となり、高い容量値の容量絶縁膜が可能となる。
化膜は、フッ素の方が窒素より電気陰性度が高く、シリ
コン窒化膜全体が緻密化した膜となり、酸化処理に対す
るバリヤー性が向上し、シリコン窒化膜の薄膜化が可能
となり、高い容量値の容量絶縁膜が可能となる。
【００１２】図３に従来のシリコン窒化膜及び本実施例
のフッ素を含むシリコン窒化膜の場合の初期の膜厚と酸
化後のシリコン酸化膜換算膜厚との関係を示す。従来の
シリコン窒化膜の場合、曲線Ｂに示すように、約８ｎｍ
で酸化処理に対するバリヤー性がなくなりシリコン酸化
膜換算膜厚の増加、つまり容量値の低下が起っている。
一方、フッ素を含むシリコン窒化膜は曲線Ａに示すよう
に５ｎｍ前後まで酸化処理に対するバリヤー性があり、
従来のシリコン窒化膜よりシリコン酸化膜換算膜厚の小
さい、つまり高い容量値が得られる。
のフッ素を含むシリコン窒化膜の場合の初期の膜厚と酸
化後のシリコン酸化膜換算膜厚との関係を示す。従来の
シリコン窒化膜の場合、曲線Ｂに示すように、約８ｎｍ
で酸化処理に対するバリヤー性がなくなりシリコン酸化
膜換算膜厚の増加、つまり容量値の低下が起っている。
一方、フッ素を含むシリコン窒化膜は曲線Ａに示すよう
に５ｎｍ前後まで酸化処理に対するバリヤー性があり、
従来のシリコン窒化膜よりシリコン酸化膜換算膜厚の小
さい、つまり高い容量値が得られる。
【００１３】図２は本発明の第２の実施例のスタック型
容量部の断面図である。本第２の実施例では、容量絶縁
膜をフッ素を含むシリコン窒化膜とシリコン酸化膜とか
ら構成している。以下、本第２の実施例を製造方法に従
って説明する。
容量部の断面図である。本第２の実施例では、容量絶縁
膜をフッ素を含むシリコン窒化膜とシリコン酸化膜とか
ら構成している。以下、本第２の実施例を製造方法に従
って説明する。
【００１４】まずシリコン基板１上に通常の方法で素子
分離用の分離酸化膜３を形成したのち、拡散層２やゲー
ト電極４Ａ等を形成しトランジスターを製造する。次に
拡散層に接続する開口部を形成したのち下部電極用の多
結晶シリコン膜を成長させ、フォトレジストを用いてド
ライエッチング法等でパターニングを行い下部電極６を
形成する。さらに減圧気相成長法によりフッ素を含むシ
リコン窒化膜８を５〜１０ｎｍの厚さに成長させる。
分離用の分離酸化膜３を形成したのち、拡散層２やゲー
ト電極４Ａ等を形成しトランジスターを製造する。次に
拡散層に接続する開口部を形成したのち下部電極用の多
結晶シリコン膜を成長させ、フォトレジストを用いてド
ライエッチング法等でパターニングを行い下部電極６を
形成する。さらに減圧気相成長法によりフッ素を含むシ
リコン窒化膜８を５〜１０ｎｍの厚さに成長させる。
【００１５】成長条件としては、シラン１０〜１００ｃ
ｃ／ｍｉｎ，四フッ化シラン５〜１００ｃｃ／ｍｉｎ，
アンモニア５００〜２０００ｃｃ／ｍｉｎ，圧力０．１
〜１０Ｔｏｒｒ，温度７００〜８５０℃である。この条
件によりフッ素が０．１〜３０％程度含まれるシリコン
窒化膜８が成長できる。そしてフッ素を含むシリコン窒
化膜８を７００〜１０００℃の温度で酸化性雰囲気中で
熱処理を行い、フッ素を含むシリコン窒化膜上にシリコ
ン酸化膜７Ａを形成する。次に上部電極用の多結晶シリ
コン膜を成長させ、リン等の不純物を拡散後、フォトレ
ジスト等を用いドライエッチング法等でパターニングを
行い、上部電極１０Ａを形成する。
ｃ／ｍｉｎ，四フッ化シラン５〜１００ｃｃ／ｍｉｎ，
アンモニア５００〜２０００ｃｃ／ｍｉｎ，圧力０．１
〜１０Ｔｏｒｒ，温度７００〜８５０℃である。この条
件によりフッ素が０．１〜３０％程度含まれるシリコン
窒化膜８が成長できる。そしてフッ素を含むシリコン窒
化膜８を７００〜１０００℃の温度で酸化性雰囲気中で
熱処理を行い、フッ素を含むシリコン窒化膜上にシリコ
ン酸化膜７Ａを形成する。次に上部電極用の多結晶シリ
コン膜を成長させ、リン等の不純物を拡散後、フォトレ
ジスト等を用いドライエッチング法等でパターニングを
行い、上部電極１０Ａを形成する。
【００１６】本第２の実施例では、フッ素を含むシリコ
ン窒化膜をシランと四フッ化シランとアンモニウムとか
らなるガス系から成長することにより、第１の実施例の
四フッ化シランとアンモニウムとからなるガス系からの
成長に比較して、シリコン窒化膜中のフッ素の量を再現
よく制御できる利点がある。
ン窒化膜をシランと四フッ化シランとアンモニウムとか
らなるガス系から成長することにより、第１の実施例の
四フッ化シランとアンモニウムとからなるガス系からの
成長に比較して、シリコン窒化膜中のフッ素の量を再現
よく制御できる利点がある。
【００１７】なお、本第２の実施例のフッ素を含むシリ
コン窒化膜も第１の実施例と同様に酸化に対するバリヤ
ー性のあるシリコン窒化膜のため、高い容量値の容量絶
縁膜が実現できる。また第１及び第２の実施例では、フ
ッ素を含むシリコン窒化膜を減圧気相成長法で形成した
が、他の方法、例えばプラズマ気相成長法を用いてもよ
い。さらに容量絶縁膜としてフッ素を含むシリコン窒化
膜とシリコン酸化膜の組み合せ以外にも、例えばシリコ
ン窒化膜とタンタル酸化膜の組み合せの様に、タンタル
酸化膜形成時に下地の酸化が問題になる場合にも、フッ
素を含むシリコン窒化膜を用いることにより、窒化膜の
薄膜化が可能になり、高容量値の容量部を形成できる。
コン窒化膜も第１の実施例と同様に酸化に対するバリヤ
ー性のあるシリコン窒化膜のため、高い容量値の容量絶
縁膜が実現できる。また第１及び第２の実施例では、フ
ッ素を含むシリコン窒化膜を減圧気相成長法で形成した
が、他の方法、例えばプラズマ気相成長法を用いてもよ
い。さらに容量絶縁膜としてフッ素を含むシリコン窒化
膜とシリコン酸化膜の組み合せ以外にも、例えばシリコ
ン窒化膜とタンタル酸化膜の組み合せの様に、タンタル
酸化膜形成時に下地の酸化が問題になる場合にも、フッ
素を含むシリコン窒化膜を用いることにより、窒化膜の
薄膜化が可能になり、高容量値の容量部を形成できる。
【００１８】なお、上記実施例では、容量部の構造とし
てスタック型あるいは溝型の構造で説明したが、他の構
造例えばフィン型でも本発明の効果は変わらない。
てスタック型あるいは溝型の構造で説明したが、他の構
造例えばフィン型でも本発明の効果は変わらない。
【００１９】
【発明の効果】以上説明したように本発明は、容量部の
容量絶縁膜としてフッ素を含むシリコン窒化膜を用いる
ので、フッ素とシリコンの結合が強く緻密な膜が形成で
きる。従ってシリコン窒化膜の酸化処理に対するバリヤ
ー性が増し、シリコン窒化膜の薄膜化が可能になり、高
容量値の容量部が実現できるという効果がある。
容量絶縁膜としてフッ素を含むシリコン窒化膜を用いる
ので、フッ素とシリコンの結合が強く緻密な膜が形成で
きる。従ってシリコン窒化膜の酸化処理に対するバリヤ
ー性が増し、シリコン窒化膜の薄膜化が可能になり、高
容量値の容量部が実現できるという効果がある。
【図１】本発明の第１の実施例を示す溝型容量部の断面
図。
図。
【図２】本発明の第２実施例を示すスタック型容量部の
断面図。
断面図。
【図３】本発明のフッ素を含むシリコン窒化膜及び従来
のシリコン窒化膜の初期膜厚と酸化後のシリコン酸化膜
換算膜厚との関係を示す図。
のシリコン窒化膜の初期膜厚と酸化後のシリコン酸化膜
換算膜厚との関係を示す図。
【図４】従来のシリコン窒化膜を用いたスタック型容量
部の断面図。
部の断面図。
１ シリコン基板 ２ 拡散層 ３ 分離酸化膜 ４，４Ａ ゲート電極 ５，５Ａ シリコン酸化膜 ６ 下部電極 ７，７Ａ シリコン酸化膜 ８，８Ａ フッ素を含むシリコン窒化膜 ９，９Ａ シリコン酸化膜 １０，１０Ａ 上部電極
Claims (1)
- 【請求項１】 少くともシリコン窒化膜を容量絶縁膜と
する容量部を有する半導体装置において、前記シリコン
窒化膜はフッ素を含んでいることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082793A JP2687752B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3082793A JP2687752B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04316361A JPH04316361A (ja) | 1992-11-06 |
| JP2687752B2 true JP2687752B2 (ja) | 1997-12-08 |
Family
ID=13784284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3082793A Expired - Fee Related JP2687752B2 (ja) | 1991-04-16 | 1991-04-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2687752B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231822A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 窒化膜の形成方法 |
-
1991
- 1991-04-16 JP JP3082793A patent/JP2687752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04316361A (ja) | 1992-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2871580B2 (ja) | 半導体装置の製造方法 | |
| EP0525650B1 (en) | Method for fabricating a semiconductor device with capacitor insulating film | |
| US5013692A (en) | Process for preparing a silicon nitride insulating film for semiconductor memory device | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JP2687752B2 (ja) | 半導体装置 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| US6835640B2 (en) | Method of forming a novel composite insulator spacer | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0230186B2 (ja) | ||
| JP3451930B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JP3006809B2 (ja) | 半導体装置の製造方法 | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| US6225682B1 (en) | Semiconductor memory device having isolation structure and method of fabricating the same | |
| JP2943383B2 (ja) | 半導体装置の製造方法 | |
| JPS5984460A (ja) | 半導体装置用キヤパシタの製造方法 | |
| US6949448B2 (en) | Local oxidation of silicon (LOCOS) method employing graded oxidation mask | |
| JP2721726B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6316903B2 (ja) | ||
| JPH05121654A (ja) | 半導体装置の製造方法 | |
| JPH0669447A (ja) | 半導体装置及びその製造方法 | |
| JPH0669518A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970722 |
|
| LAPS | Cancellation because of no payment of annual fees |