JPH11345871A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】トレンチ内を良好な形状の素子分離絶縁膜によ
って埋め込むこと。 【解決手段】フォトレジストパターン６をマスクにし
て、シリコン窒化膜５、シリコン酸化膜４、多結晶シリ
コン膜３、熱酸化膜２、シリコン基板１をＲＩＥ法にて
順次エッチングすることによりトレンチ７を形成すると
ともに、多結晶シリコンゲート電極３、ゲート酸化膜２
を形成する。次に多結晶シリコンゲート電極３の表面を
炭素膜１０で覆った状態で減圧下の熱処理により、トレ
ンチ７の表面を滑らかにするとともに、トレンチ７の底
部の角部を丸くする。この後、トレンチ７７内に素子分
離絶縁膜１１を埋込み形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特にシリコン表面の改善方法に特徴があ
る半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、コンピューターや通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。ＬＳＩ単体の性能向上は、素子を微細化
して、高集積化することにより実現できる。

【０００３】一方、従来より、素子分離は局所酸化法の
１つであるＬＯＣＯＳ素子分離により行なわれている。
この素子分離ではバーズビークと呼ばれる酸化膜の食い
込みが素子形成領域に生じ、素子形成領域の実効的な面
積が減少する。したがって、ＬＯＣＯＳ素子分離は、高
集積化に関しては有効ではない。

【０００４】そこで、最近では、基板表面に素子分離溝
として浅いトレンチを形成し、この浅いトレンチ内を素
子分離絶縁膜により充填するというＳＴＩ（Shallow Tr
enchIsolation）が多く用いられるようになってきてい
る。この素子分離は、ＬＯＣＯＳ素子分離の場合とは異
なり、バーズビークが生じないので、素子形成領域の減
少を防止でき、高集積化に関して有効なものである。

【０００５】しかしながら、従来のＳＴＩには以下のよ
うな問題があった。すなわち、この種のトレンチは反応
性イオンエッチング（ＲＩＥ）を用いて形成するため、
トレンチ内面に凹凸が生じる。

【０００６】その結果、例えばＭＯＳトランジスタのチ
ャネルの一部が先にオンするという現象が発生し、トラ
ンジスタ特性が劣化するという問題があった。また、ト
レンチ内を良好な形状の素子分離絶縁膜で埋め込むこと
が困難になり、これにより素子分離の不良が生じ、信頼
性が低下するという問題があった。

【０００７】一方、微細化に有効なキャパシタの１つと
して、トレンチキャパシタが知られている。トレンチキ
ャパシタは、トレンチ側面をキャパシタ面積に利用する
ことにより、必要な容量を確保するというものである。

【０００８】しかしながら、トレンチキャパシタにおい
ても反応性イオンエッチング（ＲＩＥ）を用いてトレン
チを形成するため、トレンチ内面に凹凸が生じ、そこに
電界が集中し、キャパシタ絶縁膜に絶縁破壊が生じ、信
頼性が低下するという問題があった。

【０００９】本発明者らは、このような問題を解決でき
る方法を既に提案している（特願平９−１７４１）。こ
の方法は、基板表面に形成したトレンチの形状を、減圧
下の熱処理により、素子の微細化に好ましい形状に変形
できるという新規な事実に基づいたものである。

【００１０】すなわち、減圧下の熱処理により、トレン
チの角部、特にトレンチの底の角部を丸めることができ
ることが分かった。このような形状変化により、素子特
性の劣化の防止や、素子分離絶縁膜の埋込み形状の改善
や、キャパシタ絶縁膜の電界集中の緩和（絶縁耐圧の向
上）を図ることができる。

【００１１】ところで、この方法を実際に使用する場
合、つまり減圧下の熱処理工程の際には、通常、トレン
チのシリコン表面以外にも、多結晶シリコンゲート電極
等の他のシリコン表面も露出していることが多い。

【００１２】ここで、多結晶シリコンやアモルファスシ
リコンのほうが単結晶シリコンよりも表面拡散（マイグ
レーション）が顕著に起こる。そのため、減圧下の熱処
理により、多結晶シリコンゲート電極等の形状が変化し
て、正常な素子を形成できなくなる可能性があった。

【００１３】

【発明が解決しようとする課題】上述の如く、本発明者
らは、減圧下の熱処理により、ＲＩＥにより形成したト
レンチの角部、特にトレンチの底の角部を丸めて、埋込
み形状や絶縁耐圧の向上を図るという方法を既に提案し
ている。

【００１４】しかしながら、減圧下の熱処理工程の際
に、トレンチ以外にもシリコン表面も露出している部分
が存在すると、その部分の形状が変化し、正常な素子を
形成できなくなる可能性があった。

【００１５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、露出している複数のシ
リコン領域のうち所望のシリコン領域の表面だけをより
滑らかにできる半導体装置の製造方法を提供することに
ある。

【００１６】

【課題を解決するための手段】［構成］上記目的を達成
するために、本発明（請求項１）に係る半導体装置の製
造方法は、表面が露出している第１および第２のシリコ
ン領域を有するシリコン基板を形成する工程と、前記第
１のシリコン領域上に炭素からなる保護膜を形成する工
程と、前記第２のシリコン領域の表面を減圧下の熱処理
によって前記第１のシリコン領域より滑らかなにする工
程とを有することを特徴とする。

【００１７】ここで、第１のシリコン領域は例えばシリ
コン基板上に形成された多結晶シリコンゲート電極の表
面、第２のシリコン領域は例えばシリコン基板の表面に
形成されたトレンチの表面である（請求項２）。

【００１８】また、保護膜を選択的に形成するには、例
えば第２のシリコン領域上に下地膜を形成し、次に全面
に前記保護膜を形成し、次に下地膜を除去することによ
って第２のシリコン領域上の保護膜を除去すれば良い
（請求項３）。

【００１９】ここで、上記熱処理によって、下地膜を除
去するとともに、前記第２のシリコン領域の表面をより
滑らかにすることが好ましい（請求項４）。また、減圧
下の熱処理は、還元性ガス雰囲気中で行うことが好まし
い（請求項５）。

【００２０】また、熱処理の温度は８５０℃以上が好ま
しい。 ［作用］本発明者らの研究によれば、炭素はシリコン膜
とほとんど反応せずにシリコン膜の表面に吸着して膜を
形成し、しかもこの炭素の吸着により形成された膜は容
易に選択的に除去できることが分かった。また、このよ
うな炭素の特性は、シリコン膜の結晶状態、つまり単結
晶、多結晶、アモルファスに関係ないことが分かった。

【００２１】したがって、本発明（請求項１〜５）によ
れば、減圧下の熱処理により、所望のシリコン領域（第
２のシリコン領域）の表面だけをより滑らかにでき、し
かもその後に不要な保護膜を容易に除去できる。

【００２２】また、本発明（請求項２）のように、例え
ば第１のシリコン領域として多結晶シリコンゲート電極
の表面、第２のシリコン領域としてトレンチの表面を選
べば、減圧下の熱処理によりトレンチの表面を滑らかに
する際に、多結晶シリコンゲート電極の形状変化を防止
できるようになる。

【００２３】また、トレンチとして素子分離溝を選んだ
場合には、トランジスタのチャネルの一部が先にオンす
るという現象を抑制できたり、素子分離の不良を防止す
ることができる。また、トレンチとしてトレンチキャパ
シタのトレンチを選んだ場合には、キャパシタ絶縁膜の
絶縁耐圧の低下を抑制できる。

【００２４】また、保護膜を第１のシリコン領域上に選
択的に形成するには、例えば本発明（請求項３）のよう
に、まず第２のシリコン領域上に下地膜を形成し、次に
全面に保護膜を形成し、そして最後に下地膜を除去する
ことによって第２のシリコン領域上の保護膜を除去すれ
ば良い。

【００２５】この場合、工程数の削減化を図るために、
本発明（請求項４）のように、減圧下の熱処理によっ
て、第２のシリコン領域上の下地膜を除去するととも
に、露出した第２のシリコン領域の表面をより滑らかに
することが好ましい。

【００２６】ここで、下地膜は薄い酸化膜であることが
好ましい。その理由は、減圧下の熱処理として、減圧下
の高温・水素雰囲気中での熱処理を選べば、薄い酸化膜
を容易に除去できるからである。

【００２７】また、減圧下の熱処理は、例えば本発明
（請求項５）のように、還元性ガス雰囲気中で行うこと
が好ましい。その理由は、還元性ガス雰囲気中であれ
ば、第２のシリコン領域の酸化が抑制され、第２のシリ
コン領域の表面をより滑らかにする表面拡散が抑制され
ないからである。また、熱処理後の不要な保護膜の除去
は、例えば硫酸と過酸化水素との混合溶液を用いること
により容易に行える。

【００２８】

【発明の実施の形態】図１および図２は、本発明の一実
施形態に係る半導体装置の製造方法を示す断面図であ
る。ここでは、ＳＴＩにより素子分離されたＭＯＳトラ
ンジスタの製造方法について説明する。

【００２９】まず、図１（ａ）に示すように、単結晶の
シリコン基板１上に、ゲート酸化膜となる熱酸化膜２、
多結晶シリコンゲート電極となる多結晶シリコン膜３、
シリコン窒化膜４、シリコン酸化膜５を順次形成する。

【００３０】次に図１（ｂ）に示すように、シリコン酸
化膜５上にフォトレジストパターン６を形成した後、こ
のフォトレジストパターン６をマスクにして、シリコン
酸化膜５、シリコン窒化膜４、多結晶シリコン膜３、熱
酸化膜２、シリコン基板１を順次ＲＩＥ法にて順次エッ
チングすることにより、素子分離溝としての深さ０．４
μｍの浅いトレンチ７を形成するとともに、多結晶シリ
コンゲート電極３、ゲート酸化膜２を形成する。

【００３１】次に図１（ｃ）に示すように、フォトレジ
ストパターン６を炭化して剥離した後、塩酸とオゾンの
混合水溶液を用いて、トレンチ７および多結晶シリコン
ゲート電極３の表面に薄いシリコン酸化膜８を形成す
る。

【００３２】次に図１（ｄ）に示すように、トレンチ７
内にポジ型のフォトレジスト９を埋め込む。このような
フォトレジスト９は、例えばトレンチ７内を埋め込む厚
さのポジ型のフォトレジスト９を全面に塗布した後、ト
レンチ７よりも上のフォトレジスト９を感光し、現像に
より溶解することにより形成できる。

【００３３】次に図２（ｅ）に示すように、フォトレジ
スト９をマスクに用い、弗化水素水溶液により、多結晶
シリコンゲート電極３の表面に形成されたシリコン酸化
膜８を除去する。この後、フォトレジスト９を剥離す
る。

【００３４】次に図２（ｆ）に示すように、炭素を含む
雰囲気中に基板を晒して、全面に炭素膜１０を形成す
る。次に図２（ｇ）に示すように、水素雰囲気中で１０
００℃、１０Ｔｏｒｒの熱処理を１分間行って、トレン
チ７の表面に形成されたシリコン酸化膜８を除去してそ
の上の炭素膜１０を除去するとともに、トレンチ７の表
面を滑らかにし、さらにトレンチ７の底部の角を丸くす
る。

【００３５】このように熱処理として、減圧下の高温・
水素ガス雰囲気中での熱処理を選べば、薄いシリコン酸
化膜８の除去とトレンチ７の形状の改善とを同時に行う
ことができ、工程数の削減化を図ることができる。

【００３６】また、水素ガス雰囲気は還元性ガス雰囲気
であるため、トレンチ７の表面が再酸化がされることを
防止でき、これによりトレンチ７の表面を滑らかにする
シリコンの表面拡散が抑制されることを防止できる。

【００３７】図３に、図２（ｇ）の段階のトレンチ断面
の顕微鏡写真を示す。これから、水素雰囲気中での熱処
理により、トレンチ７の底部の角を丸めることができる
ことが分かる。

【００３８】このとき、多結晶シリコンゲート電極３の
表面に形成されている炭素膜１０は除去されないので、
多結晶シリコンゲート電極３の表面は炭素膜１０により
保護される。したがって、多結晶シリコンゲート電極３
の形状は初期形状のままで変化しない。

【００３９】次に図２（ｈ）に示すように、残留してい
る炭素膜１０を硫酸と過酸化水素との混合溶液等により
除去した後、トレンチ７内に素子分離絶縁膜１１を埋め
込み形成する。

【００４０】このとき、トレンチ７の表面は滑らかにな
っており、またトレンチ７の底部の角は丸まっているの
で、トレンチ７内を良好な形状の素子分離絶縁膜１１で
埋め込むことができる。

【００４１】これによりＭＯＳトランジスタの特性劣
化、例えばＭＯＳトランジスタのチャネルの一部が先に
オンするという現象の発生を抑制でき、また素子分離の
不良による信頼性の低下を防止できる。

【００４２】最後に、周知の方法に従って図示しないソ
ース拡散層およびドレイン拡散層を形成してＳＴＩによ
り素子分離されたＭＯＳトランジスタが完成する。本発
明者らは、表面が炭素膜で覆われた多結晶シリコン膜
と、表面が炭素膜で覆われていない多結晶シリコン膜の
２つの試料を用いて、炭素膜の有無の違いによる多結晶
シリコン膜の流動現象について調べてみた。

【００４３】具体的には、厚さ５０ｎｍのシリコン酸化
膜上に厚さ２０ｎｍの多結晶シリコン膜を形成してなる
試料を水素雰囲気中でアニール処理し、炭素膜の有無に
よって、多結晶シリコン膜の表面荒さがアニール温度に
よってどのように変化するか調べた。多結晶シリコン膜
の表面荒さはＡＦＭにより調べた。

【００４４】図４に、その結果であるアニール温度と多
結晶シリコン膜の表面荒さとの関係を示す。図から、表
面が炭素膜で覆われていない場合、多結晶シリコン膜の
表面荒さは、アニール温度の上昇とともに大きくなるこ
とが分かる。その理由は、アニール温度を上げると、表
面流動が起こりやすくなり、凝集が起こりやすくなるか
らであると考えられる。

【００４５】一方、表面が炭素膜で覆われている場合、
アニール温度を変えても表面荒さはほとんど変化しない
ことが分かる。したがって、炭素膜は多結晶シリコン膜
の表面流動を抑制する働きがあることが分かる。

【００４６】以上、発明の実施形態を説明したが、本発
明は上述の実施形態に限定されるものではない。例え
ば、上述の実施形態では、炭素を含むガス雰囲気中に基
板を晒すことにより、多結晶シリコン膜の表面に炭素を
吸着させて炭素膜を形成したが、炭素を含む溶液中、例
えばグリセリン溶液中に基板を浸すことによって炭素か
らなる膜（有機膜）を形成しても良い。

【００４７】また、上述した実施形態では、結晶性の異
なるシリコン領域の組合わせとして多結晶シリコンゲー
ト電極の表面（多結晶シリコン領域）と素子分離溝のト
レンチの表面（単結晶シリコン領域）との場合について
説明したが、本発明はトレンチ型メモリセルの多結晶シ
リコンゲート電極の表面（多結晶シリコン領域）とキャ
パシタのトレンチの表面（単結晶シリコン領域）との組
合わせの場合にも適用できる。

【００４８】この場合、減圧下の熱処理により、トレン
チの角部、特にトレンチの底の角部を丸める工程におい
て、多結晶シリコンゲート電極の形状が変化することを
防止できる。すなわち、多結晶シリコンゲート電極の形
状劣化を招くことなく、キャパシタ絶縁膜の絶縁耐圧の
向上を図ることができる。

【００４９】また、上述の実施形態では、多結晶シリコ
ン（ゲート電極）および単結晶シリコン（基板）の表面
に炭素を吸着させて炭素膜を形成したが、アモルファス
シリコンの表面にも炭素を吸着させて炭素膜を形成する
ことができる。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。

【００５０】

【発明の効果】以上詳説したように本発明（請求項１〜
４）によれば、第１のシリコン領域を炭素からなる保護
膜で覆った状態で減圧下の熱処理を行うことにより、所
望のシリコン領域（第２のシリコン領域）の表面だけを
滑らかにでき、しかもその後不要になった保護膜を容易
に除去できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置の製造方
法を示す前半の工程断面図

【図２】本発明の一実施形態に係る半導体装置の製造方
法を示す後半の工程断面図

【図３】減圧下での熱処理後のトレンチ断面を示す顕微
鏡写真

【図４】アニール温度と多結晶シリコン膜の表面荒さと
の関係を示す特性図

【符号の説明】

１…シリコン基板 ２…ゲート酸化膜 ３…多結晶シリコンゲート電極 ４…シリコン窒化膜 ５…シリコン酸化膜 ６…フォトレジストパターン ７…トレンチ ８…シリコン酸化膜 ９…フォトレジスト １０…炭素膜（保護膜） １１…素子分離絶縁膜

Claims (5)

【特許請求の範囲】
1. 【請求項１】表面が露出している第１および第２のシリ
   コン領域を有するシリコン基板を形成する工程と、 前記第１のシリコン領域上に炭素からなる保護膜を形成
   する工程と、 減圧下の熱処理によって前記第２のシリコン領域の表面
   を前記第１のシリコン領域の表面より滑らかにする工程
   とを有することを特徴とする半導体装置の製造方法。
2. 【請求項２】前記第１のシリコン領域は前記シリコン基
   板上に形成された多結晶シリコンゲート電極の表面、前
   記第２のシリコン領域は前記シリコン基板の表面に形成
   されたトレンチの表面であることを特徴とする請求項１
   に記載の半導体装置の製造方法。
3. 【請求項３】前記保護膜を形成する工程は、前記第２の
   シリコン領域上に下地膜を形成する工程と、全面に前記
   保護膜を形成する工程と、前記下地膜を除去することに
   よって前記第２のシリコン領域上の前記保護膜を除去す
   る工程とからなることを特徴とする請求項１に記載の半
   導体装置の製造方法。
4. 【請求項４】前記熱処理によって、前記下地膜を除去す
   るとともに、前記第２のシリコン領域の表面をより滑ら
   かにすることを特徴とする請求項３に記載の半導体装置
   の製造方法。
5. 【請求項５】前記減圧下の熱処理を還元性ガス雰囲気中
   で行うことを特徴とする請求項１に記載の半導体装置の
   製造方法。