JP2008294473A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008294473A JP2008294473A JP2008205975A JP2008205975A JP2008294473A JP 2008294473 A JP2008294473 A JP 2008294473A JP 2008205975 A JP2008205975 A JP 2008205975A JP 2008205975 A JP2008205975 A JP 2008205975A JP 2008294473 A JP2008294473 A JP 2008294473A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- insulating film
- film
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】半導体基板上に設けられた熱酸化膜9と、この熱酸化膜9よりもゲート電極11側に設けられたCVD酸化膜10の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備えた半導体装置において、熱酸化膜9またはCVD酸化膜10を形成後、N2O、NH3、NOガスによる窒化を行い、熱酸化膜/基板界面及びゲート電極/CVD酸化膜界面のいずれか一方または両方に窒素を偏析させ、積層ゲート絶縁膜中の窒素濃度をゲート電極中もしくは半導体基板中の窒素濃度よりも高くした。これにより、トレンチ内壁に形成するゲート絶縁膜特性及び信頼性が向上し、トレンチ側壁に存在するMOSトランジスタのホットキャリア耐性向上,チャネル領域の移動度が向上する。
【選択図】図8
Description
また、例えば特開平7−249770号公報、特開平8−172091号公報では、MOSトランジスタのゲート絶縁膜として、熱酸化膜の上に窒化膜を形成し、さらにその表面に酸化膜を堆積してなるONO構造の絶縁膜及びその形成方法が提案されている。
また、トレンチ側壁近傍には、トレンチを形成するためのエッチングや熱処理等に起因した結晶欠陥、ストレスが存在する。このような基板(Si)表面を熱酸化することにより形成された熱酸化膜9は欠陥密度が多くなり、熱酸化膜9/基板界面における界面準位の増加を招き、ゲート絶縁膜(酸化膜)膜質の低下やデバイス特性への悪影響(主接合リーク電流の増大、基板のキャリアライフタイムの低下によるデバイス特性の悪化)が懸念される。このようなSi表面の影響を抑制するためには、ゲート酸化時の熱酸化工程を少なくする必要があった。
また、熱酸化膜9を形成する場合に、トレンチの側面にはN+型エミッタ拡散層6、P型ベース層4が形成されているため、それらの拡散層のドーパントが熱酸化膜9へ拡散していき、ゲート絶縁膜特性や信頼性を低下させ、MOSトランジスタ特性の低下を招くという問題があった。
以下に、本発明の参考例を図面に基づいて説明する。図1は、本発明の参考例1における半導体装置であるトレンチMOSゲート構造を用いたIGBT(絶縁ゲート型バイポーラトランジスタ)の製造方法を示す断面図である。図において、1はN型低濃度層、2はN型高濃度拡散層、3はP型高濃度拡散層、4はP型ベース層、5は熱酸化膜、6はN+型エミッタ拡散層、7はCVD酸化膜、8はトレンチを示している。また、9はトレンチ8内壁にゲート絶縁膜として形成された熱酸化膜(SiO2)、10は熱酸化膜9よりもゲート電極側に設けられたCVD酸化膜(SiO2)で、本参考例では、熱酸化膜9とCVD酸化膜10によって積層ゲート絶縁膜が構成されている。さらに、11はトレンチ8内部を埋め込むゲート電極材料で、例えば高濃度リンを含むpoly‐Siもしくはノンドープドpoly‐Siにリンをイオン注入でドープした材料等が用いられる。11aはゲート電極材料11を酸化して形成された酸化膜、12はP型高濃度拡散層、13、15はCVD酸化膜、14はシリケイトガラス、16はシリサイド、17はバリアメタル、18はアルミをそれぞれ示している。
本参考例では、半導体基板上に設けられた熱酸化膜9とこの熱酸化膜9よりもゲート電極11側に設けられたCVD酸化膜10の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備えたMOS構造のゲートを有する半導体装置において、CVD酸化膜10の比率を積層ゲート絶縁膜全体の膜厚の20%以上とするものである。
次に、 基板表面(N型低濃度層1)の中に、例えばピーク濃度1×1015〜1×1018cm−3、拡散深さ1〜4μmで、トレンチ8の深さよりも浅いP型ベース層4を形成し、さらに例えば表面濃度1×1018〜1×1020cm−3、拡散深さ0.3〜2μmのN+型エミッタ拡散層6を形成する(図1(a))。
次に、ここではトレンチ8内壁に熱酸化により熱酸化膜9及を形成し、さらにこの熱酸化膜9上にLPCVD法によりCVD酸化膜10を形成することにより、熱酸化膜9とCVD酸化膜10からなる積層ゲート絶縁膜を形成する。ここで、熱酸化膜9の膜厚をtOX(9)、CVD酸化膜10の膜厚をtOX(10)、トータルのゲート絶縁膜膜厚で、MOSトランジスタのしきい値電圧(VTH)を決定する膜厚をtOX(total)とすると、各酸化膜の膜厚は、以下の式で表す条件を満たしている。
tOX(9) ≦0.2tOX(total)
tOX(10)≧0.2tOX(total)
WG ≧1.3WT
WC ≧0.2μm
さらに、ゲート抵抗の低抵抗化のために、ゲート電極材料11の表面にTiSi、CoSi等のシリサイド層を形成してもよい。
次に、図4は、図1に示すデバイス断面に対して90度方向を変えて切断した断面を示しており、図4(b)は図4(a)中Cで示す部分の部分拡大図で、図において、19は厚い酸化膜、20はトレンチより深いP層である。図4に示すように、本参考例によれば、厚い酸化膜19との境界部であるLocos Edgeでのゲート絶縁膜の局所的な薄膜化も防止することができ、図4(c)に示す従来例と比較して局所的な電界集中の発生を抑制することができる。以上、本参考例における製造工程において、熱酸化膜9のみのゲート絶縁膜を用いた従来例に比べて本参考例ではゲート酸化時の熱酸化工程が少ないために、トレンチ内壁、トレンチ開孔部及びトレンチ底部、Locos Edgeにおける局所的なゲート絶縁膜の薄膜化が抑制され、膜厚の均一性が向上する効果が得られる。
(1)熱酸化膜9を形成後、LPCVDによりSi3N4膜21を形成し、このSi3N4膜21中のトラップ、水素、ピンホールを取り除くためにSi3N4膜21表面を酸化して酸化膜22を形成し、その後LPCVD法でCVD酸化膜23を形成した積層ゲート絶縁膜(図5)。
(2)熱酸化膜9及びCVD酸化膜10を形成後、LPCVDによりSi3N4膜を形成し、このSi3N4膜中のトラップ、水素、ピンホールを取り除くためにSi3N4膜表面を酸化して酸化膜を形成し、その後さらにLPCVD法で別のCVD酸化膜を形成した積層ゲート絶縁膜。
以下に、本発明の実施の形態1を図面に基づいて説明する。本実施の形態1における半導体装置は、上記参考例1で示した積層ゲート絶縁膜、すなわち半導体基板上に設けられた熱酸化膜9とこの熱酸化膜9よりもゲート電極側に設けられたCVD酸化膜10の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備え、さらに、積層ゲート絶縁膜中の窒素濃度が、ゲート電極中もしくは半導体基板中の窒素濃度よりも高いものである(図8参照)。具体的には、本実施の形態1による積層ゲート絶縁膜は、熱酸化膜9/半導体基板界面及びゲート電極/CVD酸化膜10界面のいずれか一方または両方に、窒素が偏析している窒化酸化膜を含むものである。
以下に、本発明における積層ゲート絶縁膜及び比較のためのゲート絶縁膜を含む5種類のサンプルA〜Eについて、ゲート絶縁膜特性及びトランジスタ特性について評価した結果を記す。各サンプルのゲート絶縁膜条件を図7に示す。ただし、サンプルAは従来例に示した熱酸化膜のみ、サンプルB、Dは上記参考例1による積層ゲート絶縁膜、サンプルCは本発明による積層ゲート絶縁膜、サンプルEは比較例としてCVD酸化膜のみのゲート絶縁膜とした。
|△VOX|=|△VOX、Finish−△VOX、Initial|
図14及び図15(a)より、r値が約20%以上の時、QBD値の対数が1×10−1C/cm2以上、|△VOX|値が約5V以下となり、ゲート絶縁膜特性が向上する。なお、r値が約20%の時のQBD値の対数1×10−1C/cm2は、使用可能なレベルであり、r値が約50%以上ではQBD値の対数が1C/cm2という理想的なレベルとなる。これらの結果から、CVD酸化膜の比率は、積層ゲート絶縁膜全体の膜厚の20%以上とすることが望ましい。
以上の評価結果より、MOS構造のゲートを有する半導体装置において、本発明による積層ゲート絶縁膜を用いることにより、従来例の熱酸化膜のみ、またはCVD酸化膜のみの場合よりもゲート酸化膜特性及び信頼性が向上し、さらにMOSトランジスタ特性が向上することが明らかである。
本実施の形態では、本発明による積層ゲート絶縁膜が適用可能な他のデバイス構造について簡単に説明する。
図19は、ゲート電極材料11表面が半導体基板1の表面よりもトレンチ8の深さ方向にあるトレンチMOSゲート構造を用いたIGBTを示している。また、図20は、トレンチMOSゲート構造のMOSFETである。図20において、30はn型高濃度層、31はn型拡散層、32はn型低濃度拡散層、33はp型拡散層、34はn型高濃度拡散層、35はp型高濃度拡散層である。なお、図20ではn−ch型のMOSFETを示しているが、p−ch型であっても構わない。また、図21に示す平面MOSゲート構造のデバイスや、図22に示すようにトレンチの一部がMOSゲートとして動作するデバイスに適用しても良い。図22において、F及びGはMOSゲートとして動作するトレンチ、E及びHはMOSゲートとして動作しないトレンチである。
以上のように、本発明は、トレンチMOSゲート構造、平面MOSゲート構造のパワーデバイス及びその他のMOSゲートデバイスに広く適用可能であり、いずれのデバイスにおいても上記実施の形態1及び2と同様の効果が得られる。
上記実施の形態1〜3では、主にトレンチをMOSゲートとして用いるデバイスについて記したが、本発明は半導体基板上に設けられた複数のトレンチの一部または全てをキャパシタまたは分離として用いる半導体装置にも適用することができ、トレンチ内壁に設けられた熱酸化膜と、この熱酸化膜より上層に設けられたCVD酸化膜の少なくとも2種類以上の絶縁膜を含む積層絶縁膜を用いるものである。なお、この場合も、CVD酸化膜の比率を積層絶縁膜全体の膜厚の20%以上とする。このトレンチ内部を埋め込んでいる積層絶縁膜以外の材料は、その表面が半導体基板表面よりも突出している場合や、表面がトレンチ内部にあり半導体基板表面に突出していない場合がある。
また、積層絶縁膜は、熱酸化膜/半導体基板界面、及びトレンチ内部を埋め込んでいる材料/CVD酸化膜界面のいずれか一方または両方に、窒素が偏析している窒化酸化膜を含んでいる。さらに、積層絶縁膜は、Si3N4膜や、Si3N4膜の表面を酸化した酸化膜を含む場合もあり、いずれの場合も上記実施の形態1、2と同様な絶縁膜の特性向上が得られる。
本実施の形態では、本発明による積層ゲート絶縁膜が適用可能な平面MOS構造のゲートを用いたデバイスについて簡単に説明する。
平面MOSゲートデバイスにおいても、ゲート絶縁膜を形成するSi表面に欠陥、プラズマダメージ等が存在し、ゲート絶縁膜形成時にその欠陥が酸化膜中に取り込まれる等により、絶縁膜中のトラップ増加、Si/SiO2界面準位増加により、絶縁膜特性を低下させる。さらに、Si表面に凹凸が存在するために、熱酸化法のみでゲート絶縁膜を形成すると、局所的な薄膜化が生じる。特にその挙動はゲート酸化膜が薄膜化されるほど顕著になり、ゲート絶縁膜特性、MOSトランジスタ特性の劣化を引き起こすことになる。このため、本発明における積層ゲート絶縁膜は、トレンチの一部または全てをMOSゲート、キャパシタまたは分離として用いるデバイスのみならず、平面MOSゲートデバイスにおいても同様の効果が得られる。
4 P型ベース層、5 熱酸化膜、6 N+型エミッタ拡散層、
7 CVD酸化膜、8 トレンチ、9 熱酸化膜(SiO2)、
10 CVD酸化膜(SiO2)、11 ゲート電極材料、
11a ゲート電極材料の酸化膜、12 P型高濃度拡散層、
13 CVD酸化膜、14 シリケイトガラス、15 CVD酸化膜、
16 シリサイド、17 バリアメタル、18 アルミ、19 厚い酸化膜、
20 トレンチより深いP層、21 Si3N4膜、
22 Si3N4膜の酸化膜、23 CVD酸化膜、30 n型高濃度層、
31 n型拡散層、32 n型低濃度拡散層、33 p型拡散層、
34 n型高濃度拡散層、35 p型高濃度拡散層、36 チャネル。
Claims (6)
- MOS構造のゲートを有する半導体装置において、半導体基板上に設けられた熱酸化膜とこの熱酸化膜よりもゲート電極側に設けられたCVD酸化膜の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備え、前記積層ゲート絶縁膜中の窒素濃度が前記ゲート電極中もしくは前記半導体基板中の窒素濃度よりも高いことを特徴とする半導体装置。
- 前記積層ゲート絶縁膜は、熱酸化膜/半導体基板界面及びゲート電極/CVD酸化膜界面のいずれか一方または両方に、窒素が偏析している窒化酸化膜を含むことを特徴とする請求項1記載の半導体装置。
- 前記積層ゲート絶縁膜には、その窒素濃度が前記ゲート電極中もしくは前記半導体基板中の窒素濃度よりも高く且つほぼ一定となる領域が存在することを特徴とする請求項1または請求項2に記載の半導体装置。
- MOS構造のゲートを有する半導体装置の製造方法であって、
半導体基板上に設けられた熱酸化膜とこの熱酸化膜よりもゲート電極側に設けられたCVD酸化膜の少なくとも2種類以上の絶縁膜を含み、その窒素濃度が前記半導体基板中の窒素濃度よりも高い積層ゲート絶縁膜を形成する工程と、
ゲート電極を形成する工程を含むことを特徴とする半導体装置の製造方法。 - 熱酸化膜を形成後、窒化を行い、熱酸化膜/半導体基板界面に窒素を偏析させる工程を含むことを特徴とする請求項4記載の半導体装置の製造方法。
- CVD酸化膜を形成後、窒化を行い、熱酸化膜/半導体基板界面及びゲート電極/CVD酸化膜界面に窒素を偏析させる工程を含むことを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205975A JP2008294473A (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205975A JP2008294473A (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25916399A Division JP2001085686A (ja) | 1999-09-13 | 1999-09-13 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012188418A Division JP5622814B2 (ja) | 2012-08-29 | 2012-08-29 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294473A true JP2008294473A (ja) | 2008-12-04 |
Family
ID=40168804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205975A Pending JP2008294473A (ja) | 2008-08-08 | 2008-08-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294473A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113013034A (zh) * | 2021-02-07 | 2021-06-22 | 西安微电子技术研究所 | 一种沟槽肖特基二极管及其制作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169951A (ja) * | 1993-10-12 | 1995-07-04 | Hewlett Packard Co <Hp> | 酸化膜形成方法 |
JPH09326487A (ja) * | 1996-06-04 | 1997-12-16 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
JPH10209449A (ja) * | 1996-11-25 | 1998-08-07 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JPH10335652A (ja) * | 1997-05-30 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH1131815A (ja) * | 1997-07-11 | 1999-02-02 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
JPH1174514A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2008
- 2008-08-08 JP JP2008205975A patent/JP2008294473A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07169951A (ja) * | 1993-10-12 | 1995-07-04 | Hewlett Packard Co <Hp> | 酸化膜形成方法 |
JPH09326487A (ja) * | 1996-06-04 | 1997-12-16 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
JPH10209449A (ja) * | 1996-11-25 | 1998-08-07 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
JPH10335652A (ja) * | 1997-05-30 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH1131815A (ja) * | 1997-07-11 | 1999-02-02 | Mitsubishi Electric Corp | トレンチ構造を有する半導体装置及びその製造方法 |
JPH1174514A (ja) * | 1997-08-28 | 1999-03-16 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113013034A (zh) * | 2021-02-07 | 2021-06-22 | 西安微电子技术研究所 | 一种沟槽肖特基二极管及其制作方法 |
CN113013034B (zh) * | 2021-02-07 | 2023-08-15 | 西安微电子技术研究所 | 一种沟槽肖特基二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001085686A (ja) | 半導体装置及びその製造方法 | |
US8178921B2 (en) | Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same | |
KR100640159B1 (ko) | 채널길이를 증가시킨 반도체소자 및 그의 제조 방법 | |
KR100875159B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
TWI567830B (zh) | 溝槽式功率電晶體結構及其製造方法 | |
US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
JP2004266140A (ja) | 半導体装置及びその製造方法 | |
US20070029616A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
KR20110055028A (ko) | 반도체 장치 제조방법 | |
US20090140322A1 (en) | Semiconductor Memory Device and Method of Manufacturing the Same | |
KR20080009987A (ko) | 반도체 소자의 제조 방법 | |
JP5622814B2 (ja) | 半導体装置及びその製造方法 | |
US7858491B2 (en) | Method of fabricating semiconductor device | |
KR100719719B1 (ko) | 반도체 소자의 제조방법 | |
WO2005101518A1 (ja) | 半導体装置の製造方法 | |
US7999311B2 (en) | Semiconductor device | |
JP2008294473A (ja) | 半導体装置及びその製造方法 | |
US6974996B2 (en) | Semiconductor device and method of manufacturing the same | |
US20080197429A1 (en) | Semiconductor device and method of manufacturing same | |
JP2010239044A (ja) | 集積化半導体装置及びその製造方法 | |
JP4534500B2 (ja) | 半導体装置の製造方法 | |
TWI775695B (zh) | 溝槽式電晶體及其製造方法 | |
CN113270320B (zh) | 一种半导体元件的制备方法及半导体元件 | |
KR20110070318A (ko) | 매립형 금속 리세스게이트를 갖는 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20111208 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20111220 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120313 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |