KR100719719B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100719719B1
KR100719719B1 KR1020060058568A KR20060058568A KR100719719B1 KR 100719719 B1 KR100719719 B1 KR 100719719B1 KR 1020060058568 A KR1020060058568 A KR 1020060058568A KR 20060058568 A KR20060058568 A KR 20060058568A KR 100719719 B1 KR100719719 B1 KR 100719719B1
Authority
KR
South Korea
Prior art keywords
trench
forming
impurity implantation
implantation process
impurity
Prior art date
Application number
KR1020060058568A
Other languages
English (en)
Inventor
양해창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060058568A priority Critical patent/KR100719719B1/ko
Priority to US11/617,628 priority patent/US20080003787A1/en
Priority to CNB2007100072512A priority patent/CN100573844C/zh
Application granted granted Critical
Publication of KR100719719B1 publication Critical patent/KR100719719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판 내에 트렌치를 형성한 후 상기 트렌치 내에 제1 불순물 주입 공정을 실시하는 단계와, 상기 트렌치 내에 측벽 산화막 및 버퍼 산화막을 형성하는 단계와, 상기 트렌치 내에 제2 불순물 주입 공정을 실시하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 절연막을 형성한 후 연마 공정을 실시하여 소자 분리막을 형성하여 액티브 영역과 필드 영역을 확정하는 단계를 포함함으로써, 보론(B) 농도의 저하를 보상하여 트랜지스터의 험프(hump) 특성을 개선할 수 있다.
불순물 주입, 소자 분리막, 험프, Rp

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 및 도 1b는 일반적인 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
도 2는 험프 특성을 갖는 트랜지스터의 게이트 전압에 따른 드레인 전류 곡선을 나타낸 그래프이다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 4는 본 발명에 따라 제1 및 제2 Rp를 갖는 제1 및 제2 불순물 주입 공정을 실시함으로써 보론(B)이 확산되는 방향을 나타낸 개념도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 산화막
104 : 게이트용 도전막 106 : 트렌치
108 : 측벽 산화막 110 : 버퍼 산화막
112 : 소자 분리막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 보론(B) 농도를 상향시켜 험프(hump) 발생을 방지하기 위한 반도체 소자의 제조방법에 관한 것이다.
도 1a 및 도 1b는 일반적인 반도체 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 터널 산화막(12) 및 폴리실리콘막(14)을 순차적으로 형성한 후 폴리실리콘막(14), 터널 산화막(12) 및 반도체 기판(10)의 일부를 식각하여 트렌치(16)를 형성한다. 트렌치(16) 내에 경사를 갖는 이온 주입 공정을 실시한다. 이때, 이온 주입 공정시 보론(B)을 이용한다.
도 1b를 참조하면, 트렌치(16) 내에 측벽 산화막(미도시)을 형성하고, 트렌치(16)가 매립되도록 전체 구조 상부에 HDP 산화막을 형성한 후 연마 공정을 실시하여 소자 분리막(18)을 형성한다.
그러나, 상기와 같이 소자 분리막을 형성할 경우 A 부분에서 보론(B) 세그리게이션(segregation)이 집중적으로 발생하여 험프를 유발시킨다. 이러한 험프 특성을 갖는 트랜지스터는 후속 열 공정과 산화 공정에 의해 스트레스를 받아 열화가 쉽게 발생하고, 이로 인해 스탠바이 전류(standby current)가 증가하여 제품의 질을 떨어드리게 된다.
또한, 험프 발생을 해결하기 위해 이온 주입 공정을 실시한 후 보론(B)의 세 그리게이션을 최소화하거나 보론(B)의 농도를 증가시켜 주어야 한다. 그러나, 보론(B)의 세그리게이션을 최소화하기 위해서는 열(thermal)을 줄여야 하는데 이는 실질적으로 불가능하고, 보론(B)의 농도를 증가시켜 주기 위해서는 이온 주입 공정에서 보론(B)의 도즈량을 증가시켜 주면 되는데, 이 경우 소자 분리막까지 영향을 받게 되어 브레이크다운 전압(breakdown voltage)이 감소하는 측면 효과(side effect)가 발생한다.
도 2는 험프 특성을 갖는 트랜지스터의 게이트 전압에 따른 드레인 전류 곡선을 나타낸 그래프이다.
곡선 a는 험프 특성을 갖는 트랜지스터의 초기 게이트 전압에 따른 드레인 전류를 나타낸 그래프이고, 곡선 b는 험프 특성을 갖는 트랜지스터가 스트레스를 받은 후의 게이트 전압에 따른 드레인 전류를 나타낸 그래프이다. 곡선 a와 곡선 b를 비교해보면, 트랜지스터가 스트레스를 받기 전보다 스트레스를 받은 후에 게이트 전압에 따른 드레인 전류의 특성이 열화 되었음을 알 수 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 보론(B) 농도의 저하를 보상하여 트랜지스터의 험프 특성을 개선하기 위한 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조방법은, 반도체 기판 내에 트렌치를 형성한 후 상기 트렌치 내에 제1 불순물 주입 공정을 실시하는 단계와, 상기 트렌치 내에 측벽 산화막 및 버퍼 산화막을 형성하는 단계와, 상기 트렌치 내에 제2 불순물 주입 공정을 실시하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 절연막을 형성한 후 연마 공정을 실시하여 소자 분리막을 형성하여 액티브 영역과 필드 영역을 확정하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 3a를 참조하면, 반도체 기판(100) 상부에 터널 산화막(102) 및 게이트 전극 형성을 위한 도전막(104), 바람직하게는 폴리실리콘막을 순차적으로 형성한 후 게이트용 도전막(104), 터널 산화막(102) 및 반도체 기판(100)의 일부를 식각하여 트렌치(106)를 형성한다. 트렌치(106) 내에 제1 불순물 주입 공정을 수행한다. 이때, 제1 불순물 주입 공정은 보론(B)을 이용하여 10KeV 내지 20KeV의 에너지와 1.0E11 내지 9.0E11의 도즈량으로 13도 내지 17도, 바람직하게는 15도의 경사를 갖도록 사방으로 돌려가면서 4번 실시한다. 제1 불순물 주입 공정으로 인하여 트렌 치(106) 측면 및 바텀 영역에서 반도체 기판(100) 내부로 150Å 내지 250Å의 깊이에 제1 불순물 영역이 형성된다.
도 3b를 참조하면, 트렌치(106) 내에 측벽 산화막(108) 및 버퍼 산화막(110)을 형성한다. 이때, 버퍼 산화막(110)은 150Å 내지 250Å의 두께로 형성한다. 트렌치(106) 내에 제2 불순물 주입 공정을 수행한다. 이때, 제2 불순물 주입 공정은 보론(B)을 이용하여 10KeV 내지 20KeV의 에너지와 1.0E11 내지 9.0E11의 도즈량으로 13도 내지 17도, 바람직하게는 15도의 경사를 갖도록 사방으로 돌려가면서 4번 실시한다. 제2 불순물 주입 공정으로 인하여 트렌치(106) 측면 및 바텀 영역 표면에 제2 불순물 영역이 형성된다.
도 3c를 참조하면, 트렌치(106)가 매립되도록 전체 구조 상부에 절연막을 형성한 후 연마 공정을 실시하여 소자 분리막(112)을 형성한다. 이때, 절연막은 산화막 계열의 물질로 형성되며, 바람직하게는 HDP 산화막으로 형성한다. 소자 분리막(112)을 형성함으로써 액티브 영역과 필드 영역이 정의된다.
도 4는 본 발명에 따라 제1 및 제2 Rp(Projection of range)를 갖는 제1 및 제2 불순물 주입 공정을 실시함으로써 보론(B)이 확산되는 방향을 나타낸 개념도이다.
도 4를 참조하면, 제1 Rp를 갖는 제1 불순물 주입 공정을 실시하면, 포인트1(제1 Rp)에 있는 보론(B)들이 B 영역(채널 부분과 액티브 에지(edge) 부분)으로 확산되고, 제2 Rp를 갖는 제2 불순물 주입 공정을 실시하면, 포인트2(제2 Rp)에 있 는 보론(B)들이 B 영역으로 확산된다. 이로 인하여 보론(B) 이온의 도즈량은 그대로 유지하면서 B 영역의 보론(B) 농도는 증가하여 험프 특성을 개선하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.
첫째, 트렌치 내에 제1 및 제2 Rp를 갖는 제1 및 제2 불순물 주입 공정을 실시함으로써 채널 부분과 액티브 에지 부분에서 발생하는 보론(B) 농도 저하를 보상할 수 있다.
둘째, 보론(B) 농도 저하를 보상함으로써 트랜지스터의 험프 특성을 개선할 수 있다.
셋째, 험프 특성을 개선함으로써 제품의 신뢰성을 향상시켜 수율 및 제품의 질을 향상시킬 수 있다.

Claims (6)

  1. 반도체 기판 내에 트렌치를 형성한 후 상기 트렌치 내에 제1 불순물 주입 공정을 실시하는 단계;
    상기 트렌치 내에 측벽 산화막 및 버퍼 산화막을 형성하는 단계;
    상기 트렌치 내에 제2 불순물 주입 공정을 실시하는 단계; 및
    상기 트렌치가 매립되도록 전체 구조 상부에 절연막을 형성한 후 연마 공정을 실시하여 소자 분리막을 형성하여 액티브 영역과 필드 영역을 확정하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2 불순물 주입 공정은 보론(B)을 이용하여 경사 이온 주입하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제1 및 제2 불순물 주입 공정은 10KeV 내지 20KeV의 에너지와 1.0E11 내지 9.0E11의 도즈량과 13도 내지 17도의 경사로 실시하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 제1 불순물 주입 공정으로 인하여 상기 트렌치 측면 및 바텀 영역에서 상기 반도체 기판 내부로 150Å 내지 250Å의 깊이에 제1 불순물 영역이 형성되는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 제2 불순물 주입 공정으로 인하여 상기 트렌치 측면 및 바텀 영역 표면에 제2 불순물 영역이 형성되는 반도체 소자의 제조방법.
  6. 제4항 또는 제5항에 있어서, 상기 제1 및 제2 불순물 영역에 주입된 이온들이 채널 부분과 액티브 영역의 에지 부분으로 확산되는 반도체 소자의 제조방법.
KR1020060058568A 2006-06-28 2006-06-28 반도체 소자의 제조방법 KR100719719B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060058568A KR100719719B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 제조방법
US11/617,628 US20080003787A1 (en) 2006-06-28 2006-12-28 Method of manufacturing semiconductor device
CNB2007100072512A CN100573844C (zh) 2006-06-28 2007-01-25 半导体装置制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058568A KR100719719B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100719719B1 true KR100719719B1 (ko) 2007-05-18

Family

ID=38277596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058568A KR100719719B1 (ko) 2006-06-28 2006-06-28 반도체 소자의 제조방법

Country Status (3)

Country Link
US (1) US20080003787A1 (ko)
KR (1) KR100719719B1 (ko)
CN (1) CN100573844C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825003B2 (en) * 2007-06-26 2010-11-02 International Business Machines Corporation Method of doping field-effect-transistors (FETs) with reduced stress/strain relaxation and resulting FET devices
CN105336660B (zh) * 2014-07-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
IT202100008456A1 (it) 2021-04-06 2022-10-06 Marco Rao Metodo per riconoscere o classificare oggetti

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583242A (ja) 1981-06-30 1983-01-10 Fujitsu Ltd 半導体装置の製造方法
KR20030060604A (ko) * 2002-01-10 2003-07-16 주식회사 하이닉스반도체 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법
KR20040008618A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 트렌치구조를 이용한 반도체소자의 소자분리 방법
KR20040037839A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20060070029A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 소자 분리막 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960276A (en) * 1998-09-28 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US7387942B2 (en) * 2003-12-09 2008-06-17 Promos Technologies Inc. Substrate isolation in integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583242A (ja) 1981-06-30 1983-01-10 Fujitsu Ltd 半導体装置の製造方法
KR20030060604A (ko) * 2002-01-10 2003-07-16 주식회사 하이닉스반도체 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법
KR20040008618A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 트렌치구조를 이용한 반도체소자의 소자분리 방법
KR20040037839A (ko) * 2002-10-30 2004-05-08 주식회사 하이닉스반도체 반도체소자의 제조방법
KR20060070029A (ko) * 2004-12-20 2006-06-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 소자 분리막 형성방법

Also Published As

Publication number Publication date
CN100573844C (zh) 2009-12-23
CN101097881A (zh) 2008-01-02
US20080003787A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US8692325B2 (en) Semiconductor device and method of manufacturing the same
US10395931B2 (en) LDMOS transistor, ESD device, and fabrication method thereof
US20070155101A1 (en) Method for forming a semiconductor device having recess channel
KR100719719B1 (ko) 반도체 소자의 제조방법
KR20080010888A (ko) 반도체 소자의 형성 방법
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
KR100701690B1 (ko) 트랜지스터 문턱전압 조절방법
US8703564B2 (en) Method for manufacturing a transistor for preventing or reducing short channel effect
KR100650900B1 (ko) 반도체 소자 제조 방법
KR20080088907A (ko) 반도체 소자 및 그의 형성 방법
US20110204444A1 (en) Semiconductor intergrated device and method of manufacturing same
US8288830B2 (en) Semiconductor device and method of manufacturing the same
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
US6746935B2 (en) MOS transistor in an integrated circuit and active area forming method
KR20070088055A (ko) 모스펫 소자의 제조방법
KR20090001054A (ko) 반도체 소자 및 그의 형성 방법
KR100596829B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR101001640B1 (ko) 반도체 소자 및 그의 제조방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR100649836B1 (ko) 반도체 소자의 제조 방법
KR100960469B1 (ko) 반도체 소자의 제조방법
KR20080074342A (ko) 반도체 소자의 트랜지스터 형성방법
KR20050001533A (ko) 반도체 소자의 트렌치형 소자 분리막 형성 방법
KR20070077391A (ko) 반도체 소자의 제조 방법
KR20060072960A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee