JPH0219975B2 - - Google Patents
Info
- Publication number
- JPH0219975B2 JPH0219975B2 JP55189544A JP18954480A JPH0219975B2 JP H0219975 B2 JPH0219975 B2 JP H0219975B2 JP 55189544 A JP55189544 A JP 55189544A JP 18954480 A JP18954480 A JP 18954480A JP H0219975 B2 JPH0219975 B2 JP H0219975B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- shot
- heat treatment
- electrode
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum (Al) Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、化合物半導体を用いたシヨツトキ・
ゲート電界効果トランジスタのような半導体装置
及びその製造方法に関する。 従来、例えばGaAsシヨツトキ・ゲート電界効
果トランジスタのゲート電極として、アルミニウ
ム（Al）、金（Au）、チタン（Ti）、モリブデン
（Mo）、タングステン（Ｗ）、タンタル（Ta）な
どの金属が用いられている。しかしながら、いず
れも600〔℃〕程度の熱処理でゲート電極の電気的
特性、例えば障壁高さ、ｎ値（1.04）、逆方向耐
圧が劣化し、トランジスタとしての動作は不能に
なる。 そこで、近年、前記従来のものの欠点を解消し
たとして、TiWをゲート電極とするものが発表
されている。 しかしながら、これも、例えば850〔℃〕の熱処
理には耐えることができず、障壁が失なわれ不安
定になる。しかも、通常の製造プロセスを採る
と、その間に腐蝕されて比抵抗が増大したりある
いは失なわれてしまう場合がある。 本発明は、850〔℃〕以上の熱処理に耐えられる
シヨツトキ・ゲート電極を有する半導体装置とそ
の製造方法を提供するものであり、以下これを詳
細に説明する。 ここでシヨツトキ接触とは、電極金属が半導体
基板に直接接触してダイオード特性が発生するも
の、半導体基板に直接接し更に半導体基板との間
に合金を生じてダイオード特性が発生するもの、
更に半導体基板表面の自然酸化膜を介して電極金
属が配設され、自然酸化膜中のトンネル現象によ
つてダイオード特性が生じるものを含む。 第１図乃至第６図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。 第１図参照 (1) クロム（Cr）をドープしたGaAs半絶縁性基
板１に厚さ例えば6000〔Å〕の二酸化シリコン
膜２を形成し、これを通常の技法でパターニン
グし窓２ａを形成する。 (2) イオン注入法を適用し、加速エネルギを175
〔KeV〕、ドーズ量を2.6×1012〔cm-2〕としてシ
リコン（Si）を注入する。 (3) 二酸化シリコン膜２を除去してから新たに厚
さ例えば1000〔Å〕程度の二酸化シリコン膜を
形成し、温度例えば850〔℃〕で時間例えば15
〔分〕の熱処理を行なうと図示のようなｎ型層
３を得ることができる。尚、外方拡散をを防止
する為に後から形成した二酸化シリコン膜は熱
処理終了後除去する。 第３図参照 (4) TiWSi合金、例えばTi0.3W0.7Si2からなる合
金をスパツタ法にて被着して厚さ例えば6000
〔Å〕の合金膜を形成し、これを、CF4＋O2（５
〔％〕）からなるエツチヤントを使用するドラ
イ・エツチング法にてパターニングしてゲート
電極４を形成する。 第４図参照 (5) 二酸化シリコン膜５を形成し、それをパター
ニングして窓５ａを形成してｎ型層３の表面を
露出させる。 (6) イオン注入法を適用し、加速エネルギを175
〔KeV〕、ドーズ量を1.7×1013〔cm-2〕としてSi
を注入する。 第５図参照 (7) 二酸化シリコン膜５を除去してから新たに厚
さ例えば1000〔Å〕程度の二酸化シリコン膜を
形成し、温度を例えば800〔℃〕、時間を15〔分〕
程度とする熱処理を行なつて図示のようなn+
型領域６，７が形成される。尚、２度目に形成
した二酸化シリコン膜は熱処理終了後除去す
る。 このようにして形成したn+型領域６，７の
不純物濃度はピーク部分で１×1018〔cm-3〕、ｎ
型層３のそれは同じくピーク部分で１×1017
〔cm-3〕であつた。 第６図参照 (8) GaAs部分表面を100〔Å〕程度エツチングす
る。このときのエツチング液としてはKOH＋
H2O2を使用して良い。 (9) 通常の技法にてn+型領域６，７上に電極８，
９を形成して完成する。電極材料としては
AuGe／Au系を使用してよい。 このようにして製造した装置に関する具体的デ
ータを挙げると次の通りである。 ゲート長：1.4〔μｍ〕 ゲート幅：200〔μｍ〕 ソース・ドレイン間隔：６〔μｍ〕 gm：23〔ｍ〕 Cgs（ソースゲート間容量）：0.21〔pF）T （遮断周波数）：12.3〔ＧHz〕 シヨツトキ・ゲートについて ｎ値：1.18 バリヤ・ハイト：0.78 破壊電圧：10〔Ｖ〕 ところで、本発明ではn+型領域６，７をシヨ
ツトキ・ゲート電極４をマスクにした自己整合方
式で形成しているので、通常であればシヨツト
キ・ゲート電極４とn+型領域６，７との短絡が
懸念されるところであるが、こは全く問題になら
ない。その理由は、前記した工程８に見られるよ
うに、n+型領域６，７の表面がエツチングされ
て、第６図で明らかであるが、該表面はシヨツト
キ・ゲート電極４とｎ型層３との界面よりも低く
なつているからである。 シヨツトキ・ゲート電極の逆方向耐圧を維持す
るには次のような手段を採ることが考えられる。 (1) n+型領域６，７のドーズ量を下げる。 (2) n+型領域６，７を形成後、シヨツトキ・ゲ
ート電極４をエツチングして細くする。 (3) シヨツトキ・ゲート電極４を絶縁化する。 (4) n+型領域６，７の表面をエツチングする。 (5) n+型領域６，７を形成する前にマスクとな
るシヨツトキ・ゲート電極４を加工して傘型に
するか、傘型を構成するマスクを別設してから
イオン注入を行なう。 (6) イオン注入のエネルギを高くしてプロジエク
ト・レインジを深くする。 本発明では、前記(4)の方法を採つていて、これ
等の方法と残りの他の方法とを比較すると、実施
が極めて容易で、且つ、そのわりに効果が大きい
旨の利点がある。因に、GaAsn+型領域に対する
シヨツトキ逆方向耐圧に関するデータを示すと次
の通りである。
ゲート電界効果トランジスタのような半導体装置
及びその製造方法に関する。 従来、例えばGaAsシヨツトキ・ゲート電界効
果トランジスタのゲート電極として、アルミニウ
ム（Al）、金（Au）、チタン（Ti）、モリブデン
（Mo）、タングステン（Ｗ）、タンタル（Ta）な
どの金属が用いられている。しかしながら、いず
れも600〔℃〕程度の熱処理でゲート電極の電気的
特性、例えば障壁高さ、ｎ値（1.04）、逆方向耐
圧が劣化し、トランジスタとしての動作は不能に
なる。 そこで、近年、前記従来のものの欠点を解消し
たとして、TiWをゲート電極とするものが発表
されている。 しかしながら、これも、例えば850〔℃〕の熱処
理には耐えることができず、障壁が失なわれ不安
定になる。しかも、通常の製造プロセスを採る
と、その間に腐蝕されて比抵抗が増大したりある
いは失なわれてしまう場合がある。 本発明は、850〔℃〕以上の熱処理に耐えられる
シヨツトキ・ゲート電極を有する半導体装置とそ
の製造方法を提供するものであり、以下これを詳
細に説明する。 ここでシヨツトキ接触とは、電極金属が半導体
基板に直接接触してダイオード特性が発生するも
の、半導体基板に直接接し更に半導体基板との間
に合金を生じてダイオード特性が発生するもの、
更に半導体基板表面の自然酸化膜を介して電極金
属が配設され、自然酸化膜中のトンネル現象によ
つてダイオード特性が生じるものを含む。 第１図乃至第６図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図であり、次に、これ等の図を参照しつつ記述
する。 第１図参照 (1) クロム（Cr）をドープしたGaAs半絶縁性基
板１に厚さ例えば6000〔Å〕の二酸化シリコン
膜２を形成し、これを通常の技法でパターニン
グし窓２ａを形成する。 (2) イオン注入法を適用し、加速エネルギを175
〔KeV〕、ドーズ量を2.6×1012〔cm-2〕としてシ
リコン（Si）を注入する。 (3) 二酸化シリコン膜２を除去してから新たに厚
さ例えば1000〔Å〕程度の二酸化シリコン膜を
形成し、温度例えば850〔℃〕で時間例えば15
〔分〕の熱処理を行なうと図示のようなｎ型層
３を得ることができる。尚、外方拡散をを防止
する為に後から形成した二酸化シリコン膜は熱
処理終了後除去する。 第３図参照 (4) TiWSi合金、例えばTi0.3W0.7Si2からなる合
金をスパツタ法にて被着して厚さ例えば6000
〔Å〕の合金膜を形成し、これを、CF4＋O2（５
〔％〕）からなるエツチヤントを使用するドラ
イ・エツチング法にてパターニングしてゲート
電極４を形成する。 第４図参照 (5) 二酸化シリコン膜５を形成し、それをパター
ニングして窓５ａを形成してｎ型層３の表面を
露出させる。 (6) イオン注入法を適用し、加速エネルギを175
〔KeV〕、ドーズ量を1.7×1013〔cm-2〕としてSi
を注入する。 第５図参照 (7) 二酸化シリコン膜５を除去してから新たに厚
さ例えば1000〔Å〕程度の二酸化シリコン膜を
形成し、温度を例えば800〔℃〕、時間を15〔分〕
程度とする熱処理を行なつて図示のようなn+
型領域６，７が形成される。尚、２度目に形成
した二酸化シリコン膜は熱処理終了後除去す
る。 このようにして形成したn+型領域６，７の
不純物濃度はピーク部分で１×1018〔cm-3〕、ｎ
型層３のそれは同じくピーク部分で１×1017
〔cm-3〕であつた。 第６図参照 (8) GaAs部分表面を100〔Å〕程度エツチングす
る。このときのエツチング液としてはKOH＋
H2O2を使用して良い。 (9) 通常の技法にてn+型領域６，７上に電極８，
９を形成して完成する。電極材料としては
AuGe／Au系を使用してよい。 このようにして製造した装置に関する具体的デ
ータを挙げると次の通りである。 ゲート長：1.4〔μｍ〕 ゲート幅：200〔μｍ〕 ソース・ドレイン間隔：６〔μｍ〕 gm：23〔ｍ〕 Cgs（ソースゲート間容量）：0.21〔pF）T （遮断周波数）：12.3〔ＧHz〕 シヨツトキ・ゲートについて ｎ値：1.18 バリヤ・ハイト：0.78 破壊電圧：10〔Ｖ〕 ところで、本発明ではn+型領域６，７をシヨ
ツトキ・ゲート電極４をマスクにした自己整合方
式で形成しているので、通常であればシヨツト
キ・ゲート電極４とn+型領域６，７との短絡が
懸念されるところであるが、こは全く問題になら
ない。その理由は、前記した工程８に見られるよ
うに、n+型領域６，７の表面がエツチングされ
て、第６図で明らかであるが、該表面はシヨツト
キ・ゲート電極４とｎ型層３との界面よりも低く
なつているからである。 シヨツトキ・ゲート電極の逆方向耐圧を維持す
るには次のような手段を採ることが考えられる。 (1) n+型領域６，７のドーズ量を下げる。 (2) n+型領域６，７を形成後、シヨツトキ・ゲ
ート電極４をエツチングして細くする。 (3) シヨツトキ・ゲート電極４を絶縁化する。 (4) n+型領域６，７の表面をエツチングする。 (5) n+型領域６，７を形成する前にマスクとな
るシヨツトキ・ゲート電極４を加工して傘型に
するか、傘型を構成するマスクを別設してから
イオン注入を行なう。 (6) イオン注入のエネルギを高くしてプロジエク
ト・レインジを深くする。 本発明では、前記(4)の方法を採つていて、これ
等の方法と残りの他の方法とを比較すると、実施
が極めて容易で、且つ、そのわりに効果が大きい
旨の利点がある。因に、GaAsn+型領域に対する
シヨツトキ逆方向耐圧に関するデータを示すと次
の通りである。
【表】
ところで、本発明に於いて、シヨツトキ・ゲー
ト電極の位置を自己整合で決定できること、即
ち、シヨツトキ・ゲート電極を形成してからイオ
ン注入を行ない、その活性化熱処理を行なうこと
ができるのは、電極材料として高融点金属シリサ
イドを使用した点に負うところが大きいので、こ
こにTiWとTiWSiとを比較してデータを示すと
次の通りである。
ト電極の位置を自己整合で決定できること、即
ち、シヨツトキ・ゲート電極を形成してからイオ
ン注入を行ない、その活性化熱処理を行なうこと
ができるのは、電極材料として高融点金属シリサ
イドを使用した点に負うところが大きいので、こ
こにTiWとTiWSiとを比較してデータを示すと
次の通りである。
【表】
以上の説明で判るように、本発明に依れば、シ
ヨツトキ・ゲート電極として高融点金属シリサイ
ドを使用することに依り該電極の位置決めを自己
整合方式で行うことができ、しかも、そのように
しても、ソース領域及びドレイン領域の表面とシ
ヨツトキ・ゲート電極及び化合物半導体の界面と
の間には段差があること等から短絡は防止され、
充分な耐圧を維持することが可能である。 なお、以上の本発明において、合金膜の組成は
化学量的合金に限られるものではなく、当該化学
量論値とは若干異つていてもよい。
ヨツトキ・ゲート電極として高融点金属シリサイ
ドを使用することに依り該電極の位置決めを自己
整合方式で行うことができ、しかも、そのように
しても、ソース領域及びドレイン領域の表面とシ
ヨツトキ・ゲート電極及び化合物半導体の界面と
の間には段差があること等から短絡は防止され、
充分な耐圧を維持することが可能である。 なお、以上の本発明において、合金膜の組成は
化学量的合金に限られるものではなく、当該化学
量論値とは若干異つていてもよい。
第１図乃至第６図は本発明一実施例を説明する
為の工程要所に於ける半導体装置の要部側断面説
明図、第７図は不純物濃度分布を表わす線図であ
る。 図に於いて、１は基板、３はｎ型層、４は
TiWSiのゲート電極、６，７はn+型領域、８，
９は電極である。
為の工程要所に於ける半導体装置の要部側断面説
明図、第７図は不純物濃度分布を表わす線図であ
る。 図に於いて、１は基板、３はｎ型層、４は
TiWSiのゲート電極、６，７はn+型領域、８，
９は電極である。
Claims (1)
- 【特許請求の範囲】 １ 化合物半導体上にタングステンを含むシリサ
イドからなるシヨツトキ・ゲート電極を形成する
工程と、 次いで、該シヨツトキ・ゲート電極をマスクと
して不純物を該化合物半導体中に注入し、該シヨ
ツトキ・ゲート電極の両側にソース領域及びドレ
イン領域を形成する工程と、 次いで、前記注入された不純物を活性化する高
温熱処理を行う工程と、 が含まれてなることを特徴とする半導体装置の製
造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55189544A JPS57113289A (en) | 1980-12-30 | 1980-12-30 | Semiconductor device and its manufacture |
| EP81306151A EP0055932B1 (en) | 1980-12-30 | 1981-12-24 | Schottky gate electrode for a compound semiconductor device, and method of manufacturing it |
| DE8181306151T DE3172279D1 (en) | 1980-12-30 | 1981-12-24 | Schottky gate electrode for a compound semiconductor device, and method of manufacturing it |
| US06/721,144 US4566021A (en) | 1980-12-30 | 1985-04-10 | Semiconductor device |
| US07/223,699 US5200349A (en) | 1980-12-30 | 1988-07-25 | Semiconductor device including schotky gate of silicide and method for the manufacture of the same |
| US08/319,780 US5536967A (en) | 1980-12-30 | 1994-10-07 | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55189544A JPS57113289A (en) | 1980-12-30 | 1980-12-30 | Semiconductor device and its manufacture |
Related Child Applications (7)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12374087A Division JPS6323370A (ja) | 1987-05-22 | 1987-05-22 | 半導体装置の製造方法 |
| JP12373987A Division JPS6323369A (ja) | 1987-05-22 | 1987-05-22 | 半導体装置の製造方法 |
| JP1064937A Division JPH063814B2 (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
| JP6493889A Division JPH0249436A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
| JP6493689A Division JPH0249434A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
| JP6494089A Division JPH0249438A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
| JP6493989A Division JPH0249437A (ja) | 1989-03-18 | 1989-03-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113289A JPS57113289A (en) | 1982-07-14 |
| JPH0219975B2 true JPH0219975B2 (ja) | 1990-05-07 |
Family
ID=16243081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55189544A Granted JPS57113289A (en) | 1980-12-30 | 1980-12-30 | Semiconductor device and its manufacture |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4566021A (ja) |
| EP (1) | EP0055932B1 (ja) |
| JP (1) | JPS57113289A (ja) |
| DE (1) | DE3172279D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536967A (en) * | 1980-12-30 | 1996-07-16 | Fujitsu Limited | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same |
| JPS59141272A (ja) * | 1983-02-02 | 1984-08-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6012776A (ja) * | 1983-03-15 | 1985-01-23 | アイテイ−テイ−・インダストリ−ズ・インコ−ポレ−テツド | 半導体装置 |
| JPS6081861A (ja) * | 1983-10-11 | 1985-05-09 | Matsushita Electric Ind Co Ltd | シヨツトキ−障壁半導体装置 |
| JPS6088477A (ja) * | 1983-10-21 | 1985-05-18 | Nec Corp | 半導体装置の製造方法 |
| US5273918A (en) * | 1984-01-26 | 1993-12-28 | Temic Telefunken Microelectronic Gmbh | Process for the manufacture of a junction field effect transistor |
| FR2571548B1 (fr) * | 1984-10-09 | 1987-07-24 | Thomson Csf | Dispositif semiconducteur comportant un contact schottky, et procede de realisation d'un tel dispositif |
| JPS61108174A (ja) * | 1984-11-01 | 1986-05-26 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| JPS61206243A (ja) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | 高融点金属電極・配線膜を用いた半導体装置 |
| JPS61295671A (ja) * | 1985-06-21 | 1986-12-26 | ハネウエル・インコ−ポレ−テツド | 相補形プレ−ナ・ヘテロ構造ｉｃおよびその製造方法 |
| US5140387A (en) * | 1985-11-08 | 1992-08-18 | Lockheed Missiles & Space Company, Inc. | Semiconductor device in which gate region is precisely aligned with source and drain regions |
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
| JPH01120818A (ja) * | 1987-09-23 | 1989-05-12 | Siemens Ag | 低伝達抵抗オーム接触の形成方法 |
| KR930007440B1 (ko) * | 1989-02-02 | 1993-08-10 | 마쓰시다 덴끼 산고오 가부시기가이샤 | 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 |
| JPH0249436A (ja) * | 1989-03-18 | 1990-02-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0249438A (ja) * | 1989-03-18 | 1990-02-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0249437A (ja) * | 1989-03-18 | 1990-02-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH063814B2 (ja) * | 1989-03-18 | 1994-01-12 | 富士通株式会社 | 半導体装置の製造方法 |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| JP5171232B2 (ja) | 2006-12-15 | 2013-03-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10038063B2 (en) | 2014-06-10 | 2018-07-31 | International Business Machines Corporation | Tunable breakdown voltage RF FET devices |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS499914A (ja) * | 1972-03-30 | 1974-01-29 | ||
| JPS508310A (ja) * | 1973-05-28 | 1975-01-28 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1570259A (ja) * | 1967-07-01 | 1969-06-06 | ||
| US4263605A (en) * | 1979-01-04 | 1981-04-21 | The United States Of America As Represented By The Secretary Of The Navy | Ion-implanted, improved ohmic contacts for GaAs semiconductor devices |
| CA1131796A (en) * | 1979-01-08 | 1982-09-14 | Tarsaim L. Batra | Method for fabricating mos device with self-aligned contacts |
| JPS55108763A (en) * | 1979-01-24 | 1980-08-21 | Toshiba Corp | Schottky barrier compound semiconductor device |
| JPS56140667A (en) * | 1980-04-04 | 1981-11-04 | Nec Corp | Semiconductor device |
-
1980
- 1980-12-30 JP JP55189544A patent/JPS57113289A/ja active Granted
-
1981
- 1981-12-24 DE DE8181306151T patent/DE3172279D1/de not_active Expired
- 1981-12-24 EP EP81306151A patent/EP0055932B1/en not_active Expired
-
1985
- 1985-04-10 US US06/721,144 patent/US4566021A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS499914A (ja) * | 1972-03-30 | 1974-01-29 | ||
| JPS508310A (ja) * | 1973-05-28 | 1975-01-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57113289A (en) | 1982-07-14 |
| EP0055932B1 (en) | 1985-09-11 |
| US4566021A (en) | 1986-01-21 |
| DE3172279D1 (en) | 1985-10-17 |
| EP0055932A1 (en) | 1982-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219975B2 (ja) | ||
| JPH0354464B2 (ja) | ||
| KR900008277B1 (ko) | 전계효과 트랜지스터의 제조방법 | |
| JPS6239835B2 (ja) | ||
| JPS59229876A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| US4586063A (en) | Schottky barrier gate FET including tungsten-aluminum alloy | |
| US5536967A (en) | Semiconductor device including Schottky gate of silicide and method for the manufacture of the same | |
| US5200349A (en) | Semiconductor device including schotky gate of silicide and method for the manufacture of the same | |
| JPH063814B2 (ja) | 半導体装置の製造方法 | |
| JPH0472382B2 (ja) | ||
| JPH0515303B2 (ja) | ||
| JPH0515304B2 (ja) | ||
| JPH0358533B2 (ja) | ||
| JPS6323369A (ja) | 半導体装置の製造方法 | |
| JPH0622247B2 (ja) | 電界効果型半導体装置 | |
| JPH0612822B2 (ja) | 半導体装置 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPH07321312A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JPS6248393B2 (ja) | ||
| JPH0353774B2 (ja) | ||
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPH0213929B2 (ja) | ||
| JPH0249438A (ja) | 半導体装置の製造方法 | |
| JPS6329420B2 (ja) |