KR20230040809A

KR20230040809A - 회로기판 및 이를 포함하는 패키지 기판

Info

Publication number: KR20230040809A
Application number: KR1020210124359A
Authority: KR
Inventors: 김상일; 라세웅; 이기한
Original assignee: 엘지이노텍 주식회사
Priority date: 2021-09-16
Filing date: 2021-09-16
Publication date: 2023-03-23
Also published as: WO2023043250A1; CN118251970A

Abstract

실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 패드; 및 상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수직으로 중첩된 제1 개구부를 가지는 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되는 제1 부분과, 상기 제1 부분 상에 배치되는 제2 부분을 포함하고, 상기 제1 개구부는, 상기 제1 보호층의 제1 부분에 형성되고, 상기 제1 패드와 수평 및 수직으로 중첩되는 제1-1 개구부와, 상기 제1 보호층의 제2 부분에 형성되고, 상기 제1-1 개구부 및 상기 제1 패드와 수직으로 중첩되는 제1-2 개구부를 포함하고, 상기 제1-1 개구부는 폭이 변화하는 영역을 포함한다

Description

회로기판 및 이를 포함하는 패키지 기판{CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME}

실시 예는 회로 기판 및 이를 포함하는 패키지 기판에 관한 것이다.

일반적으로, 인쇄회로기판(PCB : Printed Circuit Board)은 절연층과 도체층이 교대로 적층된 적층 구조체이고, 도체층은 패터닝에 의해 회로 패턴으로 형성될 수 있다.

이와 같은 인쇄회로기판은 적층체의 최외측에 형성된 회로를 보호하고, 도체층의 산화를 방지함과 아울러 인쇄회로기판 상에 실장되는 칩 또는 다른 기판과의 전기적 접속시 절연 역할을 하는 솔더 레지스트(SR)가 구비된다.

통상의 솔더 레지스트는 솔더 또는 범프 등의 접속수단이 결합되어 전기적 연결 통로가 되는 오프닝 영역(SRO: Solder Resist Opening)이 형성되고, 솔더 레지스트의 오프닝 영역은 인쇄회로기판이 고성능, 고밀도화됨에 따라 I/O(Input/Output) 성능이 향상됨에 의해서 더 많은 수의 오프닝 영역이 요구되며, 이에 의해서 오프닝 영역의 작은 범프 피치(bump pitch)가 요구된다. 이때, 오프닝 영역의 범프 피치는 솔더 레지스트 오프닝 영역의 범프 피치는 인접한 오프닝 영역 간의 센터 거리를 의미한다

한편, 상기 솔더 레지스트의 오프닝 영역(SRO)은 SMD(Solder Mask Defined type) 타입과, NSMD(Non-Solder Mask Defined Type) 타입을 포함한다.

상기 SMD 타입은 상기 오프닝 영역(SRO)의 폭이, 상기 오프닝 영역(SRO)을 통해 노출되는 패드의 폭보다 작은 것을 특징으로 하며, 이에 따라 SMD 타입에서 패드의 상면의 적어도 일부는 상기 솔더 레지스트에 의해 덮이게 된다.

또한 NSMD 타입은 상기 오프닝 영역(SRO)의 폭이 상기 오프닝 영역(SRO)을 통해 노출되는 패드의 폭보다 큰 것을 특징으로 하여, 이에 따라, 상기 NSMD 타입에서, 상기 솔더 레지스트는 상기 패드와 일정 간격 이격되어 배치되며, 이에 따라 상기 패드의 상면 및 측면이 모두 노출되는 구조를 가진다.

그러나, 상기 SMD 타입의 경우, 메인 보드에 반도체 패키지가 결합된 후, 솔더볼의 결합력에 대한 솔더볼 조인트 신뢰성(Solder ball Joint Reliability) 테스트시 상기 오프닝 영역(SRO)을 통해 노출된 패드로부터 상기 솔더 볼이 분리되는 문제점이 있다. 또한, NSMD 타입의 경우, 솔더 볼이 배치되는 패드가 기판으로부터 분리되는 문제점이 있다. 이에 따라, 종래에는 하나의 회로 기판에 SMD 타입과 NSMD 타입을 적절히 조합하여 적용하고 있다.

그러나, 종래의 SMD 타입과 오프닝 영역(SRO)을 포함하는 회로 기판의 경우, 상기 오프닝 영역의 폭이 패드의 폭보다 작고, 이에 따라 상기 패드 상에 배치되는 솔더와의 충분한 접합 면적이 확보되지 않는 문제가 있다.

또한, 종래의 NSMD 타입과 오프닝 영역(SRO)을 포함하는 회로 기판의 경우, 솔더 레지스트층을 노광하는 과정에서, 상기 솔더 레지스트층의 노광 영역의 하부 영역까지 충분히 광이 전달되지 못하고, 이에 따라 상기 노광 영역의 하부 영역이 충분히 경화되지 못하는 문제가 있다. 그리고, 상기 노광 영역의 하부 영역이 충분히 경화되지 못한 상태에서 현상 공정을 진행하는 경우, 상기 노광 영역의 하부 영역이 함께 제거되는 언더컷(undercut)이 발생하는 문제가 있다.

실시 예에서는 새로운 구조의 회로 기판 및 이를 포함하는 패키지 기판을 제공하도록 한다.

또한, 실시 예에서는 SMD 타입과 NSMD 타입의 오프닝 영역(SRO)이 가지는 문제점을 해결하기 위한 새로운 타입의 오프닝 영역을 가지는 보호층이 포함된 회로 기판 및 이를 포함하는 패키지 기판을 제공하도록 한다.

또한, 실시 예에서는 보호층의 오프닝 영역 내에 배치되는 솔더 볼과 같은 접속부의 흐름성을 향상시킬 수 있는 회로 기판 및 이를 포함하는 패키지 기판을 제공하고자 한다.

또한, 실시 예에서는 패드의 상면의 전체 영역이 보호층의 개구부와 수직으로 중첩되는 구조를 가지면서, 보호층의 개구부에서의 언더컷에 대응하는 패임부의 수평 거리를 최소화할 수 있는 회로 기판 및 이를 포함하는 패키지 기판을 제공하도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 패드; 및 상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수직으로 중첩된 제1 개구부를 가지는 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되는 제1 부분과, 상기 제1 부분 상에 배치되는 제2 부분을 포함하고, 상기 제1 개구부는, 상기 제1 보호층의 제1 부분에 형성되는 제1-1 개구부와, 상기 제1 보호층의 제2 부분에 형성되고, 상기 제1-1 개구부 및 상기 제1 패드와 수직으로 중첩되는 제1-2 개구부를 포함하고, 상기 제1-1 개구부는 폭이 변화하는 영역을 포함한다.

또한, 상기 제1 보호층의 제1 부분은 두께가 변화하는 영역을 포함한다.

또한, 상기 제1-1 개구부를 가지는 상기 제1 부분의 측벽은, 상기 제1 보호층의 하면에 대해 경사를 가진다.

또한, 상기 제1 보호층의 제1 부분은, 상기 제1 절연층 상에 배치되고, 상기 제1 패드의 측면과 접촉하는 제1-1 부분과, 상기 제1-1 부분 상에 배치된 제1-2 부분을 포함하고, 상기 제1-1 개구부는 상기 제1 보호층의 상기 제1-2 부분에 형성된다.

또한, 상기 제1 보호층의 상기 제1-1 부분의 측벽은 상기 제1 패드의 측면과 직접 접촉한다.

또한, 상기 제1 보호층의 상기 제1-1 부분의 두께는 상기 제1 패드의 두께의 40% 내지 98%의 범위를 만족한다.

또한, 상기 제1-2 부분의 상기 제1-1 개구부는, 상기 제1 패드와 수평으로 중첩되며, 상기 제1 보호층의 상기 제1-1 부분으로부터 멀어질수록 폭이 증가한다.

또한, 상기 제1 보호층의 상기 제1-2 부분은, 상기 제1 패드로부터 멀어질수록 두께가 증가한다.

또한, 상기 제1-1 개구부를 포함하는 상기 제1-2 부분의 측벽의 적어도 일부는 상기 제1 패드의 측면과 마주보며, 상기 제1-1 부분의 상면과 상기 제1-2 부분의 측벽 사이의 내각은 10도 내지 70도 사이의 범위를 만족한다.

또한, 상기 제1 보호층의 상기 제1-2 부분의 최상단의 높이는, 상기 제1 패드의 상면의 높이의 70% 내지 130%의 범위를 만족한다.

또한, 상기 제1 패드의 상면 및 측면 중 적어도 하나는 곡면을 포함한다.

또한, 상기 제1 보호층의 상기 제1 부분의 내벽 및 상기 제2 부분의 내벽 중 적어도 하나는 곡면을 포함한다.

또한, 상기 제1 절연층 상에 상기 제1 패드와 이격되는 제2 패드를 포함하고, 상기 제1 보호층은 상기 제2 패드와 수직으로 중첩되며, 상기 제2 패드의 폭보다 작은 폭을 가지는 제2 개구부를 포함한다.

또한, 상기 제2 개구부는 상기 제2 패드의 상면과 수직으로 중첩되며, 상호 이격되는 복수의 서브 개구부를 포함한다.

또한, 상기 제1 보호층은, 상기 제1 부분의 내벽과 상기 제2 부분의 내벽 사이에 형성되고, 상기 제1 패드로부터 멀어지는 상기 제1 보호층의 내측 방향으로 함몰된 패임부를 포함한다.

한편, 실시 예에 따른 패키지 기판은 제1 절연층; 상기 제1 절연층 상에 배치된 제1 패드; 상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수직으로 중첩된 제1 개구부를 가지는 제1 보호층; 상기 제1 패드 상에 배치된 제1 접속부; 상기 제1 접속부 상에 실장된 칩; 및 상기 칩을 몰딩하는 몰딩층을 포함하고, 상기 제1 보호층은, 상기 제1 절연층 상에 배치되는 제1 부분과, 상기 제1 부분 상에 배치되는 제2 부분을 포함하고, 상기 제1 개구부는, 상기 제1 보호층의 제1 부분에 형성되는 제1-1 개구부와, 상기 제1 보호층의 제2 부분에 형성되고, 상기 제1-1 개구부 및 상기 제1 패드와 수직으로 중첩되는 제1-2 개구부를 포함하고, 상기 제1 보호층의 제1 부분은, 상기 제1 절연층 상에 배치된 제1-1 부분과, 상기 제1-1 부분 상에 배치되고, 상기 제1-1 개구부를 포함하는 제1-2 부분을 포함하고, 상기 제1-2 부분의 상기 제1-1 개구부는, 상기 제1 패드와 수평으로 중첩되며, 상기 제1 보호층의 상기 제1-1 부분으로부터 멀어질수록 폭이 증가한다.

또한, 상기 제1 보호층은, 상기 제1 부분의 내벽과 상기 제2 부분의 내벽 사이에 형성되고, 상기 제1 패드로부터 멀어지는 상기 제1 보호층의 내측 방향으로 함몰된 패임부를 포함하고, 상기 제1 접속부 및 상기 몰딩층 중 하나는, 상기 제1 보호층의 상기 패임부 내에 배치된다.

또한, 상기 칩은 상기 제1 절연층 상에서 폭 방향으로 상호 이격되거나, 상하 방향으로 배치되는 제1 칩 및 제2 칩을 포함한다.

실시 예에서는 회로 기판의 최상측에 배치된 제1 보호층을 포함한다. 상기 제1 보호층은 제1 패드와 수직으로 중첩되면서, 상기 제1 패드보다 큰 폭을 가지는 제1 개구부를 포함한다. 그리고, 상기 제1 보호층은 제1 부분과, 상기 제1 부분 상에 배치되는 제2 부분을 포함한다. 또한, 상기 제1 보호층의 제1 부분은 상기 제1 패드의 측면과 접촉하는 제1-1 부분과, 상기 제1-1 부분 상에 배치되고 상기 제1 패드의 측면과 이격되는 제1-2 부분을 포함한다. 이를 통해 실시 예에서는 상기 제1 보호층의 제1-1 부분을 통해 상기 제1 패드의 측면의 일부가 덮이도록 한다.

이에 따라, 실시 예에서는 제1 패드의 폭보다 큰 폭을 가지는 제1 개구부가 형성된 제1 보호층의 제1 영역에서, 제1 절연층의 상면의 일부가 노출되지 않도록 할 수 있고, 이를 통해 제1 절연층의 상면이 손상되는 것을 방지할 수 있다.

또한, 실시 예에서는 제1 보호층에 제1 개구부를 형성할 때, 상기 제1 보호층을 전체적으로 개방하는 것이 아니라, 상기 제1-1 부분을 제외한 영역만을 부분적으로 개방함에 따라 공정 시간을 획기적으로 줄일 수 있고, 이에 따른 공정 수율을 향상시킬 수 있다.

또한, 실시 예에서는 상기 제1 개구부의 깊이에 비례하여 증가하는 언더컷의 깊이를 최소화할 수 있다. 즉, 실시 예에서는 상기 제1-1 부분을 제외한 영역만을 부분적으로 현상하여 제1 개구부를 형성함에 따라, 상기 언더컷의 깊이를 줄일 수 있고, 나아가 상기 제1 개구부를 가지는 제1 보호층의 측벽에 형성될 수 있는 언더컷을 제거할 수 있다. 또한, 실시 예에서는 상기 제1 보호층의 측벽에 형성되는 언더컷을 제거하거나, 상기 언더컷의 깊이를 최소화함으로써, 상기 제1 패드 및 상기 제1 패드와 인접한 트레이스 사이의 간격을 줄일 수 있다. 이를 통해, 실시 예에서는 회로기판의 사이즈를 줄일 수 있거나, 회로 기판의 회로 집적도를 높일 수 있다.

또한, 실시 예에서는 상기 제1-1 부분의 두께를 제어하여, 상기 제1-1 부분과 상기 제1 패드 사이의 단차 높이를 줄일 수 있고, 이에 따라 상기 제1 개구부 내에서 솔더 볼과 같은 접속부가 완전히 채워지지 않음에 따라 발생하는 보이드 문제를 해결할 수 있다.

또한, 상기 제1 보호층의 제1-2 부분의 제2 측벽은 상기 제1 패드로부터 멀어질수록 제2 부분을 향하는 방향으로 기울어지는 경사각(θ1)을 가진다. 이에 따라 실시 예에서는 상기 제1 개구부 내에 상기 접속부를 도포하는 공정에서, 상기 경사각(θ1)를 이용하여 상기 접속부의 흐름성을 향상시킬 수 있고, 이에 따라 제1 패드 상에 상기 접속부가 안정적으로 도포될 수 있도록 한다. 이를 통해, 실시 예에서는 상기 제1 패드와 상기 접속부 사이의 접합성을 향상시킬 수 있으며, 이에 따른 전기적 신뢰성 및 물리적 신뢰성을 향상시킬 수 있다.

도 1은 비교 예에 따른 회로 기판을 나타낸 도면이다.
도 2는 실시 예에 따른 회로 기판의 단면도이다.
도 3a는 도 2의 회로 기판의 제1 영역의 평면도이다.
도 3b는 도 2의 회로 기판의 제2 영역의 평면도이다.
도 4는 제1 실시 예에 따른 제1 보호층의 제1 개구부를 나타낸 도면이다.
도 5는 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 6은 제3 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 7은 제4 실시 예에 따른 회로 기판을 나타낸 도면이다.
도 8은 도 7에 대응하는 실제 제품의 광학 현미경 사진이다.
도 9는 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 10a 내지 도 10i는 제1 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.

- 비교 예 -

실시 예의 설명에 앞서, 본원의 실시 예의 회로 기판과 비교되는 비교 예에 대해 설명하기로 한다.

도 1은 비교 예에 따른 회로 기판을 나타낸 도면이다.

도 1의 (a)를 참조하면, 비교 예는 절연층(11), 회로 패턴층(12), 보호층(13)을 포함한다.

이때, 상기 회로 패턴층(12)은 비아와 연결되거나, 칩이 실장되거나, 외부기판의 메인보드와 연결되는 패드를 포함한다. 또한, 상기 회로 패턴층(12)은 상기 패드로부터 길게 연장되는 신호 라인인 트레이스를 포함한다.

그리고, 상기 회로 패턴층(12)의 패드 상에는 상기 메인 보드와의 접합 또는 칩의 실장을 위한 솔더 볼과 같은 접속부(미도시)가 배치된다.

이에 따라, 보호층(13)은 상기 패드와 수직으로 중첩되는 개구부(14)를 포함한다.

상기 보호층(13)은 회로 기판의 최상측 또는 최하측에 배치되어, 상기 절연층(11)의 표면을 보호하는 솔더레지스트이다.

이때 도 1의 (a)에서와 같이, 제1 비교 예에서의 보호층(13)의 개구부(14)는 SMD(Solder Mask Defined type) 타입을 가진다. 예를 들어, 보호층(13)의 개구부(14)의 폭은 상기 회로 패턴층(12)의 폭보다 작은 폭을 가진다. 이에 따라, 상기 패드는 상기 개구부(14)와 수직으로 중첩되는 중첩 영역과, 상기 개구부(14)와 수직으로 중첩되지 않으면서 상기 보호층(13)으로 덮이는 비중첩 영역을 포함한다.

이때, 상기와 같은 SMD 타입의 개구부(14)를 포함하는 제1 비교 예의 회로 기판의 경우, 상기 개구부(14)는 상기 패드가 가지는 폭보다 작은 폭을 가지게 된다. 이에 따라, 상기 패드 상에 접속부가 배치되는 경우, 상기 접속부와 상기 패드 사이의 접합 면적은 상기 패드의 전체 면적보다 작게 된다. 이에 따라, 제1 비교 예에서는 상기 접속부의 상기 패드 사이의 접합 면적을 확보하지 못할 수 있고, 이에 따라 상기 패드와 상기 접속부 사이의 접합력이 저하되는 문제가 있다. 그리고, 상기와 같은 문제점을 가지는 경우, 회로 기판의 다양한 사용 환경에서 작용하는 스트레이스에 의해, 상기 접속부가 상기 패드로부터 분리되는 신뢰성 문제가 발생한다.

도 1의 (b)를 참조하면, 제2 비교 예는 절연층(21), 회로 패턴층(22), 보호층(23)을 포함한다.

보호층(23)은 상기 회로 패턴층(22)의 패드와 수직으로 중첩되는 개구부(24)를 포함한다.

이때 도 1의 (b)에서와 같이, 제2 비교 예에서의 보호층(23)의 개구부(24)는 NSMD(Non Solder Mask Defined type) 타입을 가진다. 예를 들어, 보호층(23)의 개구부(24)의 폭은 상기 회로 패턴층(22)의 폭보다 크다. 이에 따라, 상기 패드의 전체 영역은 상기 개구부(24)와 수직으로 중첩된다.

상기와 같은 NSMD 타입의 경우, 보호층(23)의 전체 두께(절연층의 상면에서부터 보호층의 상면까지의 두께)에 대응하는 깊이를 가지도록 개구부(24)를 형성한다.

그러나, 상기와 같은 개구부(24)를 형성하기 위한 노광 및 경화 공정에서, 상기 보호층(23)의 하부 영역(절연층의 상면과 인접한 영역)에 충분한 광이 공급되지 못하고, 이에 따라 상기 하부 영역의 충분한 경화가 이루어지지 못하는 문제가 있다. 이에 의해, 제2 비교 예에서는 상기 보호층(23)의 하부 영역에 상기 경화가 충분히 이루어지지 못함에 따른 언더컷(under cut)이 발생하는 문제가 있다. 이때, 상기 언더컷의 깊이(예를 들어, 수평 거리)는 상기 보호층(23)의 두께에 비례하게 증가한다. 그리고, 상기 제2 비교 예에서는 상기 보호층(23)의 전체 두께에 대응하는 깊이를 가지고 상기 개구부(24)가 형성됨에 따라 상기 개구부(24)의 깊이가 증가하는 문제가 있다.

또한, 제2 비교 예에서는 상기 개구부(24)가 솔더 볼과 같은 접속부에 의해 완전히 채워지지 않음에 따른 보이드와 같은 빈 공간이 존재하게 된다.

또한, 제2 비교 예에서는 상기 회로 패턴층의 두께에 대응하게, 상기 접속부가 배치되는 영역의 표면 단차가 존재하고, 이에 따라 상기 접속부가 상기 패드 상에 안정적으로 배치되지 못하는 문제가 있다. 예를 들어, 제2 비교 예에는 상기와 같은 표면 단차에 의해, 상기 접속부가 상기 패드와 수직으로 중첩된 영역이 아닌, 상기 노출 영역과 수직으로 중첩된 영역으로 치우져 도포될 수 있고, 이에 따른 물리적 신뢰성 및/또는 전기적 신뢰성 문제가 발생하게 된다.

또한, 최근 전기/전자 제품의 고성능화가 진행됨에 따라, 한정된 크기의 기판에 더 많은 수의 패키지를 부착하기 위한 기술들이 연구되고 있으며, 이에 따라 회로 패턴의 미세화가 요구되고 있다. 그러나, 제2 비교 예의 회로 기판을 이용한 패키지 기판의 경우, 상기와 같은 언더컷의 깊이에 의해, 회로 패턴층을 구성하는 패드들 사이, 트레이스들 사이, 및 패드와 트레이스 사이의 간격을 줄이는데 한계가 있다. 또한, 최근 들어 애플리케이션 프로세서(AP: Application Processor)에서 처리되는 기능들의 증가에 따라, 이를 하나의 칩으로 구현하기 어려워지고 있다. 그러나, 비교 예에서 제공되는 회로 기판을 이용해서는 제한된 공간 내에, 서로 다른 기능을 하는 2개의 애플리케이션 프로세서(AP)를 실장하는데 어려움이 있다.

실시 예에서는 이러한 비교 예의 문제점을 해결하기 위한 것으로, SMD 타입과 NSMD 타입의 개구부가 가지는 문제점을 해결하기 위한 새로운 타입의 개구부를 포함한 보호층을 제공하도록 한다. 또한, 실시 예는 보호층의 오프닝 영역 내에 배치되는 솔더 볼과 같은 접속부의 흐름성을 향상시킬 수 있도록 한다. 또한, 실시 예에서는 패드의 상면의 전체 영역이 보호층의 개구부와 수직으로 중첩되는 구조를 가지면서, 보호층의 개구부에서의 언더컷에 대응하는 패임부의 수평 거리를 최소화할 수 있도록 한다.

-전자 디바이스-

실시 예의 설명에 앞서, 실시 예의 패키지 기판을 포함하는 전자 디바이스에 대해 간략하게 설명하기로 한다. 전자 디바이스는 메인 보드(미도시)를 포함한다. 상기 메인 보드는 다양한 부품들과 물리적 및/또는 전기적으로 연결될 수 있다. 예를 들어, 메인 보드는 실시 예의 패키지 기판과 연결될 수 있다. 상기 패키지 기판에는 다양한 칩이 실장될 수 있다. 크게, 상기 패키지 기판에는, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩과, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 안테나 칩, 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩과, 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 실장될 수 있다.

그리고, 실시 예에서는 패드의 피치를 미세화할 수 있도록 하고, 상기 피치의 미세화에 따라 하나의 기판에 서로 다른 종류의 적어도 2개의 칩을 실장할 수 있는 회로 기판 및 패키지 기판을 제공한다. 나아가, 실시 예에서는 비교 예보다 작은 피치를 가지는 실장 패드 사이에 비교 예보다 더 많은 트레이스를 배치할 수 있도록 한 회로 기판 및 패키지 기판을 제공한다.

이때, 상기 전자 디바이스는 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

- 실시 예 -

도 2는 실시 예에 따른 회로 기판의 단면도이고, 도 3a는 도 2의 회로 기판의 제1 영역의 평면도이고, 도 3b는 도 2의 회로 기판의 제2 영역의 평면도이다.

이하에서는 도 2, 도 3a 및 도 3b를 참조하여 실시 예에 따른 회로 기판에 대해 설명하기로 한다.

도 2, 도 3a 및 도 3b를 참조하면, 회로 기판은 절연층(110), 회로 패턴층, 비아, 및 보호층을 포함한다.

절연층(110)은 복수의 층 구조를 가질 수 있다. 예를 들어, 절연층(110)은 제1 절연층(111), 제2 절연층(112) 및 제3 절연층(113)을 포함할 수 있다. 이때, 도면 상에는 상기 회로 기판이 절연층의 층수를 기준으로 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 회로 기판은 절연층의 층수를 기준으로 2층 이하의 구조(단층 구조 포함)를 가질 수 있고, 이와 다르게 4층 이상의 구조를 가질 수도 있을 것이다.

예를 들어, 상기 제1 절연층(111)은 다층 구조에서, 제1 최외측에 배치된 제1 최외측 절연층일 수 있다. 예를 들어, 제1 절연층(111)은 회로 기판의 최상측에 배치된 절연층일 수 있다. 제2 절연층(112)은 다층 구조의 회로 기판에서 내측에 배치된 내측 절연층일 수 있다. 제3 절연층(113)은 다층 구조에서 제2 최외측에 배치된 제2 최외측 절연층일 수 있다. 예를 들어, 제3 절연층(113)은 회로 기판의 최하측에 배치된 절연층일 수 있다. 그리고, 상기 내측 절연층은 1층으로 구성되는 것으로 도시하였으나, 상기 회로 기판이 4층 이상의 층 구조를 가지는 경우, 상기 내측 절연층은 2층 이상의 층 구조를 가질 수 있을 것이다.

절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.

예를 들어, 절연층(110) 중 적어도 하나는 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(110) 중 적어도 하나는 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(110) 중 적어도 하나는, 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.

또한, 상기 절연층(110) 중 적어도 하나는 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(110) 중 적어도 하나는 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.

또한, 상기 절연층(110) 중 적어도 하나는, 무기 필러 및 절연 수지를 포함하는 재료로 형성될 수 있다. 예를 들어, 절연층(110)을 구성하는 재료로, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지와 함께 실리카, 알루미나 등의 무기 필러 같은 보강재가 포함된 수지, 구체적으로 ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine), PID(Photo Imagable Dielectric resin), BT 등이 사용될 수 있다.

또한, 상기 절연층(110) 중 적어도 하나는 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(110) 중 적어도 하나는 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(110) 중 적어도 하나는 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.

절연층(110)의 표면에는 회로 패턴층이 배치될 수 있다.

예를 들어, 제1 절연층(111)의 제1면 또는 상면에는 제1 회로 패턴층(120)이 배치될 수 있다. 예를 들어, 제1 절연층(111)의 제2면 또는 하면과 제2 절연층(112)의 제1면 또는 상면 사이에는 제2 회로 패턴층(130)이 배치될 수 있다. 예를 들어, 제2 절연층(112)의 제2면 또는 하면과 제3 절연층(113)의 제1면 또는 상면 사이에는 제3 회로 패턴층(140)이 배치될 수 있다. 예를 들어, 제3 절연층(113)의 제2면 또는 하면에는 제4 회로 패턴층(150)이 배치될 수 있다. 상기 제1 회로 패턴층(120)은 회로 기판의 제1 최외측 또는 제1 최외곽 또는 최상측에 배치된 회로 패턴층일 수 있다. 그리고, 제2 회로 패턴층(130) 및 제3 회로 패턴층(140)은 회로 기판의 내측에 배치된 내측 회로 패턴층일 수 있다. 또한, 제4 회로 패턴층(150)은 회로 기판의 제2 최외측 또는 제2 최외곽 또는 최하측에 배치된 회로 패턴층일 수 있다.

상기 제1 회로 패턴층(120), 제2 회로 패턴층(130), 제3 회로 패턴층(140) 및 제4 회로 패턴층(150)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속 물질로 형성될 수 있다. 이를 위해, 상기 제1 회로 패턴층(120), 제2 회로 패턴층(130), 제3 회로 패턴층(140) 및 제4 회로 패턴층(150)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 회로 패턴층(120), 제2 회로 패턴층(130), 제3 회로 패턴층(140) 및 제4 회로 패턴층(150)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 회로 패턴층(120), 제2 회로 패턴층(130), 제3 회로 패턴층(140) 및 제4 회로 패턴층(150)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

상기 제1 회로 패턴층(120), 제2 회로 패턴층(130), 제3 회로 패턴층(140) 및 제4 회로 패턴층(150)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 상기 제1 내지 제4 회로 패턴층(120, 130, 140, 150) 각각은 트레이스 및 패드를 포함한다.

트레이스는 전기적 신호를 전달하는 기다란 라인 형태의 배선을 의미한다. 그리고, 상기 패드는 칩과 같은 부품이 실장되는 실장 패드이거나, 외부 보드와의 연결을 위한 코어 패드 또는 BGA 패드이거나, 비아와 연결되는 비아 패드를 의미할 수 있다.

상기 절연층(110)에는 비아가 형성될 수 있다. 상기 비아는 상기 절연층(110)을 관통하며 형성되고, 이에 따라 서로 다른 층에 배치된 회로 패턴층 사이를 전기적으로 연결할 수 있다.

예를 들어, 상기 제1 절연층(111)에는 제1 비아(V1)가 형성될 수 있다. 상기 제1 비아(V1)는 상기 제1 절연층(111)을 관통하며, 이에 따라 상기 제1 회로 패턴층(120)과 상기 제2 회로 패턴층(130)을 전기적으로 연결할 수 있다.

예를 들어, 상기 제2 절연층(112)에는 제2 비아(V2)가 형성될 수 있다. 상기 제2 비아(V2)는 상기 제2 절연층(112)을 관통하며, 이에 따라 상기 제2 회로 패턴층(130)과 상기 제3 회로 패턴층(140)을 전기적으로 연결할 수 있다. 이때, 상기 제2 절연층(112)은 코어층일 수 있다. 그리고, 상기 제2 절연층(112)이 코어층인 경우, 상기 제2 비아(V2)는 모래시계 형상을 가질 수 있다. 다만, 실시 예는 이에 한정되지 않는다. 예를 들어, 실시 예의 회로 기판의 코어리스 기판일 경우, 상기 제2 비아(V2)는 제1 비아(V1) 또는 제3 비아(V3)와 동일한 형상을 가질 수 있다.

예를 들어, 상기 제3 절연층(113)에는 제3 비아(V3)가 형성될 수 있다. 상기 제3 비아(V3)는 상기 제3 절연층(113)을 관통하며, 이에 따라 상기 제3 회로 패턴층(140)과 제4 회로 패턴층(150)을 전기적으로 연결할 수 있다.

상기와 같은 비아(V1, V2, V3)은 각각의 절연층 내에 형성된 비아 홀 내부를 금속물질로 충진하여 형성될 수 있다. 상기 비아 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 비아 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 절연층을 개방할 수 있다.

상기 비아 홀이 형성되면, 상기 비아 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3)를 형성할 수 있다. 상기 비아(V1, V2, V3)는 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 금속 물질로 형성될 수 있다. 또한, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

한편, 상기 제1 절연층(111)의 제1면 또는 상면 상에는 제1 보호층(160)이 배치될 수 있다. 상기 제1 보호층(160)은 솔더 레지스트를 포함할 수 있다. 상기 제1 보호층(160)은 상기 제1 회로 패턴층(120)의 표면을 노출하는 개구부(OR1, OR2)를 포함할 수 있다. 예를 들어, 상기 제1 보호층(160)은 상기 제1 회로 패턴층(120)의 패드(121, 122)를 노출하는 개구부(OR1, OR2)를 포함할 수 있다.

이에 대응하게, 상기 제3 절연층(113)의 제2면 상에는 제2 보호층(170)이 배치될 수 있다. 상기 제2 보호층(170)은 솔더 레지스트를 포함할 수 있다. 상기 제2 보호층(170)은 상기 제4 회로 패턴층(150)의 패드(미도시)의 표면을 노출하는 개구부(미도시)를 포함할 수 있다.

이하에서는 실시 예의 제1 보호층(160)이 가지는 개구부의 구조에 대해 구체적으로 설명하기로 한다.

실시 예의 제1 보호층(160)은 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 상기 제1 영역(R1) 및 제2 영역(R2)의 구분은, 상기 제1 보호층(160)에 형성되는 개구부의 형상의 차이에 의해 이루어질 수 있다.

예를 들어, 상기 제1 보호층(160)은 제1 개구부(OR1)를 포함하는 제1 영역(R1)과, 제2 개구부(OR2)를 포함하는 제2 영역(R2)으로 구분될 수 있다.

예를 들어, 제1 보호층(160)은 제1 타입의 제1 개구부(OR1) 및 제2 타입의 제2 개구부(OR2)를 포함할 수 있다. 그리고, 상기 제1 타입의 제1 개구부(OR1) 및 제2 타입의 제2 개구부(OR2)는 서로 다른 형상 또는 구조를 가질 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 보호층(160)은 상기 제1 타입의 제1 개구부(OR1)만을 포함할 수도 있을 것이다.

예를 들어, 제1 보호층(160)은 수직으로 중첩되는 제1 회로 패턴층(120)의 패드에 따라 상기 제1 영역(R1) 및 제2 영역(R2)이 구분되고, 상기 제1 영역(R1) 및 제2 영역(R2)에 각각 서로 다른 타입의 제1 개구부(OR1) 및 제2 개구부(OR2)를 포함할 수 있다.

구체적으로, 제1 회로 패턴층(120)은 제1 패드(121) 및 제2 패드(122)를 포함한다. 상기 제1 패드(121) 및 제2 패드(122)는 서로 다른 폭을 가질 수 있다.

예를 들어, 상기 제1 패드(121)는 제1 폭을 가질 수 있다. 그리고, 상기 제2 패드(122)는 상기 제1 패드(121)의 제1 폭보다 큰 제2 폭을 가질 수 있다.

상기 제1 패드(121) 및 제2 패드(122)는 서로 다른 기능을 하는 패드일 수 있다. 예를 들어, 상기 제1 패드(121) 및 제2 패드(122)는 칩과 연결되는 패드일 수 있다. 그리고, 제1 패드(121)는 칩의 1개의 단자와 1:1 연결되는 패드일 수 있다. 이와 다르게 상기 제2 패드(122)는 상기 칩의 N(N은 2 이상)개의 단자와 1:N 연결되는 패드일 수 있다. 예를 들어, 상기 제2 패드(122)는 칩의 N개의 단자와 공통 연결되는 그라운드 패드일 수 있다. 예를 들어, 상기 제2 패드(122)는 칩의 N개의 단자와 공통 연결되는 방열 패드일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제2 패드(122)는 칩의 N개의 단자와 공통 연결되면서 다른 기능을 하는 패드일 수 있을 것이다.

또한, 제2 패드(122)가 칩의 N개의 단자와 공통 연결된다고 설명하였으나, 이에 한정되는 않는다. 예를 들어, 상기 제2 패드(122)는 칩의 1개의 단자와 1:1 연결될 수도 있다. 다만, 상기 제2 패드(122)는 상기 제1 패드(121)의 제1 폭보다 상대적으로 큰 제2 폭을 가질 수 있다.

상기 제1 보호층(160)은 상기 제1 패드(121)와 수직으로 중첩되는 제1 개구부(OR1)를 포함할 수 있다. 또한, 상기 제1 보호층(160)은 상기 제2 패드(122)와 수직으로 중첩되는 제2 개구부(OR2)를 포함할 수 있다. 이때, 상기 제1 개구부(OR1) 및 제2 개구부(OR2)는 서로 다른 타입일 수 있다. 여기에서, 상기 타입의 구분은 개구부의 폭에 대비하여, 이와 수직으로 중첩되는 패드의 폭을 기준으로 이루어질 수 있다.

예를 들어, 상기 제1 개구부(OR1)는 제1 패드(121)와 수직으로 중첩되면서, 상기 제1 패드(121)가 가지는 제1 폭보다 큰 제3 폭을 가질 수 있다.

이와 다르게, 상기 제2 개구부(OR2)는 상기 제2 패드(122)와 수직으로 중첩되면서, 상기 제2 패드(122)가 가지는 제2 폭보다 작은 제4 폭을 가질 수 있다.

이에 따라, 상기 제1 보호층(160)은 상기 제1 패드(121)와 수직으로 중첩되지 않으면서, 상기 제2 패드(122)와 수직으로 부분적 중첩되며 상기 제1 절연층(111) 상에 배치될 수 있다.

이때, 실시 예에서, 상기 제1 보호층(160)의 제1 영역(R1)은 상기 제1 패드(121)의 폭보다 큰 폭의 제1 개구부(OR1)를 포함하면서, 상기 제1 패드(121)의 측면의 적어도 일부와 접촉할 수 있다. 예를 들어, 제2 비교 예에서, 패드의 폭보다 큰 폭의 개구부를 가지는 NSMD 타입의 보호층이 형성된 영역에서, 상기 패드의 측면은 보호층과 접촉하지 않는다. 이와 다르게, 실시 예에서의 제1 보호층(160)의 제1 영역(R1)은 상기 제1 패드(121)보다 큰 폭을 가지는 제1 개구부(OR1)를 포함하면서, 상기 제1 패드(121)의 측면의 적어도 일부와 접촉하는 구조를 가진다. 이에 따라, 상기 제1 보호층(160)의 제1 영역(R1)에서의 제1 절연층(111)의 상면의 전체 영역은 상기 제1 보호층(160)으로 덮일 수 있다.

즉, 제2 비교 예에서는, 상기 NSMD 타입의 보호층이 형성된 영역에서의 절연층의 상면의 적어도 일부는 보호층에 의해 덮이지 않는다. 그리고, 상기 보호층에 의해 덮이지 않는 상면은 회로 기판의 제조가 이루어지는 공정 상에서, 외부로 노출되는 구조를 가지며, 이에 따라 다양한 요인으로 인해 손상이 발생하는 문제가 있다.

이에 반하여, 실시 예에서는 상기 제1 보호층(160)의 제1 영역(R1)에서, 상기 제1 절연층(111)의 상면의 전체 영역은 상기 제1 보호층(160)으로 덮이며, 이에 따라 상기와 같은 다양한 요인으로 인해 발생하는 손상으로부터 보호할 수 있다. 또한, 실시 예에서는 상기와 같이, 제1 보호층(160)의 제1 영역(R1)이 상기 제1 패드(121)의 측면의 적어도 일부를 감싸는 구조를 가짐으로써, 상기 제1 패드(121)의 무너짐이나, 상기 제1 절연층(111)으로부터 분리되는 탈막과 같은 물리적 신뢰성 문제를 해결할 수 있다.

구체적으로, 도 3a를 참조하면, 상기 제1 보호층(160)의 제1 영역(R1)은 회로 기판의 두께 방향으로 복수의 부분으로 구분될 수 있다.

예를 들어, 상기 제1 보호층(160)의 제1 영역(R1)은 상기 제1 절연층(111) 상에 배치되는 제1 부분(161) 및 상기 제1 부분(161) 상에 배치되는 제2 부분(162)을 포함할 수 있다.

상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 절연층(111) 상에 배치되면서, 상기 제1 패드(121)의 측면의 적어도 일부와 접촉할 수 있다. 예를 들어, 상기 제1 패드(121)의 측면은 상기 제1 보호층(160)의 제1 부분(161)과 직접 접촉하는 접촉 영역을 포함할 수 있다. 또한, 상기 제1 패드(121)의 측면은 상기 제1 보호층(160)의 제1 부분(161)과 비접촉하는 비접촉 영역을 포함할 수 있다. 예를 들어, 상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 패드(121)와 수평으로 중첩될 수 있다.

상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 절연층(111) 상에, 상기 제1 패드(121)의 측면의 적어도 일부를 둘러싸며 배치되며, 이에 따라 제1 패드(121)를 지지하는 기능을 할 수 있다. 또한, 상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 보호층(160)의 제1 개구부(OR1) 내에 배치되는 솔더 볼과 같은 접속부의 흐름성을 향상시킬 수 있다. 예를 들어, 상기 제1 보호층(160)의 제1 부분(161)의 측벽(추후 설명)은 제1 절연층(111)의 상면에 대해 일정 경사를 가질 수 있으며, 이에 따라 상기 접속부가 상기 제1 패드(121) 상에 안정적으로 배치될 수 있도록 가이드할 수 있다.

상기 제1 보호층(160)의 제2 부분(162)은 상기 제1 부분(161) 상에 배치된다. 상기 제1 보호층(160)의 제2 부분(162)은 상기 제1 패드(121)와 접촉하지 않을 수 있다. 예를 들어, 상기 제1 보호층(160)의 제2 부분(162)은 상기 제1 패드(121)와 이격될 수 있다. 예를 들어, 제1 보호층(160)의 제2 부분(162)은 상기 제1 패드(121)의 폭보다 큰 폭을 가지는 제1 개구부(OR1)를 포함할 수 있다. 이를 통해, 상기 제1 패드(121)의 상면은 상기 제1 보호층(160)과 수직으로 중첩되지 않을 수 있다. 예를 들어, 제1 패드(121)의 상면의 전체 영역은 상기 제1 보호층(160)의 제1 개구부(OR1)와 수직으로 중첩될 수 있다.

한편, 도 3b를 참조하면, 제1 보호층(160)의 제2 영역(R2)은 제2 패드(122)와 수직으로 중첩되는 제2 개구부(OR2)를 포함할 수 있다. 이때, 상기 제2 개구부(OR2)는 상기 제2 패드(122)의 폭보다 작은 폭을 가진다. 예를 들어, 상기 제2 개구부(OR2)는 상기 제2 패드(122)와 부분적으로 수직으로 중첩될 수 있다. 예를 들어, 상기 제2 패드(122)의 상면은 상기 제2 개구부(OR2)와 수직으로 중첩되는 제1 중첩 영역 및 상기 제2 개구부(OR2)와 수직으로 중첩되지 않는 제1 비중첩 영역을 포함할 수 있다. 예를 들어, 상기 제2 패드(122)의 상면은 상기 제1 보호층(160)의 제2 영역(R2)과 수직으로 중첩되는 상기 제1 비중첩 영역에 대응하는 제2 중첩 영역을 포함할 수 있다. 예를 들어, 상기 제2 패드(122)의 상면은 상기 제1 보호층(160)의 제2 영역(R2)과 수직으로 중첩되지 않는, 상기 제1 중첩 영역에 대응하는 제2 비중첩 영역을 포함할 수 있다. 이를 통해, 상기 제2 패드(122)의 상면은 부분적으로 상기 제1 보호층(160)에 덮일 수 있다. 이를 통해, 상기 제2 패드(122)의 상면은 부분적으로 상기 제1 보호층(160)의 제2 개구부(OR2)를 통해 노출될 수 있다.

이때, 일 실시 예에서의 상기 제2 패드(122)는 상기 설명한 바와 같이, 칩의 복수의 단자와 공통 연결된다. 이에 따라, 상기 제1 보호층(160)의 제2 영역(R2)은 복수의 제2 개구부를 포함할 수 있다. 예를 들어, 상기 제1 보호층(160)의 제2 영역은 도트(dot) 형태의 복수의 제2 개구부가 형성될 수 있다.

예를 들어, 상기 제2 패드(122)의 상면은 상기 제1 보호층(160)의 제2 영역(R2)으로 덮이는 부분과, 상기 제1 보호층(160)의 제2 개구부(OR2)와 수직으로 중첩된 노출 부분을 포함할 수 있다. 그리고, 상기 제2 패드(122)의 노출 부분은, 상호 이격되는 제1 노출 부분(122-1), 제2 노출 부분(122-2), 제3 노출 부분(122-3) 및 제4 노출 부분(122-4)을 포함할 수 있다.

그리고, 상기 제1 보호층(160)의 제2 영역(R2)은 상기 제2 패드(122)의 상기 제1 내지 제4 노출 부분과 각각 수직으로 중첩되는 제2-1 내지 제2-4 개구부를 포함할 수 있다.

예를 들어, 상기 제1 보호층(160)의 제2 개구부(OR2)는 상기 제1 노출 부분(122-1)과 수직으로 중첩되는 제2-1 개구부(OR2-1)를 포함할 수 있다. 예를 들어, 상기 제2 개구부(OR2)는 상기 제2 노출 부분(122-2)과 수직으로 중첩되는 제2-2 개구부(OR2-2)를 포함할 수 있다. 예를 들어, 상기 제2 개구부(OR2)는 상기 제3 노출 부분(122-3)과 수직으로 중첩되는 제2-3 개구부(OR2-3)를 포함할 수 있다. 예를 들어, 상기 제2 개구부(OR2)는 제4 노출 부분(122-4)과 수직으로 중첩되는 제2-4 개구부(OR2-4)를 포함할 수 있다.

즉, 상기와 같이 제2 타입의 제2 개구부(OR2)는 상기 제2 패드(122)의 폭보다 작은 폭을 가질 수 있다. 그리고, 상기 제2 타입의 제2 개구부(OR2)는 상호 이격되면서, 상기 제2 패드(122)의 상면과 각각 중첩되는 제2-1 개구부 내지 제2-4 개구부를 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 보호층(160)의 제2 영역(R2)은 상기 제2 패드(122)의 상면과 수직으로 중첩되는 제2-1 개구부 내지 제2-4 개구부 중 어느 하나의 개구부만을 포함할 수도 있을 것이다.

이하에서는 실시 예에 따른 제1 보호층(160)의 제1 영역(R1)에 형성되는 제1 개구부(OR1)에 대해 구체적으로 설명하기로 한다.

도 4는 제1 실시 예에 따른 제1 보호층의 제1 개구부를 나타낸 도면이다.

도 4를 참조하면, 제1 보호층(160)은 제1 절연층(111) 상에 배치된다. 이때, 제1 영역(R1)에서의 상기 제1 보호층(160)은 상기 제1 패드(121)와 수직으로 중첩되지 않는다.

상기 제1 보호층(160)은 회로 기판의 두께 방향으로 복수의 부분으로 구분될 수 있다.

예를 들어, 상기 제1 보호층(160)은 상기 제1 절연층(111) 상에 배치되는 제1 부분(161)과, 상기 제1 부분(161) 상에 배치되는 제2 부분(162)을 포함할 수 있다.

그리고, 상기 제1 부분(161)의 폭과 상기 제2 부분(162)의 폭은 서로 다를 수 있다. 예를 들어, 상기 제1 부분(161)의 폭은 상기 제2 부분(162)의 폭보다 클 수 있다.

이를 통해, 상기 제1 보호층(160)의 상기 제1 부분(161)은 상기 제1 패드(121)의 측면과 접촉할 수 있다. 예를 들어, 상기 제1 패드(121)의 측면의 적어도 일부는 상기 제1 보호층(160)의 상기 제1 부분(161)가 직접 접촉할 수 있다. 예를 들어, 상기 제1 패드(121)의 측면의 적어도 일부는 상기 제1 보호층(160)의 제1 부분(161)으로 덮일 수 있다. 이를 통해, 상기 제1 패드(121)의 측면의 적어도 일부는 상기 제1 보호층(160)의 제1 부분(161)으로 지지될 수 있으며, 이에 따른 상기 제1 패드(121)의 물리적 신뢰성을 향상시킬 수 있다. 또한, 실시 예에서는 상기 제1 보호층(160)의 제1 부분(161)이 상기 제1 패드(121)의 측면과 접촉함에 따라, 상기 제1 보호층(160)의 제1 부분(161)에 의해, 상기 제1 영역(R1)에서의 제1 절연층(111)의 상면은 덮일 수 있다. 이를 통해, 실시 예에서는 상기 제1 패드(121)의 상면을 전체적으로 노출하면서, 상기 제1 절연층(111)의 상면을 안정적으로 보호할 수 있다. 이를 통해, 실시 예에서는 회로 기판의 제조 공정에서, 다양한 요인으로부터 상기 제1 절연층(111)의 상면이 손상되는 것을 방지할 수 있고, 이에 따른 제품 신뢰성을 향상시킬 수 있다.

상기 제1 부분(161)의 상면(161-2W)은 제1 절연층(111)의 상면 또는 제1 패드(121)의 하면, 또는 제1 보호층(160)의 하면에 대해 경사를 가질 수 있다. 예를 들어, 상기 제1 부분(161)의 상면(161-2W)은 일정 경사각을 가지는 경사면일 수 있다.

그리고, 상기 제1 보호층(160)의 상기 제1 부분(161)의 상기 상면(161-2W)은 수평으로 상기 제1 패드(121)의 측면의 일부와 중첩될 수 있다.

구체적으로, 상기 제1 패드(121)의 측면의 일부는 상기 제1 부분(161)의 측면과 수직으로 중첩되면서, 상기 제1 부분(161)으로 덮일 수 있다. 또한, 상기 제1 패드(121)의 측면의 나머지 일부는 상기 제1 부분(161)의 상면(161-2W)과 수평으로 중첩되고, 이에 따라 상기 제1 보호층(160)의 제1 부분(161)과 이격될 수 있다.

상기 제1 보호층(160)의 제1 부분(161)의 상면(161-2W)은 상기 제1 개구부(OR1)의 일부를 구성하는 측벽이라고도 할 수 있다.

예를 들어, 상기 제1 보호층(160)의 제1 부분(161)은 두께 방향으로 복수의 서브 부분으로 구분될 수 있다.

예를 들어, 상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 절연층(111)의 상면에 배치되는 제1-1 부분(161-1)과, 상기 제1-1 부분(161-1) 상에 배치되는 제1-2 부분(161-2)을 포함할 수 있다.

상기 제1 보호층(160)의 제1-1 부분(161-1)은 상기 제1 패드(121)와 수직으로 중첩되는 개구를 가질 수 있다. 이때, 상기 제1-1 부분(161-1)은 실시 예의 다른 개구부와 같이 노광 및 현상 공정을 통해 인위적으로 형성한 개구가 아닌, 상기 제1 패드(121)에 의해 형성된 개구일 수 있다.

예를 들어, 상기 제1 보호층(160)은 상기 제1 패드(121)가 형성된 상태에서, 상기 제1 절연층(111) 및 상기 제1 패드(121) 상에 배치되고, 이에 따라 상기 제1 개구부(OR1)를 형성하는 노광 및 현상 공정을 진행하게 된다. 이때, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 개구는 상기 제1 패드(121)가 배치된 상태에서 상기 제1 보호층(160)이 도포됨에 따라 상기 제1 보호층(160)이 도포되지 않는 부분을 의미할 수 있다. 예를 들어, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 개구는 상기 제1 패드(121)가 관통하는 관통부 또는 관통홀이라도 할 수 있다.

상기 제1-1 부분(161-1)의 제1 측벽(161-1W)은 상기 제1 패드(121)의 측면의 일부와 직접 접촉할 수 있다. 예를 들어, 상기 제1-1 부분(161-1)의 제1 측벽(161-1W)은 상기 제1 패드(121)의 측면의 일부를 덮으며 형성될 수 있다.

상기 제1 보호층(160)의 제1-1 부분(161-1)의 제1 측벽(161-1W)의 높이는 상기 제1 패드(121)의 높이보다 낮을 수 있다. 예를 들어, 상기 제1-1 부분(161-1)의 두께는 상기 제1 패드(121)의 두께(H1)보다 작을 수 있다. 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께는 상기 제1 패드(121)의 두께(H1)의 40% 내지 98%의 범위를 가질 수 있다. 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께(H1)의 45% 내지 95%의 범위를 가질 수 있다. 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께는 상기 제1 패드(121)의 두께(H1)의 50% 내지 90%의 범위를 가질 수 있다. 이때, 상기 제1 패드(121)의 두께(H1)는 이하에서 설명되는 상기 제1 패드(121)의 애칭 공정 후의 두께를 의미할 수 있다. 다만, 실시 예는 이에 한정되는 않는다.

상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께가 상기 제1 패드(121)의 두께(H1)의 40%보다 작으면, 상기 제1 보호층(160)의 제1 부분(161)의 측벽과 제2 부분(162) 사이의 측벽 사이에 패임부가 형성될 수 있고, 상기 형성되는 패임부의 수평 거리가 증가할 수 있다. 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께가 상기 제1 패드(121)의 두께(H1)의 40%보다 작으면, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께와 상기 제1 패드(121)의 두께(H1) 차이로 인한 단차 높이가 증가할 수 있다. 그리고, 상기 단차 높이가 증가하는 경우, 상기 제1 보호층(160)의 제1 개구부(OR1) 내에 배치되는 솔더 볼과 같은 접속부의 신뢰성에 문제가 발생할 수 있다. 예를 들어, 상기 단차 높이가 증가하는 경우, 상기 접속부가 상기 제1 패드(121) 상에 안정적으로 배치되지 못하는 문제가 발생할 수 있다. 예를 들어, 상기 제1 개구부(OR1)는 수직으로 상기 제1 패드(121)와 중첩되는 중첩 영역 및 상기 제1 패드(121)와 수직으로 중첩되지 않는 비중첩 영역을 포함한다. 그리고, 상기 접속부는 상기 제1 개구부(OR1) 내에서 상기 제1 패드(121)와 중첩되는 중첩 영역에 배치되어야 하는데, 상기 단차 높이가 증가하는 경우, 상기 접속부가 상기 중첩 영역이 아닌 비중첩 영역으로 치우쳐 배치되는 문제가 발생할 수 있고, 이에 따른 신뢰성 문제가 발생할 있다. 또한, 상기 단차 높이가 증가하는 경우, 상기 제1 개구부(OR1)에 상기 솔더 볼과 같은 접속부가 완전히 채워지지 않음에 따라 빈 공간과 같은 보이드 문제가 발생할 수 있다.

또한, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께가 상기 제1 패드(121)의 두께(H1)의 98%보다 크면, 상기 제1-1 부분(161-1)의 적어도 일부가 상기 제1 패드(121)의 상면에 배치되는 문제가 발생할 수 있다. 예를 들어, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께가 상기 제1 패드(121)의 두께(H1)의 98%보다 크면, 상기 제1 보호층(160)의 노광 및 현상 공정에서 발생하는 공정 오차로 인해, 상기 제1 패드(121)와 수직으로 중첩되는 영역 중 일부의 영역에서 상기 제1 개구부(OR1)가 형성되지 않는 문제가 있고, 이를 통해 상기 제1 패드(121)의 상면의 일부가 상기 제1 보호층(160)으로 덮이는 문제가 발생할 수 있다. 그리고, 상기 제1 패드(121)의 상면의 일부가 상기 제1 보호층(160)으로 덮이는 경우, 상기 제1 패드(121)와 상기 접속부 사이에서의 전기 연결성에 문제가 발생할 수 있고, 이에 따른 회로 단선과 같은 전기적 신뢰성 문제가 발생할 수 있다.

한편, 상기 제1 보호층(160)의 제1-1 부분(161-1)의 두께는 폭 방향 또는 길이 방향에서 균일할 수 있으나, 이에 한정되는 것은 아니다. 이에 대해서는 하기에서 설명하기로 한다.

또한, 제1 보호층(160)의 제1 부분(161)은 상기 제1-1 부분(161-1) 상에 배치되는 제1-2 부분(161-2)을 포함할 수 있다.

상기 제1 보호층(160)의 제1-2 부분(161-2)은 제2 측벽(161-2W)을 포함할 수 있다. 이때, 상기 제1 보호층(160)의 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 설명에서와 같이, 상기 제1 보호층(160)의 제1 부분(161)의 상면(161-2W)이라고도 표현할 수 있다.

상기 제1 보호층(160)의 제1-2 부분(161-2)의 제2 측벽(161-2W)의 적어도 일부는 상기 제1 패드(121)의 측면과 접촉하지 않을 수 있다.

예를 들어, 상기 제1 보호층(160)의 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1 패드(121)와 멀어지는 방향으로 기울어진 경사를 가질 수 있다. 상기 제1 보호층(160)의 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1 개구부(OR1)의 일부일 수 있다. 예를 들어, 상기 제1 개구부(OR1)는 상기 제1-2 부분(161-2)에 형성되는 제1-1 개구부(OR1-1)를 포함할 수 있다. 그리고, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1-1 개구부(OR1-1)의 내벽을 의미할 수 있다. 이때, 제2 측벽(161-2W)의 적어도 일부는 상기 제1 패드(121)와 수평으로 중첩될 수 있다. 즉, 실시 예에서의 제1-1 개구부(OR1-1)는 상기 제1 패드(121)와 수직으로 중첩되면서, 상기 제1 패드(121)와 수평으로 중첩될 수 있다.

상기 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1 절연층(111)의 상면 또는 제1 보호층(160)의 하면 또는 제1 패드(121)의 하면에 대해 경사를 가질 수 있다.

예를 들어, 상기 제1 절연층(111)의 상면 또는 제1 보호층(160)의 하면 또는 제1 패드(121)의 하면에 대한 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)은 10도 내지 70도 사이의 범위를 만족할 수 있다. 예를 들어, 상기 제2 측벽(161-2W)의 경사각(θ1)은 15도 내지 65도 사이의 범위를 만족할 수 있다. 예를 들어, 상기 제2 측벽(161-2W)의 경사각(θ1)은 20도 내지 60도 사이의 범위를 만족할 수 있다.

이때, 상기 경사각(θ1)은 상기 제2 측벽(161-2W)과 수직으로 중첩된 제1 절연층(111)의 상면과 상기 제2 측벽(161-2W) 사이의 내각을 의미할 수 있다. 예를 들어, 상기 경사각(θ1)은 상기 제2 측벽(161-2W)과 수직으로 중첩된 상기 제1 보호층(160)의 하면과 상기 제2 측벽(161-2W) 사이의 내각을 의미할 수 있다. 예를 들어, 상기 경사각(θ1)은 상기 제1-1 부분(161-1)의 상면과 상기 제2 측벽(161-2W) 사이의 내각을 의미할 수 있다.

한편, 도면상에는 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)이 상기 경사각(θ1)에 대응하는 직선 형태인 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)은 굴곡을 가질 수 있고, 적어도 일부분이 라운드질 수 있다. 이에 따라, 상기 경사각(θ1)은 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)에 대한 평균 경사각을 의미할 수 있다. 이와 다르게, 상기 경사각(θ1)은, 상기 제1-1 부분(161-1)의 제1 측벽(161-1W)과 연결되는 제2 측벽(161-2W)의 일단과, 상기 제2 부분(162)의 제3 측벽(162W)과 연결되는 제2 측벽(161-2W)의 타단을 연결하는 직선이 가지는 경사각을 의미할 수 있다.

한편, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)이 10도 보다 낮거나, 70도보다 크면, 상기 제1-1 부분(161-1)의 두께가 상기 제1 패드(121)의 두께(H1)의 40% 내지 98% 사이의 범위를 만족하지 못하는 문제가 발생할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)이 10도보다 낮거나 70도보다 크다는 것은, 상기 제1 개구부(OR1)의 깊이가 목표 깊이보다 작거나, 목표 깊이보다 크다는 것을 의미할 수 있다. 이에 따라, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)이 10도보다 낮거나, 70도보다 큰 경우, 상기 제1 패드(121)의 상면이 제1 보호층(160)에 의해 덮이는 문제나, 상기 단차 높이가 증가하는 문제나, 패임부의 수평 거리가 증가하는 문제가 발생하고, 이로 인한 전기적 신뢰성 문제 및 물리적 신뢰성 문제가 발생할 수 있다.

이에 따라, 실시 예에서는 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)이 10도 내지 70도 사이의 범위를 가지도록 하며, 상기 제1 패드(121)의 상면과 상기 제2 측벽(161-2W) 사이의 단차 높이를 낮추면서, 상기 제2 측벽(161-2W)에 패임부가 포함되지 않도록 할 수 있다.

나아가, 실시 예에서는 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 경사각(θ1)이 10도 내지 70도 사이의 범위를 가지도록 하여, 상기 제1 보호층(160)의 제1 개구부(OR1) 내에 배치되는 솔더 볼과 같은 접속부의 흐름성을 향상시킬 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1 패드(121)로부터 멀어질수록 상기 제1 보호층(160)의 제2 부분(162)을 향하여 기울어지는 경사각(θ1)을 가질 수 있다. 그리고, 상기 제2 측벽(161-2W)이 상기와 같은 경사각(θ1)을 가짐에 따라, 상기 접속부가 상기 제1 패드(121)에 대응하는 위치로 흐르도록 유도할 수 있으며, 이에 따라 상기 접속부와 상기 제1 패드(121) 사이의 전기적 신뢰성 및 물리적 신뢰성을 향상시킬 수 있다. 예를 들어, 상기 제1 개구부(OR1) 내에 접속부를 도포하는 경우, 상기 접속부는 상기 제2 측벽(161-2W)을 따라 흐름에 따라 상기 제1 패드(121) 상으로 이동할 수 있다. 이에 따라, 실시 예에서는 상기 접속부의 흐름성을 향상시키면서, 상기 접속부와 상기 제1 패드(121) 사이의 접합성을 향상시킬 수 있다.

상기 제1-2 부분(161-2)의 제2 측벽(161-2W)이 상기 기재된 범위에 대응하는 경사각(θ1)을 가짐에 따라, 상기 제1-2 부분(161-2)은 길이 방향 또는 폭 방향으로 갈수록 두께가 변화할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)은 길이 방향 또는 폭 방향으로 갈수록, 상기 경사각(θ1)에 대응하게 두께가 점진적으로 증가하는 영역을 포함할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)은 상기 제1 패드(121)로부터 멀어질수록 두께가 점진적으로 증가하는 영역을 포함할 수 있다.

또한, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)이 상기 기재된 범위에 대응하는 경사각(θ1)을 가짐에 따라, 상기 제1-2 부분(161-2)에는 상기 경사각(θ1)에 대응하는 제2 측벽(161-2W)을 구성하는 제1-1 개구부(OR1-1)가 형성될 수 있다. 그리고, 상기 제1-1 개구부(OR1-1)는 두께 방향으로 갈수록 폭이 변화할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 제1-1 개구부(OR1-1)는 두께 방향으로 갈수록 상기 경사각(θ1)에 대응하게 제1-1 개구부(OR1-1)의 폭이 변화할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 제1-1 개구부(OR1-1)은 상기 제1-1 부분(161-1)에서 멀어질수록 또는 상기 제2 부분(162)에 가까워질수록 폭이 증가할 수 있다. 그리고, 상기 제1-1 개구부(OR1-1)의 폭의 증가 정도는 상기 제2 측벽(161-2W)이 가지는 경사각(θ1)에 대응할 수 있을 것이다.

이때, 상기 제1-2 부분(161-2)의 최상단의 위치는, 상기 제1 개구부를 형성하는 현상 공정에서 설정된 제1 개구부의 목표 깊이에 대응한다. 즉, 실시 예에서는 상기 제1-2 부분(161-2)의 최상단의 높이 또는 제2 측벽(161-2W)의 최상단의 높이에 대응하는 깊이를 가지도록 상기 제1 개구부(OR1)를 형성한다. 이때, 실시 예에서는 상기 현상 공정에 상기 제1 패드에 인접한 부분에서는 추가적인 현상이 이루어지도록 하고, 이에 따라 상기 제2 측벽(161-2W)이 상기 설명한 바와 같은 경사각(θ1)을 가지도록 할 수 있다.

그리고, 일 실시 예에서 상기 제1-2 부분(161-2)의 최상단은 상기 제1 패드(121)의 상면보다 낮게 위치할 수 있다. 다만, 상기 제1-2 부분(161-2)의 최상단은 상기 제1 패드(121)의 상면과 유사한 높이에 위치할 수 있다. 예를 들어, 다른 일 실시 예에서의 상기 제1-2 부분(161-2)의 최상단(예를 들어, 제2 측벽의 최상단)은 제1 패드(121)의 상면보다 높게 위치할 수도 있을 것이다.

한편, 상기 제1 패드(121)는 상기 제1 보호층(160)에 제1 개구부(OR1)가 형성된 이후에 잔해물 제거에 따른 애칭이 이루어진다. 이때, 상기 제1-2 부분(161-2)의 최상단은 상기 애칭이 이루어기 전의 제1 패드(121)의 상면보다 낮게 위치한다. 다만, 상기 제1 패드(121)의 애칭이 이루어진 후의 제1-2 부분(161-2)의 최상단은 상기 제1 패드(121)의 상면보다 낮게 위치할 수 있고, 이와 다르게 상기 제1 패드(121)의 상면보다 높게 위치할 수도 있을 것이다.

예를 들어, 상기 제1-2 부분(161-2)의 최상단, 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 제1 패드(121)의 상면의 높이(H1)의 70% 내지 130%의 범위를 만족할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 제1 패드(121)의 상면의 높이(H1)의 75% 내지 125%의 범위를 만족할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 제1 패드(121)의 상면의 높이(H1)의 80% 내지 120%의 범위를 만족할 수 있다.

상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)가 상기 제1 패드(121)의 상면의 높이(H1)의 70%보다 낮으면, 이에 대응하게 상기 제1 보호층(160)의 제1-1 부분(161-1)의 높이가 감소할 수 있고, 이에 따라 상기 설명한 바와 같은 단차 높이가 증가하거나, 상기 제2 측벽(161-2W)에 패임부가 형성되는 문제가 발생할 수 있다.

또한, 상기 제1-2 부분(161-2)의 최상단 또는 상기 제2 측벽(161-2W)의 최상단의 높이(H2)가 상기 제1 패드(121)의 높이(H1)의 130%보다 크다는 것은, 상기 제1 보호층(160)에 제1 개구부(OR1)가 정상적인 깊이를 가지고 형성된 상태에서, 상기 제1 패드(121)의 과애칭이 이루어졌음을 의미하며, 이에 따른 상기 제1 패드(121)의 저항이 증가하여 신호 전송 손실이 감소할 수 있다. 또한, 상기 제1-2 부분(161-2)의 최상단 또는 상기 제2 측벽(161-2W)의 최상단의 높이(H2)가 상기 제1 패드(121)의 높이(H1)의 130%보다 크다는 것은, 상기 제1 패드(121)의 정상 애칭이 이루어진 상태에서, 상기 제1 개구부(OR1)가 목표 깊이를 가지고 형성되지 않았음을 의미한다. 그리고, 상기 제1 개구부(OR1)가 목표 깊이를 가지지 못한 경우, 상기 제1 패드(121)의 상면의 적어도 일부가 상기 제1 보호층(160)으로 덮이는 문제가 발생하고, 이에 따른 전기적 신뢰성 문제가 발생할 수 있다.

이에 따라, 실시 예에서는 상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)가 상기 제1 패드(121)의 높이(H1)의 70% 내지 130%의 범위를 만족하도록 하고, 이에 따라 상기 제1 패드(121)의 신뢰성 및 상기 제1 보호층(160)의 제1 개구부(OR1)의 신뢰성을 향상시킬 수 있도록 한다.

한편, 상기 제1 보호층(160)은 상기 제1-2 부분(161-2) 상에 배치되는 제2 부분(162)을 포함한다.

상기 제1 보호층(160)의 상기 제2 부분(162)은 제1-1 개구부(OR1-1)와 연결되면서, 상기 제1 패드(121)와 수직으로 중첩되는 상기 제1 개구부(OR1)의 일부인 제1-2 개구부(OR1-2)를 포함할 수 있다.

상기 제1 보호층(160)의 제2 부분(162)의 제1-2 개구부(OR1-2)는 상기 제1 패드(121)보다 큰 폭을 가진다. 이에 따라, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)의 적어도 일부는 상기 제1-2 개구부(OR1-2)와 수직으로 중첩될 수 있다. 예를 들어, 상기 제1 보호층(160)의 제2 부분(162)의 제1-2 개구부(OR1-2)는 수직으로 상기 제1 패드(121)와 중첩되는 제1 중첩 영역과, 상기 제1 패드(121)와 수직으로 중첩되지 않으면서 제1-2 부분(161-2)의 제2 측벽(161-2W)과 수직으로 중첩되는 제2 중첩 영역을 포함할 수 있다.

상기 제2 부분(162)의 제1-2 개구부(OR1-2)는 상기 제1-1 개구부(OR1-1)의 일 영역의 폭보다 큰 폭을 가지는 영역을 포함할 수 있다. 또한, 상기 제2 부분(162)의 제1-2 개구부(OR1-2)는 상기 제1-1 개구부(OR1-1)의 다른 일 영역의 폭보다 작은 폭을 영역을 포함할 수 있다. 또한, 상기 제2 부분(162)의 제1-2 개구부(OR1-2)는 상기 제1-1 개구부(OR1-1)의 또 다른 일 영역의 폭과 동일한 폭을 가지는 영역을 포함할 수 있다.

한편, 도면 상에서, 상기 제2 부분(161)의 제1-2 개구부(OR1-2)는 두께 방향으로 갈수록 폭이 균일한(즉, 전체 영역에서 동일한 폭을 가짐) 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 부분(162)의 제1-2 개구부(OR1-2)는 폭이 변화하는 영역을 포함할 수 있다. 예를 들어, 상기 제2 부분(162)은 제1-2 개구부(OR1-2)에 대응하는 제3 측벽(162W)을 포함한다. 그리고, 상기 제2 부분(162)의 상기 제3 측벽(162W)은 제1 절연층(111)의 상면에 대해 일정 경사를 가질 수 있다. 예를 들어, 상기 제2 부분(162)의 제3 측벽(162W)은 편평하지 않고 굴곡을 가질 수 있다. 예를 들어, 상기 제2 부분(162)의 제3 측벽(162W)은 라운드진 부분을 포함할 수 있다.

상기와 같이 제1 실시 예에서의 제1 보호층(160)의 제1 영역(R1)은 제1 패드(121)와 수직으로 중첩되면서, 상기 제1 패드(121)보다 큰 폭을 가지는 제1 개구부(OR1)를 포함한다.

그리고, 상기 제1 보호층(160)은 제1 절연층(111)의 상면에 배치되는 제1 부분(161)과, 상기 제1 부분(161) 상에 배치되는 제2 부분(162)을 포함한다.

그리고, 상기 제1 보호층(160)의 제1 부분(161)은 상기 제1 패드(121)의 측면과 접촉하는 제1-1 부분(161-1)과, 상기 제1-1 부분(161-1) 상에 배치되고 상기 제1 패드(121)의 측면과 이격되는 제1-2 부분(161-2)을 포함한다. 그리고, 실시 예에서는 상기 제1-1 부분(161-1)을 통해 상기 제1 패드(121)의 측면의 일부가 덮이도록 한다. 이를 통해, 실시 예에서는 상기 제1 영역(R1)에서, 상기 제1 개구부(OR1)가 상기 제1 패드(121)의 폭보다 큰 폭을 가짐에 따라 제1 절연층의 상면의 일부가 노출되는 문제를 해결할 수 있고, 이에 따라 상기 제1 절연층의 상면에 손상이 발생하는 것을 방지할 수 있다. 또한, 실시 예에서는 제1 보호층(160)에 제1 개구부(OR1)를 형성할 때, 상기 제1 보호층(160)을 전체적으로 개방하는 것이 아니라, 상기 제1-1 부분(161-1)을 제외한 영역만을 부분적으로 개방함에 따라 공정 시간을 획기적으로 줄일 수 있고, 이에 따른 공정 수율을 향상시킬 수 있다. 또한, 실시 예에서는 상기 제1 개구부(OR1)의 깊이에 비례하여 언더컷 깊이가 증가하는 문제를 해결할 수 있다. 예를 들어, 실시 예에서는 상기 제1-1 부분(161-1)을 제외한 영역만을 부분적으로 현상하여 제1 개구부(OR1)를 형성함에 따라, 상기 언더컷의 깊이를 줄일 수 있고, 나아가 상기 제1 개구부(OR1)를 가지는 제1 보호층(160)의 측벽에 상기 언더컷이 형성되지 않도록 할 수 있다. 또한, 실시 예에서는 상기 제1-1 부분(161-1)의 두께를 제어하여, 상기 제1-1 부분(161-1)과 상기 제1 패드 사이의 단차 높이를 줄일 수 있고, 이에 따라 상기 제1 개구부 내에서 솔더 볼과 같은 접속부가 완전히 채워지지 않음에 따라 발생하는 보이드 문제를 해결할 수 있다. 또한, 상기 제1-2 부분(161-2)의 제2 측벽(161-2W)은 상기 제1 패드(121)로부터 멀어질수록 제2 부분(162)을 향하는 방향으로 기울어지는 경사각(θ1)을 가진다. 이에 따라 실시 예에서는 상기 제1 개구부(OR1) 내에 상기 접속부를 도포하는 공정에서, 상기 경사각(θ1)를 이용하여 상기 접속부의 흐름성을 향상시킬 수 있고, 이에 따라 상기 제1 개구부(OR1)와 수직으로 중첩된 제1 패드(121) 상에 상기 접속부가 배치될 수 있도록 할 수 있다. 이를 통해, 실시 예에서는 상기 제1 패드와 상기 접속부 사이의 접합성을 향상시킬 수 있으며, 이에 따른 전기적 신뢰성 및 물리적 신뢰성을 향상시킬 수 있다.

이하에서는, 도 3에 도시된 제1 실시 예의 회로 기판을 기본 구조로 하면서, 상기 제1 보호층의 제1 개구부가 가지는 형상의 변형 예에 대해 설명하기로 한다. 다만, 이하에서는 도 3과 실질적으로 동일하거나 중복되는 설명에 대해서는 편의상 이를 생략하기로 한다.

도 5는 제2 실시 예에 따른 회로 기판을 나타낸 도면이다.

도 5를 참조하면, 제2 실시 예에 따른 회로 기판은 도 4의 회로 기판과 실질적으로 동일하며, 제1 패드의 형상에 있어 차이가 있다.

예를 들어, 도 4의 회로 기판에서의 제1 패드(121)는 수직 단면 형상이 사각 형상을 가졌다. 예를 들어, 도 4의 회로 기판에서의 제1 패드(121)는 상면의 폭과 하면의 폭이 동일한 기둥 형상을 가졌다.

이와 다르게, 도 5의 제2 실시 예에 따른 회로 기판에서의 제1 패드(121a)는 상면의 폭과 하면의 폭이 다를 수 있다. 예를 들어, 상기 제1 패드(121a)는 상면의 폭이 하면의 폭보다 작을 수 있다. 예를 들어, 상기 제1 패드(121a)는 상기 제1 절연층(111)의 상면에서 멀어질수록 폭이 감소하는 영역을 포함할 수 있다.

또한, 상기 제1 패드(121a)의 적어도 일부분은 곡면을 포함할 수 있다. 예를 들어, 상기 제1 패드(121a)의 적어도 일부분은 라운드진 부분을 포함할 수 있다. 예를 들어, 상기 제1 패드(121a)의 상면은 상측 방향으로 볼록한 곡면을 포함할 수 있다. 예를 들어, 상기 제1 패드(121a)의 상면과 측면 사이의 경계면은 곡면을 포함할 수 있다.

상기와 같은 제1 패드(121a)는 잔해물 제거를 위한 애칭 공정에서 형성될 수 있다.

예를 들어, 실시 예에서는 상기 제1 패드(121a)가 형성된 상태에서, 상기 제1 패드(121a)를 덮는 제1 보호층(160)을 형성하고, 그에 따라 상기 제1 보호층(160)에서 상기 제1 패드(121a)와 수직으로 중첩된 영역을 개방하는 공정을 거쳐 상기 제1 개구부(OR1)를 형성한다. 이때, 상기 제1 개구부(OR1)를 통해 상기 제1 패드(121a)의 상면이 전체적으로 노출되었다고 하더라도, 상기 제1 패드(121a)의 상면이나 측면의 일부에는 상기 제1 보호층(160)의 잔해물이 존재할 수 있다.

이에 따라, 회로 기판의 제조 공정에서는, 상기 제1 보호층(160)에 제1 개구부(OR1)를 형성한 이후에, 상기 제1 보호층(160)으로 덮이지 않은 제1 패드(121a)의 표면을 애칭하여 상기 잔해물을 제거하는 공정을 진행하게 된다.

이를 통해, 상기 제1 패드(121a)는 상기 애칭 공정을 통해, 상면이 볼록한 곡면을 가질 수 있으며, 상기 상면과 측면 사이의 경계면이 곡면을 포함할 수 있으며, 상면의 폭과 하면의 폭이 달라질 수 있다.

또한, 상기 애칭 공정 전의 상기 제1 패드(121a)의 높이는, 상기 애칭 공정 후의 상기 제1 패드(121a)의 높이와 다르다. 구체적으로, 상기 애칭 공정 전의 상기 제1 패드(121a)의 높이보다 상기 애칭 공정 후의 상기 제1 패드(121a)의 높이가 작다.

이에 따라, 상기 제1 패드(121a)의 애칭 전에서의 상기 제1 보호층(160)의 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 전의 제1 패드(121a)의 높이보다 작다.

이때, 상기 제1 패드(121a)의 애칭이 이루어진 후에는, 상기 제1 패드(121a)의 높이가 감소하게 되고, 이에 따라 상기 제1 보호층(160)의 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 후의 제1 패드(121a)의 높이(H1-1)보다 클 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 제1 보호층(160)의 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 후의 제2 패드(121a)의 높이(H1-1)보다 작을 수도 있을 것이다.

구체적으로, 상기 설명한 바와 같이, 상기 제1 보호층(160)의 제1-2 부분(161-2)의 최상단 또는 상기 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 후의 제1 패드(121a)의 높이(H1-1)의 70% 내지 130%의 범위를 만족할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 후의 제1 패드(121a)의 상면의 높이(H1-1)의 75% 내지 125%의 범위를 만족할 수 있다. 예를 들어, 상기 제1-2 부분(161-2)의 최상단 또는 제2 측벽(161-2W)의 최상단의 높이(H2)는 상기 애칭 후의 제1 패드(121a)의 상면의 높이(H1-1)의 80% 내지 120%의 범위를 만족할 수 있다.

도 6은 제3 실시 예에 따른 회로 기판을 나타낸 도면이다.

도 6을 참조하면, 제3 실시 예에 따른 회로 기판은, 제1 절연층(211)을 포함한다. 또한, 상기 제1 절연층(211) 상에는 제1 회로 패턴층의 제1 패드(221)가 배치된다. 또한, 상기 제1 절연층(211) 상에는 상기 제1 패드(221)와 수직으로 중첩되는 제1 개구부를 포함하는 제1 보호층(260)이 배치된다.

이때, 상기 제1 보호층(260)은 제1 부분(261) 및 상기 제1 부분(261) 상에 배치되는 제2 부분(262)을 포함한다.

상기 제1 보호층(260)의 제1 부분(261)은 상기 제1 절연층(211)의 상면에 배치되고, 상기 제1 패드(221)의 측면의 적어도 일부와 직접 접촉하는 제1 측벽(261-1W)을 포함하는 제1-1 부분(261-1)을 포함한다.

또한, 상기 제1 보호층의 제1 부분(261)은 상기 제1-1 부분(261-1)의 상면에 배치되는 제1-2 부분(261-2)을 포함한다. 그리고, 상기 제1-2 부분(261-2)은 제1-1 개구부(OR1-1)를 포함하며, 제1 절연층(211)의 상면에 대해 일정 경사각을 가지는 제2 측벽(261-2W)을 포함할 수 있다.

또한, 상기 제1 보호층의 제2 부분(262)은 상기 제1-2 부분(261-2) 상에 배치되고, 상기 제1-1 개구부(OR1-1)와 연결되는 제1-2 개구부(OR1-2)를 포함한다. 그리고, 상기 제1 보호층의 제2 부분(262)은 상기 제1-2 개구부(OR1-2)에 대응하는 제3 측벽(262W)을 포함할 수 있다.

이때, 상기와 같은 구조는 도 4를 참조하여 설명한 제1 실시 예의 회로 기판과 실질적으로 동일하며, 이에 따라 이에 대한 상세한 설명은 생략한다.

한편, 실시 예에서의 상기 제1 보호층(260)은 패임부(261-2U)를 포함할 수 있다. 상기 패임부(261-2U)은 상기 제1 보호층(260)의 측벽에서, 상기 제1 보호층(260)의 내측 방향(또는 상기 제1 패드로부터 멀어지는 방향)으로 함몰된 언더컷 부분을 의미할 수 있다.

이때, 실시 예에서는 상기 제1-2 부분(261-2)의 제2 측벽(261-2W)이 일정 경사각을 가지도록 하여, 상기 제1 보호층(260)을 개방하는 제1 개구부(OR1)의 깊이를 줄일 수 있고, 이에 따라 상기 패임부(261-2U)의 깊이(예를 들어, 수평 거리)를 줄일 수 있다.

예를 들어, 실시 예에서의 상기 제1 보호층(260)의 제1-2 부분(261-2)과 제2 부분(262)의 구분은 상기 패임부(261-2U)의 위치에 의해 이루어질 수 있다. 예를 들어, 상기 제1 보호층(260)의 제1-2 부분(261-2)과 제2 부분(262) 사이를 구분하기 위한 경계부는 상기 패임부(261-2U)가 형성된 위치를 기준으로 결정될 수 있다. 예를 들어, 상기 패임부(261-2U)의 적어도 일부는 상기 제1-2 부분(261-2)의 제2 측벽(261-2W)에 형성될 수 있다. 또한, 상기 패임부(261-2U)의 나머지 적어도 일부는 상기 제2 부분(262)의 제3 측벽(262W)에 형성될 수 있다.

한편, 실시 예에서의 상기 제1 개구부(OR1)의 폭은 상기 패임부(261-2U)가 형성된 영역에서 최대 폭을 가질 수 있다.

상기 패임부(261-2U)는 일정 각도를 가질 수 있다. 이때, 상기 패임부(261-2U)의 각도는 상기 패임부(261-2U)의 측벽의 경사각을 의미할 수 있다. 예를 들어, 상기 패임부(261-2U)는 상기 제1-2 부분(261-2)의 제2 측벽(261-2W)과 연결되는 제1 패임 측벽과, 상기 제2 부분(262)의 제3 측벽(262W)과 연결되는 제2 패임 측벽을 포함할 수 있다. 그리고, 상기 패임부(261-2U)의 각도는 상기 제1 패임 측벽과 제2 패임 측벽 사이의 내각을 의미할 수 있다. 이때, 상기 패임부(261-2U)의 각도는 상기 상기 제1-1 개구부(OR1-1)의 측벽이 가지는 상기 경사각(θ1)보다 클 수 있다.

이때, 실시 예에서는 상기와 같이, 상기 제1-2 부분(261-2)의 최상단의 높이를 조절하고, 이에 따라 상기 패임부(261-2U)가 형성되는 위치를 조절할 수 있다. 이를 통해, 실시 예에서는 상기 패임부(261-2U)가 실질적으로 상기 제1 패드(221)의 상면과 유사한 높이에 위치하도록 할 수 있다. 이때, 비교 예에서는 상기 패임부가 실질적으로 상기 패드의 하면에 대응하는 높이에 형성되었다. 이에 반하여, 실시 예에서는 상기 패임부(261-2U)의 위치가 상기 제1 패드(221)의 상면에 대응하는 높이에 형성되도록 한다. 이를 통해, 실시 예에서는 상기 제1 패드(221)의 두께에 대응하는 높이만큼 상기 패임부(261-2U)의 위치를 상측으로 이동시킬 수 있고, 상기 패임부(261-2U)가 이동한 거리에 비례하게, 상기 패임부(261-2U)의 각도를 크게 할 수 있으며, 이를 통해 상기 패임부(261-2U)의 깊이(또는 수평 거리)를 비교 예 대비 줄일 수 있다.

이에 따라, 실시 예에서는 상기 패임부(261-2U)의 깊이를 줄임에 따라 제품 만족도를 더욱 향상시킬 수 있다. 상기 패임부(261-2U)에 대해서는 하기에서 더욱 상세히 설명하기로 한다.

도 7은 제4 실시 예에 따른 회로 기판을 나타낸 도면이고, 도 8은 도 7에 대응하는 실제 제품의 광학 현미경 사진이다.

도 7 및 8을 참조하면, 제4 실시 예에 따른 회로 기판은 제1 절연층(311)을 포함한다. 또한, 상기 제1 절연층(311) 상에는 제1 회로 패턴층의 제1 패드(321)가 배치된다. 또한, 상기 제1 절연층(311) 상에는 상기 제1 패드(321)와 수직으로 중첩되는 제1 개구부를 포함하는 제1 보호층(360)이 배치된다. 이때, 상기 제1 보호층(360)은 제1 부분(361) 및 상기 제1 부분(361) 상에 배치되는 제2 부분(362)을 포함한다. 상기 제1 보호층(360)의 제1 부분(361)은 상기 제1 절연층(311)의 상면에 배치되고, 상기 제1 패드(321)의 측면의 적어도 일부와 직접 접촉하는 제1 측벽(361-1W)을 포함하는 제1-1 부분(361-1)을 포함한다. 또한, 상기 제1 보호층의 제1 부분(361)은 상기 제1-1 부분(361-1)의 상면에 배치되는 제1-2 부분(361-2)을 포함한다. 그리고, 상기 제1-2 부분(361-2)은 제1-1 개구부(OR1-1)를 포함하며, 제1 절연층(311)의 상면에 대해 일정 경사각을 가지는 제2 측벽(361-2W)을 포함할 수 있다. 또한, 상기 제1 보호층의 제2 부분(362)은 상기 제1-2 부분(361-2) 상에 배치되고, 상기 제1-1 개구부(OR1-1)와 연결되는 제1-2 개구부(OR1-2)를 포함한다. 그리고, 상기 제1 보호층의 제2 부분(362)은 상기 제1-2 개구부(OR1-2)에 대응하는 제3 측벽(362W)을 포함할 수 있다.

이때, 상기 제1-2 개구부(OR1-2)의 제3 측벽(362W)은 라운드진 곡면을 포함할 수 있다. 예를 들어, 상기 제1-2 개구부(OR1-2)은 폭이 변화하는 영역을 포함할 수 있다. 예를 들어, 제1 보호층에서의 제1 개구부(OR1)를 형성하는 공정은, 상기 제1 개구부(OR1)의 목표 폭에 대응하게, 상기 제1-2 개구부(OR1-2)의 최상부의 폭을 결정하고, 이에 따른 노광 및 현상 공정을 진행한다. 이때, 상기 제1 보호층을 형성하는 물질의 점도에 따라, 상기 제3 측벽(362W)은 상기 제1 보호층의 상면 또는 하면에 대해 실질적으로 수직한 경사를 가질 수 있고, 이와 다르게 곡면을 가질수도 있다.

예를 들어, 상기 제1-2 개구부(OR1-2)는 폭이 변화하는 부분을 포함할 수 있다. 예를 들어, 상기 제3 측벽(362W)은 제3-1 측벽(362W1) 및 제3-2 측벽(362W2)을 포함할 수 있다.

그리고, 상기 제3-1 측벽(362W1)에서의 제1-2 개구부(OR1-2)의 폭은 상기 제3-2 측벽(362W2)에서의 제1-2 개구부(OR1-2)의 폭보다 작을 수 있다. 예를 들어, 상기 제3-1 측벽(362W1)은 상기 제3-2 측벽(362W2) 대비 상기 제1 패드를 향하는 상기 제1 개구부의 내측 방향으로 돌출될 수 있다.

이를 통해서 오프닝 영역(SRO)을 통해 노출된 패드와 솔더 볼이 연결될 때 솔더 볼이 기판의 솔더 레지스트와 접착력을 향상할 수 있어 기판과 솔더 볼이 분리되는 문제점을 해결할 수 있다.

또한, 상기 제1 보호층(360)은 패임부(361-2U)를 포함할 수 있다.

상기 패임부(361-2U)은 상기 제1 보호층(360)의 측벽에서, 상기 제1 보호층(260)의 내측 방향(또는 상기 제1 패드로부터 멀어지는 방향)으로 함몰된 언더컷 부분을 의미할 수 있다.

상기 패임부(361-2U)는 상기 제1 보호층(360)의 제1 부분(361)과 제2 부분(362) 사이의 경계 영역에 형성될 수 있다. 예를 들어, 상기 제1 보호층(360)의 제1 부분(361)과 상기 제2 부분(362) 사이의 구분은 상기 패임부(361-2U)의 위치를 기준으로 이루어질 수 있다.

이때, 실시 예에서는 상기 패임부가 상기 제1 보호층의 제1 개구부의 측벽에 형성되지 않도록 할 수 있다. 나아가, 실시 예에서는 상기 제1 보호층(360)의 제1 개구부(OR1)의 측벽에 상기 패임부(361-2U)가 형성되더라도, 상기 패임부(361-2U)의 수평 거리 또는 수직 거리를 줄여, 상기 패임부(361-2U)에 의한 신뢰성 문제가 발생하지 않도록 한다.

즉, 실시 예에서는 상기 제1 보호층(360)의 전체 두께를 개방하는 것이 아닌, 상기 제1 보호층(360)의 제1-1 부분을 제외한 나머지 부분만을 현상하여 개방하는 것에 의해, 상기 패임부(361-2U)의 수평 거리(W1) 및 수직 거리(H3)를 비교 예 대비 줄일 수 있다.

이때, 상기 패임부(361-2U)의 수평 거리(W1)는 상기 패임부(361-2U)의 최내측단으로부터, 이와 인접한 제1 보호층(360)의 제2 부분(362)의 측벽의 최하단 사이의 수평 거리를 의미할 수 있다. 이와 다르게, 상기 패임부(361-2U)의 수평 거리(W1)는 상기 패임부(361-2U)의 최내측단으로부터, 이와 인접한 제1 보호층(360)의 제1 부분(361)의 최상단 사이의 수평 거리를 의미할 수 있다. 또한, 상기 패임부(361-2U)의 수직 거리(H3)는 상기 패임부(361-2U)와 연결되는 제1 보호층(360)의 제1 부분(362)의 최상단에서, 상기 패임부(361-2U)와 연결되는 제1 보호층(360)의 최하단 사이의 수직 거리를 의미할 수 있다.

그리고, 실시 예에서 상기 수평 거리(W1)는 13㎛ 이하일 수 있다. 예를 들어, 실시 예에서의 상기 수평 거리(W1)는 10㎛ 이하일 수 있다. 예를 들어, 실시 예에서의 상기 패임부(361-2U)의 수평 거리(W1)는 6㎛이하일 수 있다. 예를 들어, 실시 예에서의 상기 패임부(361-2U)의 수평 거리(W1)는 2㎛ 이하일 수 있다. 이를 통해, 실시 예에서는 상기 패임부(361-2U)의 수평 거리(W1)를 비교 예 대비 줄일 수 있고, 이에 따라 상기 제1 패드 및 상기 제1 패드와 인접합 트레이스 사이의 간격을 줄일 수 있다. 예를 들어, 상기 제1 패드와 상기 트레이스 사이의 간격은 상기 패임부의 수평 거리를 고려하여 결정된다. 예를 들어, 상기 제1 패드와 상기 트레이스 사이의 간격은 상기 패임부의 수평 거리의 120% 정도로 결정될 수 있다. 이때, 비교 예에서의 상기 패임부의 수평 거리는 최소 40㎛ 이상을 가졌다. 이에 따라, 비교 예에서의 상기 제1 패드와 상기 트레이스 사이의 간격은 최소 48㎛ 이상을 가졌다. 이와 다르게, 실시 예에서는 상기 제1 패드와 상기 트레이스 사이의 간격을 비교 예 대비 획기적으로 줄일 수 있으며, 이에 따른 회로 기판의 소형화가 가능하거나, 회로 집적도를 향상시킬 수 있다.

또한, 실시 예에서의 상기 패임부(361-2U)의 수직 거리(H3)는 13㎛ 이하일 수 있다. 예를 들어, 실시 예에서의 상기 패임부(361-2U)의 수직 거리(H3)는 10㎛ 이하일 수 있다. 예를 들어, 실시 예에서의 상기 패임부(361-2U)의 수직 거리(H3)는 6㎛이하일 수 있다. 예를 들어, 실시 예에서의 상기 패임부(361-2U)의 수직 거리(H3)는 2㎛ 이하일 수 있다.

그리고, 상기 패임부(361-2U)는 상기와 같은 수평 거리 및 수직 거리를 가지면서, 상기 경사각(θ1)보다 작은 각도를 가질 수 있다.

- 패키지 기판 -

도 9는 실시 예에 따른 패키지 기판을 나타낸 도면이다.

도 9를 참조하면, 실시 예의 패키지 기판은 도 2의 회로 기판 상에 적어도 하나의 칩이 실장된 구조를 가질 수 있다. 이때, 도 9에서의 패키지 기판에서, 회로 기판의 제1 영역에서의 제1 개구부는 도 3 내지 도 7 중 어느 하나에 도시된 구조가 적용될 수 있을 것이다. 또한, 실시 예에서 상기 회로 기판의 제1 영역에는 폭 방향 또는 길이 방향으로 이격되면서 서로 다른 구조의 복수의 제1 개구부를 포함할 수 있고, 상기 복수의 제1 개구부 중 하나는 도 3 내지 도 7 중 어느 하나에 도시된 구조가 적용될 수 있고, 상기 복수의 제1 개구부 중 다른 하나는 도 3 내지 도 7 중 다른 하나에 도시된 구조가 적용될 수 있을 것이다.

예를 들어, 패키지 기판은 회로 기판의 제1 최외측에 배치된 제1 회로 패턴층(120)의 제1 패드(121) 및 제2 패드(122) 상에 배치된 제1 접속부(210)를 포함할 수 있다.

상기 제1 접속부(210)는 구형 형상을 포함할 수 있다. 예를 들어, 제1 접속부(210)의 단면은 원형 형상 또는 반원 형상을 포함할 수 있다. 예를 들어, 상기 제1 접속부(210)의 단면은 부분적으로 또는 전체적으로 라운드진 형상을 포함할 수 있다. 예를 들어, 제1 접속부(210)의 단면 형상은 일측면에서 평면이고, 다른 일측면에서 곡면일 수 있다. 상기 제1 접속부(210)는 솔더 볼일 수 있으나, 이에 한정되는 것은 아니다.

한편, 상기 제1 접속부(210)는 상기 회로 기판의 제1 보호층(160)에 형성된 패임부(361-2U)의 적어도 일부를 채울 수 있다. 예를 들어, 상기 제1 접속부(210)는 리플로우 공정에서, 적어도 일부가 상기 패임부(361-2U)로 침투할 수 있고, 이를 통해 상기 패임부(361-2U)는 상기 제1 접속부(210)로 채워질 수 있다.

실시 예의 패키지 기판은 상기 제1 접속부(210)에 배치되는 칩(220)을 포함할 수 있다. 상기 칩(220)은 프로세서 칩일 수 있다. 예를 들어, 상기 칩(220)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 중 어느 하나의 애플리케이션 프로세서(AP) 칩일 수 있다.

이때, 상기 칩(220)의 하면에는 단자(225)가 포함될 수 있고, 상기 단자(225)는 상기 제1 접속부(210)를 통해 상기 회로 기판의 제1 회로 패턴층(120)의 패드(121, 122)과 전기적으로 연결될 수 있다.

한편, 실시 예의 패키지 기판은 하나의 회로 기판 상에 상호 일정 간격 이격되며 복수의 칩이 배치되도록 할 수 있다. 예를 들어, 상기 칩(220)은 상호 이격되는 제1 칩 및 제2 칩을 포함할 수 있다.

그리고, 제1 칩 및 제2 칩은 서로 다른 종류의 어플리케이션 프로세서(AP) 칩일 수 있다.

한편, 상기 제1 칩과 상기 제2 칩은 상기 회로 기판 상에 일정 간격 이격될 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 150㎛ 이하일 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 120㎛ 이하일 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 100㎛ 이하일 수 있다.

바람직하게, 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 60㎛ 내지 150㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 70㎛ 내지 120㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭은 80㎛ 내지 110㎛ 사이의 범위를 가질 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭이 60㎛보다 작으면, 상기 제1 칩과 상기 제2 칩의 상호 간의 간섭에 의해, 상기 제1 칩 또는 상기 제2 칩의 동작 신뢰성에 문제가 발생할 수 있다. 예를 들어, 상기 제1 칩과 상기 제2 칩 사이의 이격폭이 150㎛보다 크면, 상기 제1 칩과 상기 제2 칩 사이의 거리가 멀어짐에 따라, 신호 전송 손실이 증가할 수 있다.

상기 패키지 기판은 몰딩층(230)을 포함할 수 있다. 상기 몰딩층(230)은 상기 칩(220)을 덮으며 배치될 수 있다. 예를 들어, 상기 몰딩층(230)은 상기 실장된 칩(220)을 보호하기 위해 형성되는 EMC(Epoxy Mold Compound)일 수 있으나, 이에 한정되는 것은 아니다.

이때, 상기 패임부(361-2U)가 상기 제1 접속부(210)를 통해 채워지지 않는 경우, 상기 패임부(361-2U)는 상기 몰딩층(230)에 의해 채워질 수 있다.

예를 들어, 도 9의 제1 확대도에서와 같이, 상기 패임부(361-2U)는 제1 접속부(210)에 의해 채워질 수 있다. 즉, 상기 제1 접속부(210) 상에 칩(220)을 실장하는 과정에서 상기 제1 접속부(210)의 리플로우 공정이 진행될 수 있다. 그리고, 상기 리플로우 공정에서 상기 제1 접속부(210)의 퍼짐이 발생할 수 있고, 이에 따라 상기 제1 접속부(210)에 의해 상기 패임부(361-2U)가 채워질 수 있다.

예를 들어, 도 9의 제2 확대도에서와 같이, 상기 제1 접속부(210)의 리플로우 과정에서 상기 제1 접속부(210)는 상기 패임부(361-2U)까지 퍼지지 않을 수 있다. 이때, 상기 패임부(361-2U)는 상기 몰딩층(230)에 의해 채워질 수 있다.

예를 들어, 도 9에는 도식화되지 않았으나 상기 제1 접속부(210)의 리플로우 과정에서 상기 제1 접속부(210)는 도 7의 제 3 측벽(362w)까지 퍼져서 형성될 수 있다.

이때, 상기 몰딩층(230)은 방열 특성을 높이기 위해, 저유전율을 가질 수 있다. 예를 들어, 상기 몰딩층(230)의 유전율(Dk)은 0.2 내지 10일 수 있다. 예를 들어, 상기 몰딩층(230)의 유전율(Dk)은 0.5 내지 8일 수 있다. 예를 들어, 상기 몰딩층(230)의 유전율(Dk)은 0.8 내지 5일 수 있다. 이에 따라, 실시 예에서는 상기 몰딩층(230)이 저유전율을 가지도록 하여, 상기 칩(220)에서 발생하는 열에 대한 방열 특성을 높일 수 있도록 한다.

한편, 패키지 기판은 상기 회로 기판의 최하측에 배치된 제2 접속부(240)를 포함할 수 있다. 상기 제2 접속부(240)는 상기 패키지 기판과 외부 기판(예를 들어, 외부 장치의 메인 보드) 사이의 접합을 위한 것일 수 있다.

이하에서는 실시 예에 따른 회로 기판의 제조 방법에 대해 설명하기로 한다.

도 10a 내지 도 10i는 제1 실시 예에 따른 회로 기판의 제조 방법을 공정 순으로 나타낸 도면이다.

도 10a를 참조하면, 실시 예에서는 제2 절연층(112)을 준비한다. 상기 제2 절연층(112)은 코어층일 수 있다. 그리고, 상기 제2 절연층(112)이 코어층인 경우, 상기 제2 절연층(112)은 CCL(Copper Clad Laminate)일 수 있다. 그리고, 실시 예에서는 상기 제2 절연층(112)을 관통하는 제2 비아 홀(VH2)을 형성하는 공정을 진행할 수 있다. 이때, 상기 제2 절연층(112)은 일정 두께 이상을 가지는 코어층이며, 이에 따라 상기 제2 비아 홀(VH2)의 형성 공정은 상기 제2 절연층(112)의 상측에서 상기 제2 비아 홀(VH2)의 제1 파트를 형성하는 제1 공정과, 상기 제2 절연층(112)의 하측에서 상기 제2 비아 홀(VH2)의 상기 제1 파트와 연결되는 제2 파트를 형성하는 제2 공정을 포함할 수 있다. 이에 따라, 상기 제2 비아 홀(VH2)은 상기 제1 파트 및 상기 제2 파트의 조합에 따른 모래시계 형상을 가질 수 있다. 한편, 도 8a에서는 도시하지 않았지만, 제2 절연층(112)의 상면 및 하면에는 각각 동박층(미도시)이 적층될 수 있다.

다음으로, 실시 예에서는 상기 제2 절연층(112)의 제2 비아 홀(VH2)을 채우는 제2 비아(170)와, 상기 제2 절연층(112)의 상면에 배치되는 제2 회로 패턴층(130) 및 상기 제2 절연층(112)의 하면에 배치되는 제3 회로 패턴층(140)을 형성하는 공정을 진행할 수 있다.

이를 위해, 도 10b에 도시된 바와 같이, 실시 예에서는 상기 제2 절연층(112)의 상면 및 하면에 각각 상기 제2 회로 패턴층(130) 및 제3 회로 패턴층(140)이 형성될 영역을 노출하는 개구부를 가진 드라이 필름(DF1)을 형성할 수 있다.

그리고, 실시 예에서는 도 10c에 도시된 바와 같이, 상기 제2 비아 홀(VH2) 및 상기 드라이 필름(DF1)의 개구부를 채우는 도금을 진행하여, 제2 비아(V2), 제2 회로 패턴층(130) 및 제3 회로 패턴층(140)을 형성할 수 있다. 이때, 상기 도금은 상기 제2 절연층(112) 또는 상기 동박층(미도시) 상에 무전해 도금을 진행하여 화학동도금층(미도시)을 형성한 후, 상기 화학동도금층을 시드층으로 하여 진행될 수 있다.

다음으로, 도 10d에 도시된 바와 같이, 실시 예에서는 상기 제2 절연층(112)의 제1면 또는 상면에 제1 절연층(111)을 적층하고, 상기 제2 절연층(112)의 제2면 또는 하면에 제3 절연층(113)을 적층하는 공정을 진행할 수 있다.

이때, 상기 제1 절연층(111) 및 제3 절연층(113)은 프리프레그일 수 있으며, 이와 다르게 RCC일 수 있다.

또한, 도면 상에는 도시하지 않았지만, 상기 제1 절연층(111)의 제1면 및 상기 제3 절연층(113)의 제2면에는 각각 동박층(미도시)이 형성될 수 있다.

다음으로, 도 10e에 도시된 바와 같이, 실시 예에서는 도금을 진행하여 상기 비아 홀(VH1, VH3)을 채우는 제1 비아(V1) 및 제3 비아(V3)와, 상기 제1 절연층(111)의 상면에 제1 회로 패턴층(120)과, 상기 제3 절연층(113)의 하면에 제4 회로 패턴층(150)을 형성하는 공정을 진행할 수 있다.

다음으로, 도 10f에 도시된 바와 같이, 실시 예에서는 상기 제1 절연층(111)의 상면에 제1 솔더 레지스트층(160L)을 형성하고, 상기 제3 절연층(113)의 하면에 제2 솔더 레지스트층(170L)을 형성하는 공정을 진행할 수 있다. 이때, 제1 솔더 레지스트층(160L) 및 제2 솔더 레지스트층(170L)은 상기 제1 절연층(111)의 상부 및 상기 제3 절연층(113)의 하부에 전체적으로 형성될 수 있다.

다음으로, 도 10g에 도시된 바와 같이, 실시 예에서는 상기 제1 솔더 레지스트층(160L) 및 제2 솔더 레지스트층(170L)을 각각 노광하는 공정을 진행할 수 있다.

예를 들어, 실시 예에서는 제1 솔더 레지스트층(160L)에서, 제1 개구부(OR1)가 형성될 영역(160E1)과, 제2 개구부(OR2)가 형성될 영역(160E2)을 제외한 나머지 영역을 노광하는 공정을 진행할 수 있다. 또한, 실시 예에서는 제2 솔더 레지스트층(170L)에서, 개구부가 형성될 영역(170E)을 제외한 나머지 영역을 노광하는 공정을 진행할 수 있다.

이후, 실시 예에서는 상기 노광 공정에 따라, 노광이 진행된 영역을 경화하는 공정을 진행할 수 있다. 다만, 상기 경화 공정은 별도로 진행되지 않고 상기 노광 공정과 함께 진행될 수도 있을 것이다.

다음으로, 실시 예에서는 도 10h에 도시된 바와 같이, 상기 경화가 진행된 영역을 제외한 미경화된 영역(160E1, 160E2, 170E)을 현상하여 개구부를 형성하는 공정을 진행할 수 있다.

이때, 실시 예에서는 상기 개구부의 형성을 위해, 상기 미경화된 영역(160E1, 160E2, 170E)을 씨닝(thinning)하여, 해당 영역의 솔더 레지스트층의 두께를 줄이는 공정을 진행할 수 있다. 이때, 상기 씨닝(thinning)은 상기 노광되지 않은 영역에 대해, 테트라메틸암모늄하이드록시드(TMAH) 또는 트리메틸-2-하이드록시에틸암모늄하이드록사이드(콜린) 등이 함유된 유기 알칼리성 화합물을 이용하여 진행될 수 있다.

이에 따라, 실시 예에서는 상기 제1 솔더 레지스트층(160L)의 일부 영역(160E1)에서는 상기 씨닝 공정에서의 조건을 조절하여, 상기 영역(160E1)의 전체를 제거하지 않고, 일부만을 제거할 수 있다. 이를 통해, 실시 예에서는 제1 개구부(OR1) 및 제2개구부(OR2)를 포함하는 제1 보호층(160)과, 개구부를 포함하는 제2 보호층(170)이 형성될 수 있다.

이후, 실시 예에서는 도 10i에 도시된 바와 같이, 상기 영역(160E1)의 전체가 제거되지 않고, 일부만이 제거됨에 따라, 제거되지 않은 영역을 경화하는 공정을 진행할 수 있다. 이를 통해, 실시 예에서는 이상에서 설명된 제1 보호층의 제1 부분 및 제2 부분을 포함하고, 제1 개구부(OR1)를 가지는 제1 영역과, 제2 개구부(OR2)를 포함하는 제2 영역을 형성할 수 있다.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

제1 절연층;
상기 제1 절연층 상에 배치된 제1 패드; 및
상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수직으로 중첩된 제1 개구부를 가지는 제1 보호층을 포함하고,
상기 제1 보호층은,
상기 제1 절연층 상에 배치되는 제1 부분과,
상기 제1 부분 상에 배치되는 제2 부분을 포함하고,
상기 제1 개구부는,
상기 제1 보호층의 제1 부분에 형성되는 제1-1 개구부와,
상기 제1 보호층의 제2 부분에 형성되고, 상기 제1-1 개구부 및 상기 제1 패드와 수직으로 중첩되는 제1-2 개구부를 포함하고,
상기 제1-1 개구부는 폭이 변화하는 영역을 포함하는, 회로 기판.
제1항에 있어서,
상기 제1 보호층의 제1 부분은 두께가 변화하는 영역을 포함하는, 회로 기판.
제1항에 있어서,
상기 제1-1 개구부를 가지는 상기 제1 부분의 측벽은, 상기 제1 보호층의 하면에 대해 경사를 가지는, 회로 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 보호층의 제1 부분은,
상기 제1 절연층 상에 배치되고 상기 제 1 패드의 측면과 접촉하는 제1-1 부분과,
상기 제1-1 부분 상에 배치된 제1-2 부분을 포함하고,
상기 제1-1 개구부는 상기 제1 보호층의 상기 제1-2 부분에 형성되는, 회로 기판.
제4항에 있어서,
상기 제1 보호층의 상기 제1-1 부분의 측벽은 상기 제1 패드의 측면과 직접 접촉하는, 회로 기판.
제5항에 있어서,
상기 제1 보호층의 상기 제1-1 부분의 두께는 상기 제1 패드의 두께의 40% 내지 98%의 범위를 만족하는 회로 기판.
제4항에 있어서,
상기 제1-2 부분의 상기 제1-1 개구부는,
상기 제1 패드와 수평으로 중첩되며,
상기 제1 보호층의 상기 제1-1 부분으로부터 멀어질수록 폭이 증가하는, 회로 기판.
제4항에 있어서,
상기 제1 보호층의 상기 제1-2 부분은,
상기 제1 패드로부터 멀어질수록 두께가 증가하는, 회로 기판.
제4항에 있어서,
상기 제1-1 개구부를 포함하는 상기 제1-2 부분의 측벽의 적어도 일부는 상기 제1 패드의 측면과 마주보며,
상기 제1-1 부분의 상면과 상기 제1-2 부분의 측벽 사이의 내각은 10도 내지 70도 사이의 범위를 만족하는, 회로 기판.
제4항에 있어서,
상기 제1 보호층의 상기 제1-2 부분의 최상단의 높이는, 상기 제1 패드의 상면의 높이의 70% 내지 130%의 범위를 만족하는, 회로 기판.
제10항에 있어서,
상기 제1 패드의 상면 및 측면 중 적어도 하나는 곡면을 포함하는, 회로 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 보호층의 상기 제1 부분의 내벽 및 상기 제2 부분의 내벽 중 적어도 하나는 곡면을 포함하는, 회로 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 절연층 상에 상기 제1 패드와 이격되는 제2 패드를 포함하고,
상기 제1 보호층은 상기 제2 패드와 수직으로 중첩되며, 상기 제2 패드의 폭보다 작은 폭을 가지는 제2 개구부를 포함하는, 회로 기판.
제 13항에 있어서,
상기 제2 개구부는
상기 제2 패드의 상면과 수직으로 중첩되며, 상호 이격되는 복수의 서브 개구부를 포함하는, 회로 기판.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 보호층은,
상기 제1 부분의 내벽과 상기 제2 부분의 내벽 사이에 형성되고, 상기 제1 패드로부터 멀어지는 상기 제1 보호층의 내측 방향으로 함몰된 패임부를 포함하는, 회로 기판.
제1 절연층;
상기 제1 절연층 상에 배치된 제1 패드;
상기 제1 절연층 상에 배치되고, 상기 제1 패드와 수직으로 중첩된 제1 개구부를 가지는 제1 보호층;
상기 제1 패드 상에 배치된 제1 접속부;
상기 제1 접속부 상에 실장된 칩; 및
상기 칩을 몰딩하는 몰딩층을 포함하고,
상기 제1 보호층은,
상기 제1 절연층 상에 배치되는 제1 부분과,
상기 제1 부분 상에 배치되는 제2 부분을 포함하고,
상기 제1 개구부는,
상기 제1 보호층의 제1 부분에 형성되는 제1-1 개구부와,
상기 제1 보호층의 제2 부분에 형성되고, 상기 제1-1 개구부 및 상기 제1 패드와 수직으로 중첩되는 제1-2 개구부를 포함하고,
상기 제1 보호층의 제1 부분은,
상기 제1 절연층 상에 배치된 제1-1 부분과,
상기 제1-1 부분 상에 배치되고, 상기 제1-1 개구부를 포함하는 제1-2 부분을 포함하고,
상기 제1-2 부분의 상기 제1-1 개구부는,
상기 제1 패드와 수평으로 중첩되며,
상기 제1 보호층의 상기 제1-1 부분으로부터 멀어질수록 폭이 증가하는, 패키지 기판.
제16항에 있어서,
상기 제1 보호층은,
상기 제1 부분의 내벽과 상기 제2 부분의 내벽 사이에 형성되고, 상기 제1 패드로부터 멀어지는 상기 제1 보호층의 내측 방향으로 함몰된 패임부를 포함하고,
상기 제1 접속부 및 상기 몰딩층 중 하나는,
상기 제1 보호층의 상기 패임부 내에 배치되는,
패키지 기판.
제16항에 있어서,
상기 칩은 상기 제1 절연층 상에서 폭 방향으로 상호 이격되거나, 상하 방향으로 배치되는 제1 칩 및 제2 칩을 포함하는,
패키지 기판.