CN117642854A - 玻璃贴片集成到电子装置封装中 - Google Patents

玻璃贴片集成到电子装置封装中 Download PDF

Info

Publication number
CN117642854A
CN117642854A CN202280046903.6A CN202280046903A CN117642854A CN 117642854 A CN117642854 A CN 117642854A CN 202280046903 A CN202280046903 A CN 202280046903A CN 117642854 A CN117642854 A CN 117642854A
Authority
CN
China
Prior art keywords
substrate
core
glass layer
layer
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280046903.6A
Other languages
English (en)
Inventor
J·D·埃克顿
S·V·皮耶塔姆巴拉姆
B·C·马林
陈昊博
L·阿拉纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117642854A publication Critical patent/CN117642854A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

各实施例包括电子封装和形成此类封装的方法。在实施例中，一种电子封装包括第一衬底和耦接至所述第一衬底的第二衬底。在实施例中，所述第二衬底包括芯，并且所述芯包括有机材料。在实施例中，第三衬底耦接至所述第二衬底，并且所述第三衬底包括玻璃层。

Description

玻璃贴片集成到电子装置封装中
技术领域
本公开的实施例涉及电子封装，并且更具体而言，涉及利用分解方式组装的电子封装，以改善制造良率。
背景技术
随着电子封装复杂性的增加，封装的层数也在增加。随着层数的增加，图案化的良率变得更加关键。亦即，对于每个额外的层，封装中的图案化误差的风险也在增加。对于包括特定的层，例如玻璃层的复杂封装来说，这尤其成为问题。玻璃层导致封装成本增大，这部分是由于需要特殊的拿放设备，以使得玻璃层的受损风险最小化。
当此类封装架构中存在图案化误差时，整个封装必须被废弃或返工。这样做成本很高，因为玻璃层驱动的拿放和材料成本在增加。即使在昂贵的玻璃层中没有缺陷时，当封装中较低成本层中出现良率问题时，也需要报废整个封装。
附图说明
图1A是根据实施例的具有玻璃贴片的电子封装的截面图，所述玻璃贴片具有耦接至低成本封装层的嵌入式桥。
图1B是根据实施例的具有耦接至低成本封装层的玻璃贴片的电子封装的截面图。
图1C是根据实施例的具有耦接至低成本封装层的玻璃贴片的电子封装的截面图。
图2A是根据实施例的载体上的玻璃层的截面图。
图2B是根据实施例的在玻璃层上方形成具有嵌入式桥的构建层之后的玻璃层的截面图。
图2C是根据实施例的从载体释放的玻璃层的截面图。
图2D是根据实施例的具有第一级互连(FLI)和中间级互连(MLI)的玻璃层衬底的截面图。
图2E是根据实施例的与有机芯衬底和层合芯衬底一起组装的玻璃层衬底的截面图。
图3A是根据实施例的载体上的玻璃层的截面图。
图3B是根据实施例的在玻璃层上方形成构建层之后的玻璃层的截面图。
图3C是根据实例的在玻璃层从载体释放后玻璃层的截面图。
图3D是根据实施例的在顶表面和底表面上方形成FLI和MLI之后的玻璃层的截面图。
图3E是根据实施例的与有机芯衬底和层合芯衬底一起组装的玻璃层衬底的截面图。
图4是根据实施例的具有耦接至封装衬底层和板的玻璃贴片的电子系统的截面图。
图5A是根据实施例的具有嵌入式桥的有机芯贴片的截面图。
图5B是根据实施例的具有嵌入式桥的有机芯贴片的截面图，所述嵌入式桥具有穿衬底过孔。
图6A是根据实施例的有机芯贴片的截面图。
图6B是根据实施例的在有机芯上方设置模制层和嵌入式桥之后的有机芯贴片的截面图。
图6C是根据实施例的耦接至封装衬底的有机芯贴片的截面图。
图7是根据实施例的具有耦接至封装衬底的有机芯贴片的电子系统的截面图。
图8是根据实施例构建的计算装置的示意图。
具体实施方式
根据各实施例，本文描述的是利用分解方式组装以改善制造良率的电子封装。在下文的描述中，将使用本领域技术人员常用的术语来描述例示性实施方式的各个方面，以将其工作的实质传达给本领域技术人员。然而，对本领域技术人员而言显而易见的是，可以只借助于所描述的方面中的一些来实践本发明。出于解释的目的，阐述了具体的数字、材料和配置，以提供对例示性实施方式的透彻理解。然而，对本领域技术人员而言显而易见的是，可以在无需这些具体细节的情况下实践本发明。在其他情况下，省略或简化了公知的特征，以避免对这些例示性实施方式造成混淆。
将按照对理解本发明最有帮助的方式将各项操作作为多个分立的操作依次进行描述，但是不应将描述顺序解释为暗示这些操作必然是顺序相关的。具体而言，不需要按照呈现的顺序来执行这些操作。
如上所述，电子封装的复杂性增加已经导致低良率组装工艺的问题。在使用高成本非有机层，例如玻璃层的高级封装架构中，低良率工艺尤其有问题。在电子封装中希望有玻璃层，因为对于第一级互连(FLI)来说，玻璃层实现了低的凸块厚度变化(rBTV)和低的凸块间(BtB)真正位置(TP)误差。由于在这样的架构中需要低的rBTV和BtB TP误差，所以对于包括嵌入式桥的封装衬底来说，玻璃层尤其有用。
当前，玻璃层是与单体结构中的封装衬底层的其余部分集成的。当在这种设计中制造时，封装衬底层中的任何缺陷都将导致需要废弃整个电子封装。由于玻璃层的成本很高，这尤其成为问题。因此，本文公开的实施例包括Z分解。并非是单体结构，而是形成能够缝合到下方层的玻璃贴片。例如，可以将玻璃贴片缝合到有机芯层，并且可以将芯层缝合到层合叠层结构。以这种方式分离各层仅允许使用已知良好的模块。由于仅已知良好的模块制作封装衬底，所以显著改善了良率，并且避免了浪费昂贵的玻璃贴片。
现在参考图1A，示出了根据实施例的电子封装100的截面图。在实施例中，电子封装100包括多个缝合在一起的衬底模块110、120和130。衬底模块110可以是层合芯，例如堆叠过孔层合芯(stacked via laminate core)(SVLC)。衬底模块120可以是有机芯衬底。衬底模块130可以是玻璃贴片。在实施例中，可以通过第一焊料116将衬底模块110缝合到衬底模块120，并且可以通过第二焊料125将衬底模块120缝合到衬底模块130。在实施例中，第一焊料116可以与第二焊料125具有不同的组分。这样一来，第一焊料116可以与第二焊料125具有不同的回流温度。
由于衬底模块110、120和130被缝合在一起(而非是单体结构)，所以可以仅将已知良好的模块110、120、130集成到电子封装100中。这样一来，低成本衬底模块(例如，衬底模块110和衬底模块120)中的良率问题将不会导致高成本衬底模块(例如，具有玻璃层131的衬底模块130)被浪费。因此，总体良率可以得到改善并且实现电子封装100的成本降低。
在实施例中，衬底模块110可以包括多个层合电介质层113。可以在电介质层113中设置导电布线114(例如，迹线、过孔、焊盘)。可以在衬底模块110的底部设置二级互连(SLI)焊盘112。SLI焊盘112可以被阻焊层111围绕。在实施例中，可以在衬底模块110的顶表面设置MLI焊盘115。MLI焊盘115可以被第一焊料116接触。
在实施例中，衬底模块120可以包括有机芯121。可以在芯121之上和/或之下设置电介质层122。在实施例中，可以在衬底模块120的底部设置MLI焊盘127。MLI焊盘127可以通过第一焊料116耦接至MLI焊盘115。在实施例中，可以由穿过电介质层122的过孔128以及穿过芯121的穿芯过孔123来提供穿过衬底模块120的电路径。在一些实施例中，穿芯过孔123可以被壳体，例如被磁性壳体围绕。这样的穿芯过孔123可以用于上方管芯140的电源电路系统(例如，作为电压调节器的一部分)。在实施例中，可以在顶部电介质层122上方设置MLI焊盘126。MLI焊盘126可以与第二焊料125接触。
在实施例中，衬底模块130是玻璃贴片。亦即，可以在衬底模块130的底部设置玻璃层131，并且可以在玻璃层131上方设置电介质层133。在实施例中，可以设置穿过玻璃层131的穿玻璃过孔132。在例示的实施例中，穿玻璃过孔132的侧壁基本是竖直的。然而，在其他实施例中，穿玻璃过孔132的侧壁可以是锥形的或穿玻璃过孔可以具有沙漏形截面。在实施例中，穿玻璃过孔132耦接至嵌入电介质层133中的电布线134(例如，迹线、焊盘、过孔等)。
在实施例中，可以在电介质层133中嵌入桥135。桥135的背侧可以通过焊球136耦接至导电布线134。穿衬底过孔141可以穿过桥135的厚度。在实施例中，桥135包括半导体材料，例如硅。桥135可以是有源器件(例如，包括晶体管等)，或者桥135可以是无源的。桥135提供高密度电布线，以将第一管芯140通信地耦接至第二管芯140。
在实施例中，在电介质层133上方设置阻焊层137。可以在阻焊层137上方设置FLI焊盘138。在实施例中，FLI 139将管芯140耦接至FLI焊盘138。在例示的实施例中，FLI 139被示为焊球，但是应该理解，可以使用其他FLI架构。例如，在一些实施例中可以使用混合键合。在实施例中，管芯140可以是任何类型的管芯。例如，管芯140可以是处理器、图形处理器、存储器管芯或任何其他类型的半导体管芯。
现在参考图1B，示出了根据附加实施例的电子封装100的截面图。在实施例中，除了衬底模块130的架构之外，图1B中的电子封装100可以基本类似于图1A中的电子封装100。亦即，电子封装100可以包括第一衬底模块110、第二衬底模块120和第三衬底模块130，它们全被缝合在一起以提供Z分解。然而，衬底模块130包括高密度封装(HDP)布线，而不是设置嵌入式桥。亦即，电介质层133中的导电布线134可以提供两个管芯140之间的通信耦接。
现在参考图1C，示出了根据实施例的电子封装100的截面图。除了衬底模块110与衬底模块120是集成的之外，图1C中的电子封装100可以基本类似于图1B中的电子封装100。衬底模块110层合在衬底模块120上方，而不是通过焊料等缝合在一起。例如，电介质层122中的过孔128直接接触电介质层113中的焊盘115。尽管利用不同的阴影示出，但是应该理解，电介质层122可以是与电介质层113相同的材料。此外，应当理解，类似于图1A中所示的实施例，也可以在衬底模块130中具有桥管芯的示例中使用组合的衬底模块110和衬底模块120。
这样的实施例可以实现封装100组件复杂性的降低。并非需要具有不同回流温度的一对焊料，需要单个焊料125来将衬底模块130耦接至组合的衬底模块120/110。另外，焊料层的减少可以减小电子封装100的Z高度。
现在参考图2A-2E，其示出了根据实施例的绘示用于形成电子封装的过程的一系列截面图。在实施例中，图2A-2E中组装的电子封装可以基本上与图1A中的电子封装100类似。
现在参考图2A，其示出了根据实施例的在载体201上方的玻璃层231的截面图。在实施例中，玻璃层231可以包括穿玻璃过孔(TGV)232。可以在将玻璃层231附接至载体201之前，在玻璃层231中形成TGV 232。在例示的实施例中，TGV 232具有垂直侧壁。在其他实施例中，TGV 232可以具有锥形侧壁，或者TGV可以具有沙漏形截面。在实施例中，可以利用激光辅助蚀刻工艺形成TGV 232。亦即，激光曝光可以在玻璃层231中驱动形貌变化，减小对蚀刻剂的抵抗。
在实施例中，通过粘合剂(未示出)将玻璃层231粘附到载体201。粘合剂可以是激光激活的粘合剂。激光激活的粘合剂可以在暴露于激光时释放玻璃层231。例如，载体201也可以是玻璃层，并且激光可以穿过载体201到达粘合剂。
在实施例中，载体201和玻璃层231可以具有不同的形状因子。例如，载体201可以具有面板级形状因子，而玻璃层231可以具有更小的形状因子。在一些实施例中，玻璃层231可以具有四分之一面板形状因子。在其他实施例中，玻璃层231可以具有单元级形状因子。
现在参考图2B，其示出了根据实施例的在玻璃层231上方设置重新分布层233之后的玻璃层231的截面图。在实施例中，重新分布层233可以包括导电布线234(例如，焊盘、迹线、过孔等)。在实施例中，导电布线234将TGV 232耦接至最顶部重新分布层233上方的焊盘。最顶部焊盘可以被覆盖有阻焊层237。阻焊层237可以包括开口243以暴露最顶部焊盘。
在实施例中，在重新分布层233中嵌入桥235。在实施例中，桥235的背侧通过焊球236耦接至布线234。然而，在一些实施例中，桥235的背侧可以不电耦接至任何特征。在实施例中，桥235的背侧可以耦接至TGV 232上方的焊盘242。在一些实施例中，桥235还可以包括穿衬底过孔241。在其他实施例中，桥235可以不包括穿衬底过孔241。在实施例中，桥235可以是半导体衬底，例如硅。桥235可以是无源衬底，或者桥235可以是有源衬底(例如，包括晶体管等)。在实施例中，桥235提供高密度布线，以将一对管芯(在后续处理操作中添加的)通信地耦接在一起。
现在参考图2C，其示出了根据实施例的在去除载体201之后的玻璃层231的截面图。在实施例中，通过将玻璃层231和载体201(未示出)之间的粘合剂层暴露于激光来从载体201释放玻璃层231。在其他实施例中，可以使用其他粘合剂类型。例如，粘合剂可以是取决于温度的粘合剂等。
现在参考图2D，其示出了根据实施例的在形成FLI和MLI互连之后的玻璃层231的截面图。在实施例中，可以在TGV 232的底部上方形成MLI焊盘244。可以用焊料225镀敷焊盘244。在实施例中，可以在阻焊层237上方形成FLI焊盘238。可以在FLI焊盘238上方镀敷FLI焊料239。
在实施例中，可以利用半导体处理的任何典型工艺来形成MLI焊盘244和FLI焊盘238。例如，镀敷工艺可以包括种层沉积，在种层上方设置抗蚀剂层。可以对抗蚀剂层进行图案化以形成用于MLI焊盘244或FLI焊盘238的开口。然后可以镀敷铜以形成MLI焊盘244或FLI焊盘238。在实施例中，焊料225或239也是镀敷的。然后剥离抗蚀剂层并蚀刻种层。
现在参考图2E，其示出了根据实施例的组装工艺的截面图。如图所示，将一组衬底模块210、220和230缝合在一起(如箭头所示)。在实施例中，利用焊料216将第一衬底模块210附接至第二衬底模块220。第二焊料225将第二衬底模块220耦接至第三衬底模块230。在实施例中，焊料216可以与焊料225具有不同的回流温度。
在实施例中，第一衬底模块210可以包括多个层合电介质层213。穿过电介质层213设置导电布线214以将焊盘215耦接至SLI焊盘212。SLI焊盘212可以被阻焊剂211围绕。
在实施例中，第二衬底模块220可以包括芯221。可以在芯221之上和之下设置电介质层222。在实施例中，MLI焊盘227设置于芯221下方并且被焊料216覆盖。MLI焊盘226设置于芯221上方并且被焊料225覆盖。在实施例中，焊盘227可以通过穿过电介质层222的过孔228以及穿过芯221的穿芯过孔223耦接至焊盘226。在一些实施例中，穿芯过孔223中的一个或多个可以被包括磁性材料的壳体224围绕。
在实施例中，第三衬底模块230可以基本上类似于图2D所示的结构。如图所示，可以通过焊料239将管芯240附接至焊盘238。亦即，可以在将衬底模块210、220和230缝合在一起之前附接管芯240。在其他实施例中，可以在将衬底模块210、220和230缝合在一起之后附接管芯240。
现在参考图3A-3E，其示出了根据实施例的绘示用于形成电子封装的过程的一系列截面图。在实施例中，图3A-3E中组装的电子封装可以基本上与图1B中的电子封装100类似。
现在参考图3A，其示出了根据实施例位于载体301上方的玻璃层331的截面图。在实施例中，玻璃层331可以包括穿玻璃过孔(TGV)332。可以在将玻璃层331附接至载体301之前，在玻璃层331中形成TGV 332。在例示的实施例中，TGV 332具有垂直侧壁。在其他实施例中，TGV 332可以具有锥形侧壁，或者TGV 332可以具有沙漏形截面。在实施例中，可以利用激光辅助蚀刻工艺形成TGV 332。亦即，激光曝光可以在玻璃层331中驱动形貌变化，减小对蚀刻剂的抵抗。
在实施例中，通过粘合剂(未示出)将玻璃层331粘附到载体301。粘合剂可以是激光激活的粘合剂。激光激活的粘合剂可以在暴露于激光时释放玻璃层331。例如，载体301也可以是玻璃层，激光可以穿过载体301到达粘合剂。
在实施例中，载体301和玻璃层331可以具有不同的形状因子。例如，载体301可以具有面板级形状因子，而玻璃层331可以具有更小的形状因子。在一些实施例中，玻璃层331可以具有四分之一面板形状因子。在其他实施例中，玻璃层331可以具有单元级形状因子。
现在参考图3B，其示出了根据实施例的在玻璃层331上方设置重新分布层333之后的玻璃层331的截面图。在实施例中，重新分布层333可以包括导电布线334(例如，焊盘、迹线、过孔等)。在实施例中，导电布线334和焊盘342将TGV 332耦接至最顶部重新分布层333上方的焊盘。最顶部焊盘可以被覆盖有阻焊层337。阻焊层337可以包括开口343以暴露最顶部焊盘。
现在参考图3C，其示出了根据实施例的在去除载体301之后的玻璃层331的截面图。在实施例中，通过将玻璃层331和载体301(未示出)之间的粘合剂层暴露于激光来从载体301释放玻璃层331。在其他实施例中，可以使用其他类型的粘合剂。例如，粘合剂可以是取决于温度的粘合剂等。
现在参考图3D，其示出了根据实施例的在形成FLI和MLI互连之后的玻璃层331的截面图。在实施例中，可以在TGV 332的底部上方形成MLI焊盘344。可以用焊料325镀敷焊盘344。在实施例中，可以在阻焊层337上方形成FLI焊盘338。可以在FLI焊盘338上方镀敷FLI焊料339。
在实施例中，可以利用半导体处理的任何典型工艺来形成MLI焊盘344和FLI焊盘338。例如，镀敷工艺可以包括种层沉积，在种层上方设置抗蚀剂层。可以对抗蚀剂层进行图案化以形成用于MLI焊盘344或FLI焊盘338的开口。然后可以镀敷铜以形成MLI焊盘344或FLI焊盘338。在实施例中，焊料325或339也是镀敷的。然后剥离抗蚀剂层337并蚀刻种层。
现在参考图3E，其示出了根据实施例的组装工艺的截面图。如图所示，将一组衬底模块310、320和330缝合在一起(如箭头所示)。在实施例中，利用焊料316将第一衬底模块310附接至第二衬底模块320。第二焊料325将第二衬底模块320耦接至第三衬底模块330。在实施例中，焊料316可以与焊料325具有不同的回流温度。
在实施例中，第一衬底模块310可以包括多个层合电介质层313。穿过电介质层313设置导电布线314以将焊盘315耦接至SLI焊盘312。SLI焊盘312可以被阻焊剂311围绕。
在实施例中，第二衬底模块320可以包括芯321。可以在芯321之上和之下设置电介质层322。在实施例中，MLI焊盘327设置于芯321下方并且被焊料316覆盖。MLI焊盘326设置于芯321上方并且被焊料325覆盖。在实施例中，焊盘327可以通过穿过电介质层322的过孔328以及穿过芯321的穿芯过孔323耦接至焊盘326。在一些实施例中，穿芯过孔323中的一个或多个可以被包括磁性材料的壳体324围绕。
在实施例中，第三衬底模块330可以基本上类似于图3D所示的结构。如图所示，可以通过焊料339将管芯340附接至焊盘338。亦即，可以在将衬底模块310、320和330缝合在一起之前附接管芯340。在其他实施例中，可以在将衬底模块310、320和330缝合在一起之后附接管芯340。
现在参考图4，其示出了根据实施例的电子系统490的截面图。在实施例中，电子系统490可以包括板491，例如，印刷电路板(PCB)。板491可以通过SLI互连492耦接至第一衬底模块410。例如，SLI互连492可以是焊球等。
在实施例中，电子系统490可以包括多个缝合在一起的衬底模块。例如，衬底模块410通过焊料416耦接至衬底模块420，并且衬底模块420通过焊料425耦接至衬底模块430。
在实施例中，衬底模块410可以包括嵌入多个电介质层413中的导电布线。衬底模块420可以包括有机芯421，有机芯421具有位于其上方和下方的电介质层422。在实施例中，衬底模块430可以包括玻璃层431，玻璃层431上方具有构建层433。可以在构建层433中嵌入桥435。一对管芯440可以通过桥435通信地耦接在一起。
在例示的实施例中，衬底模块410、420和430基本上类似于图1A中的衬底模块110、120和130。然而，应当理解，可以使用类似于图1B中、图1C中所示的电子封装或根据本文公开的任何实施例来形成基本相似的电子系统490。
现在参考图5A和5B，其示出了根据额外实施例的有机芯贴片的截面图。在实施例中，有机芯贴片包括具有标准有机芯材料的芯材料。例如，芯可以包括具有纤维增强材料的电介质材料。有机芯贴片允许将容易损失良率的架构(例如，包括嵌入式桥的层)与其他封装层隔离开。例如，可以将有机芯贴片附接至下方封装衬底，以实现Z分解。
现在参考图5A，其示出了根据实施例的电子封装500的截面图。在实施例中，电子封装500可以被视为有机芯贴片。亦即，电子封装包括芯层550。芯层550可以是电介质材料。在一些情况下，芯层550包括纤维增强材料。在实施例中，可以在芯层550之上和之下设置模制层560A和560B。模制层560A和560B可以包括模制材料，或者在一些实施例中，层560A和560B可以是典型的电介质构建层。
在实施例中，芯层550可以包括穿芯过孔551。在实施例中，可以利用激光钻孔或机械钻孔工艺形成穿芯过孔551。在实施例中，穿芯过孔551可以被壳体552围绕。在一些实施例中，壳体552可以包括磁性材料。当将穿芯过孔551用于供电目的(例如，电感器等)时，可以为壳体552使用磁性材料。在实施例中，穿芯过孔551的底侧可以通过底部模制层560B中的过孔563和焊盘565来耦接至MLI焊盘564。MLI焊盘564可以被阻焊层561覆盖。
在实施例中，穿芯过孔551上方的焊盘566可以通过穿过顶部模制层560A的垂直柱562耦接至FLI焊盘568。在实施例中，垂直柱562与下方的穿芯过孔551对准。这样一来，使得电感器(即，穿芯过孔551和磁性壳体552)和上方的管芯540之间的路径最小。这提高了电子封装500的功率性能。在实施例中，FLI焊盘568通过焊料572或其他FLI架构耦接至管芯540A和540B上的焊盘547。
在实施例中，电子封装500还可以包括嵌入顶部模制层560A中的桥570。桥570可以耦接至FLI焊盘571。FLI焊盘571通过焊料572等耦接至管芯540A和540B上的焊盘548。在实施例中，桥570将第一管芯540A通信地耦接至第二管芯540B。在一些实施例中，桥570是无源管芯，并且在其他实施例中，桥570是有源管芯。桥570可以包括诸如硅的半导体材料。
现在参考图5B，其示出了根据附加实施例的电子封装500的截面图。除了嵌入式桥570的构造之外，图5B中的电子封装500可以基本类似于图5A中的电子封装500。如图5B中所示，桥570还可以包括穿衬底过孔573。在一些实施例中，桥570是硅桥，并且穿衬底过孔573可以被称为穿硅过孔573。然而，在其他实施例中，桥570可以包括有机衬底。穿衬底过孔573可以耦接至位于芯层550上的背侧焊盘574。这样一来，在一些实施例中可以制造垂直穿过桥570的电连接。
现在参考图6A-6C，其示出了根据实施例的绘示用于组装电子封装的过程的一系列截面图。在实施例中，图6A-6C中形成的电子封装可以基本上与图5A中的电子封装500类似。然而，应当理解，也可以将桥替换成类似于图5B所示的桥。
现在参考图6A，其示出了根据实施例的芯650的截面图。在实施例中，芯650可以包括利用纤维(例如，玻璃纤维)增强的电介质材料。在实施例中，可以穿过芯650形成穿芯过孔651。在实施例中，穿芯过孔651可以被壳体652围绕。壳体652可以包括磁性材料。当将穿芯过孔651用于供电应用(例如，用作电感器)时，为壳体652使用磁性材料可能尤其有益。在实施例中，可以在穿芯过孔651上方设置焊盘666，并且可以在穿芯过孔651下方设置焊盘665。在实施例中，可以在芯650上方设置焊盘675。在后续处理操作中可以使用焊盘675替代桥。在实施例中，焊盘675的占有面积可以大于桥的占有面积(例如，比桥的占有面积大几十微米)。
现在参考图6B，其示出了根据实施例的进一步组装之后的结构的截面图。在实施例中，在芯650上方施加模制层660A，并且在芯650下方施加模制层660B。在一些实施例中，模制层660A和660B是模制材料。然而，在其他实施例中，层660A和660B可以是构建膜层。在实施例中，柱662可以穿过模制层660A并且将FLI焊盘668耦接至焊盘666。在实施例中，柱662在穿芯过孔651上方对准。可以在FLI焊盘668上方镀敷焊料672。在芯650的底侧上，过孔663可以穿过模制层660B以将焊盘665电耦接至MLI焊盘664。在实施例中，MLI焊盘664可以被阻焊层661围绕。
在实施例中，可以在焊盘675上放置桥670。桥670可以通过过孔耦接至FLI焊盘671。在实施例中，桥670被示为没有穿衬底过孔。然而，在其他实施例中，类似于图5B中所示的实施例，桥670可以包括穿衬底过孔。
现在参考图6C，其示出了根据实施例的电子封装600的截面图。如图所示，一对管芯640A和640B通过焊料672等耦接至FLI焊盘668和671。在实施例中，管芯640A和640B可以具有桥焊盘648和规则焊盘647。在实施例中，芯贴片可以通过MLI 682耦接至下方的封装衬底681。
现在参考图7，其示出了根据实施例的电子系统790的截面图。在实施例中，电子系统790包括板，例如PCB。在实施例中，封装衬底781通过SLI 792耦接至板。SLI 792被示为焊球，但应当理解，可以使用任何SLI架构(例如，插座等)。在实施例中，封装衬底781通过MLI782耦接至芯贴片。
在实施例中，芯贴片包括有机芯750。模制层760A和760B可以形成于芯750上方。在实施例中，穿芯过孔751穿过芯750的厚度。柱762被设置为穿过模制层760A。柱762与下方的穿芯过孔751对准。在实施例中，可以在模制层760A中嵌入桥770。桥770可以将第一管芯740A通信地耦接至第二管芯740B。在实施例中，桥770可以没有穿衬底过孔。在其他实施例中，类似于图5B中所示的实施例，穿衬底过孔可以穿过桥770。
图8示出了根据本发明的一种实施方式的计算装置800。计算装置800容纳板802。板802可以包括多个部件，其包括但不限于处理器804和至少一个通信芯片806。处理器804物理及电耦接至板802。在一些实施方式中，至少一个通信芯片806还物理和电耦合到板802。在其他实施方式中，通信芯片806是处理器804的一部分。
这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和海量存储装置(例如，硬盘驱动器、紧致盘(CD)、数字多用盘(DVD)等)。
通信芯片806能够实现用于向和从计算装置800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质经由使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片806可以实施多种无线标准或协议中的任何标准或协议，其包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生产物以及任何其他被称为3G、4G、5G和更高代的无线协议。计算装置800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于诸如Wi-Fi和蓝牙的短程无线通信，第二通信芯片806可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他的长程无线通信。
计算装置800的处理器804包括封装于处理器804之内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯可以是根据本文所述实施例的电子封装的部分，所述电子封装包括多个缝合在一起以形成垂直分解的电子封装的衬底模块。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
通信芯片806还包括封装于半导体芯片806之内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯可以是根据本文所述实施例的电子封装的部分，所述电子封装包括多个缝合在一起以形成垂直分解的电子封装的衬底模块。
本发明例示实施方式的以上描述，包括摘要中描述的内容，并非意在是穷尽的或将本发明限制为所公开的精确形式。尽管出于例示性目的在这里描述了本发明的具体实施方式和示例，但相关领域的技术人员将认识到，在本发明的范围之内，各种等价修改都是可能的。
可以考虑到以上详细描述对本发明做出这些修改。不应将所附权利要求中使用的术语解释为使本发明局限于说明书和权利要求书中公开的具体实施方式。相反，本发明的范围将完全由所附权利要求决定，应当根据公认的权利要求解释原则对权利要求加以解释。
示例1：一种电子封装，包括：第一衬底；耦接至所述第一衬底的第二衬底，其中，所述第二衬底包括芯，其中，所述芯包括有机材料；以及耦接至所述第二衬底的第三衬底，其中，所述第三衬底包括玻璃层。
示例2：根据示例1所述的电子封装，其中，所述第一衬底通过具有第一回流温度的第一焊料耦接至所述第二衬底，并且其中，所述第二衬底通过具有第二回流温度的第二焊料耦接至所述第三衬底，其中，所述第一回流温度与所述第二回流温度不同。
示例3：根据示例1或2所述的电子封装，其中，所述第三衬底还包括所述玻璃层上方的多个构建层。
示例4：根据示例3所述的电子封装，其中，所述第三衬底还包括嵌入所述多个构建层中的桥管芯。
示例5：根据示例-4所述的电子封装，其中，过孔穿过所述玻璃层。
示例6：根据示例1-5所述的电子封装，其中，所述第二衬底包括所述芯上方和下方的构建层。
示例7：根据示例6所述的电子封装，其中，穿芯过孔穿过所述芯。
示例8：根据示例1-7所述的电子封装，其中，所述第一衬底是堆叠过孔层合芯。
示例9：根据示例1-8所述的电子封装，还包括：耦接至所述第三衬底的管芯。
示例10：根据示例1-9所述的电子封装，其中，所述第一衬底和所述第二衬底被制造为单个单元。
示例11：一种组装电子封装的方法，包括：制备贴片衬底，其中，所述贴片衬底包括：玻璃层；以及所述玻璃层上方的多个构建层；利用第一焊料将所述贴片衬底附接至芯衬底；以及利用第二焊料将所述芯衬底附接至堆叠过孔层合芯(SVLC)。
示例12：根据示例11所述的方法，其中，在将所述贴片衬底附接至所述芯衬底之后，将管芯附接至所述贴片衬底。
示例13：根据示例11所述的方法，其中，在将所述贴片衬底附接至所述芯衬底之前，将管芯附接至所述贴片衬底。
示例14：根据示例11-13所述的方法，其中，制备所述贴片衬底包括：形成穿过玻璃层的过孔；将所述玻璃层粘附至载体；在所述玻璃层上方形成所述构建层；以及从所述载体释放所述玻璃层。
示例15：根据示例14所述的方法，其中，所述载体具有面板尺寸形状因子，并且其中，所述玻璃层具有的形状因子小于所述面板尺寸形状因子。
示例16：根据示例15所述的方法，其中，所述玻璃层的所述形状因子是四分之一面板形状因子或单元尺寸形状因子。
示例17：根据示例11-16所述的方法，其中，所述贴片衬底还包括：嵌入所述多个构建层中的桥。
示例18：一种电子系统，包括：板；耦接至所述板的封装衬底，其中，所述封装衬底包括：第一衬底；耦接至所述第一衬底的第二衬底，其中，所述第二衬底包括芯；以及耦接至所述第二衬底的第三衬底，其中，所述第三衬底包括玻璃层；以及耦接至所述封装衬底的管芯。
示例19：根据示例18所述的电子系统，其中，所述第三衬底还包括所述玻璃层上方的多个构建层，以及嵌入所述多个构建层中的桥管芯。
示例20：根据示例18或19所述的电子系统，其中，所述芯包括有机芯或玻璃芯。

Claims (20)

1.一种电子封装，包括：
第一衬底；
耦接至所述第一衬底的第二衬底，其中，所述第二衬底包括芯，其中，所述芯包括有机材料；以及
耦接至所述第二衬底的第三衬底，其中，所述第三衬底包括玻璃层。
2.根据权利要求1所述的电子封装，其中，所述第一衬底通过具有第一回流温度的第一焊料耦接至所述第二衬底，并且其中，所述第二衬底通过具有第二回流温度的第二焊料耦接至所述第三衬底，其中，所述第一回流温度与所述第二回流温度不同。
3.根据权利要求1或2所述的电子封装，其中，所述第三衬底还包括所述玻璃层上方的多个构建层。
4.根据权利要求3所述的电子封装，其中，所述第三衬底还包括嵌入所述多个构建层中的桥管芯。
5.根据权利要求1或2所述的电子封装，其中，过孔穿过所述玻璃层。
6.根据权利要求1或2所述的电子封装，其中，所述第二衬底包括所述芯上方和下方的构建层。
7.根据权利要求6所述的电子封装，其中，穿芯过孔穿过所述芯。
8.根据权利要求1或2所述的电子封装，其中，所述第一衬底是堆叠过孔层合芯。
9.根据权利要求1或2所述的电子封装，还包括：
耦接至所述第三衬底的管芯。
10.根据权利要求1或2所述的电子封装，其中，所述第一衬底和所述第二衬底被制造为单个单元。
11.一种组装电子封装的方法，包括：
制备贴片衬底，其中，所述贴片衬底包括：
玻璃层；以及
所述玻璃层上方的多个构建层；
利用第一焊料将所述贴片衬底附接至芯衬底；以及
利用第二焊料将所述芯衬底附接至堆叠过孔层合芯(SVLC)。
12.根据权利要求11所述的方法，其中，在将所述贴片衬底附接至所述芯衬底之后，将管芯附接至所述贴片衬底。
13.根据权利要求11所述的方法，其中，在将所述贴片衬底附接至所述芯衬底之前，将管芯附接至所述贴片衬底。
14.根据权利要求11、12或13所述的方法，其中，制备所述贴片衬底包括：
形成穿过玻璃层的过孔；
将所述玻璃层粘附至载体；
在所述玻璃层上方形成所述构建层；以及
从所述载体释放所述玻璃层。
15.根据权利要求14所述的方法，其中，所述载体具有面板尺寸形状因子，并且其中，所述玻璃层具有的形状因子小于所述面板尺寸形状因子。
16.根据权利要求15所述的方法，其中，所述玻璃层的所述形状因子是四分之一面板形状因子或单元尺寸形状因子。
17.根据权利要求11、12或13所述的方法，其中，所述贴片衬底还包括：
嵌入所述多个构建层中的桥。
18.一种电子系统，包括：
板；
耦接至所述板的封装衬底，其中，所述封装衬底包括：
第一衬底；
耦接至所述第一衬底的第二衬底，其中，所述第二衬底包括芯；以及
耦接至所述第二衬底的第三衬底，其中，所述第三衬底包括玻璃层；以及
耦接至所述封装衬底的管芯。
19.根据权利要求18所述的电子系统，其中，所述第三衬底还包括所述玻璃层上方的多个构建层以及嵌入所述多个构建层中的桥管芯。
20.根据权利要求18或19所述的电子系统，其中，所述芯包括有机芯或玻璃芯。
CN202280046903.6A 2021-09-23 2022-07-20 玻璃贴片集成到电子装置封装中 Pending CN117642854A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/482,830 US20230093258A1 (en) 2021-09-23 2021-09-23 Glass patch integration into an electronic device package
US17/482,830 2021-09-23
PCT/US2022/037742 WO2023048804A1 (en) 2021-09-23 2022-07-20 Glass patch integration into an electronic device package

Publications (1)

Publication Number Publication Date
CN117642854A true CN117642854A (zh) 2024-03-01

Family

ID=85572792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280046903.6A Pending CN117642854A (zh) 2021-09-23 2022-07-20 玻璃贴片集成到电子装置封装中

Country Status (4)

Country Link
US (1) US20230093258A1 (zh)
CN (1) CN117642854A (zh)
TW (1) TW202331951A (zh)
WO (1) WO2023048804A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114707B2 (en) * 2010-03-25 2012-02-14 International Business Machines Corporation Method of forming a multi-chip stacked structure including a thin interposer chip having a face-to-back bonding with another chip
DE112016006695T5 (de) * 2016-04-01 2018-12-06 Intel IP Corporation Gehäuse auf Antennengehäuse
US10937736B2 (en) * 2019-06-14 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US11978685B2 (en) * 2019-07-25 2024-05-07 Intel Corporation Glass core patch with in situ fabricated fan-out layer to enable die tiling applications
KR20210073903A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 기판 온 기판 구조 및 이를 포함하는 전자기기

Also Published As

Publication number Publication date
US20230093258A1 (en) 2023-03-23
WO2023048804A1 (en) 2023-03-30
TW202331951A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US11735533B2 (en) Heterogeneous nested interposer package for IC chips
US11756890B2 (en) Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
CN115954352A (zh) 微电子组件
TWI463635B (zh) 具有堆疊的微電子單元之微電子封裝及其製造方法
TWI720064B (zh) 用於高帶寬記憶體(hbm)或客製化封裝體堆疊的以嵌入式面板級球閘陣列(eplb)或嵌入式晶圓級球閘陣列(ewlb)為基礎之堆疊式封裝(pop)
KR20210004830A (ko) Ic 칩용 중첩 인터포저 패키지
US20200006293A1 (en) Chip scale thin 3d die stacked package
TW201803073A (zh) 電氣互連橋接技術
EP4020532A2 (en) Assembly of 2xd module using high density interconnect bridges
KR20210018039A (ko) 초박형 브리지 및 멀티-다이 초미세 피치 패치 아키텍처 및 제조 방법
US20230085944A1 (en) Core patch with matched pth to fli pitch for z-disaggregation
US11652057B2 (en) Disaggregated die interconnection with on-silicon cavity bridge
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US20220310518A1 (en) Embedded bridge architecture with thinned surface
US20220278032A1 (en) Nested interposer with through-silicon via bridge die
US20230093258A1 (en) Glass patch integration into an electronic device package
US20240071935A1 (en) Glass die-to-die bridge and interposer for die first architecture
US20230088392A1 (en) Thermally conductive sleeves around tgvs for improved heat dissipation in glass core substrates or glass interposers
US20230092740A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers
US20230207436A1 (en) Via micro-modules for through mold via replacement
CN116387276A (zh) 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构
CN115799207A (zh) 用于实现精细间距管芯拼铺的玻璃核心向电子衬底中的集成
TW202418502A (zh) 用於ｉｃ晶片的異質嵌套中介層封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication