KR20210004830A - Ic 칩용 중첩 인터포저 패키지 - Google Patents

Ic 칩용 중첩 인터포저 패키지 Download PDF

Info

Publication number
KR20210004830A
KR20210004830A KR1020200066397A KR20200066397A KR20210004830A KR 20210004830 A KR20210004830 A KR 20210004830A KR 1020200066397 A KR1020200066397 A KR 1020200066397A KR 20200066397 A KR20200066397 A KR 20200066397A KR 20210004830 A KR20210004830 A KR 20210004830A
Authority
KR
South Korea
Prior art keywords
interposer
pad
component
die
overlapping
Prior art date
Application number
KR1020200066397A
Other languages
English (en)
Inventor
디벤드라 말릭
로버트 생크만
라울 마네팔리
라빈드라나스 마하잔
스리니바스 파이탐바람
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210004830A publication Critical patent/KR20210004830A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 명세서에 개시된 실시예는 전자 패키지 및 전자 패키지를 형성하는 방법을 포함한다. 일 실시예에서, 전자 패키지는 인터포저를 포함하며, 인터포저는 인터포저를 통과하는 공동, 관통 인터포저 비아(TIV), 및 TIV에 전기적으로 결합된 인터포저 패드를 포함한다. 일 실시예에서, 전자 패키지는 공동 내의 중첩 컴포넌트 - 중첩 컴포넌트는 컴포넌트 패드를 포함함 - 와, 제1 상호접속부에 의해 인터포저 패드에 결합되고 제2 상호접속부에 의해 컴포넌트 패드에 결합된 다이를 포함한다. 일 실시예에서, 제1 상호접속부 및 제2 상호접속부는 각각 중간 패드, 및 중간 패드 위의 범프를 포함한다.

Description

IC 칩용 중첩 인터포저 패키지{NESTED INTERPOSER PACKAGE FOR IC CHIPS}
본 개시의 실시예는 전자 패키징에 관한 것으로, 보다 구체적으로는 인터포저에 부착된 하나 이상의 다이와 인터포저의 공동(cavities)에 매립된 하나 이상의 컴포넌트를 갖는 멀티 칩 패키징 아키텍처에 관한 것이다.
성능 향상 및 폼 팩터 축소에 대한 요구로 인해 패키징 아키텍처는 멀티칩 통합 아키텍처로 나아가고 있다. 멀티칩 통합은 서로 다른 프로세스 노드에서 제조된 다이를 단일 전자 패키지로 구현되게 할 수 있다. 그러나, 현재의 멀티 칩 아키텍처에 의하면 폼 팩터가 보다 커져버리는데, 이는 일부 사용 사례에 적합하지 않거나 또는 최종 사용자에게는 바람직하지 않다.
도 1a는 일 실시예에 따른, 이종의 중첩 인터포저를 포함하는 전자 패키지의 단면도이다.
도 1b는 일 실시예에 따른, 다이와 인터포저 및 다이와 중첩 컴포넌트 사이의 상호 접속을 보다 명확하게 나타내는 도 1a의 일부 확대도이다.
도 1c는 일 실시예에 따른, 인터포저 및 중첩 컴포넌트에 부착된 상호접속부에 의해 제공되는 정렬 보정을 나타내는, 도 1a의 일부 확대도이다.
도 2a는 일 실시예에 따른, 이종의 중첩 인터포저를 포함하는 전자 패키지의 단면도이다.
도 2b는 일 실시예에 따른, 다이와 인터포저 및 다이와 중첩 컴포넌트 사이의 상호 접속을 보다 명확하게 나타내는 도 2a의 일부 확대도이다.
도 2c는 일 실시예에 따른, 인터포저 및 중첩 컴포넌트에 부착된 상호접속부에 의해 제공되는 정렬 보정을 나타내는 도 2a의 일부 확대도이다.
도 3a는 일 실시예에 따른, 복수의 중첩 컴포넌트를 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 3b는 일 실시예에 따른, 관통 비아를 포함하지 않는 적어도 하나의 중첩 컴포넌트를 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 3c는 일 실시예에 따른, 전자 패키지에서 다이로부터 멀어지는 방향을 향하는 적어도 하나의 중첩 컴포넌트를 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 3d는 일 실시예에 따른, 공동 내에 복수의 적층된 컴포넌트를 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 3e는 일 실시예에 따른, 인터포저 및 중첩 컴포넌트 위에 재분배 층을 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 3f는 일 실시예에 따른, 재분배 층을 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 단면도이다.
도 4a는 일 실시예에 따른, 이종의 중첩 인터포저를 갖는 전자 패키지의 평면도이다.
도 4b는 일 실시예에 따른, 도 4a의 B-B' 라인을 따르는 전자 패키지의 단면도이다.
도 4c는 일 실시예에 따른, C-C' 라인을 따르는 도 4a의 전자 패키지의 단면도이다.
도 5는 일 실시예에 따른, 복수의 인터포저 기판을 포함하는 이종의 중첩 인터포저를 갖는 전자 패키지의 평면도이다.
도 6a는 일 실시예에 따른, 접착제를 갖는 캐리어의 단면도이다.
도 6b는 일 실시예에 따른, 공동을 갖는 인터포저 및 중첩 컴포넌트가 캐리어에 부착된 후의 단면도이다.
도 6c는 일 실시예에 따른, 몰드 층이 인터포저 및 중첩 컴포넌트 위에 배치된 후의 단면도이다.
도 6d는 일 실시예에 따른, 비아가 몰드 층 내에 형성되고 비아 위에 중간 패드가 배치된 후의 단면도이다.
도 6e는 일 실시예에 따른, 제1 다이 및 제2 다이가 인터포저 및 중첩 컴포넌트에 부착된 후의 단면도이다.
도 6f는 일 실시예에 따른, 캐리어가 제거된 후의 단면도이다.
도 6g는 일 실시예에 따른, 범프 개구가 인터포저 및 중첩 컴포넌트의 패키지 측면 패드 위의 솔더 레지스트 층으로 패터닝된 후의 단면도이다.
도 6h는 일 실시예에 따른, 패키지 측 범프가 인터포저 및 중첩 컴포넌트에 부착된 후의 단면도이다.
도 7a는 일 실시예에 따른, 캐리어에 부착된 인터포저 및 중첩 컴포넌트의 단면도이다.
도 7b는 일 실시예에 따른, 몰드 층이 인터포저 및 중첩 컴포넌트 위에 배치된 후의 단면도이다.
도 7c는 실시예에 따른, 인터포저 패드 및 컴포넌트 패드를 노출시키기 위해 몰드 층이 리세스된 후의 단면도이다.
도 7d는 일 실시예에 따른, 중간 패드가 인터포저 패드 및 컴포넌트 패드 위에 배치된 후의 단면도이다.
도 7e는 일 실시예에 따른, 제1 다이 및 제2 다이가 인터포저 및 중첩 컴포넌트에 부착된 후의 단면도이다.
도 7f는 일 실시예에 따른, 캐리어가 제거된 후의 단면도이다.
도 7g는 일 실시예에 따른, 패키지 측 범프가 인터포저 및 중첩 컴포넌트에 부착된 후의 단면도이다.
도 8a는 일 실시예에 따른, 캐리어에 부착된 중첩 컴포넌트 및 인터포저의 단면도이다.
도 8b는 일 실시예에 따른, 중간 패드 및 범프가 인터포저 패드 및 컴포넌트 패드 위에 배치된 후의 단면도이다.
도 8c는 일 실시예에 따른, 각각의 인터포저 패드 상의 한 쌍의 중간 패드를 보다 명확하게 나타내는, 도 8b의 일부분을 확대한 것이다.
도 8d는 일 실시예에 따른, 중간 패드에 의해 제공되는 정렬 보정을 나타내는, 도 8b의 일부분을 확대한 도면이다.
도 9는 일 실시예에 따른, 이종의 중첩 인터포저를 포함하는 전자 시스템의 단면도이다.
도 10은 실시예에 따라 구축된 컴퓨팅 장치의 개략도이다.
다양한 실시예에 따르면, 이종의 중첩 인터포저를 갖는 멀티칩 패키징 아키텍처 및 이러한 전자 패키지를 형성하는 방법이 본 명세서에 기술된다. 이하의 설명에서는, 당업자가 다른 당업자들에게 자신의 발명 내용을 전달하기 위해 일반적으로 사용하는 용어를 사용하여 다양한 양태의 예시적인 구현예들을 설명할 것이다. 그러나, 본 발명이 개시된 양태 중 일부만으로도 실시될 수 있다는 것은 당업자에게 명백할 것이다. 설명을 하기 위한 목적으로, 구현예들을 완벽히 이해할 수 있도록, 특정한 수, 재료 및 구성을 제시한다. 그러나, 본 발명은 특정 세부사항 없이 실시될 수도 있다는 것은 당업자에게 명백할 것이다. 다른 경우에, 예시적인 구현을 모호하게 하지 않기 위해 잘 알려진 특징은 생략하거나 단순화한다.
본 발명을 이해하는데 가장 도움이 되는 방식으로 다양한 동작들을 다수의 개별 동작들로서 차례로 설명하겠지만, 설명의 순서는 이들 동작들이 반드시 그 순서에 따른다는 것을 암시하는 것으로 해석되어서는 안 된다. 구체적으로, 이들 동작은 꼭 제시된 순서로 수행되지는 않는다.
전술한 바와 같이, 현재의 패키징 솔루션은 멀티 다이 아키텍처를 사용하기 시작하고 있다. 그러나, 단일 패키지에 복수의 다이를 포함시키는 것은 문제가 없지 않다. 기존 멀티 다이 아키텍처의 풋프린트가 더 커지는 것 외에, 이러한 시스템은 수율과 안정성이 떨어진다. 특히, 전통적인 패키징 기판을 사용할 때 휨이나 다른 정렬 문제로 인해 다이들 사이의 상호 접속을 제어하기가 어렵다. 따라서, 본 명세서에 개시된 실시예는 이종의 중첩 인터포저를 이용하는 전자 패키지를 포함한다.
본 명세서에 기술된 것과 같은 이종의 중첩 인터포저는 하나 이상의 공동을 갖는 인터포저를 포함한다. 이들 공동에는 중첩 컴포넌트가 배치될 수 있다. 하나 이상의 다이가 상호접속부에 의해 인터포저 및 중첩 컴포넌트에 연결될 수 있다. 일 실시예에서, 상호접속부는 중첩 컴포넌트의 패드와 다이 사이 그리고 인터포저의 패드와 다이 사이에 위치하는 중간 패드를 포함한다. 일부 실시예에서, 중간 패드는 비아에 의해 인터포저 패드 및 중첩 컴포넌트 패드에 연결된다. 다른 실시예에서, 중간 패드는 인터포저 패드 및 중첩 컴포넌트 패드에 직접 연결된다. 중간 패드(및 일부 실시예에서는 비아)는 인터포저와 중첩 컴포넌트 사이의 오정렬에 대한 오정렬 보정을 제공한다. 따라서, 실시예들은 미세 피치의 상호 접속이 사용될 때(예컨대, 중첩 컴포넌트가 두 다이 사이의 브리지인 경우)에도 높은 수율 및 신뢰도를 허용한다.
이제 도 1a를 참조하면, 일 실시예에 따른 전자 패키지(100)의 단면도가 도시되어 있다. 일 실시예에서, 전자 패키지(100)는 인터포저(130) 및 중첩 컴포넌트(140)를 포함할 수 있다. 중첩 컴포넌트(140)는 인터포저(130)를 통과하는 공동(135) 내에 위치한다. 중첩 컴포넌트(140)는, 공동(135) 속에 위치하기 때문에 "중첩(nested)"으로 지칭된다. 즉, 중첩 컴포넌트(140)는 인터포저(130)의 부분들로 둘러싸인다. 도시된 실시예에서, 단일 공동(135)이 인터포저(130) 안에 도시되어 있다. 그러나, 장치에 따라, 임의의 수의 공동(135)이 사용될 수 있다는 것을 이해해야 한다. 다수의 공동(135)의 예는 아래에 보다 상세하게 제시한다. 예시된 실시예에서는, 공동(135) 내에 하나의 중첩 컴포넌트(140)가 도시되어 있다. 그러나, 임의의 수의 중첩 컴포넌트(140)가 단일 공동(135)에 위치할 수 있음을 이해해야 한다. 단일 공동(135) 내의 다수의 중첩 컴포넌트(140)의 예는 아래에 보다 상세하게 제시한다.
일 실시예에서, 인터포저(130)는 임의의 적절한 기판 재료일 수 있다. 예를 들어, 인터포저(130)는 유리, 세라믹, 반도체 재료(예컨대, 고 저항 또는 저 저항 실리콘, III-V족 반도체 등), 또는 유기 기판(고밀도 상호 접속(HDI) 기판, 매립 트레이스 기판(ETS), 고밀도 패키지(HDP) 기판, 성형 기판 등)을 포함할 수 있다. 일부 실시예에서, 인터포저(130)는 수동 장치이다. 즉, 인터포저(130)는 수동 소자(예컨대, 트레이스, 비아 등)만을 포함할 수 있다. 예를 들어, 인터포저(130)는 인터포저(130) 아래의 패드(133)와 인터포저(130) 위의 패드(136) 사이를 연결하는 비아(134)를 포함할 수 있다. 다른 실시예에서, 인터포저(130)는 능동 인터포저일 수 있다. 즉, 인터포저(130)는 능동 소자(예컨대, 트랜지스터 등)를 포함할 수 있다.
일 실시예에서, 중첩 컴포넌트(140)는 능동 소자 또는 수동 소자일 수 있다. 예를 들어, 능동형 중첩 컴포넌트(140)는 논리 장치, 아날로그/RF 장치, I/O 회로, 메모리 장치, 전압 조정기, 센서 등을 포함할 수 있다. 수동 중첩 컴포넌트(140)는 고밀도 멀티 다이 상호 접속 브리지 다이, 캐패시터, 인덕터, 저항, 열전 냉각기, 고속 커넥터 등을 포함할 수 있다. 도시된 실시예에서, 중첩 컴포넌트(140)는 활성 표면(141)을 포함한다. "활성" 표면(141)으로 지칭되지만, 활성 표면(141)은 완전히 수동 특징을 포함할 수 있음을 이해해야 한다. 일 실시예에서, 중첩 컴포넌트(140)는 컴포넌트 비아(TCV)(144)를 포함할 수 있다. TCV(144)는 활성 표면(141)을 중첩 컴포넌트(140)의 후면 상의 패드(143)에 전기적으로 결합할 수 있다.
일 실시예에서, 인터포저(130) 및 중첩 컴포넌트(140)는 몰드 층(132)에 의해 매립될 수 있다. 몰드 층(132)은 공동(135)의 나머지 부분을 채울 수 있다. 즉, 몰드 층(132)의 일부는 중첩 컴포넌트(140)의 측벽과 인터포저의 측벽(130) 사이에 위치할 수 있다. 일 실시예에서, 몰드 층(132)은 중첩 컴포넌트(140)의 상부면과 인터포저(130)의 상부면을 덮을 수 있다.
일 실시예에서, 인터포저(130)의 패드(133)와 중첩 컴포넌트(140)의 패드(143)는 패드(133) 및 패드(143) 주위의 솔더 레지스트(195)를 통해 개구에 위치하는 범프(137)에 의해 접촉될 수 있다. 일 실시예에서, 범프(137)는 "패키지측 범프"(PSB: package side bump)로 지칭될 수 있다. PSB는 패키지 기판(도시되어 있지 않음)과 인터페이스할 수 있다.
일 실시예에서, 전자 패키지(100)는 몰드 층(122) 내에 매립된 하나 이상의 다이(120)를 더 포함할 수 있다. 일 실시예에서, 다이(120)의 활성 표면(121)은 인터포저(130) 및 중첩 컴포넌트(140)에 전기적으로 결합될 수 있다. 예를 들어, 상호접속부(181)는 다이(120)와 인터포저(130) 사이를 전기적으로 연결하고, 상호접속부(182)는 다이(120)와 중첩 컴포넌트(140) 사이를 전기적으로 연결한다. 실시예에서, 상호접속부(181)는 상호접속부(182)와 다른 피치를 가질 수 있다. 예를 들어, 상호접속부(182)는 상호접속부(181)보다 더 작은 피치를 가질 수 있다. 도시된 실시예에서, 중첩 컴포넌트(140)는 두 다이(120) 사이를 전기적으로 연결하는 브리지(bridge)이다.
이제 도 1b를 참조하면, 일 실시예에 따른 전자 패키지(100)의 확대된 부분(180)이 도시되어 있다. 부분(180)은 상호접속부(181 및 182)의 구조를 보다 명확하게 보여준다. 도시된 바와 같이, 상호접속부(181 및 182)는 상호접속부(182)의 폭이 상호접속부(181)의 폭보다 작은 것을 제외하면 실질적으로 서로 유사하다. 일 실시예에서, 상호접속부는 중간 패드(184)를 포함한다. 중간 패드(184)는 몰드 층(132)의 상부면 위에 위치할 수 있다. 범프(183)(예컨대, 솔더 범프)는 중간 패드(184) 위에 위치할 수 있다. 범퍼(183)는 다이(120)의 다이 패드(123)에 전기적으로 결합될 수 있다.
일 실시예에서, 중간 패드(184)는 비아(191)에 의해 인터포저 패드(136) 또는 컴포넌트 패드(146)에 전기적으로 결합될 수 있다. 비아(191)는 몰드 층(132)의 일부를 통해 연장될 수 있다. 도시된 실시예에서, 비아(191)는 실질적으로 수직인 측벽 프로파일을 갖는 것으로 도시되어 있다. 이러한 실시예는 비아 개구가 리소그래피로 정의될 때 제공될 수 있다. 그러나, 실시예들은 테이퍼 형 측벽 프로파일을 갖는 비아(191)를 또한 포함할 수 있음을 이해해야 한다. 이러한 실시예는 통상적으로 비아 개구가 레이저 드릴링 프로세스로 형성될 때 형성된다.
중간 패드(184) 및 비아(191)를 사용함으로써 다이(120)에 대한 정렬이 개선된 상호접속부(181 및 182)가 제공된다. 특히, 중첩 컴포넌트(140)가 인터포저(130)의 공동(135) 내에 위치하기 때문에, 인터포저 패드(136)와 컴포넌트 패드(146) 사이에 오정렬이 어느 정도 있을 수 있다. 그러나, 비아(191)는 모두 단일 리소그래피 동작으로 형성될 수 있으므로, 서로 정렬될 것이다. 유사하게, 중간 패드들(184)은 중간 패드들(184)을 서로 정렬시키는 단일 리소그래피 프로세스로 제조될 수 있다. 도 1b에서, 인터포저(130), 중첩 컴포넌트(140) 및 다이(120)는 완벽하게 정렬된 것으로 도시되어 있으며, 상호접속부(181 및 182)의 정렬 보정 능력의 이점이 분명하게 나타나 있지는 않다.
이제 도 1c를 참조하면, 일 실시예에 따른 정렬 보정 특징부의 이점을 보다 명확하게 나타내는 부분(180)의 단면도가 도시되어 있다. 도 1c에 도시된 바와 같이, 중첩 컴포넌트(140)가 공동(135)의 중심으로부터 오프셋되어 있다. 따라서, 컴포넌트 패드(146)는 인터포저 패드(136)에 대해 오정렬된다. 그러나, 비아들(191)은 모두 서로에 대해 정렬되고, 중간 패드들(184)은 모두 서로에 대해 정렬된다. 예를 들어, 컴포넌트 패드(146) 위의 비아(191)의 중심선은 컴포넌트 패드(146)의 중심선과 정렬되지 않는다. 비아들(191)이 (이웃 컴포넌트 패드(146) 상에 놓이지 않고) 컴포넌트 패드(146)의 일부 표면 상에 놓여있는 한, 오정렬은 보정될 수 있다. 도 1c에서, 인터포저 패드(136) 위의 비아(191)의 중심선은 인터포저 패드(136)의 중심선과 실질적으로 정렬된 것으로 도시되어 있다. 그러나, 일부 실시예에서 비아(191)는 인터포저 패드(136)에 대해 시프트될 수 있다는 것을 이해해야 한다.
도 1c에서, X 방향의 오정렬이 도시되어 있다. 즉, 비아(191)는 X-Y 평면에서 오정렬 보정을 제공할 수 있다. 그러나, 비아(191)는 Z-높이 보정도 제공할 수 있음을 이해해야 한다. 예를 들어, 인터포저(130) 및 중첩 컴포넌트(140)의 두께가 균일하지 않은 경우, 후속 연결에서 균일한 Z-높이를 제공하기 위해 상이한 높이의 비아가 사용될 수 있다.
이제 도 2a를 참조하면, 추가 실시예에 따른 전자 패키지(200)의 단면도가 도시되어 있다. 일 실시예에서, 전자 패키지(200)는 상호접속부(281 및 282)가 수정되는 것을 제외하면 전술한 전자 패키지(100)와 실질적으로 유사할 수 있다. 예를 들어, 전자 패키지(200)는 공동(235)을 갖는 인터포저(230) 및 공동(235) 내의 중첩 컴포넌트(240)를 포함할 수 있다. 인터포저(230) 및 중첩 컴포넌트(240)는 몰드 층(232)에 매립될 수 있다. 다이(220)의 활성 표면(221)은 상호접속부(281, 282)에 의해 인터포저(230) 및 중첩 컴포넌트(240)에 연결될 수 있다. 다이(220)는 몰드 층(222)에 매립될 수 있다. 일 실시예에서, 인터포저(230)는 패드(233) 및 범프(237)에 대한 접속을 제공하는 비아(234)를 포함할 수 있으며, 중첩 컴포넌트(240)는 활성 표면(241)을 패드(243) 및 범프(237)에 연결하는 비아(244)를 포함할 수 있다. 솔더 레지스트(295)는 패드(233 및 243) 주위에 위치할 수 있다.
이제 도 2b를 참조하면, 일 실시예에 따른 상호접속부(281 및 282)를 보다 명확하게 나타내는 도 2a의 영역(280)의 확대 단면도가 도시되어 있다. 도시된 바와 같이, 상호접속부(281, 282)는, 상호접속부(282)의 폭이 상호접속부(281)의 폭보다 작은 것을 제외하면 실질적으로 서로 유사하다. 일 실시예에서, 상호접속부는 중간 패드(284)를 포함한다. 중간 패드(284)는 몰드 층(232)의 상부면 위에 위치할 수 있다. 중간 패드(284) 위에는 범프(283)(예컨대, 솔더 범프)가 위치할 수 있다. 범프(283)는 다이(220)의 다이 패드(223)에 전기적으로 결합될 수 있다.
일 실시예에서, 중간 패드(284)는 인터포저 패드(236) 또는 컴포넌트 패드(246)에 직접 연결될 수 있다. (도 1a 내지 도 1c에 도시된 바와 같이) 비아를 사용하는 대신에, 인터포저 패드(236) 및 컴포넌트 패드(246)가 몰드 층(232)을 통해 연장되는 두께(T)를 갖는다. 따라서, 인터포저 패드(236) 및 컴포넌트 패드(246)는 도 1a 내지 도 1c의 비아(191)에 의해 제공되는 동일 기능을 제공한다.
중간 패드(284)를 사용하면, 다이(220)에 대한 상호접속부(281 및 282)의 정렬이 개선된다. 특히, 중첩 컴포넌트(240)가 인터포저(230)의 공동(235)에 배치되기 때문에, 인터포저 패드(236)와 컴포넌트 패드(246) 사이에 오정렬이 어느 정도 있을 수 있다. 그러나, 중간 패드(284)는 모두 단일 리소그래피 동작으로 형성될 수 있기 때문에, 이들은 서로 정렬될 것이다. 도 2b에서, 인터포저(230), 중첩 컴포넌트(240) 및 다이(220)는 완벽하게 정렬된 것으로 도시되어 있으며, 상호접속부(281 및 282)의 정렬 보정 능력의 이점이 분명하게 나타나 있지는 않다.
이제 도 2c를 참조하면, 일 실시예에 따라 정렬 보정 특징부의 이점을 보다 명확하게 나타내는 영역(280)의 단면도가 도시되어 있다. 도 2c에 도시된 바와 같이, 중첩 컴포넌트(240)는 공동(235)의 중심으로부터 오프셋된다. 따라서, 컴포넌트 패드(246)는 인터포저 패드(236)에 대해 오정렬된다. 그러나, 중간 패드(284)는 모두 서로에 대해 정렬된다. 예를 들어, 컴포넌트 패드(246) 위의 중간 패드(284)의 중심선은 컴포넌트 패드(246)의 중심선과 정렬되지 않는다. 중간 패드(284)가 (이웃 컴포넌트 패드(246) 상에 놓이지 않고) 컴포넌트 패드(246)의 일부 표면 상기 놓여있는 한, 오정렬은 보정될 수 있다. 도 2c에서, 인터포저 패드(236) 위의 중간 패드(284)의 중심선은 인터포저 패드(236)의 중심선과 실질적으로 정렬된 것으로 도시되어 있다. 그러나, 일부 실시예에서 중간 패드(284)는 인터포저 패드(236)에 대해 시프트될 수 있다는 것을 이해해야 한다.
도 2c에서, X 방향의 오정렬이 도시되어 있다. 즉, 중간 패드(284)는 X-Y 평면에서 오정렬 보정을 제공할 수 있다. 그러나, 두꺼운 인터포저 패드(236) 및 컴포넌트 패드(246)는 Z-높이 보정도 제공할 수 있음을 이해해야 한다. Z-높이 보정을 제공하기 위한 인터포저 패드(236) 및 컴포넌트 패드(246)의 사용은 아래에서 더 상세히 설명될 것이다.
이제 도 3a 내지 도 3f를 참조하면, 일련의 단면도는 추가 실시예에 따른 전자 패키지(300)를 나타낸다. 도 3a 내지 도 3f에서, 전자 패키지(300)는 다이(320)와 인터포저(330) 사이 및 다이(320)와 중첩 컴포넌트(340) 사이에 상호접속부를 포함하는데, 이는 도 1a 내지 도 1c와 관련하여 도시되고 설명된 것과 유사하다. 그러나, 실질적으로 유사한 전자 패키지들(300)이, 도 2a 내지 2c와 관련하여 전술한 상호 접속과 실질적으로 유사한, 다이(320)와 인터포저(330) 사이 및 다이(320)와 중첩 컴포넌트(340) 사이의 상호 접속을 사용하여 구현될 수 있음을 이해해야 한다.
이제 도 3a를 참조하면, 추가 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 전자 패키지(300)는, 복수의 중첩 컴포넌트(340)가 인터포저(330)에 제공되는 것을 제외하면, 도 1a의 전자 패키지(100)와 실질적으로 유사할 수 있다. 도시된 바와 같이, 제1 중첩 컴포넌트(340A)는 인터포저(330)의 제1 공동(335A) 내에 위치하고, 제2 중첩 컴포넌트(340B)는 제2 공동(335B) 내에 위치한다. 일 실시예에서, 제1 공동(335A)은 두 다이들(320) 사이에 걸쳐있을 수 있다. 즉, 제1 공동(335A)는 두 다이들(320)의 풋프린트 내에 부분적으로 있을 수 있다. 따라서, 제1 중첩 컴포넌트(340A)는 두 다이들(320)에 의해 액세스 가능할 수 있다. 도 1에 도시된 바와 같이, 제1 중첩 컴포넌트(340A)는 다이들(320)을 함께 전기적으로 결합하는 브리지일 수 있다. 일 실시예에서, 제2 공동(335B)은 그 전부가 다이들(320) 중 하나의 풋프린트 내에 있을 수 있다. 이러한 실시예에서, 제2 중첩 컴포넌트(340B)는 다이들(320) 중 하나에만 액세스 가능할 수 있다.
이제 도 3b를 참조하면, 추가 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 제1 중첩 컴포넌트(340A)는 TCV(344)를 포함하지 않는 것을 제외하면, 도 3a의 전자 패키지(300)와 실질적으로 유사할 수 있다. 일부 실시예에서, 제1 중첩 컴포넌트(340A)는 더미 볼(337')을 포함할 수 있다. 즉, 일부 실시예에서 더미 볼(337')은 패키지(300)의 회로에 전기적으로 연결되지 않고, 기계적 지지부로서만 기능하는 반면, 볼(337)은 기계적 지지를 제공하고 패키지(300)의 회로에 전기적으로 연결된다. 중첩 컴포넌트(340A)는 중첩 컴포넌트(340A)의 상부면을 통해 다이(320)를 통해 간접적으로 패키지 기판(도시되어 있지 않음)으로부터 전력 또는 신호를 공급받을 수 있다.
이제 도 3c를 참조하면, 일 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 도 3c의 전자 패키지(300)는 제2 중첩 컴포넌트(340B)가 다른 방향을 향하고 있다는 것을 제외하면 도 3a의 전자 패키지(300)와 실질적으로 유사할 수 있다. 예를 들어, 제2 중첩 컴포넌트(340B)는 다이(320)로부터 멀어지는 방향을 향하는 활성 표면(341)을 가질 수 있다.
이제 도 3d를 참조하면, 추가 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 도 3d의 전자 패키지(300)는, 제2 중첩 컴포넌트(340B)의 스택이 제2 공동(335B) 내에 위치하는 것을 제외하면, 도 3a의 전자 패키지(300)와 실질적으로 유사할 수 있다. 일 실시예에서, 제2 중첩 컴포넌트(340B)의 스택은 메모리 다이 또는 임의의 다른 적층 가능 컴포넌트의 스택을 포함할 수 있다.
이제 도 3e를 참조하면, 일 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 전자 패키지(300)는 인터포저(330), 인터포저(330)의 공동(335) 내의 중첩 컴포넌트(340), 및 중첩 컴포넌트(340)와 인터포저(330)에 부착된 하나 이상의 다이(320)를 포함할 수 있다. 중첩 컴포넌트(340) 및/또는 인터포저(330)는 하나 이상의 재분배 층(351, 352)을 포함할 수 있다. 예를 들어, 재분배 층(351)은 중첩 컴포넌트(340) 및 인터포저(330) 위에 (즉, 다이(320)와 대면하도록) 있을 수 있으며, 재분배 층(352)은 중첩 컴포넌트(340) 및 인터포저(330) 아래에 있을 수 있다. 재분배 층들(351, 352)은 중첩 컴포넌트(340)와 인터포저(330) 둘 모두에 도시되어 있지만, 일부 실시예들에서, 재분배 층들(351, 352)은 중첩 컴포넌트(340)와 인터포저(330) 중 한 쪽에만 있을 수 있음을 이해해야 한다. 또한, 재분배 층들(351, 352)은 중첩 컴포넌트(340) 및 인터포저(330)의 상부면과 하부면 모두에 도시되어 있지만, 일부 실시예에서는, 재분배 층(351 또는 352)이 중첩 컴포넌트(340) 및/또는 인터포저(330)의 한 면에만 존재할 수도 있다는 것을 이해해야 한다.
이제 도 3f를 참조하면, 추가 실시예에 따른 전자 패키지(300)의 단면도가 도시되어 있다. 일 실시예에서, 전자 패키지(300)는, 재분배 층(353 및 354)이 다른 위치에 위치하는 것을 제외하면, 도 3e의 전자 패키지(300)와 실질적으로 유사할 수 있다. 예를 들어, 재분배 층(353)은 비아(391)와 중간 패드(384) 사이의 몰드 층(332) 위에 위치할 수 있고/있거나, 재분배 층(354)은 인터포저(330)의 패드(333)와 중첩 컴포넌트(340)의 패드(343) 아래에 위치할 수 있다. 재분배 층(353)이 몰드 층(332) 위에 위치하는 경우, 중간 패드(384)는 선택적으로 재분배 층(353)에 통합될 수 있음을 이해해야 한다. 도 3f에서는 재분배 층(353, 354)이 두 위치에 도시되어 있지만, 일부 실시예에서는 하나의 재분배 층(353 또는 354)만이 사용될 수 있음을 이해해야 한다. 도 3e와 3f에는, 다양한 재분배 층(351-354)이 도시되어 있다. 그러나, 실시예들은 도 3e 또는 도 3f에 도시되어 있지 않은 다른 위치에 임의의 수의 재분배 층(351-354) 또는 재분배 층의 조합을 포함할 수 있음을 이해해야 한다.
이제 도 4a를 참조하면, 일 실시예에 따른 전자 패키지(400)의 평면도가 도시되어 있다. 일 실시예에서, 전자 패키지(400)는 복수의 공동(435A-E)을 갖는 인터포저(430)를 포함한다. 일 실시예에서, 복수의 중첩 컴포넌트(440)는 공동(435) 내에 위치한다. 일부 실시예에서, 공동들(435) 중 적어도 하나는 복수의 중첩 컴포넌트(440)를 포함한다. 예를 들어, 2개의 중첩 컴포넌트(440)가 공동(435B) 내에 위치한다. 일 실시예에서, 공동(435)은 그 전부가 하나의 다이(420)의 풋프린트 내에(점선으로 표시됨) 있을 수도 있고, 하나 이상의 다이(420)의 풋프린트 내에 있을 수도 있으며 그리고/또는 일부가 단일 다이(420)의 풋프린트 내에 있을 수 있다. 예를 들어, 공동(435A 및 435B)은 그 전부가 다이(420A)의 풋프린트 내에 있고, 공동(435C)은 다이(420A 및 420B)의 풋프린트 내에 있으며, 공동(435E)은 다이(420A 및 420C)의 풋프린트 내에 있으며, 공동(435D)은 그 일부가 다이(420B)의 풋프린트 내에 있다.
이제 도 4b를 참조하면, 일 실시예에 따른, 도 4a의 전자 패키지(400)의 라인(B-B')을 따른 개략적인 단면도가 도시되어 있다. 도시된 실시예에서, 인터포저(430)는 공동(435A, 435C 및 435D) 내에 중첩 컴포넌트(440)를 구비하는 것으로 도시되어 있다. 인터포저(430) 및 중첩 컴포넌트(440)는 중간 패드(484)의 층을 포함하는 상호접속부에 의해 다이(420A 및 420B)에 전기적으로 결합될 수 있다. 중간 패드(484)는, 단순화를 위해, 다이(420A, 420B)와 인터포저(430) 및 중첩 컴포넌트(440) 사이에 개략적으로 도시되어 있다. 그러나, 중간 패드(484)는 도 1a 내지 도 1c와 관련하여 위에서 설명한 상호접속부(181 및 182) 또는 도 2a 내지 도 2c와 관련하여 위에서 설명한 상호접속부(281 및 282)와 실질적으로 유사한 상호접속부의 일부일 수 있음을 이해해야 한다. 일 실시예에서, 인터포저(430) 및 중첩 컴포넌트(440)의 하부면은 패키지측 범프(437)에 전기적으로 결합될 수 있다.
이제 도 4c를 참조하면, 일 실시예에 따른, 도 4a의 전자 패키지(400)의 라인(C-C')을 따른 단면 개략도가 도시되어 있다. 도시된 실시예에서, 인터포저(430)는 공동(435B 및 435E) 내에 중첩 컴포넌트(440)를 구비하는 것으로 도시되어 있다. 인터포저(430) 및 중첩 컴포넌트(440)는 중간 패드(484)의 층을 포함하는 상호접속부에 의해 다이(420A 및 420B)에 전기적으로 결합될 수 있다. 중간 패드(484)는, 단순화를 위해, 다이(420A, 420B)와 인터포저(430) 및 중첩 컴포넌트(440) 사이에 개략적으로 도시되어 있다. 그러나, 중간 패드(484)는 도 1a 내지 도 1c와 관련하여 위에서 설명한 상호접속부(181 및 182) 또는 도 2a 내지 도 2c와 관련하여 위에서 설명한 상호접속부(281 및 282)와 실질적으로 유사한 상호접속부의 일부일 수 있음을 이해해야 한다. 일 실시예에서, 인터포저(430) 및 중첩 컴포넌트(440)의 하부면은 패키지측 범프(437)에 전기적으로 결합될 수 있다.
이제 도 5를 참조하면, 일 실시예에 따른 전자 패키지(500)의 평면도가 도시되어 있다. 일 실시예에서, 전자 패키지(500)는 복수의 인터포저(530A-D)를 포함할 수 있다. 각각의 인터포저(530)는 임의의 형상을 가질 수 있다. 예를 들어, 인터포저(530)는 직선으로 도시되어 있다. 인터포저(530)는 인터포저(530)의 측벽이 공동(535)의 경계를 나타내도록 구성될 수 있다. 일 실시예에서, 하나 이상의 중첩 컴포넌트(540)가 공동(535) 내에 위치할 수 있다. 일실시예에서, (점선으로 표시된) 하나 이상의 다이(520)가 인터포저(530)와 중첩 컴포넌트(540) 위에 제공될 수 있다. 각각의 다이(520)는 하나 이상의 인터포저(530) 위에서 연장될 수 있다.
일 실시예에서, 각각의 인터포저(530)는 서로 실질적으로 유사할 수 있다. 예를 들어, 각 인터포저(530)는 수동 인터포저(530) 또는 능동 인터포저(530)일 수 있다. 다른 실시예에서, 인터포저(530)는 모두 동일하지는 않을 수 있다. 예를 들어, 하나 이상의 인터포저(530)가 능동 인터포저(530)일 수 있고, 다른 하나 이상의 인터포저(530)는 수동 인터포저일 수 있다.
이제 도 6a 내지 도 6h를 참조하면, 일 실시예에 따른, 이종의 중첩 인터포저로 전자 패키지를 형성하기 위한 프로세스를 도시한 일련의 단면도가 도시되어 있다.
이제 도 6a를 참조하면, 일 실시예에 따른, 접착제(611)를 갖는 캐리어(697)의 단면도가 도시되어 있다. 일 실시예에서, 캐리어(697)는 유리 등과 같은 임의의 적절한 캐리어 기판일 수 있다. 일 실시예에서, 임의의 적절한 접착제(611)가 캐리어(697)의 표면 위에 배치될 수 있다.
이제 도 6b를 참조하면, 일 실시예에 따른, 인터포저(630) 및 중첩 컴포넌트(640)가 캐리어(697)에 부착된 후의 단면도가 도시되어 있다. 일 실시예에서, 인터포저(630)는 인터포저(630)의 제1 표면 상의 패드(633)를 인터포저(630)의 제2 표면 상의 인터포저 패드(636)에 연결하는 비아(634)를 포함할 수 있다. 일 실시예에서, 중첩 컴포넌트(640)는 인터포저의 공동(635) 내에 위치할 수 있다. 일 실시예에서, 중첩 컴포넌트(640)는 활성 표면(641) 및 관통 컴포넌트 비아(644)를 가질 수 있다. 도시된 실시예에서, 활성 표면(641)은 캐리어(697)로부터 멀어지는 방향을 향한다. 그러나, 다른 실시예에서는, 활성 표면(641)이 캐리어(697)를 향하는 방향에 있을 수 있다. 다른 실시예에서, 중첩 컴포넌트(640)는 관통 컴포넌트 비아(644)를 갖지 않을 수 있다. 중첩 컴포넌트(640)는 제1 표면에 패드(643)를 가지며 제2 표면에 컴포넌트 패드(646)를 가질 수 있다. 일 실시예에서, 패드(643, 633)는 솔더 레지스트(695) 또는 다른 적절한 재료 층에 의해 접착제(611)로부터 이격될 수 있다.
예시된 실시예에서, 단일 인터포저(630) 및 중첩 컴포넌트(640)가 캐리어(697) 상에 도시되어 있다. 그러나, 캐리어(697)는 복수의 전자 패키지가 실질적으로 병렬로 제조되는 패널 레벨, 서브 패널 레벨, 웨이퍼 레벨 등의 캐리어일 수 있음을 이해해야 한다.
이제 도 6c를 참조하면, 일 실시예에 따른, 몰드 층(632)이 노출된 표면 위에 배치된 후의 단면도가 도시되어 있다. 일 실시예에서, 몰드 층(632)은 인터포저(630) 및 중첩 컴포넌트(640)를 매립할 수 있다. 예를 들어, 몰드 층(632)은, 몰드 층(632)의 일부가 중첩 컴포넌트(640)의 측벽과 인터포저(630)의 측벽 사이의 공간을 채우도록, 공동(635)을 충전할 수 있다. 일 실시예에서, 몰드 층(632)의 상부면은 인터포저 패드(636) 및 컴포넌트 패드(646)의 상부면 위에 있다. "몰드 층"으로 언급되지만, 몰드 층(632)은 임의의 적절한 재료일 수도 있고, 또는 패키징 응용을 위한 임의의 적절한 재료 증착 프로세스로 형성될 수도 있다. 예를 들어, 몰드 층(632)은 몰딩 프로세스, 라미네이션 프로세스, 증착 프로세스 등으로 형성될 수 있다.
이제 도 6d를 참조하면, 일 실시예에 따른, 인터포저 패드(636) 및 컴포넌트 패드(646)에 상호접속부가 형성된 후의 단면도가 도시되어 있다. 일 실시예에서, 상호접속부는 비아(691), 비아(691) 위의 중간 패드(684) 및 중간 패드(684) 위의 범프(683)를 포함할 수 있다. 일 실시예에서, 비아(691)의 비아 개구부가 리소그래피 프로세스 또는 레이저 드릴링 프로세스로 형성될 수 있다. 비아(691)는 몰드 층(632) 내로 연장되고 인터포저 패드(636)의 상부면 및 컴포넌트 패드(646)의 상부면과 접촉한다. 비아(691)가 리소그래피 방식으로 정의되는 실시예에서, 비아들(691)은 모두 서로 정렬되고 중첩 컴포넌트(640)와 인터포저(630) 사이의 오정렬을 보정할 것이다.
일 실시예에서, 중간 패드(684)는 몰드 층(632)의 상부면 위에 위치할 수 있다. 중간 패드(684)는 리소그래피 프로세스로 제조될 수 있다. 이와 같이, 중간 패드(684)는 또한 서로에 대해 정렬될 수 있고, 중첩 컴포넌트(640)와 인터포저(630) 사이의 오정렬에 대한 보정을 제공할 수 있다. 일 실시예에서, 범프(683)는 중간 패드(684)의 상부면 위에 배치된다. 범프(683)는 솔더 범프 등일 수 있다.
이제 도 6e를 참조하면, 일 실시예에 따른, 다이(620)가 인터포저(630) 및 중첩 컴포넌트(640)에 부착된 후의 단면도가 도시되어 있다. 일 실시예에서, 다이(620)는 몰드 층(632)을 향하는 활성 표면(621)을 가질 수 있다. 일 실시예에서, 다이(620)는 범프(683)에 의해 중간 패드(684)에 전기적으로 결합되는 다이 패드(623)를 가질 수 있다. 일 실시예에서, 몰드 층(622)이 다이(620)를 매립할 수 있다. 몰드 층(622)은 또한 중간 패드(684) 및 범프(683)를 둘러쌀 수 있다. 다른 실시예에서, 언더필 재료(도시되어 있지 않음)가 상호접속부를 둘러쌀 수 있다. 일 실시예에서, 다이(620)의 후면을 노출시키기 위해(예컨대, CMP(chemical mechanical planarizing) 프로세스 등으로) 몰드 층(622)이 리세스될 수 있다.
이제 도 6f를 참조하면, 일 실시예에 따른, 캐리어(697)가 제거된 후의 단면도가 도시되어 있다. 일 실시예에서, 캐리어(697) 및 접착제(611)는 임의의 적절한 프로세스로 제거된다. 캐리어(697) 및 접착제(611)를 제거하면 패키지 측 패드(633, 643) 위의 몰드 층(632) 및 레지스트 층(695)의 일부가 노출된다.
이제 도 6g를 참조하면, 일 실시예에 따른, 레지스트 층(695) 내에 개구(698)가 형성되어 인터포저(630) 및 중첩 컴포넌트(640)의 패키지 측 패드(633, 643)를 노출시킨 후의 단면도가 각각 도시되어 있다. 일 실시예에서, 개구부(698)는 레이저 드릴링 프로세스 또는 리소그래피 프로세스로 형성될 수 있다.
이제 도 6h를 참조하면, 일 실시예에 따른, 범프(637)가 개구(698)에 배치된 후의 단면도가 도시되어 있다. 범프들(637)은, 이들이 패키지 기판(도시되어 있지 않음)과 인터페이스할 것이므로, 패키지 측 범프(PSB)로 지칭될 수 있다. 그러나, 도시된 BGA 아키텍처에서 범프(637) 대신에 다른 상호 접속 아키텍처(예컨대, LGA, PGA, PoINT, eWLB 등)가 사용될 수 있음을 이해해야 한다. 일 실시예에서, 개별 전자 패키지는 PSB(637)의 형성 후(또는 이전)에 패널 레벨 어셈블리로부터 개별화될 수 있다.
이제 도 7a 내지 도 7g를 참조하면, 추가 실시예에 따른, 이종의 중첩 인터포저를 갖는 전자 패키지를 형성하기 위한 프로세스를 나타내는 일련의 단면도가 도시되어 있다.
이제 도 7a를 참조하면, 일 실시예에 따른, 접착제(711)에 의해 캐리어(797)에 부착된 인터포저(730) 및 중첩 컴포넌트(740)의 단면도가 도시되어 있다. 일 실시예에서, 인터포저(730)는 인터포저(730)의 제1 표면상의 패드(733)를 인터포저(730)의 제2 표면상의 인터포저 패드(736)에 연결하는 비아(734)를 포함할 수 있다. 실시예에서, 중첩 컴포넌트(740)는 인터포저(730)의 공동(735) 내에 위치할 수 있다. 일 실시예에서, 중첩 컴포넌트(740)는 활성 표면(741) 및 관통 컴포넌트 비아(744)를 가질 수 있다. 도시된 실시예에서, 활성 표면(741)은 캐리어(797)로부터 멀어지는 방향을 향하고 있다. 그러나, 다른 실시예에서는, 활성 표면(741)이 캐리어(797)를 향하고 있을 수도 있다. 다른 실시예에서, 중첩 컴포넌트(740)는 관통 컴포넌트 비아(744)를 갖지 않을 수 있다. 중첩 컴포넌트(740)는 제1 표면 상의 패드(743)와 제2 표면 상의 컴포넌트 패드(746)를 가질 수 있다. 일 실시예에서, 패드(743 및 733)는 솔더 레지스트(795) 또는 다른 적절한 재료 층에 의해 접착제(711)로부터 이격될 수 있다.
일 실시예에서, 인터포저 패드(736)는 제1 두께(T1)를 가질 수 있고, 컴포넌트 패드(746)는 제2 두께(T2)를 가질 수 있다. 일 실시예에서, 제1 두께(T1) 및 제2 두께(T2)는 통상의 패드보다 실질적으로 더 클 수 있다. 예를 들어, 제1 두께(T1) 및 제2 두께(T2)는 대략 30㎛ 이상일 수 있다. 일부 실시예에서, 인터포저 패드(736) 및 컴포넌트 패드(746)의 종횡비(두께:폭)는 대략 1:1 이상, 또는 2:1 이상일 수 있다. 일부 실시예에서, 제1 두께(T1)는 제2 두께(T2)와 상이할 수 있다. 예를 들어, T1 및 T2에 대한 상이한 두께는 인터포저(730) 및 중첩 컴포넌트(740)의 상이한 Z-높이를 설명하는데 사용될 수 있다.
도시된 실시예에서, 단일 인터포저(730) 및 중첩 컴포넌트(740)가 캐리어(797) 상에 도시되어 있다. 그러나, 캐리어(797)는 복수의 전자 패키지가 실질적으로 병렬로 제조되는 패널 레벨, 서브 패널 레벨, 웨이퍼 레벨 등의 캐리어일 수 있음을 이해해야 한다.
이제 도 7b를 참조하면, 일 실시예에 따른, 몰드 층(732)이 노출된 표면 위에 배치된 후의 단면도가 도시되어 있다. 일 실시예에서, 몰드 층(732)은 인터포저(730) 및 중첩 컴포넌트(740)를 매립할 수 있다. 예를 들어, 몰드 층(732)은 몰드 층(732)의 일부가 중첩 컴포넌트(740)의 측벽과 인터포저(730)의 측벽 사이의 공간을 채우도록, 공동(735)을 충전할 수 있다. 일 실시예에서, 몰드 층(732)의 상부면은 인터포저 패드(736) 및 컴포넌트 패드(746)의 상부면 위에 있다. "몰드 층"으로 언급되지만, 몰드 층(732)은 임의의 적절한 재료일 수도 있고, 또는 패키징 응용을 위한 임의의 적절한 재료 증착 프로세스로 형성될 수도 있다. 예를 들어, 몰드 층(732)은 몰딩 프로세스, 라미네이션 프로세스, 증착 프로세스 등으로 형성될 수 있다.
이제 도 7c를 참조하면, 일 실시예에 따른, 몰드 층(732)이 리세스된 후의 단면도가 도시되어 있다. 몰드 층(732)을 리세스하면 인터포저 패드(736)의 상부면 및 컴포넌트 패드(746)의 상부면이 노출된다. 리세스는 또한 인터포저 패드(736)의 상부면 및 컴포넌트 패드(746)의 상부면이 실질적으로 동일 평면이 되도록 평탄화된다. 따라서, Z-높이에서의 불연속성이 제거된다. 일 실시예에서, 리세스는 CMP 프로세스 등으로 구현될 수 있다.
이제 도 7d를 참조하면, 일 실시예에 따른, 중간 패드(784) 및 범프(783)가 인터포저 패드(736) 및 컴포넌트 패드(746) 위에 배치된 후의 단면도가 도시되어 있다. 일 실시예에서, 중간 패드(784)는 몰드 층(732)의 상부면 위에 위치할 수 있다. 중간 패드(784)는 리소그래피 프로세스로 제조될 수 있다. 이와 같이, 중간 패드(784)는 서로에 대해 정렬될 수 있고 중첩 컴포넌트(740)와 인터포저(730) 사이의 오정렬에 대한 보정을 제공할 수 있다. 일 실시예에서, 범프(783)는 중간 패드(784)의 상부면 위에 배치된다. 범프(783)는 솔더 범프 등일 수 있다.
이제 도 7e를 참조하면, 일 실시예에 따른, 다이(720)가 인터포저(730) 및 중첩 컴포넌트(740)에 부착된 후의 단면도가 도시되어 있다. 일 실시예에서, 다이(720)는 몰드 층(732)을 향하는 활성 표면(721)을 가질 수 있다. 일 실시예에서, 다이(720)는 범프(783)에 의해 중간 패드(784)에 전기적으로 결합된 다이 패드(723)를 가질 수 있다. 일 실시예에서, 몰드 층(722)이 다이(720)를 매립할 수 있다. 몰드 층(722)은 또한 중간 패드(784) 및 범프(783)를 둘러쌀 수 있다. 다른 실시예에서, 언더필 재료(도시되어 있지 않음)가 상호접속부를 둘러쌀 수 있다. 일 실시예에서, 몰드 층(722)은 다이(720)의 후면 표면을 노출시키기 위해 (예컨대, CMP 프로세스 등으로) 리세스될 수 있다.
이제 도 7f를 참조하면, 일 실시예에 따른, 캐리어(797)가 제거된 후의 단면도가 도시되어 있다. 일 실시예에서, 캐리어(797) 및 접착제(711)는 임의의 적절한 프로세스로 제거된다. 캐리어(797) 및 접착제(711)를 제거하면 패키지 측 패드(733 및 743) 위에 몰드 층(732) 및 레지스트 층(795)의 일부가 노출된다.
이제 도 7g를 참조하면, 일 실시예에 따른, 레지스트 층(795) 내에 개구가 형성되고 및 범프(737) 가 인터포저(730) 및 중첩 컴포넌트(740)의 패키지 측 패드(733, 743)에 부착된 후의 단면도가 각각 도시되어 있다. 일 실시예에서, 개구부는 레이저 드릴링 프로세스 또는 리소그래피 프로세스로 형성될 수 있다. 범프(737)는 패키지 기판(도시되어 있지 않음)과 인터페이스할 것이기 때문에 패키지측 범프(PSB)로 지칭될 수 있다. 그러나, 도시된 BGA 아키텍처에서 범프(737) 대신에 다른 상호 접속 아키텍처(예컨대, LGA, PGA, PoINT, eWLB 등)가 사용될 수 있음을 이해해야 한다. 일 실시예에서, 개별 전자 패키지는 PSB(737)의 형성 후(또는 이전) 패널 레벨 어셈블리로부터 개별화될 수 있다.
이제 도 8a 내지 도 8d를 참조하면, 일련의 단면도는 균일한 범프 피치를 갖는 상호접속부를 형성하기 위한 프로세스를 나타낸다. 전술한 실시예에서, 인터포저 패드 위의 범프 피치는 컴포넌트 패드 위의 범프 피치보다 크다. 그러나, 추가적인 실시예는 인터포저 패드 및 컴포넌트 패드 위에 균일한 범프 피치를 포함할 수 있다. 균일한 범프 피치는 전자 패키지의 제조용이성(manufacturability)을 향상시킬 수 있다.
이제 도 8a를 참조하면, 일 실시예에 따른, 몰드 층(832)이 리세스되어 인터포저 패드(836) 및 컴포넌트 패드(846)를 노출한 후의 캐리어(897) 상의 인터포저(830) 및 중첩 컴포넌트(840)의 단면도가 도시되어 있다. 일 실시예에서, 도 8a의 구조는 도 7c와 관련하여 예시되고 설명된 구조와 실질적으로 유사할 수 있다.
이제 도 8b를 참조하면, 일 실시예에 따른, 중간 패드(884) 및 범프(883)가 인터포저 패드(836) 및 컴포넌트 패드(846) 위에 배치된 후의 단면도가 도시되어 있다. 도시된 바와 같이, 컴포넌트 패드(846) 위의 범프 피치(P1)는 인터포저 패드(836) 위의 범프 피치(P2)와 실질적으로 유사할 수 있다. 특히, 범프 피치(P2)는 각 인터포저 패드(836) 위에 복수의 중간 패드(884) 및 범프(883)를 형성함으로써 감소된다.
이제 도 8c를 참조하면, 일 실시예에 따른, 도 8b의 영역(899)의 확대된 단면도가 도시되어 있다. 도시된 바와 같이, 제1 중간 패드(884A) 및 제2 중간 패드(884B)(및 제1 범프(883A) 및 제2 범프(883B))가 각 인터포저 패드(836) 위에 배치된다.
도 8c에서, 인터포저(830) 및 중첩 컴포넌트(840)는 완벽하게 정렬된 것으로 도시되어 있다. 그러나, 전술한 바와 같이, 인터포저(830)와 중첩 컴포넌트(840) 사이에 오정렬이 있을 수 있다. 이러한 실시예가 도 8d에 도시되어 있다. 도시된 바와 같이, 오정렬은 중간 패드(884)에 의해 수용될 수 있다. 중간 패드(884)가 컴포넌트 패드(846) 또는 인터포저 패드(836)의 일부 표면 상에 놓여있는 한(이웃하는 컴포넌트 패드(846) 또는 인터포저 패드(836) 상에는 놓여있지 않고) 오정렬은 보정될 수 있다.
이제 도 9를 참조하면, 일 실시예에 따른 전자 시스템(970)의 단면도가 도시되어 있다. 일 실시예에서, 전자 시스템(970)은 상호접속부(972)에 의해 패키지 기판(973)에 결합되는 보드(971)(예컨대, 인쇄 회로 기판(PCB))를 포함할 수 있다. 상호접속부(972)는 솔더 범프인 것으로 도시되어 있다. 그러나, 임의의 상호 접속 아키텍처가 사용될 수 있음을 이해해야 한다. 일 실시예에서, 전자 시스템(970)은 패키지측 범프(937)에 의해 패키지 기판(973)에 결합되는 전자 패키지(900)를 포함할 수 있다. 일부 실시예에서, 전자 패키지(900)는 보드(971)에 직접 결합된다. 즉, 패키지 기판(973)은 선택적으로 생략될 수 있다.
전자 패키지(900)는 전술한 전자 패키지와 실질적으로 유사할 수 있다. 예를 들어, 전자 패키지는 몰드 층(932)에 매립된 인터포저(930) 및 하나 이상의 중첩 컴포넌트(940)를 포함할 수 있다. 하나 이상의 다이(920)는 상호접속부에 의해 인터포저(930) 및 중첩 컴포넌트(940)에 전기적으로 결합될 수 있다. 하나 이상의 다이(920)는 몰드 층(922)에 매립될 수 있다. 일 실시예에서, 상호접속부는, 도 1a 내지 1c와 관련하여 위에서 설명한 실시예와 유사하게, 인터포저 패드(936) 또는 컴포넌트 패드(946)에 연결된 비아(991) 위의 중간 패드(984)를 포함할 수 있다. 도 2a 내지 도 2c와 관련하여 위에서 설명한 실시예와 유사하게, 유사한 전자 시스템이 비아(991)를 생략하는 상호접속부로 형성될 수도 있다. 상호접속부는 또한 다이 패드(923)에 연결되는 범프(983)를 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 컴퓨팅 장치(1000)를 도시한 것이다. 컴퓨팅 장치(1000)는 보드(1002)를 수용한다. 보드(1002)는, 제한적인 것은 아니지만 프로세서(1004) 및 적어도 하나의 통신 칩(1006)을 포함하는 다수의 컴포넌트를 포함할 수 있다. 프로세서(1004)는 보드(1002)에 물리적으로 그리고 전기적으로 결합된다. 일부 구현들에서, 적어도 하나의 통신 칩(1006)이 또한 보드(1002)에 물리적으로 그리고 전기적으로 결합된다. 다른 구현들에서, 통신 칩(1006)은 프로세서(1004)의 일부이다.
이들 다른 컴포넌트는 휘발성 메모리(예컨대, DRAM), 비 휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 처리기, 디지털 신호 처리기, 암호화 처리기, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(Global Positioning System) 장치, 나침반, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예컨대, 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)을 포함하지만 이에 제한되지는 않는다.
통신 칩(1006)은 컴퓨팅 장치(1000)와의 데이터 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그 파생어는, 비 고체 매체를 통해 변조된 전자기 방사선을 사용하여 데이터를 전달할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 설명하기 위해 사용될 수 있다. 이 용어는, 일부 실시예들에서는 그렇지 않을 수도 있지만, 관련 장치가 어떠한 유선을 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩(1006)은 Wi-Fi(IEEE 802.11 제품군), WiMAX(IEEE 802.16 제품군), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, 그 파생물 및 3G, 4G, 5G 이상으로 지정된 기타 무선 프로토콜를 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜을 구현할 수 있다. 컴퓨팅 장치(1000)는 복수의 통신 칩(1006)을 포함할 수 있다. 예를 들어, 제1 통신 칩(1006)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제2 통신 칩(1006)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용될 수 있다
컴퓨팅 장치(1000)의 프로세서(1004)는 프로세서(1004) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 일부 구현에서, 프로세서의 집적 회로 다이는, 본 명세서에 기술된 실시예들에 따른, 중간 패드를 포함하는 상호접속부들에 의해 하나 이상의 다이에 결합되는 인터포저(interposer) 및 중첩 컴포넌트(nested component)를 구비하는 멀티 칩 패키지를 포함하는 전자 시스템에 패키징될 수 있다. "프로세서"라는 용어는 레지스터 및/또는 메모리로부터 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
통신 칩(1006)은 또한 통신 칩(1006) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 다른 구현에 따르면, 통신 칩(1006)의 집적 회로 다이는, 본원에 기술된 실시예들에 따른, 중간 패드를 포함하는 상호접속부에 의해 하나 이상의 다이에 결합되는 인터포저 및 중첩 컴포넌트를 구비하는 멀티 칩 패키지를 포함하는 전자 시스템(1000)에 패키지될 수 있다.
요약서에 기술된 것을 포함한, 본 발명의 예시된 구현예에 대한 위에서의 설명은 포괄적 또는 본 발명을 정확히 개시된 형태로 제한하고자 하는 것은 아니다. 본 발명의 특정 구현예들 및 본 발명에 대한 예들이 본 명세서에서 예시적인 목적을 위해 설명되었지만, 당업자는 알 수 있듯이, 균등한 다양한 변형들이 본 발명의 범위 내에서 가능하다.
이들 변형은 전술한 상세한 설명에 비추어 본 발명에 이루어질 수 있다. 다음의 청구 범위에 사용된 용어는 본 발명을 명세서 및 청구항에 개시된 특정 구현으로 제한하는 것으로 해석되어서는 안 된다. 오히려, 본 발명의 범위는 다음의 청구항에 의해 전적으로 결정되어야 하며, 이들 청구항은 확립되어 있는 청구항 해석 원칙에 따라 해석되어야 한다.
예1: 전자 패키지로서, 인터포저 - 상기 인터포저는, 상기 인터포저를 통과하는 공동과, 관통 인터포저 비아(TIV)와, 상기 TIV에 전기적으로 결합된 인터포저 패드를 포함함 - 와, 상기 공동 내의 중첩 컴포넌트 - 상기 중첩 컴포넌트는 컴포넌트 패드를 포함함 - 와, 제1 상호접속부에 의해 상기 인터포저 패드에 결합되고 제2 상호접속부에 의해 상기 컴포넌트 패드에 결합된 다이 - 상기 제1 상호접속부 및 상기 제2 상호접속부는 각각, 중간 패드와, 상기 중간 패드 위의 범프를 포함하는, 전자 패키지.
예 2: 상기 인터포저 및 상기 중첩 컴포넌트 위 및 주위에 중합체 층을 더 포함하는, 예 1의 전자 패키지.
예 3: 상기 중간 패드는 상기 몰드 층의 표면 위에 있는, 예 2의 전자 패키지.
예 4: 상기 제1 상호접속부의 중간 패드는 상기 몰드 층의 일부를 통과하는 제1 비아에 의해 상기 인터포저 패드에 결합되고, 상기 제2 상호접속부의 중간 패드는 상기 몰드 층의 일부를 통과하는 제2 비아에 의해 상기 컴포넌트 패드에 결합되는, 예 3의 전자 패키지.
예 5: 상기 제1 상호접속부의 중간 패드는 상기 인터포저 패드에 직접 연결되고, 상기 제2 상호접속부의 중간 패드는 상기 컴포넌트 패드에 직접 연결되는, 예 3의 전자 패키지.
예 6: 상기 제1 상호접속부의 중심선은 상기 인터포저 패드의 중심선으로부터 오프셋되고, 상기 제2 상호접속부의 중심선은 상기 컴포넌트 패드의 중심선으로부터 오프셋되는, 예 1 내지 5의 전자 패키지.
예 7: 상기 공동은 그 전부가 상기 다이의 풋프린트 내에 있는, 예 1 내지 6의 전자 패키지.
예 8: 상기 공동의 제1 부분은 상기 다이의 풋프린트 내에 있고, 상기 공동의 제2 부분은 상기 다이의 풋프린트 외부에 있는, 예 1 내지 7의 전자 패키지.
예 9: 관통 컴포넌트 비아들이 상기 중첩 컴포넌트를 통해 연장되는, 예 1내지 8의 전자 패키지.
예 10: 상기 중첩 컴포넌트는 수동 컴포넌트 또는 능동 컴포넌트인, 예 1내지 9의 전자 패키지.
예 11: 제2 다이를 포함하되, 상기 제2 다이는 제3 상호접속부에 의해 상기 중첩 컴포넌트에 결합되고, 상기 제3 상호접속부는, 중간 패드와, 상기 중간 패드 위의 범프를 포함하는, 예 1 내지 10의 전자 패키지.
예 12: 상기 중첩 컴포넌트는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합하는, 예 11의 전자 패키지.
예 13: 상기 공동 내에 제2 중첩 컴포넌트를 더 포함하는, 예 1 내지 12의 전자 패키지.
예 14: 상기 중첩 컴포넌트의 활성 표면은 상기 다이로부터 멀어지는 방향을 향하거나 또는 상기 다이를 향하는, 예 1 내지 13의 전자 패키지.
예 15: 상기 중첩 컴포넌트는 복수의 적층된 다이를 포함하는 예 1 내지 14의 전자 패키지.
예 16: 상기 인터포저는 복수의 개별 인터포저 기판을 포함하고, 상기 복수의 개별 인터포저 기판의 에지는 상기 공동의 경계를 나타내는, 예 1 내지 15의 전자 패키지.
예 17: 상기 인터포저는 유리, 세라믹, 실리콘, 실리콘 카바이드, 알루미나 또는 유기 재료를 포함하는, 예 1 내지 16의 전자 패키지.
예 18: 하나 이상의 재분배 층을 더 포함하고, 상기 하나 이상의 재분배 층은 상기 인터포저의 상부면, 상기 인터포저의 하부면, 상기 중첩 컴포넌트의 상부면, 상기 중첩 컴포넌트의 하부면, 상기 인터포저 및 상기 중첩 컴포넌트를 매립하는 몰드 층의 상부면, 및 상기 몰드 층의 하부면 중 하나 이상의 위에 위치하는, 예 1 내지 17의 전자 패키지.
예 19: 전자 시스템으로서, 보드와, 상기 보드에 전기적으로 결합된 인터포저 - 상기 인터포저는 공동을 포함함 - 와, 상기 공동 내의 중첩 컴포넌트 - 상기 중첩 컴포넌트는 상기 패키지 기판에 전기적으로 결합됨 - 와, 상호접속부에 의해 상기 인터포저 및 상기 중첩 컴포넌트에 전기적으로 결합된 제1 다이와, 복수의 상호접속부에 의해 상기 인터포저 및 상기 중첩 컴포넌트에 전기적으로 결합된 제2 다이 - 상기 복수의 상호접속부 각각은, 중간 패드와, 상기 중간 패드 위의 범프를 포함하는, 전자 시스템.
예 20: 상기 중첩 컴포넌트는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합하는, 예 19의 전자 시스템.
예 21: 상기 상호접속부는 균일한 범프 피치를 포함하는, 예 19 또는 예 20의 전자 시스템.
예 22: 패키지 기판을 더 포함하되, 상기 패키지 기판은 상기 보드에 전기적으로 결합되고, 상기 인터포저는 상기 패키지 기판에 전기적으로 결합되는, 예 19 내지 21의 전자 시스템.
예 23: 전자 패키지를 형성하는 방법으로서, 인터포저를 캐리어에 부착하는 단계 - 상기 인터포저는 공동 및 복수의 인터포저 패드를 포함함 - 와, 중첩 컴포넌트를 상기 캐리어에 부착하는 단계 - 상기 중첩 컴포넌트는 상기 공동 내에 위치하고, 상기 중첩 컴포넌트는 복수의 컴포넌트 패드를 포함함 - 와, 상기 인터포저 및 상기 캐리어 위에 제1 몰드 층을 배치하는 단계와, 상기 제1 몰드 층 위에 복수의 중간 패드를 배치하는 단계 - 각각의 중간 패드는 상기 인터포저 패드들 중 하나 또는 상기 컴포넌트 패드들 중 하나에 전기적으로 결합됨 - 와, 각각의 상기 중간 패드 위에 복수의 범프를 배치하는 단계와, 상기 범프에 다이를 부착하는 단계와, 상기 다이를 제2 몰드 층에 매립하는 단계와, 상기 캐리어를 제거하는 단계를 포함하는, 방법.
예 24: 상기 제1 몰드 층 내에 복수의 비아를 형성하는 단계 - 각각의 비아는 상기 중간 패드들 중 하나를 상기 컴포넌트 패드들 중 하나 또는 상기 인터포저 패드들 중 하나에 전기적으로 결합시킴 - 를 더 포함하는, 예 23의 방법.
예 25: 각각의 중간 패드는 상기 컴포넌트 패드들 중 하나 또는 상기 인터포저 패드들 중 하나에 직접 부착되는, 예 23 또는 예24의 방법.

Claims (25)

  1. 전자 패키지로서,
    인터포저 - 상기 인터포저는,
    상기 인터포저를 통과하는 공동과,
    관통 인터포저 비아(TIV: through interposer via)와,
    상기 TIV에 전기적으로 결합된 인터포저 패드를 포함함 - 와,
    상기 공동 내의 중첩 컴포넌트(nested component) - 상기 중첩 컴포넌트는 컴포넌트 패드를 포함함 - 와,
    제1 상호접속부에 의해 상기 인터포저 패드에 결합되고 제2 상호접속부에 의해 상기 컴포넌트 패드에 결합된 다이 - 상기 제1 상호접속부 및 상기 제2 상호접속부는 각각,
    중간 패드와,
    상기 중간 패드 위의 범프를 포함하는,
    전자 패키지.
  2. 제1항에 있어서,
    상기 인터포저 및 상기 중첩 컴포넌트 상측 및 그 주위에 중합체 층을 더 포함하는,
    전자 패키지.
  3. 제2항에 있어서,
    상기 중간 패드는 상기 몰드 층의 표면 위에 있는,
    전자 패키지.
  4. 제3항에 있어서,
    상기 제1 상호접속부의 중간 패드는 상기 몰드 층의 일부를 통과하는 제1 비아에 의해 상기 인터포저 패드에 결합되고, 상기 제2 상호접속부의 중간 패드는 상기 몰드 층의 일부를 통과하는 제2 비아에 의해 상기 컴포넌트 패드에 결합되는,
    전자 패키지.
  5. 제3항에 있어서,
    상기 제1 상호접속부의 중간 패드는 상기 인터포저 패드에 직접 연결되고, 상기 제2 상호접속부의 중간 패드는 상기 컴포넌트 패드에 직접 연결되는,
    전자 패키지.
  6. 제1항에 있어서,
    상기 제1 상호접속부의 중심선은 상기 인터포저 패드의 중심선으로부터 오프셋되고, 상기 제2 상호접속부의 중심선은 상기 컴포넌트 패드의 중심선으로부터 오프셋되는,
    전자 패키지.
  7. 제1항에 있어서,
    상기 공동은 그 전부가 상기 다이의 풋프린트 내에 있는, 전자 패키지.
  8. 제1항에 있어서,
    상기 공동의 제1 부분은 상기 다이의 풋프린트 내에 있고, 상기 공동의 제2 부분은 상기 다이의 풋프린트 외부에 있는,
    전자 패키지.
  9. 제1항에 있어서,
    관통 컴포넌트 비아들이 상기 중첩 컴포넌트를 통해 연장되는,
    전자 패키지.
  10. 제1항에 있어서,
    상기 중첩 컴포넌트는 수동 컴포넌트 또는 능동 컴포넌트인,
    전자 패키지.
  11. 제1항에 있어서,
    제2 다이를 포함하되, 상기 제2 다이는 제3 상호접속부에 의해 상기 중첩 컴포넌트에 결합되고, 상기 제3 상호접속부는,
    중간 패드와,
    상기 중간 패드 위의 범프를 포함하는,
    전자 패키지.
  12. 제11항에 있어서,
    상기 중첩 컴포넌트는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합하는,
    전자 패키지.
  13. 제1항에 있어서,
    상기 공동 내에 제2 중첩 컴포넌트를 더 포함하는,
    전자 패키지.
  14. 제1항에 있어서,
    상기 중첩 컴포넌트의 활성 표면은 상기 다이로부터 멀어지는 방향을 향하거나 또는 상기 다이를 향하는,
    전자 패키지.
  15. 제1항에 있어서,
    상기 중첩 컴포넌트는 복수의 적층된 다이를 포함하는,
    전자 패키지.
  16. 제1항에 있어서,
    상기 인터포저는 복수의 개별 인터포저 기판을 포함하고, 상기 복수의 개별 인터포저 기판의 에지는 상기 공동의 경계를 나타내는,
    전자 패키지.
  17. 제1항에 있어서,
    상기 인터포저는 유리, 세라믹, 실리콘, 실리콘 카바이드, 알루미나 또는 유기 재료를 포함하는,
    전자 패키지.
  18. 제1항에 있어서,
    하나 이상의 재분배 층을 더 포함하고, 상기 하나 이상의 재분배 층은 상기 인터포저의 상부면, 상기 인터포저의 하부면, 상기 중첩 컴포넌트의 상부면, 상기 중첩 컴포넌트의 하부면, 상기 인터포저 및 상기 중첩 컴포넌트를 매립하는 몰드 층의 상부면, 및 상기 몰드 층의 하부면 중 하나 이상의 위에 위치하는,
    전자 패키지.
  19. 전자 시스템으로서,
    보드와,
    상기 보드에 전기적으로 결합된 인터포저 - 상기 인터포저는 공동을 포함함 - 와,
    상기 공동 내의 중첩 컴포넌트 - 상기 중첩 컴포넌트는 상기 패키지 기판에 전기적으로 결합됨 - 와,
    상호접속부에 의해 상기 인터포저 및 상기 중첩 컴포넌트에 전기적으로 결합된 제1 다이와,
    복수의 상호접속부에 의해 상기 인터포저 및 상기 중첩 컴포넌트에 전기적으로 결합된 제2 다이 - 상기 복수의 상호접속부 각각은,
    중간 패드와,
    상기 중간 패드 위의 범프를 포함하는,
    전자 시스템.
  20. 제19항에 있어서,
    상기 중첩 컴포넌트는 상기 제1 다이를 상기 제2 다이에 전기적으로 결합하는,
    전자 시스템.
  21. 제19항에 있어서,
    상기 상호접속부는 균일한 범프 피치를 포함하는,
    전자 시스템.
  22. 제19항에 있어서,
    패키지 기판을 더 포함하되, 상기 패키지 기판은 상기 보드에 전기적으로 결합되고, 상기 인터포저는 상기 패키지 기판에 전기적으로 결합되는,
    전자 시스템.
  23. 전자 패키지를 형성하는 방법으로서,
    인터포저를 캐리어에 부착하는 단계 - 상기 인터포저는 공동 및 복수의 인터포저 패드를 포함함 - 와,
    중첩 컴포넌트를 상기 캐리어에 부착하는 단계 - 상기 중첩 컴포넌트는 상기 공동 내에 위치하고, 상기 중첩 컴포넌트는 복수의 컴포넌트 패드를 포함함 - 와,
    상기 인터포저 및 상기 캐리어 위에 제1 몰드 층을 배치하는 단계와,
    상기 제1 몰드 층 위에 복수의 중간 패드를 배치하는 단계 - 각각의 중간 패드는 상기 인터포저 패드들 중 하나 또는 상기 컴포넌트 패드들 중 하나에 전기적으로 결합됨 - 와,
    각각의 상기 중간 패드 위에 복수의 범프를 배치하는 단계와,
    상기 범프에 다이를 부착하는 단계와,
    상기 다이를 제2 몰드 층에 매립하는 단계와,
    상기 캐리어를 제거하는 단계를 포함하는,
    방법.
  24. 제23항에 있어서,
    상기 제1 몰드 층 내에 복수의 비아를 형성하는 단계 - 각각의 비아는 상기 중간 패드들 중 하나를 상기 컴포넌트 패드들 중 하나 또는 상기 인터포저 패드들 중 하나에 전기적으로 결합시킴 - 를 더 포함하는,
    방법.
  25. 제23항에 있어서,
    각각의 중간 패드는 상기 컴포넌트 패드들 중 하나 또는 상기 인터포저 패드들 중 하나에 직접 부착되는,
    방법.
KR1020200066397A 2019-07-03 2020-06-02 Ic 칩용 중첩 인터포저 패키지 KR20210004830A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/502,622 2019-07-03
US16/502,622 US20210005542A1 (en) 2019-07-03 2019-07-03 Nested interposer package for ic chips

Publications (1)

Publication Number Publication Date
KR20210004830A true KR20210004830A (ko) 2021-01-13

Family

ID=69844523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200066397A KR20210004830A (ko) 2019-07-03 2020-06-02 Ic 칩용 중첩 인터포저 패키지

Country Status (6)

Country Link
US (1) US20210005542A1 (ko)
EP (1) EP3761352A1 (ko)
KR (1) KR20210004830A (ko)
CN (1) CN112185945A (ko)
SG (1) SG10202005078SA (ko)
TW (1) TW202117956A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US11854984B2 (en) * 2019-09-25 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11309283B2 (en) * 2019-12-31 2022-04-19 Powertech Technology Inc. Packaging structure and manufacturing method thereof
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
US11495573B2 (en) * 2020-03-02 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11462488B2 (en) * 2020-09-03 2022-10-04 Intel Corporation Substrate cores for warpage control
US20220278032A1 (en) * 2021-02-26 2022-09-01 Intel Corporation Nested interposer with through-silicon via bridge die
US11676942B2 (en) * 2021-03-12 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of manufacturing the same
WO2023022179A1 (ja) 2021-08-20 2023-02-23 アオイ電子株式会社 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
US20230065615A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic device
US11881446B2 (en) 2021-12-23 2024-01-23 Nanya Technology Corporation Semiconductor device with composite middle interconnectors
US20230387025A1 (en) * 2022-05-24 2023-11-30 Mediatek Inc. Semiconductor device and manufacturing method thereof
TWI840977B (zh) * 2022-09-29 2024-05-01 南茂科技股份有限公司 可撓性線路基板以及薄膜覆晶封裝結構的製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
KR20110054348A (ko) * 2009-11-17 2011-05-25 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
KR20170075125A (ko) * 2015-12-22 2017-07-03 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
WO2018182610A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Package architecture utilizing photoimageable dielectric (pid) for reduced bump pitch
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
US10515922B2 (en) * 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip integrated fan-out package
KR102491103B1 (ko) * 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
US20190259677A1 (en) * 2018-02-21 2019-08-22 Qualcomm Incorporated Device comprising integration of die to die with polymer planarization layer
KR102582422B1 (ko) * 2018-06-29 2023-09-25 삼성전자주식회사 재배선층을 갖는 반도체 패키지
KR102560697B1 (ko) * 2018-07-31 2023-07-27 삼성전자주식회사 인터포저를 가지는 반도체 패키지
KR102708730B1 (ko) * 2019-01-25 2024-09-23 에스케이하이닉스 주식회사 브리지 다이를 포함한 반도체 패키지

Also Published As

Publication number Publication date
SG10202005078SA (en) 2021-02-25
EP3761352A1 (en) 2021-01-06
US20210005542A1 (en) 2021-01-07
CN112185945A (zh) 2021-01-05
TW202117956A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
KR20210004830A (ko) Ic 칩용 중첩 인터포저 패키지
US11824018B2 (en) Heterogeneous nested interposer package for IC chips
US10797000B2 (en) Embedded multi-device bridge with through-bridge conductive via signal connection
US9812422B2 (en) Embedded die-down package-on-package device
JP2021526309A (ja) 小型電子アセンブリ
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
CN117121182A (zh) 具有减薄的表面的嵌入式桥架构
CN111916430A (zh) 具有硅上腔桥的分解的管芯互连
US20220278032A1 (en) Nested interposer with through-silicon via bridge die
CN114762107A (zh) 用于集成电路设备的金属化层中的跳层级过孔
CN116266585A (zh) 具有氮化硅多层的微电子组件
CN117581353A (zh) 物理和电气协议转换小芯片
US20240128223A1 (en) Assembly of 2xd module using high density interconnect bridges
US12125815B2 (en) Assembly of 2XD module using high density interconnect bridges
US20230207436A1 (en) Via micro-modules for through mold via replacement
US20230079607A1 (en) Fine bump pitch die to die tiling incorporating an inverted glass interposer
US20230207439A1 (en) Package architecture with in-glass blind and through cavities to accommodate dies
US20240203805A1 (en) Embedded memory for glass core packages