CN116387276A - 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构 - Google Patents

具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构 Download PDF

Info

Publication number
CN116387276A
CN116387276A CN202211480442.1A CN202211480442A CN116387276A CN 116387276 A CN116387276 A CN 116387276A CN 202211480442 A CN202211480442 A CN 202211480442A CN 116387276 A CN116387276 A CN 116387276A
Authority
CN
China
Prior art keywords
die
substrate
module
cavity
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211480442.1A
Other languages
English (en)
Inventor
A·A·埃尔谢尔比尼
T·卡姆嘎因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN116387276A publication Critical patent/CN116387276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本文公开的实施例包括管芯模块、电子封装和电子系统。在实施例中，管芯模块包括衬底，其中，衬底包括玻璃。在实施例中，盲腔形成到衬底中。在实施例中，第一管芯在盲腔中，第二管芯在衬底上方，并且第三管芯在衬底上方并且与第二管芯相邻。

Description

具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构
技术领域
本公开内容的实施例涉及电子封装，并且更特别地，涉及具有管芯模块架构的电子封装，该管芯模块架构具有玻璃衬底，该玻璃衬底具有盲腔和穿通腔以容纳管芯。
背景技术
一些3D封装架构取决于在可以是有机或无机的电介质材料中形成穿电介质过孔(TDV)。这些连接可以用于多种目的，例如电力输送或高速信号传输。TDV需要支持高纵横比，以便实现高级封装架构所需的高密度。在一些情况下，TDV还可能需要非圆柱形形状，以便提供改进的电力输送和/或信号隔离。
一种类型的TDV是穿模制物过孔。穿模制物过孔通常通过在模制物固化之后激光钻孔模制物层来形成。然而，穿模制物过孔遭受低纵横比(其降低信号密度)和相对低的吞吐量(其增加成本)。另外，这种解决方案不能在不增加成本的情况下支持非圆形TDV结构(即，需要多次钻孔)。第二种类型的TDV是铜柱。通常首先镀覆铜柱，并且然后在铜柱上方沉积电介质。这些TDV需要高纵横比光刻，这对于通常使用的光致抗蚀剂材料可能是具有挑战性的。又一种解决方案是使用穿硅过孔(TSV)。然而，TSV需要使用昂贵的硅衬底。该处理也相对昂贵。此外，由于硅是导电的，因此所得到的TSV可能遭受影响高速IO链路的性能的附加寄生电容。
在其他3D封装架构中，模制材料被提供作为中介层和/或作为结构中的管芯上方的包覆模制物。不幸的是，大多数包覆模制材料是具有无机填充物的有机材料，其遭受相对高的热膨胀系数(CTE)和低刚度的影响。这导致翘曲，翘曲可能干扰细间距组件并且引起可靠性问题。另外，这种包覆模制材料限制了高温暴露容限，这限制了下一个处理操作的最高温度。
添加无机填充物或增加填充物比可能降低总CTE。然而，这也增加了粘度，并且可能不允许将管芯放置成彼此足够靠近。另外，难以实现足够高的填充比以充分降低CTE。此外，填充物不会显著增加结构的刚度。可以使用高沉积速率化学气相沉积(CVD)材料(例如，氧化物和氮化物)。然而，处理是昂贵的，并且通常不能用于沉积远大于几十微米的厚度。
附图说明
图1是根据实施例的具有模制中介层的电子封装的截面图。
图2A是根据实施例的具有模制中介层的电子封装的截面图，该模制中介层具有嵌入在模制层中的玻璃过孔模块。
图2B是根据实施例的具有模制中介层的电子封装的截面图，该模制中介层包括玻璃过孔模块，该玻璃过孔模块包括再分布层。
图3A-3F是根据各个实施例的具有各种过孔架构的玻璃过孔模块的平面图图示。
图4A-4I是示出根据实施例的用于形成具有嵌入在模制中介层中的玻璃过孔模块的电子封装的工艺的截面图。
图5是根据实施例的具有包括玻璃过孔模块的模制中介层的电子系统的截面图。
图6A是根据实施例的具有玻璃中介层的电子封装的截面图，该玻璃中介层包括用于嵌入式管芯的盲腔和穿通腔。
图6B是根据实施例的具有玻璃中介层的电子封装的截面图，该玻璃中介层包括填充有模制材料以控制CTE的切口。
图7A是根据实施例的具有用于嵌入管芯的腔的玻璃中介层的平面图图示。
图7B是根据实施例的具有腔和切口的玻璃中介层的平面图图示。
图8A是根据实施例的在顶部管芯上方具有玻璃包覆模制物的电子封装的截面图。
图8B是根据实施例的具有玻璃包覆模制物的电子封装的截面图，该玻璃包覆模制物具有用于管芯的盲腔。
图9A-9H是示出根据实施例的用于形成具有用于嵌入管芯的腔的玻璃中介层的工艺的截面图。
图10是根据实施例的具有带有嵌入式管芯和过孔的玻璃中介层的电子系统的截面图。
图11是根据实施例构建的计算设备的示意图。
具体实施方式
本文描述了根据各种实施例的具有用于替换穿模制物过孔的过孔模块的电子封装。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员显而易见的是，可以仅利用所描述的方面中的一些来实践本发明。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本发明。在其他情况下，省略或简化了公知的特征，以免使说明性实施方式难以理解。
将以最有助于理解本发明的方式将各种操作依次描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作不需要以呈现的顺序执行。
图1是用于提供本文公开的实施例的上下文的电子封装100的截面图。如图所示，电子封装100包括封装衬底102。管芯模块通过互连103(例如，焊料)附接到封装衬底。管芯模块可以包括中介层104和中介层104上方的管芯120。布线层121可以面向中介层104。具有布线层116的嵌入式管芯115面向管芯120。管芯115可以是将第一管芯120电耦合到第二管芯120的桥接管芯。管芯120还可以通过互连105耦合到穿过中介层104的过孔113。
如上所述，中介层104通常包括有机或无机材料。当使用有机材料时，可以将穿电介质过孔(TDV)113激光钻孔或镀覆为铜柱。如上所述，这两种选择都有缺点。当无机材料(例如，硅)用作中介层时，成本通常高得多。
因此，本文公开的实施例包括具有玻璃过孔模块的中介层104。玻璃过孔模块是嵌入在模制层(例如，有机模制层)中的玻璃插入物。玻璃衬底使得能够以成本有效的方式制造更精细间距的过孔。例如，激光辅助蚀刻工艺、光可限定玻璃衬底等可以用于图案化导电过孔形成到其中的孔。更精细的间距允许高信号密度。这种图案化工艺还实现了对信号屏蔽和电力输送应用有用的非圆形过孔拓扑。在一些实施例中，过孔模块还可以包括一个或多个再分布层，以便扇出/扇入信号。在一些实施例中，无源器件(例如，电感器、电容器、变压器等)也可以集成在过孔模块中。另外，可以在需要的情况下选择性地使用过孔模块，并且可以在其他地方(例如，在可接受较低密度布线的情况下)使用传统的TDV架构。与TSV相比，玻璃TDV还提供更好的寄生电阻、电容和电感。
另外，实施例可以包括提供玻璃中介层。与有机模制中介层相比，玻璃中介层的使用提供了改进的CTE控制。在这样的实施例中，可以在玻璃中图案化高密度过孔，类似于上面关于过孔模块描述的实施例。另外，可以将腔提供到玻璃中介层中(盲腔或穿通腔)，以便嵌入管芯。在一些实施例中，可以去除玻璃的部分并且用模制材料对其进行填充。这可以帮助提供机械过渡，以便在管芯到封装或封装到板附接期间减小管芯应力或控制封装翘曲。
在又一个实施例中，包覆模制管芯用玻璃层而不是有机模制化合物包覆模制。例如，可以穿过玻璃层提供穿通腔，以在类似于图1中所示电子封装的电子封装中容纳顶部管芯。替代地，玻璃层可以具有盲腔，管芯嵌入到该盲腔中。这样的拓扑可以包括硅中介层，或者包括本文描述的任何中介层架构。
现在参考图2A，示出了根据实施例的电子封装200的截面图。在实施例中，电子封装200包括封装衬底202。封装衬底202可以包括导电布线(未示出)，以便将上覆的管芯模块电耦合到板(未示出)。封装衬底202可以通过互连203(例如，焊料凸块等)耦合到管芯模块。
在实施例中，管芯模块包括在一个或多个管芯220下方的中介层204。管芯220可以具有通过互连205耦合到中介层204的有源表面221。焊料凸块被示出为互连205，但是应当理解，可以使用任何第一级互连(FLI)架构。在实施例中，中介层204包括模制层212。模制层212可以是具有或不具有无机填充物的有机模制化合物。在实施例中，TDV 213在一些实施例中可以穿过模制层212。另外，一个或多个管芯215可以嵌入在模制层212中。管芯215可以是将顶部管芯220中的两个电耦合在一起的桥接管芯。在实施例中，管芯215可以是无源管芯，或者管芯215可以包括有源电路系统(例如，硅基、III-V族基等)。有源表面216可以面向顶部管芯220或封装202。在一些实施例中，管芯215还可以包括TSV，以便提供到管芯215的背面的电连接。
在实施例中，中介层204还可以包括过孔模块230。过孔模块230可以是玻璃衬底。穿玻璃过孔(TGV)231可以穿过过孔模块230的厚度。在实施例中，TGV 231可以具有比TDV213更高的纵横比。因此，过孔模块230可以实现高密度信号传输。在实施例中，过孔模块230可以具有与模制层212的厚度基本上相似的厚度。如本文所用，当值被称为基本上相似时，应当理解，两个值之间的差值可以是10％。例如，90μm和110μm之间的厚度可以与100μm的厚度基本上相似。
在实施例中，TGV 231可以用任何合适的图案化和金属沉积工艺形成。在一些实施例中，用激光辅助蚀刻工艺形成用于TGV 231的开口。在这样的实施例中，使用激光来曝光玻璃衬底的区域。曝光的区域经历改变对蚀刻剂的抗性的形态变化。然后使用蚀刻工艺来选择性地去除曝光的区域。激光辅助蚀刻工艺有时可能产生锥形的侧壁。当在玻璃衬底的两侧上进行激光曝光时，可以提供沙漏形截面。在另一个实施例中，可以使用光可限定玻璃衬底制成用于TGV 231的开口。在这样的实施例中，使用掩模来选择性地暴露玻璃衬底的区域。然后可以用蚀刻工艺去除暴露的区域。
现在参考图2B，示出了根据另外的实施例的电子封装200的截面图。在实施例中，除了过孔模块230的结构之外，图2B中的电子封装200可以基本上类似于图2A中的电子封装200。除TGV231之外，过孔模块230可以包括再分布层232。再分布层232可以包括一个或多个金属布线层。因此，可以扇入或扇出信号，以便考虑层之间的间距差异。在实施例中，再分布层232可以在过孔模块230的玻璃中实施。在其他实施例中，可以在过孔模块230上方层压和图案化电介质层，以便形成导电布线。除了提供间距转换之外，应当理解，过孔模块230还可以包括集成无源器件。例如，电容器、电感器、变压器等可以集成到过孔模块230的玻璃中或再分布层232中。
如本领域技术人员将理解的，形成用于穿过过孔模块230的TGV的开口的图案化工艺是灵活的，以提供非圆形过孔形状。例如，在激光辅助蚀刻的情况下，激光可以以任何期望的图案移动。在光可限定玻璃的情况下，掩模可以以任何图案制成。因此，本文公开的实施例提供了形成具有对于某些电力或信号传输需求有用的形状的TGV的能力。图3A-3F示出了可以用于各种目的的一些图案。
现在参考图3A，示出了根据实施例的过孔模块330和TGV 331的平面图图示。在实施例中，TGV 331具有宽度W和长度L。如图所示，长度L可以基本上长于宽度W。这种实施例可以适合于为其他TGV 331结构提供电源平面或屏蔽。
现在参考图3B，示出了根据另外的实施例的过孔模块330的平面图图示。如图所示，可以存在多个不同大小的TGV 331。例如，较小的第一TGV 331A可以适合于信号传输目的，并且较大的第二TGV 331B可以适合于电力输送目的。
现在参考图3C，示出了根据又一实施例的过孔模块330的平面图图示。如图所示，外壳333可以设置在TGV 331周围。外壳333和TGV 331都可以穿过过孔模块330的整个厚度。这样的实施例可以被称为同轴TGV 331。该架构改进了信号路径的屏蔽，这对于一些信号类型可能是有益的。类似地，在过孔模块330的右侧，示出了另一个同轴TGV 331架构。在该实施例中，多个TGV 331在外壳333内。虽然示出了三个TGV 331，但是应当理解，实施例可以在外壳333内包括两个或更多个TGV 331。
现在参考图3D，示出了根据实施例的过孔模块330的平面图图示。在实施例中，过孔模块330可以包括另一种类型的同轴TGV 331。然而，代替提供围绕内部TGV 331连续的外壳333，跨外壳333提供桥接器335。桥接器335在某些制造工艺中可以是有用的。例如，当在用于TGV 331和外壳333的开口的图案化期间没有使用下覆的载体时，桥接器335允许玻璃的内部区域连接到外壳333外部的玻璃。即，过孔模块330的整个结构可以在图案化期间保持为单件。
现在参考图3E，示出了根据另一实施例的过孔模块330的平面图图示。过孔模块330也可以被认为是一种类型的同轴TGV 331。如图所示，多个TGV 331被外框架334围绕。框架334可以具有用于可制造性的一个或多个桥接器335(类似于先前的实施例)。在实施例中，框架334具有用于不同信号的开口。在底部两个开口中提供单个TGV 331，并且在顶部开口中提供用于两个TGV 331的空间。
现在参考图3F，示出了根据另一实施例的过孔模块330的平面图图示。过孔模块330可以包括过孔环336。环336可以形成在太大而不能用导电材料可靠地填充的开口中。因此，环部分围绕开口的周边被镀覆。开口的其余部分可以填充有插塞材料337。插塞材料337可以是具有或不具有无机填充物的有机材料。在一些实施例中，插塞材料337可以是用于形成过孔模块330将被嵌入其中的中介层的模制层的一部分。
现在参考图4A-4I，示出了根据实施例的描绘用于形成类似于上面更详细描述的电子封装的电子封装的工艺的一系列截面图。
现在参考图4A，示出了根据实施例的衬底440的截面图。在实施例中，衬底440可以是玻璃衬底。衬底440可以是任何形状因子。例如，衬底440可以具有晶圆级形状因子、四分之一面板级形状因子、或面板级形状因子。如此，可以彼此并行地制造多个过孔模块。在该工艺流程中示出了三个过孔模块，但是应当理解，可以基本上并行地制造任何数量的过孔模块(取决于过孔模块的尺寸和所使用的形状因子)。
在实施例中，衬底440可以是玻璃衬底。衬底440可以具有任何合适的厚度。例如，衬底440的厚度可以基本上类似于电子封装中使用的中介层的厚度。在特定实施例中，衬底440可以具有在约50μm与约1000μm之间的厚度。然而，应当理解，在其他实施例中可以使用更小或更大的厚度。在实施例中，衬底440可以是适合于激光辅助蚀刻工艺的玻璃。在其他实施例中，衬底440可以是适合于直接光刻图案化的光可限定玻璃。
现在参考图4B，示出了根据实施例的在形成过孔开口441之后的衬底440的截面图。用于形成过孔开口441的图案化工艺可以包括任何合适的图案化方案。在特定实施例中，可以使用激光辅助蚀刻工艺或光可限定光刻工艺。在所示实施例中，过孔开口441被示出为具有基本上垂直的侧壁。然而，应当理解，实施例可以包括锥形或沙漏形轮廓，这取决于使用哪种图案化工艺。在所示的截面图中，过孔开口441都看起来类似于传统的过孔结构。然而，应当理解，过孔开口441可以容纳上面更详细描述的任何过孔架构。
在图4B所示的实施例中，在没有下覆的载体的情况下图案化衬底440。然而，在其他实施例中，可以在衬底440下方提供载体。替代地，过孔开口441可以不完全延伸穿过衬底440，并且衬底440的底部部分可以用作载体。然后可以在随后的处理操作中减薄残留的底部部分。虽然不是必需的，但是提供载体可以有助于较薄晶圆或面板的处理。另外，载体可以使得能够产生完全连续的金属壳(类似于图3C中所示的同轴实施例)。
现在参考图4C，示出了根据实施例的在形成晶种层442之后的衬底440的截面图。在实施例中，晶种层442可以是在TGV的沉积中使用的任何合适的材料。例如，晶种层442可以包括铜。晶种层442可以用任何合适的沉积工艺来沉积。在实施例中，沉积工艺是共形沉积工艺，例如化学气相沉积(CVD)、原子层沉积(ALD)等。
现在参考图4D，示出了根据实施例的在镀覆TGV 431之后的衬底440的截面图。在实施例中，可以用电镀工艺镀覆TGV 431。但是也可以使用其他镀覆或沉积工艺。在实施例中，镀覆工艺可以包括图案化操作，以便在TGV 431上方和下方形成焊盘443。在实施例中，TGV 431可以包括铜或任何其他合适的导电材料。
现在参考图4E，示出了根据实施例的在去除晶种层442之后的衬底440的截面图。在实施例中，可以利用蚀刻工艺去除晶种层442。蚀刻工艺可以是定时蚀刻工艺，以便不过度蚀刻焊盘443。
现在参考图4F，示出了根据实施例的在切单(singulation)之后的衬底440的截面图。在实施例中，切单可以产生穿过衬底440的厚度的沟槽445。过孔模块430作为切单工艺的结果而形成。例如，图4F中示出了三个过孔模块430。在实施例中，切单工艺可以是机械锯切工艺、激光钻孔工艺、光刻工艺等。
现在参考图4G，示出了根据实施例的载体451的截面图。载体451可以是玻璃载体等。在实施例中，一对过孔模块430通过粘合剂层452附接到载体451。粘合剂层452可以是UV去活化粘合剂层。即，曝光于UV光导致粘合剂层452释放上覆结构。在实施例中，管芯415也可以粘合到载体451。管芯415可以具有带有导电布线和焊盘446的表面416。表面416可以被定向成背对载体451。在实施例中，管芯415可以是用于将上覆管芯(在后续处理操作中添加)电耦合在一起的桥接管芯。
现在参考图4H，示出了根据实施例的在过孔模块430和管芯415上方施加模制层412之后的载体的截面图。在实施例中，可以使用包覆模制和固化工艺来形成模制层412。抛光工艺(例如，化学机械抛光(CMP))可用于使模制层412凹陷并且暴露焊盘443和446。
在包括标准TDV的实施例中，可以在此时穿过模制层412形成TDV。然而，应当理解，在图4H的截面中未示出TDV。在实施例中，第一级互连(FLI)凸块(例如，FLI微凸块的光刻和镀覆)也可以在该制造阶段完成。
现在参考图4I，示出了根据实施例的在将顶部管芯420附接到模制层412之后的结构的截面图。FLI凸块405可以将顶部管芯420的有源表面421耦合到过孔模块430和管芯415的焊盘443和446。在附接顶部管芯420之后，可以实施标准处理操作以完成电子封装。例如，可以在图4I所示的处理之后实施切割、从载体451去除、在管芯模块的封装侧上的焊料凸块镀覆、以及封装附接。
现在参考图5，示出了根据实施例的电子系统590的截面图。在实施例中，电子系统590可以包括板591(例如，印刷电路板(PCB))。板591可以通过互连592耦合到电子封装500。虽然焊球被图示为互连592，但是应当理解，可以使用任何互连架构(例如，插口等)。在实施例中，电子封装500包括通过互连503耦合到封装衬底502的中介层504。在实施例中，中介层504包括模制层512。TDV 513可以穿过模制层512提供。另外，过孔模块530可以嵌入在模制层512中。过孔模块530可以包括TGV 531和再分布层532。电子封装500还可以包括顶部管芯520。
在上述附图中，中介层包括嵌入在模制层中的过孔模块。然而，在另外的实施例中，中介层可以包括玻璃衬底而不是模制层。玻璃衬底可以允许更高密度的TGV。另外，盲图案化工艺可以允许管芯嵌入在玻璃中介层内。
现在参考图6A，示出了根据实施例的电子封装600的截面图。在实施例中，电子封装600包括封装衬底602。封装衬底602可以包括导电布线(未示出)，以便将管芯模块耦合到下覆的板(未示出)。在实施例中，封装衬底602可以通过互连603耦合到管芯模块。
在实施例中，管芯模块可以包括中介层604。中介层604可以是玻璃衬底660。在实施例中，TGV 661可以穿过玻璃衬底660的厚度。另外，一个或多个管芯可以嵌入在玻璃衬底660中。例如，第一管芯665可以嵌入在进入到玻璃衬底660中的盲过孔开口662中。电介质材料664(例如，有机材料)可以填充盲过孔开口662的其余部分，以便将第一管芯665固定在盲过孔开口662中。在实施例中，第一管芯665的再分布层666可以面向顶部管芯620。第一管芯665可以是将顶部管芯620耦合在一起的桥接管芯。顶部管芯620的有源表面621可以面向中介层604并且通过互连605连接到中介层。
在实施例中，管芯模块还可以包括嵌入在玻璃衬底660中的第二管芯667。第二管芯667可以在过孔开口663中，过孔开口663完全穿过玻璃衬底660的厚度。可以在面向顶部管芯620的第二管芯667上方提供再分布层668。类似于第一管芯665，有机电介质材料664可以填充过孔开口663的其余部分，以便将第二管芯667固定在过孔开口663中。
现在参考图6B，示出了根据另外的实施例的电子封装600的截面图。除了中介层604之外，图6B中的电子封装600可以基本上类似于图6A中的电子封装600。代替具有全部为玻璃衬底660的中介层604，中介层604的部分可以包括模制材料612。包括一些模制区域可以帮助在中介层604中提供机械过渡，以便在管芯到封装或封装到板附接期间减小管芯应力或控制封装翘曲。
现在参考图7A和图7B，示出了根据各种实施例的中介层的平面图图示。图7A中的中介层704可以基本上类似于图6A中的中介层604，并且图7B中的中介层704可以基本上类似于图6B中的中介层604。
现在参考图7A，示出了根据实施例的中介层704的平面图图示。如图所示，中介层704可以包括玻璃衬底760上的多个TGV 761。另外，可以将过孔开口762形成到中介层704中。管芯765可以放置在过孔开口762中。过孔开口762可以进一步填充有模制材料764等，以便将管芯765固定在过孔开口762中。
现在参考图7B，示出了根据另外的实施例的中介层704的平面图图示。在所示实施例中，在单个过孔开口762中提供一对管芯765A和765B。即，在一些实施例中，可以在单个过孔开口762中提供多个管芯765。在实施例中，中介层704还可以包括切口712。切口712可以填充有模制材料等。在实施例中，切口712A可以在TGV 761之间。在其他情况下，切口712B可以围绕TGV 761。如上所述，在切口712A和712B中包括一些模制区域可以帮助在中介层704中提供机械过渡，以便在管芯到封装或封装到板附接期间减小管芯应力或控制封装翘曲。
现在参考图8A和图8B，示出了根据另外的实施例的电子封装800的截面图。在图8A和图8B所示的实施例中，中介层804包括无机衬底871，例如硅衬底。顶部管芯820可以用玻璃衬底881包覆模制。
现在参考图8A，示出了根据实施例的电子封装800的截面图。电子封装800可以包括封装衬底802。封装衬底802可以通过互连803耦合到中介层804。在实施例中，中介层804可以包括无机材料，例如硅衬底871。在实施例中，过孔(未示出)可以穿过硅衬底871。硅衬底871的再分布层872可以通过互连805耦合到顶部管芯820的有源表面821。虽然被示出为硅衬底871，但是应当理解，中介层804可以包括上面更详细描述的任何中介层架构。即，中介层804可以是具有过孔模块的模制层、或玻璃衬底。
在实施例中，顶部管芯820可以被玻璃衬底881围绕。玻璃衬底881可以包括过孔开口883。顶部管芯820可以插入穿过过孔开口883。在实施例中，模制材料882等可以将顶部管芯820固定在过孔开口883中。在一些实施例中，背面表面(即，图8A中的顶表面)也可以覆盖有模制材料882。
现在参考图8B，示出了根据另外的实施例的电子封装800的截面图。在实施例中，除了玻璃层881之外，图8B中的电子封装800可以基本上类似于图8A中的电子封装800。代替具有穿通过孔开口，玻璃层881可以具有盲过孔开口883。因此，玻璃层881可以覆盖顶部管芯820的背面表面。
现在参考图9A-9H，示出了描绘根据实施例的用于形成具有玻璃中介件的电子封装的工艺的一系列截面图。图9A-9H中制造的电子封装可以基本上类似于图6A中的电子封装600。
现在参考图9A，示出了根据实施例的中介层904的截面图。在实施例中，中介层904可以包括玻璃衬底960。在实施例中，玻璃衬底960可以是可以用激光辅助蚀刻工艺图案化的材料，或者是光可限定材料。玻璃衬底960可以具有在约50μm与约1000μm之间的厚度。
现在参考图9B，示出了根据实施例的在穿过玻璃衬底960形成过孔开口985之后的中介层904的截面图。可以利用激光辅助蚀刻工艺或光刻工艺来形成过孔开口985。在所示实施例中，过孔985具有基本上垂直的侧壁。然而，应当理解，过孔985可以具有锥形侧壁或沙漏形轮廓，这取决于用于形成过孔开口985的图案化工艺。
现在参考图9C，示出了根据实施例的在将晶种层942设置在玻璃衬底960的表面上方之后的中介层904的截面图。在实施例中，晶种层942可以是在TGV的沉积中使用的任何合适的材料。例如，晶种层942可以包括铜。晶种层942可以用任何合适的沉积工艺来沉积。在实施例中，沉积工艺是共形沉积工艺，例如CVD、ALD等。
现在参考图9D，示出了根据实施例的在镀覆TGV 961之后的中介层904的截面图。在实施例中，TGV 961可以用电镀工艺镀覆。但是也可以使用其他镀覆或沉积工艺。在实施例中，镀覆工艺可以包括图案化操作，以便在TGV 961上方和下方形成焊盘。在实施例中，TGV 961可以包括铜或任何其他合适的导电材料。
现在参考图9E，示出了根据实施例的在去除晶种层942之后的中介层904的截面图。在实施例中，可以利用定时蚀刻工艺去除晶种层942。在一些情况下，晶种层942去除蚀刻可以被称为闪速蚀刻工艺(flash etching process)。
现在参考图9F，示出了根据实施例的在将盲过孔开口962形成到玻璃芯960中之后的截面图。盲过孔开口962可以用任何合适的蚀刻工艺形成，例如上述那些蚀刻工艺。在所示实施例中，盲过孔开口962的侧壁基本上是垂直的。然而，在其他实施例中，盲过孔开口962的侧壁可以是锥形的。
现在参考图9G，示出了根据实施例的在将管芯965设置在盲过孔开口962中之后的中介层904的截面图。在实施例中，管芯965的背面表面可以用粘合剂层986粘合到玻璃衬底960。再分布层966可以面朝上背对盲过孔开口962的底部。
现在参考图9H，示出了根据实施例的在将填充材料964设置在管芯965的侧壁周围和顶表面上方之后的中介层904的截面图。填充材料964可以是有机材料，例如模制材料。
现在参考图10，示出了根据实施例的电子系统1090的截面图。在实施例中，电子系统1090可以包括板1091，例如PCB。板1091可以通过互连1092耦合到电子封装1000。互连1092被示出为焊料互连，但是应当理解，可以使用任何互连架构(例如，插座等)。在所示实施例中，电子封装1000基本上类似于图6A中的电子封装600。然而，应当理解，本文所述的任何电子封装架构可以包括在电子系统1090中。
在实施例中，电子封装1000可以包括封装衬底1002。封装衬底1002可以通过互连1003(例如，焊料等)耦合到中介层1004。在实施例中，中介层1004可以包括玻璃衬底1060。可以穿过玻璃衬底1060形成TGV 1061。另外，盲过孔开口1062和穿通过孔开口1063可以分别容纳管芯1065和1067。顶部管芯1020也可以耦合到中介层1004。
图11示出了根据本发明的一个实施方式的计算设备1100。计算设备1100容纳板1102。板1102可以包括多个部件，包括但不限于处理器1104和至少一个通信芯片1106。处理器1104物理和电耦合到板1102。在一些实施方式中，至少一个通信芯片1106也物理和电耦合到板1102。在另外的实施方式中，通信芯片1106是处理器1104的一部分。
这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1106实现用于向和从计算设备1100传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制电磁辐射经由非固态介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示着相关联的设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片1106可以实施多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G和之后的任何其他无线协议。计算设备1100可以包括多个通信芯片1106。例如，第一通信芯片1106可以专用于诸如Wi-Fi和蓝牙的较近距离无线通信，并且第二通信芯片1106可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较远距离无线通信。
计算设备1100的处理器1104包括封装在处理器1104内的集成电路管芯。在本发明的一些实施方式中，根据本文所述的实施例，处理器的集成电路管芯可以是电子封装的一部分，该电子封装包括中介层，该中介层包括穿过玻璃衬底或穿过玻璃过孔模块的TGV。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据或转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。
通信芯片1106也包括封装在通信芯片1106内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯可以是电子封装的一部分，该电子封装包括根据本文所述的实施例的中介层，该中介层包括穿过玻璃衬底或穿过玻璃过孔模块的TGV。
以上对本发明的所示实施方式的描述，包括摘要中所描述的，不是旨在是详尽无遗的或将本发明限制为所公开的精确形式。虽然为了说明的目的，本文描述了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内各种等同修改是可能的。
根据以上具体实施方式，可以对本发明进行这些修改。在以下权利要求中使用的术语不应被解释为将本发明限制于在说明书和权利要求中公开的具体实施方式。相反，本发明的范围完全由以下权利要求确定，权利要求将根据权利要求解释的既定原则来解释。
示例1：一种管芯模块，包括：衬底，其中，衬底包括玻璃；盲腔，进入到衬底中；第一管芯，在盲腔中；第二管芯，在衬底上方；以及第三管芯，在衬底上方并且与第二管芯相邻。
示例2：示例1的管芯模块，其中，第一管芯将第二管芯电耦合到第三管芯。
示例3：示例1或示例2的管芯模块，还包括：穿过衬底的过孔。
示例4：示例1-3的管芯模块，还包括：穿过衬底的厚度的第二腔；以及设置在第二腔中的第四管芯。
示例5：示例1-4的管芯模块，还包括：穿过衬底的切口，其中，切口填充有插塞材料。
示例6：示例5的管芯模块，其中，切口设置在穿过衬底的厚度的一个或多个过孔周围。
示例7：示例1-6的管芯模块，还包括：在盲腔中的第四管芯。
示例8：示例1-7的管芯模块，其中，第一管芯通过模制层与衬底分离。
示例9：一种管芯模块，包括：第一衬底；第二衬底，在第一衬底上方，其中，第二衬底包括玻璃；第一管芯，在第二衬底中并且耦合到第一衬底；以及第二管芯，在第二衬底中并且耦合到第一衬底。
示例10：示例9的管芯模块，其中，第一管芯在第二衬底中的第一腔中，并且其中，第二管芯在第二衬底中的第二腔中。
示例11：示例10的管芯模块，其中，第一腔和第二腔是不完全穿过第二衬底的厚度的盲腔。
示例12：示例10的管芯模块，其中，第一腔和第二腔完全延伸穿过第二衬底的厚度。
示例13：示例9-12的管芯模块，其中，第一衬底包括硅。
示例14：示例9-13的管芯模块，其中，第一管芯和第二管芯在单个腔中。
示例15：示例9-14的管芯模块，其中，第一衬底将第一管芯电耦合到第二管芯。
示例16：示例9-15的管芯模块，其中，第一管芯的厚度基本上等于第二衬底的厚度。
示例17：示例9-16的管芯模块，还包括：在第一管芯与第二衬底之间、以及在第二管芯与第二衬底之间的模制层。
示例18：一种电子系统，包括：板；封装衬底，耦合到板；以及管芯模块，耦合到封装衬底，其中，管芯模块包括：衬底，其中，衬底包括玻璃；盲腔，进入到衬底中；第一管芯，在盲腔中；第二管芯，在衬底上方；以及第三管芯，在衬底上方并且与第二管芯相邻。
示例19：示例18的电子系统，还包括：穿过衬底的过孔。
示例20：示例18或示例19的电子系统，还包括：穿过衬底的厚度的第二腔；以及设置在第二腔中的第四管芯。

Claims (20)

1.一种管芯模块，包括：
衬底，其中，所述衬底包括玻璃；
盲腔，进入到所述衬底中；
第一管芯，在所述盲腔中；
第二管芯，在所述衬底上方；以及
第三管芯，在所述衬底上方并且与所述第二管芯相邻。
2.根据权利要求1所述的管芯模块，其中，所述第一管芯将所述第二管芯电耦合到所述第三管芯。
3.根据权利要求1或2所述的管芯模块，还包括：
穿过所述衬底的过孔。
4.根据权利要求1或2所述的管芯模块，还包括：
穿过所述衬底的厚度的第二腔；以及
设置在所述第二腔中的第四管芯。
5.根据权利要求1或2所述的管芯模块，还包括：
穿过所述衬底的切口，其中，所述切口填充有插塞材料。
6.根据权利要求5所述的管芯模块，其中，所述切口设置在穿过所述衬底的厚度的一个或多个过孔周围。
7.根据权利要求1或2所述的管芯模块，还包括：
在所述盲腔中的第四管芯。
8.根据权利要求1或2所述的管芯模块，其中，所述第一管芯通过模制层与所述衬底分离。
9.一种管芯模块，包括：
第一衬底；
第二衬底，在所述第一衬底上方，其中，所述第二衬底包括玻璃；
第一管芯，在所述第二衬底中并且耦合到所述第一衬底；以及
第二管芯，在所述第二衬底中并且耦合到所述第一衬底。
10.根据权利要求9所述的管芯模块，其中，所述第一管芯在所述第二衬底中的第一腔中，并且其中，所述第二管芯在所述第二衬底中的第二腔中。
11.根据权利要求10所述的管芯模块，其中，所述第一腔和所述第二腔是不完全穿过所述第二衬底的厚度的盲腔。
12.根据权利要求10所述的管芯模块，其中，所述第一腔和所述第二腔完全延伸穿过所述第二衬底的厚度。
13.根据权利要求9、10、11或12所述的管芯模块，其中，所述第一衬底包括硅。
14.根据权利要求9、10、11或12所述的管芯模块，其中，所述第一管芯和所述第二管芯在单个腔中。
15.根据权利要求9、10、11或12所述的管芯模块，其中，所述第一衬底将所述第一管芯电耦合到所述第二管芯。
16.根据权利要求9、10、11或12所述的管芯模块，其中，所述第一管芯的厚度基本上等于所述第二衬底的厚度。
17.根据权利要求9、10、11或12所述的管芯模块，还包括：
在所述第一管芯与所述第二衬底之间、以及在所述第二管芯与所述第二衬底之间的模制层。
18.一种电子系统，包括：
板；
封装衬底，耦合到所述板；以及
管芯模块，耦合到所述封装衬底，其中，所述管芯模块包括：
衬底，其中，所述衬底包括玻璃；
盲腔，进入到所述衬底中；
第一管芯，在所述盲腔中；
第二管芯，在所述衬底上方；以及
第三管芯，在所述衬底上方并且与所述第二管芯相邻。
19.根据权利要求18所述的电子系统，还包括：
穿过所述衬底的过孔。
20.根据权利要求18或19所述的电子系统，还包括：
穿过所述衬底的厚度的第二腔；以及
设置在所述第二腔中的第四管芯。
CN202211480442.1A 2021-12-23 2022-11-23 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构 Pending CN116387276A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/561,533 US20230207439A1 (en) 2021-12-23 2021-12-23 Package architecture with in-glass blind and through cavities to accommodate dies
US17/561,533 2021-12-23

Publications (1)

Publication Number Publication Date
CN116387276A true CN116387276A (zh) 2023-07-04

Family

ID=84362881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211480442.1A Pending CN116387276A (zh) 2021-12-23 2022-11-23 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构

Country Status (3)

Country Link
US (1) US20230207439A1 (zh)
EP (1) EP4203008A1 (zh)
CN (1) CN116387276A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013037102A1 (zh) * 2011-09-13 2013-03-21 深南电路有限公司 芯片埋入基板的封装方法及其结构
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
US10943869B2 (en) * 2017-06-09 2021-03-09 Apple Inc. High density interconnection using fanout interposer chiplet
EP3732716A4 (en) * 2017-12-29 2021-12-01 Intel Corporation MICROELECTRONIC ARRANGEMENTS
EP3739618A1 (en) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with surface-contactable component embedded in laminated stack

Also Published As

Publication number Publication date
EP4203008A1 (en) 2023-06-28
US20230207439A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
EP4181193A1 (en) Heterogeneous nested interposer package for ic chips
US9991228B2 (en) Semiconductor device with electromagnetic shield
EP3761352A1 (en) Nested interposer package for ic chips
KR101562443B1 (ko) 복수의 수직으로 내장된 다이를 갖는 기판을 가진 멀티 칩 패키지 및 그 형성 프로세스
CN117334660A (zh) 用于异质管芯集成应用的具有emib和玻璃芯的混合扇出架构
US10541200B2 (en) Over-molded IC packages with embedded voltage reference plane and heater spreader
TW202127597A (zh) 封裝結構及其製造方法
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
WO2022182465A1 (en) Nested interposer with through-silicon via bridge die
CN111244060A (zh) 半导体封装
EP4156255A1 (en) Localized high permeability magnetic regions in glass patch for enhanced power delivery
CN111916430A (zh) 具有硅上腔桥的分解的管芯互连
CN116387276A (zh) 具有用于容纳管芯的玻璃内盲腔和穿通腔的封装架构
US11640952B2 (en) Electronic component embedded substrate
US20230207436A1 (en) Via micro-modules for through mold via replacement
US20230088928A1 (en) Embedded glass cores in package substrates and related methods
EP4152374A1 (en) Moat protection to prevent crack propagation in glass core substrates or glass interposers
US20230089093A1 (en) In-built magnetic inductor schemes for glass core substrates
CN117642854A (zh) 玻璃贴片集成到电子装置封装中
CN117425265A (zh) 印刷电路板以及制造该印刷电路板的方法
TW202418502A (zh) 用於ｉｃ晶片的異質嵌套中介層封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication