CN115799207A - 用于实现精细间距管芯拼铺的玻璃核心向电子衬底中的集成 - Google Patents
用于实现精细间距管芯拼铺的玻璃核心向电子衬底中的集成 Download PDFInfo
- Publication number
- CN115799207A CN115799207A CN202210966785.2A CN202210966785A CN115799207A CN 115799207 A CN115799207 A CN 115799207A CN 202210966785 A CN202210966785 A CN 202210966785A CN 115799207 A CN115799207 A CN 115799207A
- Authority
- CN
- China
- Prior art keywords
- core
- layer
- package substrate
- build
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本文公开的实施例包括封装衬底。在实施例中,封装衬底包括具有第一表面和第二表面的核心,其中,所述核心包括玻璃。在实施例中,第一过孔穿过所述核心,其中,第一过孔包括导电材料,并且膜位于核心的第一表面之上,其中,膜是粘合剂。在实施例中,第二过孔穿过膜,其中,第二过孔包括导电材料,其中,第二过孔接触第一过孔。在实施例中,第二过孔的中心线与第一过孔的中心线对准。在实施例中,构建层位于膜之上。
Description
技术领域
本公开的实施例涉及电子封装,并且更具体地涉及具有玻璃核心的电子封装。
背景技术
对外形因子的小型化以及用于实现高性能的提高的集成水平的需求一直在推动着半导体行业中的复杂封装方案的发展。管芯分割能够实现小外形因子的小型化和高性能,而不会产生其他方法所面临的问题。然而,这样的管芯分割需要精细的管芯对管芯互连。桥管芯架构是一种能够实现成本更低并且更简单的2.5D封装方案从而获得单个封装上的异构管芯之间的非常高密度的互连的技术。替代采用具有穿硅过孔(TSV)的昂贵硅内插器,将小的硅桥芯片嵌入到封装中,从而仅在需要的位置上实现非常高密度的管芯对管芯连接。使用标准倒装芯片组装实现鲁棒的电力输送,并且将高速信号直接从芯片连接至封装衬底。
对于未来各代的管芯分割而言,需要几个桥,这些桥能够按照比桥管芯当前提供的凸块间距精细得多的凸块间距(25微米或更小)连接管芯。典型的桥管芯架构受到高的累积凸块厚度变化(BTV)的困扰,并且随着要嵌入的桥的数量增大,嵌入的成本和成品率也将受到影响。替代的架构和/或方案已被提出并且正处于积极的研究当中。一种实现精细的管芯对管芯互连的选择是将薄玻璃核心并入衬底封装中。与常规的环氧树脂核心相比,玻璃核心将提供几个优点,包括更高的镀覆通孔(PTH)密度、更低的信号损耗、更低的总厚度变化(TTV)及其他。然而,在面板级(例如,510mm x 515mm)对薄玻璃核心(例如,大约400μm到500μm)进行操纵是一项重大挑战。因而,不需要为了薄核心玻璃操纵而重新调整现有衬底制造设施的用途的替代选择将带来资本开支的显著下降。
附图说明
图1A是根据实施例的具有玻璃核心和焊料第一级互连(FLI)的电子封装的截面图。
图1B是根据实施例的具有玻璃核心和混合接合LFI的电子封装的截面图。
图1C是根据实施例的具有玻璃核心和桥的电子封装的截面图。
图2A-2I是根据实施例的描绘用于制作与图1A中所示的电子封装类似的电子封装的工艺的截面图。
图3A-3K是根据实施例的描绘用于制作与图1B中所示的电子封装类似的电子封装的工艺的截面图。
图4A-4N是根据实施例的描绘用于制作与图1C中所示的电子封装类似的电子封装的工艺的截面图。
图5是根据实施例的具有电子封装的电子系统的截面图,该电子封装具有耦合至板的玻璃核心。
图6是根据实施例构建的计算装置的示意图。
具体实施方式
本文描述了根据各种实施例的具有玻璃核心的电子封装。在下文的描述当中,将使用本领域技术人员常用的术语描述例示性实施方式的各个方面,从而将其功用的实质传达给本领域技术人员。但是,对于本领域技术人员而言,显然可以仅利用所描述的方面中的一些方面来实践本发明。出于解释的目的,阐述了具体的数字、材料和构造,从而提供对例示性实施方式的透彻理解。但是,对本领域技术人员将显而易见的是,可以在无需这些具体细节的情况下实践本发明。在其他实例中,省略或简化了已知的特征,从而避免使这些例示性实施方式难以理解。
将按照对理解本发明最有帮助的方式将各项操作依次描述为多个分立的操作,但是不应将所述说明顺序解释为暗示这些操作必然是顺序相关的。具体而言,未必按照所给出的顺序执行这些操作。
如上文所指出的,用于薄玻璃衬底的全面板玻璃工艺将需要重新装备设备才能对此类衬底进行操纵。相应地,本文公开的实施例包括玻璃核心拼接(stitching)工艺。在这样的实施例中,最初将该衬底制作到载体(例如,厚玻璃载体)上。在该工艺流的稍后部分,使用接合膜将薄玻璃核心附接至衬底,随后通过自对准干法蚀刻工艺将外侧核心布线连接至下层核心布线。除了放宽对操纵薄玻璃核心的资本支出要求之外,这种方案还能够实现具有改进的能力的新架构。例如,单片式先FLI架构和无焊料单片式桥管芯面朝下架构都是可能的。
针对玻璃核心,与现有的面板级外形因子相比能够降低外形因子。例如,在使用拼接的玻璃核心时,能够降低该玻璃核心的厚度(例如,降至50μm或更低的厚度)。此外,单位尺寸外形因子将允许实施更简单的划片工艺,因为没有必要切割穿过玻璃核心。
针对先FLI架构,与现有工艺相比提供了改进的成品率。典型地,利用无核心(coreless)补丁的具有管芯和衬底之间的混合接合的先FLI会在载体释放之后产生显著翘曲。通过将玻璃核心并入衬底中,在载体释放之后观测到减小的翘曲,并且提供更平直的表面,这提高了混合接合成品率。
针对桥面朝下架构,本文公开的实施例允许实现更低的总厚度变化(TTV),这带来了凸块间距缩放所必需的更低的BTV。此外,消除了穿过桥管芯的过孔下方的底侧焊料。这提高了电性能(例如,与焊料连接相比更低的电阻)。
现在参考图1A,其示出了根据实施例的电子封装100的截面图。在实施例中,电子封装100包括核心105。在实施例中,核心105包括玻璃。核心105可以是具有任何适当的玻璃成分配方的玻璃衬底。在实施例中,核心105具有大约500μm或更小的厚度。在特定实施例中,核心105可以为大约50μm或更小。如本文所使用的,“大约”可以指处于所陈述的值的10%以内的值。例如,大约100μm将指代90μm和110μm之间的范围。导电过孔123可以穿过核心105的厚度。
在实施例中,可以在核心105下方提供第一构建层108。第一构建层108可以包括诸如焊盘/迹线126和过孔125的导电布线。在实施例中,过孔125可以具有锥形轮廓,该锥形轮廓具有宽端和窄端。该锥形可以被定向为使得过孔125的窄端与核心105之间的距离小于过孔125的宽端与核心105之间的距离。在实施例中,可以在第一构建层108下方提供阻焊剂层103。可以在阻焊剂层103上提供第二级互连(SLI)焊盘127和焊料128。
在实施例中,可以在核心105之上提供第二构建层107。第二构建层107可以通过膜106附接至核心105。在实施例中,膜106是粘合剂,例如,接合膜。在实施例中,提供穿过膜106的过孔122。在实施例中,过孔122与穿过核心105的过孔123对准。例如,过孔122的中心线可以基本上与下层过孔123的中心线对准。可以通过自对准蚀刻工艺提供过孔122和过孔123之间的对准,如下文将更详细描述的。此外,应当认识到,过孔122可以直接连接至过孔123。也就是说,在过孔122和过孔123之间没有焊盘。
在实施例中,过孔122具有锥形轮廓,该锥形轮廓具有宽端和窄端。过孔122的宽端与核心105之间的距离可以小于过孔122的窄端与核心105之间的距离。例如,过孔122的宽端可以是膜106与核心105之间的界面。在一些实施例中,过孔122的宽端具有的宽度可以大于穿过核心105的过孔123的宽度。
在实施例中,过孔122可以通过穿过第二构建层107和阻焊剂层104的导电布线(例如,焊盘/迹线124和过孔121)电耦合至第一级互连(FLI)焊盘115。在实施例中,过孔121的取向是先FLI组装工艺的特征。也就是说,过孔121的宽端与FLI焊盘115之间的距离大于过孔121的窄端与FLI焊盘115之间的距离。
在实施例中,一个或多个管芯110耦合至FLI焊盘115。FLI可以包括耦合至管芯110上的焊盘113的焊料114。底部填充物112可以包围FLI。此外,模制物层111可以包封管芯110。在一些实施例中,可以暴露管芯110的背面表面。
现在参考图1B,其示出了根据额外实施例的电子封装100的截面图。在实施例中,除了FLI区域之外,图1B中的电子封装100可以与图1A中的电子封装100类似。图1B中所示的实施例包括混合接合FLI,而不使用焊料FLI。如图所示,在阻焊剂104之上并且沿FLI焊盘115的侧壁提供混合接合层131。混合接合层131可以是电介质。在特定实施例中,混合接合层131包括硅和氧(例如,SiO2)。
为了形成混合接合,管芯110上的电介质(未示出)与混合接合层131界面连接,并且管芯110上的焊盘113借助于相互扩散接合而与FLI焊盘115接合。在一些实施例中,相互扩散接合可以导致在焊盘113与FLI焊盘115之间没有可辨别的界面,如图1B中所示。
现在参考图1C,其示出了根据又一实施例的电子封装100的截面图。在实施例中,除了在第二构建层107中包括嵌入桥140之外,图1C中的电子封装100可以与图1A中的电子封装100类似。如图所示,桥140可以包括穿过桥140的厚度的过孔141。在实施例中,桥140的背面可以直接接触焊盘124和过孔121。也就是说,在桥140的背面上不需要焊料连接。这提供了改进的电性能。
现在参考图2A-2I,其示出了根据实施例的描绘用于形成电子封装的工艺的一系列截面图。图2A-2I中所制作的电子封装可以与图1A中所示的电子封装100基本类似。
现在参考图2A,其示出了根据实施例的载体201的截面图。在实施例中,载体201可以是厚玻璃载体。可以在载体201的顶表面之上提供释放层251。释放层251可以是激光激活释放层。也就是说,在暴露至激光时,释放层251脱落,以释放载体201。在实施例中,在释放层251之上提供FLI凸块。例如,FLI凸块可以包括焊料214和FLI焊盘215。这样的工艺可以被称为先FLI,因为FLI区域是在其他封装结构之前制作的。
现在参考图2B,其示出了根据实施例的在FLI焊盘215上设置阻焊剂层204之后的结构的截面图。阻焊剂层204可以是采用层压工艺等设置的。
现在参考图2C,其示出了根据实施例的在阻焊剂层204之上制作构建层207之后的结构的截面图。在实施例中,可以在构建层207中提供导电布线。例如,可以在构建层207中提供导电焊盘/迹线224和过孔221。特别地,应当认识到,过孔221被定向为使得窄端比宽端更接近FLI焊盘。这不同于具有后FLI组装的典型封装衬底的取向。在后FLI架构中,过孔的窄端比过孔的宽端离FLI焊盘更远。
现在参考图2D,其示出了根据实施例的在构建层207之上设置膜206之后的结构的截面图。在实施例中,膜206是接合膜。例如,膜206可以是粘合剂电介质等。膜206可以与位于构建层207的顶表面上的焊盘224共形。
现在参考图2E,其示出了根据实施例的在将核心205附接至膜206之后的结构的截面图。在实施例中,核心205可以具有在将核心205附接至膜206之前穿过核心205的厚度所图案化出的过孔开口252。在实施例中,核心205可以包括玻璃。例如,核心205可以是具有任何适当的玻璃成分配方的玻璃衬底。在实施例中,核心205的外形因子可以小于面板尺寸。在特定实施例中,核心205可以具有单位尺寸外形因子。也就是说,可以将核心205的尺寸设定为用于单个电子封装。在实施例中,核心205的厚度可以大约为500μm或更小。在特定实施例中,核心205可以具有大约50μm或更小的厚度。尽管核心205很薄,但核心205的较小外形因子允许实现更容易的操纵。
现在参考图2F,其示出了根据实施例的在穿过膜206形成开口253之后的结构的截面图。在实施例中,开口是采用干法蚀刻工艺(例如,等离子体蚀刻工艺)形成的。由于核心205充当用于蚀刻工艺的掩模,因而开口253与过孔开口252自对准。例如,过孔开口252的中心线可以与开口253的中心线基本对准。在一些实施例中,在采用该蚀刻工艺的情况下可能存在一定程度的底切。照此,在一些实施例中,开口253的顶部可以比开口252宽。此外,开口253可以具有锥形截面,其中,相较于其窄端,核心205更接近其较宽端。
现在参考图2G,其示出了根据实施例的在将导电材料设置在开口252和253中以形成过孔之后的结构的截面图。在实施例中,穿过核心205形成第一过孔223并且穿过膜206形成第二过孔222。可以采用任何适当沉积工艺(例如,晶种沉积、抗蚀剂图案化、铜镀覆和晶种蚀刻)来沉积导电材料。应当认识到,第一过孔223和第二过孔222相互直接接触。也就是说,在第一过孔223和第二过孔222之间不提供任何焊盘或其他特征。此外,可以通过导电材料的宽度的急剧变化来识别第一过孔223和第二过孔222之间的界面。例如,在界面处,第二过孔222可以比第一过孔223宽。
现在参考图2H,其示出了根据实施例的在形成第二构建层208和第二阻焊剂203之后的结构的截面图。在实施例中,第二构建层208可以包括导电布线(例如,焊盘/迹线226和过孔225)。可以在第二阻焊剂203中提供第二级互连(SLI)焊盘227。可以在SLI焊盘227之上提供微球228。然而,应当认识到,互连特征可以是除微球228以外的其他材料。例如,在一些实施例中,也可以使用焊料。此外,尽管被称为SLI界面,但是应当认识到,SLI焊盘227也可以是中间级互连(MLI)焊盘。
现在参考图2I,其示出了根据实施例的在去除载体201并且附接管芯210之后的结构的截面图。在实施例中,可以激活释放层251,以从载体201释放FLI区域。在实施例中,可以对阻焊剂层204进行往回蚀刻,以显露焊料214。之后,可以将管芯210的焊盘213附接至焊料214,以在管芯210和封装衬底之间形成FLI。底部填充物212可以包围FLI,并且可以围绕管芯210形成模制物层211。可以使模制物层211的背面凹陷(例如,采用研磨工艺),以暴露管芯210的背面表面。
现在参考图3A-3K,其示出了根据实施例的描绘用于形成电子封装的工艺的一系列截面图。图3A-3K中所制作的电子封装可以与图1B中所示的电子封装100基本类似。
现在参考图3A,其示出了根据实施例的载体301的截面图。在实施例中,载体301可以是玻璃载体等。在实施例中,在载体301的顶表面之上设置释放层351。释放层351可以是激光激活释放层。在实施例中,在释放层351的顶表面之上设置晶种层361。在一些实施例中,晶种层361可以包括钛或镍。
现在参考图3B,其示出了根据实施例的在晶种层361之上形成FLI焊盘315之后的结构的截面图。这样的工艺可以被称为先FLI,因为FLI区域是在其他封装结构之前制作的。
现在参考图3C,其示出了根据实施例的在暴露表面之上设置混合接合层331之后的结构的截面图。在实施例中,混合接合层331可以是在后续接合操作中提供与管芯的低温接合的层。混合接合层331可以是电介质材料。例如,混合接合层331可以包括硅和氧(例如,SiOx)。在实施例中,混合接合层331覆盖晶种层361,并且设置在FLI焊盘315的侧壁和顶表面之上。
现在参考图3D,其示出了根据实施例的在FLI焊盘315之上设置阻焊剂层304之后的结构的截面图。在实施例中,阻焊剂层304是采用层压工艺设置的。在沉积之后,使用抛光或研磨工艺暴露FLI焊盘315的顶表面。抛光可以去除混合接合层331的位于FLI焊盘315的顶表面之上的部分,从而暴露导电材料。
现在参考图3E,其示出了根据实施例的在形成构建层307之后的结构的截面图。此外,可以将阻焊剂层304扩展为具有穿过阻焊剂层304抵达FLI焊盘315的导电特征。可以在构建层307中提供导电布线(例如,焊盘/迹线324和过孔321)。特别地,应当认识到,过孔321被定向为使得窄端比宽端更接近FLI焊盘315。这不同于具有后FLI组装的典型封装衬底的取向。在后FLI架构中,过孔的窄端比过孔的宽端离FLI焊盘更远。
现在参考图3F,其示出了根据实施例的在构建层307之上设置膜306之后的结构的截面图。在实施例中,膜306是接合膜。例如,膜306可以是粘合剂电介质等。膜306可以与位于构建层307的顶表面上的焊盘324共形。
现在参考图3G,其示出了根据实施例的在将核心305附接至膜306之后的结构的截面图。在实施例中,核心305可以具有在将核心305附接至膜306之前穿过核心305的厚度所图案化出的过孔开口352。在实施例中,核心305可以包括玻璃。例如,核心305可以是具有任何适当的玻璃成分配方的玻璃衬底。在实施例中,核心305的外形因子可以小于面板尺寸。在特定实施例中,核心305可以具有单位尺寸外形因子。也就是说,可以将核心305的尺寸设定为用于单个电子封装。在实施例中,核心305的厚度可以大约为500μm或更小。在特定实施例中,核心305可以具有大约50μm或更小的厚度。尽管核心305很薄,但核心305的较小外形因子允许实现更容易的操纵。
现在参考图3H,其示出了根据实施例的在穿过膜306形成开口353之后的结构的截面图。在实施例中,开口是采用干法蚀刻工艺(例如,等离子体蚀刻工艺)形成的。由于核心305充当用于蚀刻工艺的掩模,因而开口353与过孔开口352自对准。例如,过孔开口352的中心线可以与开口353的中心线基本对准。在一些实施例中,在采用该蚀刻工艺的情况下可能存在一定程度的底切。照此,在一些实施例中,开口353的顶部可以比开口352宽。此外,开口353可以具有锥形截面,其中,相较于其窄端,核心305更接近其较宽端。
现在参考图3I,其示出了根据实施例的在将导电材料设置在开口352和353中以形成过孔之后的结构的截面图。在实施例中,穿过核心305形成第一过孔323并且穿过膜306形成第二过孔322。可以采用任何适当沉积工艺(例如,晶种沉积、抗蚀剂图案化、铜镀覆和晶种蚀刻)来沉积导电材料。应当认识到,第一过孔323和第二过孔322相互直接接触。也就是说,在第一过孔323和第二过孔322之间不提供任何焊盘或其他特征。此外,可以通过导电材料的宽度的急剧变化来识别出第一过孔323和第二过孔322之间的界面。例如,在界面处,第二过孔322可以比第一过孔323宽。
现在参考图3J,其示出了根据实施例的在形成第二构建层308和第二阻焊剂303之后的结构的截面图。在实施例中,第二构建层308可以包括导电布线(例如,焊盘/迹线326和过孔325)。可以在第二阻焊剂303中提供第二级互连(SLI)焊盘327。可以在SLI焊盘327之上提供焊料328。
现在参考图3K,其示出了根据实施例的在释放载体301并且附接管芯310之后的结构的截面图。在实施例中,通过使释放层351弱化的激光来释放载体301。在释放载体301之后,蚀刻掉晶种层361。可以相对于FLI焊盘315选择性地蚀刻晶种层361。在去除晶种层361之后,可以实施混合接合,以将管芯焊盘313接合至FLI焊盘315。在实施例中,混合接合包括管芯焊盘313与FLI焊盘315之间的相互扩散接合。在一些实施例中,管芯焊盘313与FLI焊盘315之间的界面可以是不可分辨的。此外,应当认识到,核心305的存在有助于甚至在释放载体301之后维持封装衬底的平直性。
现在参考图4A-4N,其示出了根据实施例的描绘用于形成电子封装的工艺的一系列截面图。图4A-4N中所制作的电子封装可以与图1C中所示的电子封装100基本类似。
现在参考图4A,其示出了根据实施例的载体401的截面图。在实施例中,载体401可以是厚玻璃载体。可以在载体401的顶表面之上提供释放层451。释放层451可以是激光激活释放层。也就是说,在暴露至激光时,释放层451脱落,以释放载体401。
现在参考图4B,其示出了根据实施例的在释放层451之上设置桥440和柱463之后的结构的截面图。在实施例中,将桥440面朝下提供到释放层451上。过孔441可以穿过桥440的厚度。在实施例中,桥440是硅管芯或者其他半导体材料。桥440可以是有源桥(即,包括晶体管器件等)或者桥440可以是无源桥。在实施例中,柱463是铜柱等。
现在参考图4C,其示出了根据实施例的在围绕柱463和桥440设置构建层407之后的结构的截面图。构建层407可以是包封桥440的电介质材料。在实施例中,构建层407是采用层压工艺设置的。
现在参考图4D,其示出了根据实施例的在使构建层407凹陷并且在桥440的背面上提供金属化部之后的结构的截面图。如图所示,将焊盘442直接镀覆到桥440的背面表面上。也就是说,焊盘442与过孔441直接接触,而无需焊料互连。
现在参考图4E,其示出了根据实施例的在桥440之上提供额外的构建层407和布线之后的结构的截面图。在实施例中,导电布线可以包括焊盘/迹线424和过孔421。在实施例中,过孔被定向为使得桥440离过孔421的窄端比离过孔421的宽端更近。
现在参考图4F,其示出了根据实施例的在构建层407之上设置膜406之后的结构的截面图。在实施例中,膜406是接合膜。例如,膜406可以是粘合剂电介质等。膜406可以与位于构建层407的顶表面上的焊盘424共形。
现在参考图4G,其示出了根据实施例的在将核心405附接至膜406之后的结构的截面图。在实施例中,核心405可以具有在将核心405附接至膜406之前穿过核心405的厚度所图案化出的过孔开口452。在实施例中,核心405可以包括玻璃。例如,核心405可以是具有任何适当的玻璃成分配方的玻璃衬底。在实施例中,核心405的外形因子可以小于面板尺寸。在特定实施例中,核心405可以具有单位尺寸外形因子。也就是说,可以将核心405的尺寸设定为用于单个电子封装。在实施例中,核心405的厚度可以大约为500μm或更小。在特定实施例中,核心405可以具有大约50μm或更小的厚度。尽管核心405很薄,但核心405的较小外形因子允许实现更容易的操纵。
图4G还描绘了穿过膜406形成的开口453。在实施例中,所述开口是采用干法蚀刻工艺(例如,等离子体蚀刻工艺)形成的。由于核心405充当用于蚀刻工艺的掩模,因而开口453与过孔开口452自对准。例如,过孔开口452的中心线可以与开口453的中心线基本对准。在一些实施例中,在采用蚀刻工艺的情况下可能存在一定程度的底切。照此,在一些实施例中,开口453的顶部可以比开口452宽。此外,开口453可以具有锥形截面,其中,相较于其窄端,核心405更接近其较宽端。
现在参考图4H,其示出了根据实施例的在将导电材料设置在开口452和453中以形成过孔之后的结构的截面图。在实施例中,穿过核心405形成第一过孔423并且穿过膜406形成第二过孔422。可以采用任何适当沉积工艺(例如,晶种沉积、抗蚀剂图案化、铜镀覆和晶种蚀刻)来沉积导电材料。应当认识到,第一过孔423和第二过孔422相互直接接触。也就是说,在第一过孔423和第二过孔422之间不提供任何焊盘或其他特征。此外,可以通过导电材料的宽度的急剧变化来识别出第一过孔423和第二过孔422之间的界面。例如,在该界面处,第二过孔422可以比第一过孔423宽。
现在参考图4I,其示出了根据实施例的在形成第二构建层408之后的结构的截面图。在实施例中,第二构建层408可以包括导电布线(例如,焊盘/迹线426和过孔425)。
现在参考图4J,其示出了根据实施例的在释放载体401之后的结构的截面图。在实施例中,可以通过将释放层451暴露至激光而释放载体401。释放载体401使得桥440的正面表面被暴露。
现在参考图4K,其示出了根据实施例的在两个表面上进行电介质层压之后的结构的截面图。例如,可以通过在这些表面之上层压额外的电介质材料而扩展构建层407和408。
现在参考图4L,其示出了根据实施例的在这些表面之上形成阻焊剂层404和403之后的结构的截面图。在实施例中,阻焊剂层404和403可以是采用层压工艺形成的。可以在最外侧的构建层407和408之上形成焊盘,并且可以在这些焊盘之上提供阻焊剂层404和403。在实施例中,这些焊盘可以通过穿过构建层407的过孔而耦合至桥440。
现在参考图4M,其示出了根据实施例的在形成FLI和SLI之后的结构的截面图。在实施例中,FLI可以包括FLI焊盘415和焊料414。SLI包括焊盘427,并且可以在SLI焊盘427之上提供焊料428。
现在参考图4N,其示出了根据实施例的在将管芯410附接至封装衬底之后的结构的截面图。在实施例中,管芯410上的焊盘413可以通过焊料413耦合至FLI焊盘415。底部填充物412可以包围FLI,并且模制物层411可以包围管芯410。在实施例中,管芯410可以通过桥440电耦合到一起。
现在参考图5,其示出了根据实施例的电子系统590的截面图。在实施例中,电子系统590包括板591。板591可以通过电子封装500上的SLI的焊料528耦合至该电子封装。在实施例中,电子封装500可以与本文描述的电子封装中的任何电子封装基本类似。例如,图5中的电子封装500与图1A中的电子封装100基本类似。也就是说,电子封装500包括具有核心505和膜506的封装衬底。过孔523穿过核心505,并且过孔522穿过膜506。过孔523和过孔522相互直接接触。管芯510可以通过FLI耦合至该封装衬底。
图6示出了根据本发明的一种实施方式的计算装置600。计算装置600容纳板602。板602可以包括若干部件,这些部件包括但不限于处理器604以及至少一个通信芯片606。处理器604物理及电耦合至板602。在一些实施方式中,至少一个通信芯片606也物理及电耦合至板602。在其他实施方式中,通信芯片606是处理器604的部分。
这些其他部件包括但不限于易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储装置(例如硬盘驱动器、紧凑盘(CD)、数字通用盘(DVD)等)。
通信芯片606能够实现用于向和从计算装置600传输数据的无线通信。术语“无线”及其派生词可以用来描述利用经调制的电磁辐射通过非固态介质传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联装置不包含任何导线,尽管在一些实施例中它们可能不包含。通信芯片606可以实施很多无线标准或协议中的任何标准或协议,其包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、它们的衍生产物以及任何其他被指定为3G、4G、5G和更高代的无线协议。计算装置600可以包括多个通信芯片606。例如,第一通信芯片606可以专用于较短程的无线通信,例如Wi-Fi和蓝牙,并且第二通信芯片606可以专用于较长程的无线通信,例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
计算装置600的处理器604包括封装于处理器604内的集成电路管芯。在本发明的一些实施方式中,处理器的集成电路管芯可以是电子封装的部分,该电子封装包括根据本文描述的实施例的具有接合膜的核心以及穿过所述核心和接合膜的过孔。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
通信芯片606也包括封装于通信芯片606内的集成电路管芯。根据本发明的另一种实施方式,通信芯片的集成电路管芯可以是电子封装的部分,该电子封装可以包括根据本文描述的实施例的具有接合膜的核心以及穿过所述核心和接合膜的过孔。
上文对所例示的本发明的实施方式的描述(包括摘要中描述的内容)并非意在具有排他性或者使本发明局限于所公开的确切形式。尽管文中出于举例说明的目的描述了本发明的具体实施方式和示例,但是在本发明的范围内可能存在各种等价修改,这是相关领域技术人员将认识到的。
根据上文的详细描述可以对本发明做出这些修改。不应将下述权利要求中使用的术语解释为使本发明局限于说明书和权利要求书中公开的具体实施方式。相反,本发明的范围将完全由下述权利要求决定,应当根据权利要求解释所确立的原则对权利要求加以解释。
示例1:一种封装衬底,包括:具有第一表面和第二表面的核心,其中,所述核心包括玻璃;穿过核心的第一过孔,其中,第一过孔包括导电材料;位于核心的第一表面之上的膜,其中,所述膜是粘合剂;穿过所述膜的第二过孔,其中,第二过孔包括导电材料,其中,第二过孔接触第一过孔,并且其中,第二过孔的中心线与第一过孔的中心线对准;以及位于所述膜之上的构建层。
示例2:示例1的封装衬底,其中,在第一过孔和第二过孔之间的界面处,第二过孔的宽度大于第一过孔的宽度。
示例3:示例1或示例2的封装衬底,其中,第二过孔具有锥形轮廓。
示例4:示例3的封装衬底,其中,第二过孔的第一端具有第一宽度,并且第二过孔的第二端具有小于该第一宽度的第二宽度,并且其中,第一端比第二端更接近所述核心。
示例5:示例1-5的封装衬底,还包括:位于构建层之上的第一级互连。
示例6:示例5的封装衬底,还包括:多个构建层;以及穿过所述构建层的用以将所述第一级互连电耦合至第一过孔的导电布线。
示例7:示例6的封装衬底,其中,所述构建层中的第三过孔具有锥形轮廓,该锥形轮廓具有窄端和宽端,并且其中,窄端与第一级互连之间的第一距离小于宽端与第一级互连之间的第二距离。
示例8:示例5-7的封装衬底,其中,所述第一级互连由界面层做衬层,其中,界面层是电介质。
示例9:示例8的封装衬底,其中,所述第一级互连和所述界面层被配置为用于混合接合。
示例10:示例5-9的封装衬底,还包括位于所述第一级互连之上的焊料。
示例11:示例1-10的封装衬底,还包括:嵌入到所述构建层中的桥,其中,所述桥的第三表面背离是核心,并且其中,所述桥的第四表面面朝所述核心。
示例12:示例11的封装衬底,其中,第三过孔从第三表面穿过所述桥到达第四表面。
示例13:示例12的封装衬底,其中,焊盘设置在所述桥的第四表面上、在第三过孔之上。
示例14:示例1-13的封装衬底,其中,所述核心的厚度为大约2mm或更小。
示例15:一种电子封装,其包括封装衬底以及通过第一级互连耦合至该封装衬底的管芯,其中,所述封装衬底包括:核心,其中,所述核心包括玻璃,并且其中,第一过孔穿过所述核心;位于所述核心之上的膜,其中,所述膜是粘合剂,并且其中,第二过孔穿过所述膜,其中,第一过孔与第二过孔对准;以及位于所述膜之上的构建层,其中,第一级互连提供在构建层之上。
示例16:示例15的电子封装,其中,第一级互连包括与管芯的混合接合。
示例17:示例15的电子封装,其中,第一级互连包括焊料。
示例18:示例15-17的电子封装,其中,第二过孔是锥形的,其具有宽端和窄端,并且其中,宽端与核心之间的第一距离小于窄端与核心之间的第二距离。
示例19:示例18的电子封装,其中,第二过孔的宽端宽于第一过孔的宽度。
示例20:示例19的电子封装,其中,第一过孔的中心线与第二过孔的中心线对准。
示例21:示例15-20的电子封装,还包括:嵌入到所述构建层中的桥,其中,该桥将该管芯电耦合至第二管芯。
示例22:示例15-21的电子封装,其中,所述构建层中的第三过孔具有锥形轮廓,该锥形轮廓具有窄端和宽端,并且其中,窄端与第一级互连之间的第一距离小于宽端与第一级互连之间的第二距离。
示例23:一种电子系统,其包括板、耦合至板的封装衬底以及耦合至封装衬底的管芯,其中,所述封装衬底包括:核心,其中,所述核心包括玻璃;位于所述核心之上的膜,其中,所述膜是粘合剂;以及位于所述膜之上的构建层,其中,第一过孔穿过所述核心并且第二过孔穿过所述膜,其中,第一过孔与第二过孔对准。
示例24:示例23的电子系统,其中,所述管芯通过混合接合耦合至所述构建层。
示例25:示例23的电子系统,其中,所述管芯通过焊料互连耦合至所述构建层。
Claims (25)
1.一种封装衬底,包括:
具有第一表面和第二表面的核心,其中,所述核心包括玻璃;
穿过所述核心的第一过孔,其中,所述第一过孔包括导电材料;
位于所述核心的第一表面之上的膜,其中,所述膜是粘合剂;
穿过所述膜的第二过孔,其中,所述第二过孔包括导电材料,其中,所述第二过孔接触所述第一过孔,并且其中,所述第二过孔的中心线与所述第一过孔的中心线对准;以及
位于所述膜之上的构建层。
2.根据权利要求1所述的封装衬底,其中,在所述第一过孔和所述第二过孔之间的界面处,所述第二过孔的宽度大于所述第一过孔的宽度。
3.根据权利要求1或2所述的封装衬底,其中,所述第二过孔具有锥形轮廓。
4.根据权利要求3所述的封装衬底,其中,所述第二过孔的第一端具有第一宽度,并且所述第二过孔的第二端具有小于所述第一宽度的第二宽度,并且其中,所述第一端比所述第二端更接近所述核心。
5.根据权利要求1或2所述的封装衬底,还包括:
位于所述构建层之上的第一级互连。
6.根据权利要求5所述的封装衬底,还包括:
多个构建层;以及
穿过所述构建层的用以将所述第一级互连电耦合至所述第一过孔的导电布线。
7.根据权利要求6所述的封装衬底,其中,所述构建层中的第三过孔具有锥形轮廓,所述锥形轮廓具有窄端和宽端,并且其中,所述窄端与所述第一级互连之间的第一距离小于所述宽端与所述第一级互连之间的第二距离。
8.根据权利要求5所述的封装衬底,其中,所述第一级互连由界面层做衬层,其中,所述界面层是电介质。
9.根据权利要求8所述的封装衬底,其中,所述第一级互连和所述界面层被配置为用于混合接合。
10.根据权利要求5所述的封装衬底,还包括位于所述第一级互连之上的焊料。
11.根据权利要求1或2所述的封装衬底,还包括:
嵌入到所述构建层中的桥,其中,所述桥的第三表面背离所述核心,并且其中,所述桥的第四表面面朝所述核心。
12.根据权利要求11所述的封装衬底,其中,第三过孔从所述第三表面穿过所述桥到达所述第四表面。
13.根据权利要求12所述的封装衬底,其中,焊盘设置在所述桥的所述第四表面上、在所述第三过孔之上。
14.根据权利要求1或2所述的封装衬底,其中,所述核心的厚度为大约2mm或更小。
15.一种电子封装,包括:
封装衬底,其中,所述封装衬底包括:
核心,其中,所述核心包括玻璃,并且其中,第一过孔穿过所述核心;
位于所述核心之上的膜,其中,所述膜是粘合剂,并且其中,第二过孔穿过所述膜,其中,所述第一过孔与所述第二过孔对准;以及
位于所述膜之上的构建层,其中,第一级互连被提供在所述构建层之上;以及
通过所述第一级互连耦合至所述封装衬底的管芯。
16.根据权利要求15所述的电子封装,其中,所述第一级互连包括与所述管芯的混合接合。
17.根据权利要求15所述的电子封装,其中,所述第一级互连包括焊料。
18.根据权利要求15或16所述的电子封装,其中,所述第二过孔是锥形的,具有宽端和窄端,并且其中,所述宽端与所述核心之间的第一距离小于所述窄端与所述核心之间的第二距离。
19.根据权利要求18所述的电子封装,其中,所述第二过孔的宽端宽于所述第一过孔的宽度。
20.根据权利要求19所述的电子封装,其中,所述第一过孔的中心线与所述第二过孔的中心线对准。
21.根据权利要求15、16或17所述的电子封装,还包括:
嵌入到所述构建层中的桥,其中,所述桥将所述管芯电耦合至第二管芯。
22.根据权利要求15、16或17所述的电子封装,其中,所述构建层中的第三过孔具有锥形轮廓,所述锥形轮廓具有窄端和宽端,并且其中,所述窄端与所述第一级互连之间的第一距离小于所述宽端与所述第一级互连之间的第二距离。
23.一种电子系统,包括:
板;
耦合至所述板的封装衬底,其中,所述封装衬底包括:
核心,其中,所述核心包括玻璃;
位于所述核心之上的膜,其中,所述膜是粘合剂;以及
位于所述膜之上的构建层,其中,第一过孔穿过所述核心并且第二过孔穿过所述膜,其中,所述第一过孔与所述第二过孔对准;以及
耦合至所述封装衬底的管芯。
24.根据权利要求23所述的电子系统,其中,所述管芯通过混合接合耦合至所述构建层。
25.根据权利要求23所述的电子系统,其中,所述管芯通过焊料互连耦合至所述构建层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/473,111 US20230077486A1 (en) | 2021-09-13 | 2021-09-13 | Integration of glass core into electronic substrates for fine pitch die tiling |
US17/473,111 | 2021-09-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115799207A true CN115799207A (zh) | 2023-03-14 |
Family
ID=85284734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210966785.2A Pending CN115799207A (zh) | 2021-09-13 | 2022-08-12 | 用于实现精细间距管芯拼铺的玻璃核心向电子衬底中的集成 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230077486A1 (zh) |
CN (1) | CN115799207A (zh) |
DE (1) | DE102022122971A1 (zh) |
-
2021
- 2021-09-13 US US17/473,111 patent/US20230077486A1/en active Pending
-
2022
- 2022-08-12 CN CN202210966785.2A patent/CN115799207A/zh active Pending
- 2022-09-09 DE DE102022122971.8A patent/DE102022122971A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230077486A1 (en) | 2023-03-16 |
DE102022122971A1 (de) | 2023-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102552325B1 (ko) | 마이크로전자 어셈블리들 | |
EP3751607A1 (en) | Heterogeneous nested interposer package for ic chips | |
US11756890B2 (en) | Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications | |
KR102296825B1 (ko) | 센서 패키지 및 방법 | |
KR101632249B1 (ko) | 멀티 다이 패키지 구조들 | |
US11640942B2 (en) | Microelectronic component having molded regions with through-mold vias | |
TW201232751A (en) | Substrate with embedded stacked through-silicon via die | |
US11798865B2 (en) | Nested architectures for enhanced heterogeneous integration | |
US20230207472A1 (en) | Semiconductor package and manufacturing method of semiconductor package | |
WO2022182465A1 (en) | Nested interposer with through-silicon via bridge die | |
EP3736863A1 (en) | On-silicon bridge interconnecting disaggregated cavity dies | |
EP3696852A1 (en) | Chiplet first architecture for die tiling applications | |
CN117121182A (zh) | 具有减薄的表面的嵌入式桥架构 | |
US20230077486A1 (en) | Integration of glass core into electronic substrates for fine pitch die tiling | |
US20240071935A1 (en) | Glass die-to-die bridge and interposer for die first architecture | |
EP4148780A1 (en) | Fine bump pitch die to die tiling incorporating an inverted glass interposer | |
US20240213164A1 (en) | Tsv-type embedded multi-die interconnect bridge enabling with thermal compression non-conductive film (tc-ncf) process | |
US20230098446A1 (en) | Dielectric bondable chiplet for package architecture including reset via simplification | |
CN116266585A (zh) | 具有氮化硅多层的微电子组件 | |
CN117642854A (zh) | 玻璃贴片集成到电子装置封装中 | |
JP2004296922A (ja) | 積層チップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |