JP2017524245A - 埋込型パッケージ基板コンデンサ - Google Patents

埋込型パッケージ基板コンデンサ Download PDF

Info

Publication number
JP2017524245A
JP2017524245A JP2016568015A JP2016568015A JP2017524245A JP 2017524245 A JP2017524245 A JP 2017524245A JP 2016568015 A JP2016568015 A JP 2016568015A JP 2016568015 A JP2016568015 A JP 2016568015A JP 2017524245 A JP2017524245 A JP 2017524245A
Authority
JP
Japan
Prior art keywords
metal plate
substrate
electrode
capacitor
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016568015A
Other languages
English (en)
Other versions
JP6377178B2 (ja
Inventor
ホン・ボク・ウィ
キョ−ピュン・ファン
ヨン・キョ・ソン
ドン・ウク・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017524245A publication Critical patent/JP2017524245A/ja
Application granted granted Critical
Publication of JP6377178B2 publication Critical patent/JP6377178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

コア基板と、第１の面を含むコア基板に埋め込まれたコンデンサとを含むパッケージ基板が提供される。このコンデンサは、このコンデンサの両端に配置された第１の電極および第２の電極を含む。このパッケージは、コア基板内で横方向に延びる第１の電力供給金属プレートも含む。第１の電力供給金属プレートは、コア基板の第１の面からコンデンサの第１の電極上に直接配置される。第１のビアは、第１の金属プレートに垂直に延び、コア基板の第１の面から第１の電力供給金属プレートに接続される。

Description

関連出願
本出願は、参照によってその全体が組み込まれている、２０１４年５月２１日に出願された米国特許出願第１４／２８３，９８０号の利益を主張するものである。
本出願は、集積回路用の埋込型パッケージ基板（ＥＰＳ）コンデンサに関し、より詳細には、パッケージ電力／接地面に埋め込まれたＥＰＳコンデンサに関する。
集積回路に瞬時電流を与えるために、従来、デカップリングコンデンサが集積回路に極めて近接して配置されている。たとえば、マイクロプロセッサなどのデジタル回路は、休眠状態とスイッチング状態との間で交替する多数のトランジスタを含む。したがって、そのようなデジタル回路は、多数のトランジスタが状態を切り換えるとき、突然の電流要求を行う。デカップリングコンデンサは、必要なとき、これらのデジタル回路に追加の電力を与える場合があり、電力需要が低下した後の時刻に再充電する場合がある。スイッチング電源などの電源は、デジタル回路からの突然の電力需要に対応することができない。デカップリングコンデンサは、デジタル回路に供給される電源電圧をサポートするのに役立つ。その際、デジタル回路への電源電圧は、デカップリングコンデンサがなければ、マイクロプロセッサによる突然の電力需要の間には容認できないほど下がる。しかし、デカップリングコンデンサは、そのような瞬時電力需要に対して供給することができる。この意味で、デカップリングコンデンサは、デジタル回路からの突然の電力需要から電源を減結合する。
クロック速度が増加するにつれて、デカップリングコンデンサの有効性は、単なるそのキャパシタンス以上のものに依存するようになる。たとえば、デカップリングコンデンサは、比較的大きい量のキャパシタンスを有し得るが、電力を援助するデジタル回路に結合されることに対して、容認できないほど大きい量の寄生インダクタンスおよび抵抗値を有する場合、高周波数レジームにおいて不十分なデカップリング性能を、やはりもたらす場合がある。実際、デカップリングコンデンサは、同様に著しい寄生インダクタンスおよび抵抗値を有する場合、無限大のキャパシタンスに、高周波数レジームにおいて不十分な性能をさらにもたらす場合がある。この寄生インダクタンスおよび抵抗値は、デカップリングコンデンサと、それが電力を援助するデジタル回路との間の距離を含めて、いくつかの因子に依存する。この距離を最小化するために、デカップリングコンデンサは、ダイに統合され得る。しかし、ダイ上へのそのような統合は、高価なダイ実装面積を使用する。代替方法は、回路板上にデカップリングコンデンサを取り付けることであるが、その際、デカップリングコンデンサとダイとの間の分離があまりにも大きく、その結果、あまりにも大きい寄生インダクタンスおよび抵抗値が生じる。したがって、デカップリングコンデンサとして埋込型パッケージ基板（ＥＰＳ）コンデンサを使用することが好ましいことが多い。ＥＰＳコンデンサは、その名称が示すように、パッケージ基板に埋め込まれ、したがって、パッケージ基板上の関連のダイに比較的近い。このように、ＥＰＳコンデンサは、デカップリングコンデンサを回路板上に配置するのと比較して、魅力的なことに、低レベルの寄生インダクタンスおよび抵抗値を提供する。さらに、ＥＰＳコンデンサは、デカップリングコンデンサをダイに統合するのと比較してコストがかからない。
ＥＰＳコンデンサは、キャビティを形成するために最初にコア基板内に穴を切削し、次いで、接着剤を用いてパッケージ基板キャビティ内にＥＰＳコンデンサを固定することによって、パッケージ基板に埋め込まれる。次いで、キャビティの残りは、誘電体材料で充填され得る。次いで、ＥＰＳコンデンサ上に、１つまたは複数の基板パッケージ金属層が堆積され得る。ビアは、上部のパッケージ基板金属層とＥＰＳコンデンサとの間に電気的接続を形成する。例示的な従来のパッケージ基板１００が、ＥＰＳコンデンサ１５０とともに図１に示されている。ＥＰＳコンデンサ１５０は、ＥＰＳコンデンサ１５０の電力がアクセスされ得る、正電極１５２および接地電極１５４を含む。
Ｍ１金属層１６０が、ＥＰＳコンデンサ１５０の上部にある。ビア１１６は、Ｍ１金属層１６０と正電極１５２との間に電気接続を形成する。同様に、ビア１１８は、Ｍ１金属層１６０と負電極１５４との間に電気接続を形成する。説明を明瞭にするために、正電極１５２は、１つのビア１１６のみに結合しているように示されている。しかしながら、複数のビア１１６が、正電極１５２に結合し得る。正電極１５２に結合するビア１１６の数は、電極１５２の占有面積と、隣接するビア１１６間の必要なピッチまたは間隔によって制限される。負電極１５４のビア１１８の数およびロケーションに同様の制限が存在する。ビア１１６および１１８の数および分配に対するこれらの制限は、ＥＰＳコンデンサ１５０の寄生インダクタンスおよび抵抗値に悪影響を及ぼす。たとえば、正電極１５２の占有面積は比較的小さく、その結果、ビア１１６間の必要なピッチによって制限されるとき、比較的少数のビア１１６のみが正電極１５２に結合し得る。ビア１１８の数が、同様に制限される。その際、各ビア１１６および１１８は、比較的大量の電流を搬送するはずであり、寄生インダクタンスを増加させる。さらに、ビア１１６および１１８が電極１５２および１５４の占有面積に制限されるので、それに応じて、Ｍ１金属層１６０の経路指定のフレキシビリティが低減される。
したがって、低減された寄生インダクタンスおよび抵抗値と増大した経路指定のフレキシビリティを有する埋込型コンデンサを含む半導体パッケージ基板が求められる。
低減された寄生インダクタンスおよび抵抗値を提供するために、パッケージ基板内のキャビティに埋め込まれたコンデンサを含むパッケージ基板が提供される。このコンデンサは、少なくとも第１の電極および第２の電極を含む。この基板は、少なくとも第１の金属層と、下部の第２の金属層とを含む。第２の金属層は、コア基板の第１の側のコンデンサの第１の電極上に配置され、この第１の電極から横方向に延びる第１の金属プレートを含む。第２の金属層は、コンデンサの第２の電極上に配置され、この第２の電極から横方向に延びる第２の金属プレートを含む場合もある。
第１および第２の金属プレートは、基板の第１の金属層と、第１および第２の金属プレートとの間のビアの数および配置に関して極めて有利である。特に、第１の金属プレートがコンデンサ上の第１の電極から横方向に延びるので、第１の金属プレートと第１の金属層との間を結合するビアの配置は、電極の占有面積に制限されない。対照的に、従来のＥＰＳコンデンサ１０５内のビア１１６および１１８などのビアの配置は、それぞれの電極１５２および１５４の占有面積または表面積によって制限された。
本明細書で開示する第１および第２の金属プレートは、そのそれぞれの電極から横方向に延長されると、電極の占有面積と比較して著しく大きい占有面積または表面積がもたらされる。したがって、第１および第２の金属プレートは、ＥＰＳコンデンサを含む従来のパッケージ基板と比較して、より多いビアをサポートし得る。このように、各ビアは、より小さい電流を搬送し、したがって、従来の手法における、より制限された数のビア、したがってより大きい電流密度と比較して、より小さい寄生インダクタンスを有し得る。加えて、第１および第２の金属プレートのより大きい占有面積は、第１および第２の金属プレートと第１の金属層との間を結合するビアを配置することに関して拡張されたフレキシビリティを提供する。これらおよび他の有利な特徴は、以下の詳細な説明によって、より十分に諒解され得る。
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれたとき、以下に記載する詳細な説明から明らかになり得る。
従来技術による、埋込型パッケージ基板（ＥＰＳ）コンデンサを含むパッケージ基板の断面図である。 本開示の一実施形態による、ＥＰＳコンデンサを含むパッケージ基板の断面図である。 本開示の別の実施形態による、ＥＰＳコンデンサを含むパッケージ基板の断面図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板を提供／製造するためのシーケンスを示す図である。 本開示の一実施形態による、ＥＰＳコンデンサが埋め込まれたパッケージ基板の製造方法のフローチャートである。 本開示の一実施形態による、パッケージ基板を組み込むいくつかの例示的な電子システムを示す図である。
以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、それらの態様が、これらの具体的な詳細なしに実施でき得ることが、当業者には理解されよう。たとえば、態様を不必要に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されていない場合がある。
概説
コア基板内のキャビティに埋め込まれたＥＰＳコンデンサを含むパッケージ基板が提供される。ＥＰＳコンデンサは、少なくとも１つの正電極および少なくとも１つの負電極を含む。一実施形態では、正および負の電極は、コンデンサの両端に配置され得る。より一般的には、ＥＰＳコンデンサは、少なくとも第１の電極および第２の電極を有する。第１および第２の電極は各々、第１の表面と、対向する第２の表面とを有する。パッケージ基板は、少なくとも第１の金属層（Ｍ１）と、下部の第２の金属層（Ｍ２）とを含む。Ｍ１金属層とＭ２金属層の両方は、ＥＰＳコンデンサの上部にある。Ｍ２金属層は、第１の電極の第１の表面上に配置され、さらにパッケージ基板内の第１の電極から横方向に延びる第１の金属プレートを含む。少なくとも１つの第１のビアは、Ｍ１金属層に結合するためにＭ２金属層内の第１の金属プレートから垂直に延びる。
Ｍ３金属層とＭ４金属層はどちらも、ＥＰＳコンデンサの下部にある。Ｍ３金属層は、第２の電極の第２の表面上に配置され、第２の電極から横方向に延びる第２の金属プレートを含み得る。第２の金属プレートは、第２の金属プレートから第４の金属層まで延びる少なくとも１つの第２のビアを含む。以下の説明は、一般性を失わずに、複数の第１および第２のビアを含む実施形態を対象とする。
第１の電極からの第１の金属プレートの横方向の延長のために、第１の金属プレートは、第１の電極の占有面積と比較して、より大きい占有面積または表面積を有する。したがって、第１の電極の占有面積と重複しない、第１の金属プレートの占有面積の一部分が存在する。第１のビアのうちの１つまたは複数は、第１の金属プレートの占有面積のこの非重複部分に配置され得る。したがって、パッケージ基板のＭ１金属層内の第１の電極の占有面積によって規定される締出し領域が存在しない。対照的に、図１に関して説明するパッケージ基板１００などの、ＥＰＳコンデンサを含む従来技術のパッケージ基板は、ＥＰＳビアに結合するためにＭ１金属層内の対応する占有面積を確保しなければならない。しかし、本開示では、第１のビアが第１の電極の占有面積に制限されない点で経路指定のフレキシビリティがある。第１のビアが第１の金属プレートの占有面積の非重複部分に分配され得るので、必要ならば、このように、他の経路指定構造が、Ｍ１金属層上の第１の電極の占有面積内に配置され得る。
加えて、第１のビアの数は、第１の金属プレートの占有面積によってのみ制限される。この占有面積が第１の電極の占有面積よりも大きいので、本開示の第１のビアの数は、従来技術の埋込型コンデンサアーキテクチャにおいて正電極に結合するために収容することができる、いかなる数のビアよりも著しく多い場合がある。このより多い数は、各第１のビアの電流密度が、従来のアーキテクチャにおける対応する正電極ビアの同等の電荷分配の電流密度に対して減少することを意味する。この電流密度の減少により、寄生インダクタンスが低減する。さらに、より多い数のビアは、従来技術のアーキテクチャのより少ない数のビアを介して同じ量の電荷を伝導させるのと比較して明らかに寄生抵抗値の低減につながる。
Ｍ２金属層は、ＥＰＳコンデンサの第２の電極上に配置され、第２の電極から横方向に延びる、類似する第２の金属プレートを含み得る。複数の第２のビアは、その際、類似する経路指定のフレキシビリティと、従来技術のアーキテクチャと比較して低減された寄生インダクタンスおよび抵抗値とを提供するために、第２の金属プレートとＭ１金属層との間を結合し得る。これらの有利な特徴は、以下の例示的な実施形態に関してより十分に諒解され得る。
例示的な実施形態
図２は、パッケージ基板２０２およびＥＰＳコンデンサ２５０を含む例示的な集積回路パッケージ２００を示す。パッケージ基板２０２は、対応する誘電体材料の層によって分離される、Ｍ１金属層２０６、Ｍ２金属層２０８、Ｍ３金属層２１０、およびＭ４金属層２１２などの複数の金属層を含む。４つの金属層が示されるが、より多いかまたはより少ない金属層が存在する場合があることを理解されたい。金属層は、銅、ニッケル、または銀もしくは金などの電気伝導のための他の適切な金属を用いて形成され得る。パッケージ基板２０２は、積層有機基板、ガラス基板、または半導体基板を含み得る。
ＥＰＳコンデンサ２５０は、パッケージ基板２０２のコア２０３内に配置されるか、または埋め込まれる。たとえば、ＥＰＳコンデンサ２５０を収容するためにコア２０３内にキャビティが形成され得る。ＥＰＳコンデンサ２５０は、多層セラミックコンデンサ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）を含み得る。したがって、ＥＰＳコンデンサ２５０は、対応するセラミック層（図示せず）によって絶縁された複数の金属層を用いて形成された本体２５６を含む。ＥＰＳコンデンサ２５０は、本体２５６の両端に配置され得る第１の電極２５２および第２の電極２５４を含む。電極２５２および２５４は、コンデンサ２５０を充電および放電するための電気端子として働く。一方の電極は電力端子として働き、残りの電極は負端子として働く。以下の考察は、一般性を失わずに、第１の電極２５２が正電極であり、第２の電極２５４が負電極であると仮定する。しかしながら、他の実施形態では、極性は反転する場合がある。
Ｍ２層２０８内の第１の金属プレート２２４は、正電極２５２の上面上に直接配置される。第１の金属プレート２２４は、電力供給金属プレート２２４としても示される場合がある。第１の金属プレート２２４は、正電極２５２の上面全体を覆うために横方向に延び得る。電力供給金属プレート２２４は、正電極２５２から離れて横方向に延び、たとえば、図２の正電極２５２の左側に延びる。電力供給金属プレート２２４は、ビア２６６を介してＭ１金属層２０６に結合し、Ｍ１金属層２０６は、今度は、１つまたは複数のダイ配線２２７を介して対応するダイ２９５内のヘッドスイッチ２９０に結合する。ダイ配線２２７は、はんだバンプ、銅ピラー、または他の適切なタイプの配線を含み得る。ヘッドスイッチ２９０が閉じられたとき、金属層Ｍ１の絶縁部分２６１は、電源電圧ＶＤＤをダイ２９５に供給するために通電される。ヘッドスイッチ２９０は、電力供給金属プレート２２４から結合されるとき、ダイ２９５を外部電源から絶縁するために選択的に開く場合がある。
Ｍ２金属層２０８内の接地金属プレート２２０は、電力供給金属プレート２２４が正端子２５２を覆うのと同じように接地端子２５４の上面を覆う。接地金属プレート２２０も、接地金属プレート２２０の占有面積が負電極２５４の占有面積よりも大きくなるように負電極２５４から横方向に延びる。ビア２６４は、接地金属プレート２２０の上面からＭ１金属層２０６に結合する。ビア２６４は、接地金属プレート２２０を接地源に接続するための手段である。１つまたは複数のビア２６４が接地金属プレート２２０の占有面積からオフセットされることに留意されたい。同様に、１つまたは複数のビア２６６は、正端子２５２の占有面積からオフセットされる。ビア２６６は、電力供給金属プレート２２４を電源に接続するための手段である。したがって、電極２５２および２５４の占有面積と重複するＭ１金属層２０６の一部分は、ビア２６６および２６４のために厳密に確保された締出し領域であるというよりもむしろ他の接続部のために利用され得る。さらに、電力供給金属プレート２２４および接地金属プレート２２０のより大きい占有面積のために、ビア２６６および２６４の数は、従来のパッケージ基板１００に関して説明したビア１１６および１１８と比較して増加する。この増加した数のビアに起因して、ＥＰＳコンデンサ１５０の寄生インダクタンスおよび抵抗値が低減される。
正電極２５２を外部電源（図示せず）に結合するために、電極２５２は、Ｍ３金属層２１０内の追加の電力供給金属プレート２２６に結合する。追加の電力供給金属プレート２２６は、ビア２６５を介してＭ４金属層２１２に結合し、Ｍ４金属層２１２は、今度は、パッケージ基板２０２のボード対向表面上で１つまたは複数のはんだボール２６７を介して外部電源に結合する。ビア２６５は、追加の電力供給金属プレート２２６を電源に接続するための手段である。加えて、１つまたは複数のビア２７４は、追加の金属電力供給金属プレート２２６を電力供給金属プレート２２４に結合する場合もある。
負電極２５４を外部接地（図示せず）に結合するために、負電極２５４は、Ｍ３金属層２１０内の追加の接地金属プレート２２２に結合する。追加の接地金属プレート２２２は、ビア２６８を介してＭ４金属層２１２に結合し、Ｍ４金属層２１２は、今度は、１つまたは複数のはんだボール２６７を介して外部接地に結合する。ビア２６８は、追加の接地金属プレート２２２を接地源に接続するための手段である。加えて、１つまたは複数のビア２７２は、追加の接地金属プレート２２２を接地金属プレート２２０に結合する場合もある。したがって、コンデンサ２５０は、垂直方向と横方向の両方でコンデンサ２５０によりワイドな電流パスを提供するために様々なロケーションにおいて複数のビアに接続され得る電力／接地プレート２２０、２２２、２２４、および２２６の間に埋め込まれる。したがって、パッケージ基板２００の相互接続インダクタンスは、著しく低減される。
対照的に、図１に示す従来の基板パッケージ１００は、ビア１１６および１１８が、それぞれ、電極１５２および１５４の占有面積内に配置されることを必要とする。さらに、ビア１１６および１１８を通る限られた数の電流パスは、ＥＰＳコンデンサ２５０の寄生インダクタンスを増加させる。図２に示す改善された基板パッケージ２００は、回路経路指定においてフレキシビリティの向上を実現するためにビア２６６および２６４を電極２５２および２５４から離して配置することができるように、横方向に延びる電力／接地プレート２２０、２２２、２２４、および２２６を提供する。さらに、改善された基板パッケージ２００は、ビア２６５、２６６、２６４、および２６８の数が、従来のパッケージ基板１００の対応する数のビアと比較して増加するので、より多くの電流パスを可能にする。ビア２６５、２６６、２６４、および２６８は、それぞれ、金属プレート２２０、２２２、２２４、２２６を電源または接地源に接続するための手段である。
図３は、別の実施形態による、例示的な集積回路パッケージ２００を示す。図３の集積回路パッケージ２００は、第１の金属プレート２２４が拡張ビア２６６に置き換えられることと、追加の接地金属プレート２２２が拡張ビア２６８に置き換えられることとを除いて、図２の集積回路パッケージとほぼ同様である場合がある。したがって、負電極２５４は、接地金属プレート２２０によって、上面、たとえばコア２０３の第１の面から覆われるが、底面、たとえばコア２０３の第２の面から拡張ビア２６８に接続される。また、正電極２５２は、電力供給金属プレート２２６によって、底面、たとえば第２の面から覆われるが、上面、たとえば第１の面から拡張ビア２６６に接続される。底面、たとえば第２の面でなく、上面、たとえば第１の面から正電極２５２を覆うこと、および／または、上面、たとえば第１の面からでなく、底面、たとえば第２の面から接地電極２５４を覆うことなどの他の変形形態が実装される場合もある。これらの様々な変形形態は、必要に応じて様々な構成要素を収容するためにパッケージ基板１００に様々な空間配置を提供し得る。さらに、これらの様々な変形形態は、寄生インダクタンスの様々な低減をもたらし得る。
パッケージ基板構造について説明してきたが、次に、パッケージ基板構造を製造／提供するためのシーケンスおよび方法について以下に説明する。
パッケージ基板を製造するための例示的なシーケンス
図４Ａ〜図４Ｉは、埋込型コンデンサを有するパッケージ基板４００を製造するためのシーケンスを示す。いくつかの実装形態では、図２および図３Ｂのパッケージ基板２００を製造するために、図４Ａ〜図４Ｉのシーケンスが使用され得る。しかしながら、図４Ａ〜図４Ｉのシーケンスは、他のパッケージ基板に適用可能である場合がある。
図４Ａでは、いくつかの実装形態において、パッケージ基板は、シリコン基板などのコア基板４０２から開始する。様々な実装形態は、様々な基板を使用してもよい。穴またはキャビティ４０４が、コア基板４０２内に形成され得る。穴またはキャビティ４０４は、コンデンサを収容するためのサイズまたは形状を有する場合がある。具体的には、穴またはキャビティ４０４が、コア基板４０２を貫通して形成され得る。
図４Ｂでは、コア基板４０２の底面上に、接着テープ４０６が施される。コア基板４０２の底面に対するテープ４０６の接着強度は、コンデンサが接着テープ４０６によってサポートされ得るように、コンデンサの重量よりも大きい。図４Ｃでは、コンデンサ４０８がキャビティ４０４に挿入される。コンデンサ４０８は、コンデンサ４０８の２つの端子電極が横方向に整列するように向けられる場合がある。接着テープ４０６は、キャビティ４０４内の位置でコンデンサ４０８をサポートおよび保持し得る。
図４Ｄでは、コア基板４０２の上面に、誘電体積層が施される。具体的には、コア基板４０２の上面上に、誘電体積層が堆積される。さらに、誘電体積層はまた、キャビティ４０４内でコンデンサ４０８を保持するためにキャビティ４０４に充填される。図４Ｅでは、コア基板４０２の底面から、接着テープ４０６が除去される。コンデンサ４０８はキャビティ４０４内に充填された誘電体積層によって適切な位置で保持され続ける。接着テープ４０６が除去された後、コア基板４０２の底面に、誘電体積層４１２が施される。
図４Ｆでは、誘電体積層４１０および４１２内にパターンが形成される。パターンは、誘電体積層４１０および４１２内のキャビティおよび／またはトレンチであってもよい。たとえば、パターンは、コンデンサ４０８を覆う横方向に延びる電力／接地プレートを画定し得る。様々な実装形態は、パターン４０５を作製／形成するための様々な方法を使用し得る。いくつかの実装形態では、誘電体積層４１０および４１２内にパターンがエッチング／穿孔される。たとえば、誘電体積層４１０および４１２内にエッチングおよび／または穿孔するために、レーザーが使用され得る。いくつかの実装形態では、誘電体積層４１０および４１２内にパターンをエッチングするために、リソグラフィが使用される。エッチングは、いくつかの実装形態では化学的プロセスによって実行される場合もある。
図４Ｇでは、電力／接地プレート４１４および４１６が、たとえば、コア基板４０２の第１および第２の面から、コア基板４０２の上下に堆積される。電力／接地プレート４１４および４１６は、誘電体積層４１０および４１２内に作製されたパターンのいくつかまたはすべてに充填される場合がある。様々な実装形態は、電力／接地プレート４１４および４１６に様々な材料を使用し得る。たとえば、電力／接地金属プレート４１４および４１６は、いくつかの実装形態では銅であってもよい。
図４Ｈでは、コア基板４０２の上面および底面上に、追加の誘電体積層４１８および４２０が施される。これらの誘電体積層４１８および４２０内にパターンが形成される。パターンは、ビアおよび他の接続部を画定し得る。たとえば、電力／接地金属プレート４１４および４１６に接続するために、複数のビアが形成され得る。図４Ｉでは、コア基板４０２の上下に、金属層４２２および４２４が堆積される。金属層４２２は、誘電体積層４１８および４２０内に形成されたパターンに基づいてビアまたは他の接続部を形成し得る。
パッケージ基板を製造するための例示的な方法
図５は、埋込型ＥＰＳコンデンサを含むパッケージ基板を製造するための方法の流れ図を示す。いくつかの実装形態では、図２および図３Ｂのパッケージ基板２００と図４Ａ〜図４Ｉのパッケージ基板４００とを製造／提供するために、図５の方法が使用される。
本方法は、（５０２において）基板（たとえば、コア基板４０２）を設ける。いくつかの実装形態では、基板はシリコン基板であり得る。様々な実装形態は、様々な基板を使用してもよい。穴またはキャビティ４０４が、コア基板４０２内に形成される。穴またはキャビティ４０４が、コア基板４０２を貫通して形成される。このステップは、図４Ａに示されている。
コア基板４０２の底面上に、接着テープ４０６が施される。このステップの例は、図４Ｂに示されている。ステップ５０４では、コンデンサがキャビティ４０４に挿入される。コンデンサ４０８は、コンデンサ４０８の２つの端子電極が横方向に整列するように向けられる場合がある。このステップは、図４Ｃに示されている。
コア基板４０２の上面に、誘電体積層が施される。キャビティ４０４はまた、誘電体積層を充填される。さらに、コア基板４０２の底面から接着テープ４０６が除去され、コア基板４０２の底面に、誘電体積層４１２が施される。このステップは、図４Ｄおよび図４Ｅに示されている。
誘電体積層４１０および４１２内にパターンが形成される。パターンは、誘電体積層４１０および４１２内のキャビティおよび／またはトレンチであってもよい。たとえば、誘電体積層４１０および４１２内にエッチングおよび／または穿孔するために、レーザーが使用され得る。いくつかの実装形態では、誘電体積層４１０および４１２内にパターンをエッチングするために、リソグラフィが使用される。エッチングは、いくつかの実装形態では化学的プロセスによって実施されてもよい。このステップの例は、図４Ｆに示されている。
ステップ５０６では、コア基板４０２の上下に、電力／接地プレート４１４および４１６が堆積される。電力／接地プレート４１４および４１６は、誘電体積層４１０および４１２内に作製されたパターンのいくつかまたはすべてに充填される場合がある。このステップは、図４Ｇに示されている。次いで、追加の接続部または層が、パッケージ基板に追加され得る。たとえば、コア基板４０２の上面および底面上に、追加の誘電体積層４１８および４２０が施される。これらの誘電体積層４１８および４２０内にパターンが形成される。コア基板４０２の上下に、金属層４２２および４２４が堆積される。金属層４２２は、誘電体積層４１８および４２０内に形成されたパターンに基づいてビアまたは他の接続部を形成し得る。このステップは、図４Ｈおよび図４Ｉに示されている。
例示的な電子デバイス
図６は、上述の集積回路、ダイ、またはパッケージのうちのいずれかと統合され得る様々な電子デバイスを示す。たとえば、携帯電話６００、ラップトップコンピュータ６０５、およびタブレットＰＣ６１０が、本明細書で説明した集積回路（ＩＣ）１１００を含む場合がある。ＩＣ１１００は、たとえば、本開示に従って構築されたパッケージ基板を組み込む集積回路パッケージのうちのいずれかであり得る。本開示に従って構築された集積回路パッケージとともに構成され得る他の電子デバイスは、音楽プレーヤ、ビデオプレーヤ、通信デバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含み得る。
図に示した構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴、もしくは機能に再構成され、かつ／もしくは組み合わされ、または、いくつかの構成要素、ステップ、もしくは機能で具体化され得る。また、本明細書で開示する新規の特徴から逸脱することなく追加の要素、構成要素、ステップ、および／または機能が追加され得る。図に示した装置、デバイス、および／または構成要素は、図に記載した方法、特徴、またはステップのうちの１つまたは複数を実行するように構成され得る。本明細書に記載した新規のアルゴリズムは、ソフトウェアに効率的に実装され、かつ／またはハードウェアに埋め込まれる場合もある。
本明細書で説明した実施形態の様々な特徴は、開示した実施形態から逸脱することなく様々なシステムに実装することができる。本開示の上述の態様が、例にすぎず、開示した実施形態を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用されてよく、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
１００ パッケージ基板
１１６ ビア
１１８ ビア
１５０ ＥＰＳコンデンサ
１５２ 正電極
１５４ 接地電極、負電極
１６０ Ｍ１金属層
２００ 集積回路パッケージ
２０２ パッケージ基板
２０３ コア
２０６ Ｍ１金属層
２０８ Ｍ２金属層
２１０ Ｍ３金属層
２１２ Ｍ４金属層
２２０ 接地金属プレート
２２２ 追加の接地金属プレート
２２４ 第１の金属プレート、電力供給金属プレート
２２６ 追加の電力供給金属プレート
２２７ ダイ配線
２５０ ＥＰＳコンデンサ
２５２ 第１の電極、正電極、正端子
２５４ 第２の電極、接地端子、負電極
２５６ 本体
２６１ 絶縁部分
２６４ ビア
２６５ ビア
２６６ ビア、拡張ビア
２６７ はんだボール
２６８ ビア、拡張ビア
２７２ ビア
２７４ ビア
２９０ ヘッドスイッチ
２９５ ダイ
４００ パッケージ基板
４０２ コア基板
４０４ 穴、キャビティ
４０５ パターン
４０６ 接着テープ
４０８ コンデンサ
４１０ 誘電体積層
４１２ 誘電体積層
４１４ 電力／接地プレート
４１６ 電力／接地プレート
４１８ 追加の誘電体積層
４２０ 追加の誘電体積層
４２２ 金属層
４２４ 金属層
６００ 携帯電話
６０５ ラップトップコンピュータ
６１０ タブレットＰＣ
１１００ 集積回路、ＩＣ

Claims (22)

  1. 第１の面を含む基板と、
    前記基板に埋め込まれ、第１の電極および第２の電極を含むコンデンサと、
    前記基板内で横方向に延び、前記基板の前記第１の面から前記コンデンサの前記第１の電極上に直接配置された第１の金属プレートと、
    前記第１の金属プレートに垂直に延び、前記基板の前記第１の面から前記第１の金属プレートに接続された第１のビアと
    を含む、パッケージ基板。
  2. 前記第１のビアが、前記コンデンサの前記第１の電極を覆う前記第１の金属プレートの領域からオフセットされる、請求項１に記載のパッケージ基板。
  3. 前記第１の金属プレートに垂直に延び、前記基板の前記第１の面から前記第１の金属プレートに接続された複数のビアをさらに含む、請求項１に記載のパッケージ基板。
  4. 前記基板内で横方向に延び、前記基板の前記第１の面とは反対の前記基板の第２の面から前記コンデンサの前記第１の電極上に配置され、前記第１の電極を覆う第２の金属プレートをさらに含む、請求項１に記載のパッケージ基板。
  5. 前記第１の金属プレートと前記第２の金属プレートとが、前記第１の金属プレートと前記第２の金属プレートとの間で前記基板内に延びる第２のビアによって接続される、請求項４に記載のパッケージ基板。
  6. 前記第１のビアが、前記第１の金属プレートを介して前記コンデンサに正電圧を供給するように構成される、請求項１に記載のパッケージ基板。
  7. 前記コンデンサが、多層セラミックコンデンサ（ＭＬＣＣ）を含む、請求項１に記載のパッケージ基板。
  8. 前記基板内で横方向に延び、前記基板の前記第１の面とは反対の前記基板の第２の面から前記コンデンサの前記第２の電極上に直接配置され、前記第２の電極を覆う第３の金属プレートをさらに含む、請求項１に記載のパッケージ基板。
  9. 前記基板の前記第２の面から前記第３の金属プレートに接続された複数のビアをさらに含む、請求項８に記載のパッケージ基板。
  10. 前記基板内で横方向に延び、前記基板の前記第１の面から前記コンデンサの前記第２の電極上に直接配置され、前記第２の電極を覆う第４の金属プレートをさらに含む、請求項８に記載のパッケージ基板。
  11. 前記第３の金属プレートと前記第４の金属プレートとが、前記第３の金属プレートと前記第４の金属プレートとの間で前記基板内に延びる第３のビアによって接続される、請求項１０に記載のパッケージ基板。
  12. 前記パッケージ基板が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載のパッケージ基板。
  13. パッケージ基板内にキャビティを形成するステップと、
    前記キャビティ内に第１の電極を含むコンデンサを配置するステップと、
    前記パッケージ基板内に第１の金属プレートを形成するステップであって、前記第１の金属プレートが、前記第１の電極上に配置され、前記第１の電極から横方向に延びる、ステップと
    を含む、方法。
  14. 前記パッケージ基板の底面上に接着シートを提供するステップと、
    前記接着シート上の前記キャビティ内に前記コンデンサを配置するステップと、
    前記キャビティを充填するために誘電体材料積層を施すステップと
    をさらに含む、請求項１３に記載の方法。
  15. 前記基板の上面において前記誘電体材料積層上に端子接続部と前記第１の金属プレートのパターンを含むパターンとを形成するステップをさらに含む、請求項１４に記載の方法。
  16. 前記パッケージ基板の底面から誘電体材料積層を施すステップと、
    前記パッケージ基板の前記底面において前記誘電体材料積層上に端子接続部と第２の金属プレートのパターンを含むパターンとを形成するステップと
    をさらに含む、請求項１５に記載の方法。
  17. 前記電極の上面を完全に覆うために前記パターンに基づいて前記第１の金属プレートを形成するステップをさらに含む、請求項１５に記載の方法。
  18. 前記電極の底面を完全に覆うために前記パターンに基づいて前記第２の金属プレートを形成するステップをさらに含む、請求項１６に記載の方法。
  19. 前記基板の上面から前記第１の金属プレートに接続されるビアを形成するステップであって、前記ビアが、前記コンデンサの前記電極からオフセットされた前記第１の金属プレートの領域に接続される、ステップをさらに含む、請求項１３に記載の方法。
  20. 第１の面を含む基板と、
    前記基板に埋め込まれ、第１の電極および第２の電極を含むコンデンサと、
    前記基板内で横方向に延び、前記基板の前記第１の面から前記コンデンサの前記第１の電極上に直接配置された第１の金属プレートと、
    前記第１の金属プレートを電源または接地源に接続するための手段と
    を含む、デバイス。
  21. 前記電源または接地への前記接続部が、前記コンデンサの前記第１の電極を覆う前記第１の金属プレートの領域からオフセットされる、請求項２０に記載のデバイス。
  22. 前記基板内で横方向に延び、前記第１の面とは反対の前記基板の第２の面から前記コンデンサの前記第２の電極上に直接配置され、前記第２の電極を覆う第２の金属プレートをさらに含む、請求項２０に記載のデバイス。
JP2016568015A 2014-05-21 2015-05-18 埋込型パッケージ基板コンデンサ Active JP6377178B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/283,980 2014-05-21
US14/283,980 US9502490B2 (en) 2014-05-21 2014-05-21 Embedded package substrate capacitor
PCT/US2015/031394 WO2015179305A1 (en) 2014-05-21 2015-05-18 Embedded package substrate capacitor

Publications (2)

Publication Number Publication Date
JP2017524245A true JP2017524245A (ja) 2017-08-24
JP6377178B2 JP6377178B2 (ja) 2018-08-22

Family

ID=53274845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016568015A Active JP6377178B2 (ja) 2014-05-21 2015-05-18 埋込型パッケージ基板コンデンサ

Country Status (7)

Country Link
US (1) US9502490B2 (ja)
EP (1) EP3146562B1 (ja)
JP (1) JP6377178B2 (ja)
CN (1) CN106463494A (ja)
ES (1) ES2791881T3 (ja)
HU (1) HUE049086T2 (ja)
WO (1) WO2015179305A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
US9986633B2 (en) * 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
CN106898594A (zh) * 2017-02-28 2017-06-27 美的智慧家居科技有限公司 用于无线保真系统级封装芯片的基板及其形成方法
US20200075468A1 (en) * 2018-09-04 2020-03-05 International Business Machines Corporation Dedicated Integrated Circuit Chip Carrier Plane Connected to Decoupling Capacitor(s)
US10984957B1 (en) 2019-12-03 2021-04-20 International Business Machines Corporation Printed circuit board embedded capacitor
CN114400286B (zh) * 2022-01-14 2023-04-07 成都海威华芯科技有限公司 一种高可靠性通孔电容和制作方法
CN115458511A (zh) * 2022-09-07 2022-12-09 安徽安努奇科技有限公司 一种滤波器电路封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313474A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP2013131727A (ja) * 2011-12-22 2013-07-04 Ibiden Co Ltd 配線板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021133A1 (en) 1998-10-02 2000-04-13 Raytheon Company Embedded capacitor multi-chip modules
CN101232776B (zh) 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP4685978B2 (ja) * 2001-01-18 2011-05-18 日本特殊陶業株式会社 配線基板
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
TW586205B (en) 2001-06-26 2004-05-01 Intel Corp Electronic assembly with vertically connected capacitors and manufacturing method
JP2004349457A (ja) 2003-05-22 2004-12-09 Matsushita Electric Ind Co Ltd Ｌｓｉパッケージ
KR100688769B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US7548432B2 (en) 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
US7504706B2 (en) 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
TWI333684B (en) 2006-11-07 2010-11-21 Unimicron Technology Corp Package substrate having embedded capacitor
JP4734282B2 (ja) * 2007-04-23 2011-07-27 株式会社日立製作所 半導体チップおよび半導体装置
US8698278B2 (en) 2008-03-24 2014-04-15 Ngk Spark Plug Co., Ltd. Component-incorporating wiring board
KR101613912B1 (ko) 2012-07-05 2016-04-20 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313474A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2003152317A (ja) * 2000-12-25 2003-05-23 Ngk Spark Plug Co Ltd 配線基板
JP2010093018A (ja) * 2008-10-07 2010-04-22 Panasonic Corp 配線基板
JP2013131727A (ja) * 2011-12-22 2013-07-04 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
CN106463494A (zh) 2017-02-22
US9502490B2 (en) 2016-11-22
EP3146562B1 (en) 2020-02-19
EP3146562A1 (en) 2017-03-29
WO2015179305A1 (en) 2015-11-26
ES2791881T3 (es) 2020-11-06
US20150340425A1 (en) 2015-11-26
JP6377178B2 (ja) 2018-08-22
HUE049086T2 (hu) 2020-09-28

Similar Documents

Publication Publication Date Title
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
TWI671866B (zh) 具有用於被動組件的疊置式基體之晶粒封裝技術（二）
JP6679748B2 (ja) バックサイドドリリング埋込みダイ基板
TWI600037B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
EP2956948B1 (en) In substrate coupled inductor structure
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JP2017508281A (ja) 埋込み多端子コンデンサ
US20140167273A1 (en) Low parasitic package substrate having embedded passive substrate discrete components and method for making same
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
US20130020572A1 (en) Cap Chip and Reroute Layer for Stacked Microelectronic Module
WO2016106085A1 (en) Substrate comprising an embedded elongated capacitor
KR20240024822A (ko) 측벽 커플링을 갖는 내장형 커패시터를 포함하는 기판을 갖는 패키지

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180724

R150 Certificate of patent or registration of utility model

Ref document number: 6377178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250