ES2791881T3 - Condensador de sustrato de encapsulado incrustado - Google Patents
Condensador de sustrato de encapsulado incrustado Download PDFInfo
- Publication number
- ES2791881T3 ES2791881T3 ES15725963T ES15725963T ES2791881T3 ES 2791881 T3 ES2791881 T3 ES 2791881T3 ES 15725963 T ES15725963 T ES 15725963T ES 15725963 T ES15725963 T ES 15725963T ES 2791881 T3 ES2791881 T3 ES 2791881T3
- Authority
- ES
- Spain
- Prior art keywords
- substrate
- metal plate
- electrode
- capacitor
- potting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Un sustrato de encapsulado (200), que comprende: un sustrato (202) que comprende un primer lado; un condensador (250) incrustado en el sustrato, donde el condensador comprende un primer electrodo (252) y un segundo electrodo (254); una primera placa metálica (224) que se extiende lateralmente en el sustrato, en donde la primera placa metálica está dispuesta directamente sobre el primer electrodo del condensador y se extiende lateralmente desde un primer lado del primer electrodo; y una pluralidad de vías (266), que incluyen una primera vía, que se extiende perpendicularmente hacia la primera placa metálica y se conecta a la primera placa metálica desde el primer lado del sustrato.
Description
DESCRIPCIÓN
Condensador de sustrato de encapsulado incrustado
Campo técnico
[0001] Esta solicitud se refiere a condensadores de sustrato de encapsulado incrustado (EPS) para un circuito integrado y, más en particular, a condensadores de EPS enterrados en planos de tierra y alimentación de encapsulado.
Antecedentes
[0002] La solicitud de patente internacional WO2014007129 y la correspondiente solicitud de patente de EE. UU. US2015116964 divulgan un sustrato con condensadores incrustados.
[0003] Los condensadores de desacoplamiento se han ubicado tradicionalmente cerca de un circuito integrado para proporcionar corriente instantánea al circuito integrado. Por ejemplo, un circuito digital, tal como un microprocesador, incluye numerosos transistores que alternan entre un estado inactivo y un estado de conmutación. Dichos circuitos digitales tienen, por tanto, demandas abruptas de corriente cuando un gran número de transistores cambian de estado. Los condensadores de desacoplamiento pueden proporcionar energía adicional a estos circuitos digitales cuando sea necesario y pueden recargarse más adelante cuando la demanda de energía disminuya. Una fuente de alimentación, tal como una fuente de alimentación de conmutación, no puede satisfacer las abruptas demandas de energía de los circuitos digitales. El condensador de desacoplamiento ayuda a soportar el voltaje de la fuente de alimentación entregado a los circuitos digitales. Sin un condensador de desacoplamiento, el voltaje de la fuente de alimentación a los circuitos digitales disminuiría de forma inaceptable durante las abruptas demandas de energía del microprocesador. Sin embargo, el condensador de desacoplamiento puede suministrar dichas demandas instantáneas de energía. En este sentido, el condensador de desacoplamiento desacopla la fuente de alimentación de las abruptas demandas de energía de los circuitos digitales.
[0004] A medida que se incrementan las velocidades de reloj, la eficacia de un condensador de desacoplamiento depende de algo más que de su capacidad. Por ejemplo, un condensador de desacoplamiento puede tener una cantidad relativamente grande de capacidad y, sin embargo, ofrecer un rendimiento de desacoplamiento deficiente en los regímenes de frecuencia más altos si el condensador de desacoplamiento tiene cantidades inaceptablemente altas de inductancia y resistencia parásitas con respecto a su acoplamiento a los circuitos digitales que ayuda a alimentar. De hecho, un condensador de desacoplamiento podría tener una capacidad infinita y, sin embargo, ofrecer un rendimiento deficiente en los regímenes de frecuencia más altos si también tiene una inductancia y resistencia parásitas significativas. Esta inductancia y resistencia parásitas dependen de una serie de factores, incluyendo la distancia entre el condensador de desacoplamiento y los circuitos digitales que ayuda a alimentar. Para minimizar esta distancia, el condensador de desacoplamiento podría integrarse en la pastilla. Sin embargo, dicha integración en la pastilla utiliza costosos bienes raíces de la pastilla. Una alternativa es montar el condensador de desacoplamiento en la placa de circuito, pero, a continuación, la separación entre el condensador de desacoplamiento y la pastilla es demasiado grande, de modo que hay demasiada inductancia y resistencia parásitas. Por tanto, a menudo se prefiere usar un condensador de sustrato de encapsulado incrustado (EPS) como condensador de desacoplamiento. El condensador de EPS, como implica su denominación, está incrustado en el sustrato de encapsulado y, por tanto, está relativamente cerca de la pastilla asociada en el sustrato de encapsulado. De esta manera, los condensadores de EPS ofrecen niveles poco atractivos de inductancia y resistencia parásitas en comparación con la ubicación del condensador de desacoplamiento en la placa. Además, los condensadores de EPS son más baratos en comparación con la integración del condensador de desacoplamiento en la pastilla.
[0005] Los condensadores de EPS se incrustan en el sustrato de encapsulado formando primero un orificio en el sustrato central para formar una cavidad y, a continuación, sujetando el condensador de EPS en la cavidad del sustrato de encapsulado con adhesivo. A continuación, el resto de la cavidad se puede llenar con material dieléctrico. A continuación, se pueden depositar una o más capas metálicas de sustrato de encapsulado sobre el condensador de EPS. Las vías forman conexiones eléctricas entre la(s) capa(s) metálica(s) de sustrato de encapsulado superpuesta(s) y el condensador de EPS. En la figura 1 se muestra un ejemplo de sustrato de encapsulado convencional 100 con un condensador de EPS 150. El condensador de EPS 150 incluye un electrodo positivo 152 y un electrodo de tierra 154 en el que se puede acceder a la energía eléctrica del condensador de EPS 150.
[0006] Una capa metálica M1 160 se superpone al condensador de EPS 150. La vía 116 forma las conexiones eléctricas entre la capa metálica M1 160 y el electrodo positivo 152. De forma similar, la vía 118 forma las conexiones eléctricas entre la capa metálica M1 160 y el electrodo negativo 154. Para una mayor claridad de la ilustración, el electrodo positivo 152 se muestra acoplado solo a una vía 116. Sin embargo, se pueden acoplar múltiples vías 116 al electrodo positivo 152. El número de vías 116 que se acoplan al electrodo positivo 152 está limitado por el espacio ocupado por el electrodo 152 y el paso o separación requeridos entre vías contiguas 116. Existe una limitación similar para el número y la ubicación de las vías 118 para el electrodo negativo 154. Estas limitaciones en el número y la distribución de las vías 116 y 118 afectan negativamente a la inductancia y la resistencia parásitas del condensador de EPS 150. Por ejemplo, el espacio ocupado por el electrodo positivo 152 es relativamente pequeño, de modo que
solo un número relativamente pequeño de vías 116 puede acoplarse al mismo, como lo limita el paso requerido entre las vías 116. El número de vías 118 está limitado de manera análoga. Cada una de las vías 116 y 118 debe transportar una cantidad relativamente grande de corriente, lo que incrementa la inductancia parásita. Además, debido a que las vías 116 y 118 están limitadas al espacio ocupado por los electrodos 152 y 154, la flexibilidad de enrutamiento en la capa metálica M1 160 se reduce en consecuencia.
[0007] Por consiguiente, existe la necesidad de sustratos de encapsulado para semiconductores con condensadores incrustados que tengan una inductancia y resistencia parásitas reducidas y una flexibilidad de enrutamiento incrementada.
BREVE EXPLICACIÓN
[0008] Para proporcionar una inductancia y resistencia parásitas reducidas, se proporciona un sustrato de encapsulado de acuerdo con la reivindicación 1 y un procedimiento para fabricarlo de acuerdo con la reivindicación 12. El sustrato de encapsulado incluye un condensador incrustado en una cavidad en el sustrato de encapsulado. El condensador incluye, al menos, un primer electrodo y un segundo electrodo. El sustrato incluye, al menos, una primera capa metálica y una segunda capa metálica subyacente. La segunda capa metálica incluye una primera placa metálica dispuesta sobre y extendida lateralmente desde el primer electrodo del condensador desde un primer lado del sustrato central. La segunda capa metálica también puede incluir una segunda placa metálica dispuesta sobre y extendida lateralmente desde el segundo electrodo del condensador.
[0009] Las primera y segunda placas metálicas son bastante ventajosas con respecto al número y la colocación de vías entre la primera capa metálica del sustrato y las primera y segunda placas metálicas. En particular, debido a que la primera placa metálica se extiende lateralmente desde los primeros electrodos en el condensador, las ubicaciones de las vías que se acoplan entre la primera placa metálica y la primera capa metálica no se limitan al espacio ocupado por los electrodos. Por el contrario, la ubicación de las vías tales como las vías 116 y 118 en el condensador de EPS convencional 105 estaba limitada por el espacio ocupado o área de superficie de los respectivos electrodos 152 y 154.
[0010] Dada su extensión lateral desde sus respectivos electrodos, las primera y segunda placas metálicas divulgadas en el presente documento ofrecen un espacio ocupado o área de superficie significativamente mayor en comparación con el espacio ocupado por los electrodos. Las primera y segunda placas metálicas pueden, por tanto, admitir más vías en comparación con los sustratos de encapsulado convencionales con condensadores de EPS. Cada vía puede, por tanto, transportar menos corriente y, por tanto, tener menos inductancia parásita en comparación con el número más limitado de vías y, por tanto, una mayor densidad de corriente en los enfoques convencionales. Además, un mayor espacio ocupado por las primera y segunda placas metálicas ofrece una flexibilidad mejorada con respecto a la ubicación de las vías que se acoplan entre las primera y segunda placas metálicas y la primera capa metálica. Estas y otras características ventajosas se pueden apreciar mejor mediante la siguiente descripción detallada.
DIBUJOS
[0011] Diversas características, la naturaleza y las ventajas pueden resultar evidentes a partir de la descripción detallada expuesta a continuación cuando se considera conjuntamente con los dibujos, en los que los mismos caracteres de referencia identifican de manera correspondiente en toda su extensión.
La FIG. 1 es una vista en sección transversal de un sustrato de encapsulado con un condensador de sustrato de encapsulado incrustado (EPS) de acuerdo con la técnica anterior.
La FIG. 2 es una vista en sección transversal de un sustrato de encapsulado con un condensador de EPS de acuerdo con un modo de realización de la presente divulgación.
La FIG. 3 es una vista en sección transversal de un sustrato de encapsulado con un condensador de EPS de acuerdo con otro modo de realización de la presente divulgación.
Las FIGS. 4A-4I ilustran una secuencia para proporcionar/fabricar un sustrato de encapsulado incrustado en un condensador de EPS de acuerdo con un modo de realización de la presente divulgación.
La FIG. 5 es un diagrama de flujo para un procedimiento de fabricación para un sustrato de encapsulado incrustado en un condensador de EPS de acuerdo con un modo de realización de la presente divulgación.
La FIG. 6 ilustra algunos sistemas electrónicos de ejemplo que incorporan un sustrato de encapsulado de acuerdo con un modo de realización de la divulgación.
DESCRIPCIÓN DETALLADA
[0012] En la siguiente descripción, se dan detalles específicos para proporcionar un entendimiento exhaustivo de los diversos aspectos de la divulgación. Sin embargo, un experto en la técnica entenderá que los aspectos se pueden llevar a la práctica sin estos detalles específicos. Por ejemplo, pueden mostrarse circuitos en diagramas de bloques para no complicar los aspectos con detalles innecesarios. En otros casos, pueden no mostrarse con detalle circuitos, estructuras y técnicas que sean muy conocidos para no complicar los aspectos de la divulgación.
Visión general
[0013] Se proporciona un sustrato de encapsulado que incluye un condensador de EPS incrustado en una cavidad en el sustrato central. El condensador de EPS incluye, al menos, un electrodo positivo y, al menos, un electrodo negativo. En un modo de realización, los electrodos positivos y negativos pueden estar dispuestos en extremos opuestos del condensador. Más generalmente, el condensador de EPS tiene, al menos, un primer electrodo y un segundo electrodo. Los primer y segundo electrodos tienen, cada uno, una primera superficie y una segunda superficie opuesta. El sustrato de encapsulado incluye, al menos, una primera capa metálica (M1) y una segunda capa metálica (M2) subyacente. Tanto la capa metálica M1 como la capa metálica M2 se superponen al condensador de EPS. La capa metálica M2 incluye una primera placa metálica dispuesta en la primera superficie del primer electrodo y también se extiende lateralmente desde el primer electrodo en el sustrato de encapsulado. Al menos una primera vía se extiende perpendicularmente desde la primera placa metálica en la capa metálica M2 para acoplarse a la capa metálica M1.
[0014] La capa metálica M3 y la capa metálica M4 subyacen al condensador de EPS. La capa metálica M3 puede incluir una segunda placa metálica dispuesta en la segunda superficie del segundo electrodo y se extiende lateralmente desde el segundo electrodo. La segunda placa metálica incluye, al menos, una segunda vía que se extiende desde la segunda placa metálica hasta la cuarta capa metálica. El siguiente análisis se orientará a modos de realización con una pluralidad de primeras y segundas vías sin pérdida de generalidad.
[0015] Debido a la extensión lateral de la primera placa metálica desde el primer electrodo, la primera placa metálica tiene un espacio ocupado o área de superficie más grande en comparación con el espacio ocupado por el primer electrodo. Por tanto, hay una parte del espacio ocupado por la primera placa metálica que no se superpone con el espacio ocupado por el primer electrodo. Una o más de las primeras vías pueden estar ubicadas en esta parte no superpuesta del espacio ocupado por la primera placa metálica. Como tal, no hay un área exclusiva definida por el espacio ocupado por el primer electrodo en la capa metálica M1 del sustrato de encapsulado. Por el contrario, los sustratos de encapsulado de la técnica anterior con condensadores de EPS, tal como el sustrato de encapsulado 100 analizado con respecto a la figura 1, deben reservar un espacio ocupado correspondiente en la capa metálica M1 para el acoplamiento a las vías de EPS. Pero en la presente divulgación, hay flexibilidad de enrutamiento en el sentido de que las primeras vías no están restringidas al espacio ocupado por el primer electrodo. Por tanto, si es necesario, se pueden colocar otras estructuras de enrutamiento en el espacio ocupado por el primer electrodo sobre la capa metálica M1, ya que las primeras vías se pueden distribuir en la parte no superpuesta del espacio ocupado por la primera placa metálica.
[0016] Además, el número de primeras vías solo está limitado por el espacio ocupado por la primera placa metálica. Dado que este espacio ocupado es mayor que el espacio ocupado por el primer electrodo, el número de primeras vías en la presente divulgación puede ser significativamente mayor que cualquier número de vías que pudiesen acomodarse para acoplarse al electrodo positivo en arquitecturas de condensadores incrustados de la técnica anterior. Este número mayor significa que la densidad de corriente en cada primera vía disminuye con respecto a la densidad de corriente para una entrega comparable de carga para las vías de electrodo positivo correspondientes en arquitecturas convencionales. Esta densidad de corriente reducida proporciona inductancia parásita reducida. Además, el mayor número de vías da lugar claramente a una resistencia parásita reducida en comparación con conducir la misma cantidad de carga a través del menor número de vías en arquitecturas de la técnica anterior.
[0017] La capa metálica M2 puede incluir una segunda placa metálica análoga dispuesta en el segundo electrodo del condensador de EPS y que se extiende lateralmente desde el segundo electrodo. Una pluralidad de segundas vías se puede acoplar entre la segunda placa metálica y la capa metálica M1 para proporcionar una flexibilidad de enrutamiento análoga y una inductancia y resistencia parásitas reducidas en comparación con las arquitecturas de la técnica anterior. Estas características ventajosas se pueden apreciar mejor con respecto a los siguientes modos de realización de ejemplo.
Modos de realización de ejemplo
[0018] La FIG. 2 muestra un ejemplo de encapsulado de circuito integrado 200 que incluye un sustrato de encapsulado 202 y un condensador de EPS 250. El sustrato de encapsulado 202 incluye una pluralidad de capas metálicas, tales como una capa metálica M1 206, una capa metálica M2208, una capa metálica M3210 y una capa metálica M4212 que están separadas por las capas correspondientes de material dieléctrico. Aunque se ilustran cuatro capas metálicas, se debe entender que puede haber un número mayor o menor de capas metálicas. Las capas metálicas pueden formarse con cobre, níquel u otros metales adecuados para la conducción eléctrica, tales como plata
u oro. El sustrato de encapsulado 202 puede comprender un sustrato orgánico laminado, un sustrato de vidrio o un sustrato semiconductor.
[0019] El condensador de EPS 250 está dispuesto o incrustado en un núcleo 203 del sustrato de encapsulado 202. Por ejemplo, se puede formar una cavidad en el núcleo 203 para alojar el condensador de EPS 250. El condensador de EPS 250 puede comprender un condensador de cerámica multicapa (MLCC). Como tal, el condensador de EPS 250 incluye un cuerpo 256 formado con múltiples capas metálicas aisladas mediante correspondientes capas de cerámica (no ilustradas). El condensador de EPS 250 incluye un primer electrodo 252 y un segundo electrodo 254 que puede estar dispuesto en los extremos opuestos del cuerpo 256. Los electrodos 252 y 254 sirven como terminales eléctricos para cargar y descargar el condensador 250. Un electrodo sirve como terminal de alimentación y el electrodo restante sirve como terminal negativo. El siguiente análisis supone que el primer electrodo 252 es el electrodo positivo y que el segundo electrodo 254 es el electrodo negativo sin pérdida de generalidad. Sin embargo, la polaridad puede invertirse en otros modos de realización.
[0020] Una primera placa metálica 224 en la capa M2208 está dispuesta directamente sobre una superficie superior del electrodo positivo 252. La primera placa metálica 224 también se puede denotar como placa metálica de fuente de alimentación 224. La placa metálica de tierra 220 se puede extender lateralmente para cubrir toda la superficie superior del electrodo positivo 252. La placa metálica de fuente de alimentación 224 se extiende lateralmente alejándose del electrodo positivo 252, por ejemplo, extendiéndose hacia el lado izquierdo del electrodo positivo 252 en la Fig. 2. La placa metálica de fuente de alimentación 224 se acopla a través de vías 266 a la capa metálica M1 206, que a su vez se acopla a través de una o más interconexiones de pastilla 227 a un conmutador de cabezas 290 en una pastilla 295 correspondiente. Las interconexiones de pastilla 227 pueden comprender protuberancias de soldadura, pilares de cobre u otros tipos adecuados de interconexiones. Cuando el conmutador de cabezas 290 está cerrado, una parte aislada 261 de la capa metálica M1 se energiza para proporcionar un voltaje de alimentación VDD a la pastilla 295. El conmutador de cabezas 290 puede abrirse selectivamente para aislar a la pastilla 295 de la fuente de alimentación externa ya que está acoplada a la placa metálica de fuente de alimentación 224.
[0021] Una placa metálica de tierra 220 en la capa metálica M2 208 cubre una superficie superior del terminal de tierra 254 de forma análoga a cómo la placa metálica de fuente de alimentación 224 cubre el terminal positivo 252. La placa metálica de tierra 220 también se extiende lateralmente desde el electrodo negativo 254 de modo que el espacio ocupado por la placa metálica de tierra 220 es mayor que el espacio ocupado por el electrodo negativo 254. Las vías 264 se acoplan desde una superficie superior de la placa metálica de tierra 220 a la capa metálica M1 206. Las vías 264 son un medio para conectar la placa metálica de tierra 220 a una fuente de tierra. Cabe señalar que una o más vías 264 están desplazadas con respecto al espacio ocupado por la placa metálica de tierra 220. De forma similar, una o más vías 266 están desplazadas con respecto al espacio ocupado del terminal positivo 252. Las vías 266 son un medio para conectar la placa metálica de fuente de alimentación 224 a una fuente de alimentación. Como tal, las partes de la capa metálica M1206 que se superponen con el espacio ocupado por los electrodos 252 y 254 se pueden utilizar para otras conexiones en lugar de ser un área exclusiva reservada estrictamente para las vías 266 y 264. Además, debido al mayor espacio ocupado por la placa metálica de fuente de alimentación 224 y la placa metálica de tierra 220, el número de vías 266 y 264 se incrementa en comparación con las vías 116 y 118 analizadas con respecto al sustrato de encapsulado convencional 100. Debido a este número de vías incrementado, se reduce la inductancia y la resistencia parásitas para el condensador de EPS 150.
[0022] Para acoplar el electrodo positivo 252 a una fuente de alimentación externa (no ilustrada), el electrodo 252 se acopla a una placa metálica adicional de fuente de alimentación 226 en la capa metálica M3210. La placa metálica adicional de fuente de alimentación 226 se acopla a través de vías 265 a la capa metálica M4 212, que a su vez se acopla a la fuente de alimentación externa a través de una o más bolas de soldadura 267 en una superficie orientada hacia la placa del sustrato de encapsulado 202. Las vías 265 son un medio para conectar la placa metálica adicional de fuente de alimentación 226 a una fuente de alimentación. Además, una o más vías 274 también pueden acoplar una placa metálica adicional de fuente de alimentación 226 a una placa metálica de fuente de alimentación 224.
[0023] Para acoplar el electrodo negativo 254 a una toma de tierra externa (no ilustrada), el electrodo negativo 254 se acopla a una placa metálica adicional de tierra 222 en la capa metálica M3 210. La placa metálica adicional de tierra 222 se acopla a través de vías 268 a la capa metálica M4212 que, a su vez, se acopla a la toma de tierra externa a través de una o más bolas de soldadura 267. Las vías 268 son un medio para conectar la placa metálica adicional de tierra 222 a una fuente de tierra. Además, una o más vías 272 también pueden acoplar una placa metálica adicional de tierra 222 a una placa metálica de tierra 220. En consecuencia, el condensador 250 está enterrado entre las placas de alimentación/tierra 220, 222, 224 y 226, que pueden conectarse a una pluralidad de vías en diversas ubicaciones para proporcionar trayectorias de corriente más amplias al condensador 250 en las direcciones vertical y lateral. Por tanto, la inductancia de interconexión en el sustrato de encapsulado 200 se reduce significativamente.
[0024] Por el contrario, el sustrato de encapsulado convencional 100, como el mostrado en la Fig. 1, requiere que las vías 116 y 118 se sitúen dentro del espacio ocupado por los electrodos 152 y 154, respectivamente. Además, el número limitado de trayectorias de corriente a través de las vías 116 y 118 incrementa la inductancia parásita del condensador de EPS 250. Como se muestra en la Fig. 2, el sustrato de encapsulado mejorado 200 proporciona placas de alimentación/tierra 220, 222, 224 y 226 que se extienden lateralmente para permitir que las vías 262 y 264 se sitúen
lejos de los electrodos 252 y 254 para proporcionar más flexibilidad en el enrutamiento del circuito. Además, el sustrato de encapsulado mejorado 200 permite más trayectorias de corriente debido a que el número de vías 265, 266, 264 y 268 se incrementa en comparación con el número correspondiente de vías para el sustrato de encapsulado convencional 100. Las vías 265, 266, 264 y 268 son un medio para conectar las placas metálicas 220, 222, 224, 226, respectivamente, a una fuente de alimentación o de tierra.
[0025] La FIG. 3 muestra un ejemplo de encapsulado de circuito integrado 200 de acuerdo con otro modo de realización. El encapsulado de circuito integrado 200 de la FIG. 3 puede ser sustancialmente similar al de la FIG. 2, excepto que la primera placa metálica 224 se reemplaza por una vía extendida 266 y que la placa metálica adicional de tierra 222 se reemplaza por una vía extendida 268. Como tal, el electrodo negativo 254 está cubierto desde el lado superior, por ejemplo, un primer lado del núcleo 203, por la placa metálica de tierra 220, pero está conectado a una vía extendida 268 desde el lado inferior, por ejemplo, un segundo lado del núcleo 203. Además, el electrodo positivo 252 está cubierto desde el lado inferior, por ejemplo, el segundo lado, por la placa metálica de fuente de alimentación 226, pero está conectado a una vía extendida 266 desde el lado superior, por ejemplo, el primer lado. También se pueden implementar otras variaciones, tales como cubrir el electrodo positivo 252 desde el lado superior, por ejemplo, el primer lado, pero no el lado inferior, por ejemplo, el segundo lado; y/o cubrir el electrodo de tierra 254 desde el lado inferior, por ejemplo, el segundo lado, pero no desde el lado superior, por ejemplo, el primer lado. Estas variaciones diferentes pueden proporcionar diferentes disposiciones espaciales para el sustrato de encapsulado 100 para acomodar diferentes componentes según sea necesario. Además, estas diferentes variaciones pueden dar como resultado diferentes reducciones en la inductancia parásita.
[0026] Tras haberse descrito una estructura de sustrato de encapsulado, se describirá ahora una secuencia y unos procedimientos para fabricar/proporcionar estructuras de sustrato de encapsulado.
Secuencia ejemplar para fabricar un sustrato de encapsulado
[0027] Las Figs. 4A-4I ilustran una secuencia para fabricar un sustrato de encapsulado 400 con un condensador incrustado. En algunas implementaciones, la secuencia de las FIGS. 4A-4I se pueden usar para fabricar el sustrato de encapsulado 200 de las FIGS. 2 y 3B. Sin embargo, la secuencia de las FIGS. 4A-4I se puede aplicar a otros sustratos de encapsulado.
[0028] En la Fig.4A, el sustrato de encapsulado comienza con un sustrato central 402, tal como un sustrato de silicio en algunas implementaciones. Diferentes implementaciones pueden usar diferentes sustratos. Se puede formar un orificio o cavidad 404 en el sustrato central 402. El orificio o cavidad 404 puede ser de un tamaño o forma para alojar un condensador. En particular, el orificio o cavidad 404 se forma a través del sustrato central 402.
[0029] En la Fig. 4B se aplica una cinta adhesiva 406 en un lado inferior del sustrato central 402. La resistencia adhesiva de la cinta 406 a la superficie inferior del sustrato central 402 es mayor que el peso de un condensador, de modo que la cinta adhesiva 406 puede soportar el condensador. En la Fig. 4C, se inserta un condensador 408 en la cavidad 404. El condensador 408 puede orientarse de modo que los dos electrodos terminales del condensador 408 se alineen en una dirección lateral. La cinta adhesiva 406 puede soportar y mantener el condensador 408 en posición dentro de la cavidad 404.
[0030] En la Fig. 4D, se aplica una capa de laminación dieléctrica en el lado superior del sustrato central 402. En particular, la capa de laminación dieléctrica se deposita sobre la superficie superior del sustrato central 402. Además, la laminación dieléctrica también llena la cavidad 404 para mantener el condensador 408 en la cavidad 404. En la Fig. 4E, se retira la cinta adhesiva 406 del lado inferior del sustrato central 402. El condensador 408 continúa en su lugar por la laminación dieléctrica que llena el interior de la cavidad 404. Después de retirar la cinta adhesiva 406, una capa de laminación dieléctrica 412 se aplica en el lado inferior del sustrato central 402.
[0031] En la Fig. 4F, se forman patrones en las capas de laminación dieléctrica 410 y 412. Los patrones pueden ser cavidades y/o hendiduras en las capas de laminación dieléctrica 410 y 412. Por ejemplo, los patrones pueden definir placas de alimentación/tierra que se extienden lateralmente y que cubren el condensador 408. Diferentes implementaciones pueden usar diferentes procedimientos para crear/formar los patrones 405. En algunas implementaciones, los patrones se graban/perforan en las capas de laminación dieléctrica 410 y 412. Por ejemplo, se puede usar un láser para grabar y/o perforar las capas de laminación dieléctrica 410 y 412. En algunas implementaciones se usa litografía para grabar los patrones en las capas de laminación dieléctrica 410 y 412. El grabado también se puede realizar mediante un proceso químico en algunas implementaciones.
[0032] En la Fig. 4G, placas de alimentación/tierra 414 y 416 se depositan encima y debajo del sustrato central 402, por ejemplo, de un primer y un segundo lado del sustrato central 402. Las placas de alimentación/tierra 414 y 416 pueden llenar algunos o todos los patrones creados en las capas de laminación dieléctrica 410 y 412. Diferentes implementaciones pueden usar diferentes materiales para las placas de alimentación/tierra 414 y 416. Por ejemplo, las placas metálicas de alimentación/tierra 414 y 416 pueden ser de cobre en algunas implementaciones.
[0033] En la Fig. 4H se aplican capas adicionales de laminación dieléctrica 418 y 420 en los lados superior e inferior del sustrato central 402. Se forman patrones en estas capas de laminación dieléctrica 418 y 420. Los patrones pueden definir vías y otras conexiones. Por ejemplo, se puede formar una pluralidad de vías para la conexión a las placas metálicas de alimentación/tierra 414 y 416. En la Fig. 4I, las capas metálicas 422 y 424 se depositan encima y debajo del sustrato central 402. Las capas metálicas 422 pueden formar vías u otras conexiones en base a los patrones formados en las capas de laminación dieléctrica 418 y 420.
Procedimiento ejemplar para fabricar un sustrato de encapsulado
[0034] La FIG. 5 ilustra un diagrama de flujo de un procedimiento para fabricar un sustrato de encapsulado con un condensador de EPS incrustado. En algunas implementaciones, el procedimiento de la FIG. 5 se usa para fabricar/proporcionar el sustrato de encapsulado 200 de las Figs. 2 y 3B y el sustrato de encapsulado 400 de las Figs.
4A-4I.
[0035] El procedimiento proporciona (en 502) un sustrato (por ejemplo, sustrato central 402). El sustrato puede ser un sustrato de silicio en algunas implementaciones. Diferentes implementaciones pueden usar diferentes sustratos. Se forma un orificio o cavidad 404 en el sustrato central 402. El orificio o cavidad 404 se forma a través del sustrato central 402. Esta etapa se ilustra en la Fig. 4A.
[0036] Se aplica una cinta adhesiva 406 en un lado inferior del sustrato central 402. Un ejemplo de esta etapa se muestra en la Fig. 4B. En la etapa 504 se inserta un condensador en la cavidad 404. El condensador 408 puede orientarse de modo que los dos electrodos terminales del condensador 408 se alineen en una dirección lateral. Esta etapa se ilustra en la Fig. 4C.
[0037] Se aplica una capa de laminación dieléctrica en el lado superior del sustrato central 402. La cavidad 404 también se llena con la laminación dieléctrica. Además, la cinta adhesiva 406 se retira del lado inferior del sustrato central 402 y una capa de laminación dieléctrica 412 se aplica en el lado inferior del sustrato central 402. Esta etapa se ilustra en las Figs. 4D y 4E.
[0038] Se forman patrones en las capas de laminación dieléctrica 410 y 412. Los patrones pueden ser cavidades y/o hendiduras en las capas de laminación dieléctrica 410 y 412. Por ejemplo, se puede usar un láser para grabar y/o perforar las capas de laminación dieléctrica 410 y 412. En algunas implementaciones se usa litografía para grabar los patrones en las capas de laminación dieléctrica 410 y 412. El grabado también se puede realizar mediante un proceso químico en algunas implementaciones. Un ejemplo de esta etapa se ilustra en la Fig. 4F.
[0039] En la etapa 506, las placas de alimentación/tierra 414 y 416 se depositan encima y debajo del sustrato central 402. Las placas de alimentación/tierra 414 y 416 pueden llenar algunos o todos los patrones creados en las capas de laminación dieléctrica 410 y 412. Esta etapa se ilustra en la Fig. 4G. Se pueden añadir conexiones o capas adicionales al sustrato de encapsulado. Por ejemplo, se aplican capas adicionales de laminación dieléctrica 418 y 420 en los lados superior e inferior del sustrato central 402. Se forman patrones en estas capas de laminación dieléctrica 418 y 420. Capas metálicas 422 y 424 se depositan encima y debajo del sustrato central 402. Las capas metálicas 422 pueden formar vías u otras conexiones en base a los patrones formados en las capas de laminación dieléctrica 418 y 420. Esta etapa se ilustra en las Figs. 4H y 4I.
Dispositivos electrónicos ejemplares
[0040] La Fig. 6 ilustra diversos dispositivos electrónicos que pueden integrarse con cualquiera de los circuitos integrados, pastillas o encapsulados mencionados anteriormente. Por ejemplo, un teléfono móvil 600, un ordenador portátil 605 y un PC tipo tableta 610 pueden incluir un circuito integrado (IC) 1100 como el descrito en el presente documento. El IC 1100 puede ser, por ejemplo, cualquiera de los encapsulados de circuito integrado que incorporan un sustrato de encapsulado construido de acuerdo con la divulgación. Otros dispositivos electrónicos que pueden configurarse con los encapsulados de circuito integrado construidos de acuerdo con la divulgación pueden incluir un reproductor de música, un reproductor de vídeo, un dispositivo de comunicación, unidades de sistemas de comunicación personal (PCS) manuales, unidades de datos portátiles tales como asistentes digitales personales, dispositivos con GPS, dispositivos de navegación, descodificadores, unidades de entretenimiento, unidades de datos de ubicación fija tales como equipos de lectura de medidores, dispositivos de comunicaciones, teléfonos inteligentes o cualquier otro dispositivo que almacene o recupere datos o instrucciones informáticas, o cualquier combinación de los mismos.
[0041] Uno o más de los componentes, etapas, características y/o funciones ilustrados en las figuras se pueden reorganizar y/o combinar en un solo componente, etapa, característica o función o incorporarse en diversos componentes, etapas o funciones. También se pueden añadir elementos, componentes, etapas y/o funciones adicionales sin apartarse de las características novedosas divulgadas en el presente documento. Los aparatos, dispositivos y/o componentes ilustrados en las figuras pueden configurarse para realizar uno o más de los procedimientos, características o etapas descritos en las figuras. Los algoritmos novedosos descritos en el presente documento también se pueden implementar eficazmente en software y/o integrarse en hardware.
Claims (17)
1. Un sustrato de encapsulado (200), que comprende:
un sustrato (202) que comprende un primer lado;
un condensador (250) incrustado en el sustrato, donde el condensador comprende un primer electrodo (252) y un segundo electrodo (254);
una primera placa metálica (224) que se extiende lateralmente en el sustrato, en donde la primera placa metálica está dispuesta directamente sobre el primer electrodo del condensador y se extiende lateralmente desde un primer lado del primer electrodo; y
una pluralidad de vías (266), que incluyen una primera vía, que se extiende perpendicularmente hacia la primera placa metálica y se conecta a la primera placa metálica desde el primer lado del sustrato.
2. El sustrato de encapsulado de la reivindicación 1, donde la primera vía está desplazada de un área de la primera placa metálica que se superpone al primer electrodo del condensador.
3. El sustrato de encapsulado de la reivindicación 1, que comprende además una segunda placa metálica que se extiende lateralmente en el sustrato, donde la segunda placa metálica está dispuesta sobre y cubre el primer electrodo del condensador desde un segundo lado del sustrato opuesto al primer lado del sustrato.
4. El sustrato de encapsulado de la reivindicación 3, donde la primera placa metálica y la segunda placa metálica están conectadas mediante una segunda vía que se extiende en el sustrato entre las primera y segunda placas metálicas.
5. El sustrato de encapsulado de la reivindicación 1, donde la primera vía está configurada para suministrar un voltaje positivo al condensador por medio de la primera placa metálica.
6. El sustrato de encapsulado de la reivindicación 1, donde el condensador comprende un condensador de cerámica multicapa (MLCC).
7. El sustrato de encapsulado de la reivindicación 1, que comprende además una tercera placa metálica que se extiende lateralmente en el sustrato, donde la tercera placa metálica está dispuesta directamente encima y cubre el segundo electrodo del condensador desde un segundo lado del sustrato opuesto al primer lado del sustrato.
8. El sustrato de encapsulado de la reivindicación 7, que comprende además una pluralidad de vías conectadas a la tercera placa metálica desde el segundo lado del sustrato.
9. El sustrato de encapsulado de la reivindicación 7, que comprende además una cuarta placa metálica que se extiende lateralmente en el sustrato, donde la cuarta placa metálica está dispuesta directamente encima y cubre el segundo electrodo del condensador desde el primer lado del sustrato.
10. El sustrato de encapsulado de la reivindicación 9, donde la tercera placa metálica y la cuarta placa metálica están conectadas mediante una tercera vía que se extiende en el sustrato entre las tercera y cuarta placas metálicas.
11. El sustrato de encapsulado de la reivindicación 1, donde el sustrato de encapsulado se incorpora en, al menos, un reproductor de música, un reproductor de vídeo, una unidad de entretenimiento, un dispositivo de navegación, un dispositivo de comunicaciones, un dispositivo móvil, un teléfono móvil, un teléfono inteligente, un asistente digital personal, un terminal de ubicación fija, una tableta electrónica o un ordenador portátil.
12. Un procedimiento, que comprende:
formar una cavidad (404) en un sustrato de encapsulado (402);
colocar un condensador (408) que incluye un primer electrodo en la cavidad;
formar una primera placa metálica (414) en el sustrato de encapsulado, donde la primera placa metálica está dispuesta directamente sobre el primer electrodo y se extiende lateralmente en el sustrato desde un primer lado del primer electrodo; y
formar una pluralidad de vías que se extienden perpendicularmente a la primera placa metálica y se conectan a la primera placa metálica desde el primer lado del sustrato.
13. El procedimiento de la reivindicación 12, que comprende además:
proporcionar una lámina adhesiva en un lado inferior del sustrato de encapsulado;
colocar el condensador en la cavidad sobre la lámina adhesiva; y
aplicar laminación de material dieléctrico para llenar la cavidad.
14. El procedimiento de la reivindicación 13, que comprende además formar conexiones terminales y patrones que incluyen un patrón para la primera placa metálica sobre la laminación de material dieléctrico en el lado superior del sustrato.
15. El procedimiento de la reivindicación 14, que comprende además:
aplicar laminación de material dieléctrico desde un lado inferior del sustrato de encapsulado; y formar conexiones terminales y patrones que incluyen un patrón para una segunda placa metálica en la laminación de material dieléctrico en el lado inferior del sustrato de encapsulado.
16. El procedimiento de la reivindicación 14, que comprende además formar la primera placa metálica en base al patrón para cubrir completamente una superficie superior del electrodo o formar la segunda placa metálica en base al patrón para cubrir completamente una superficie inferior del electrodo.
17. El procedimiento de la reivindicación 12, que comprende además formar una vía de la pluralidad de vías conectadas a la primera placa metálica desde el lado superior del sustrato, donde la vía está conectada a un área de la primera placa metálica desplazada del electrodo del condensador.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/283,980 US9502490B2 (en) | 2014-05-21 | 2014-05-21 | Embedded package substrate capacitor |
| PCT/US2015/031394 WO2015179305A1 (en) | 2014-05-21 | 2015-05-18 | Embedded package substrate capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2791881T3 true ES2791881T3 (es) | 2020-11-06 |
Family
ID=53274845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES15725963T Active ES2791881T3 (es) | 2014-05-21 | 2015-05-18 | Condensador de sustrato de encapsulado incrustado |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9502490B2 (es) |
| EP (1) | EP3146562B1 (es) |
| JP (1) | JP6377178B2 (es) |
| CN (1) | CN106463494A (es) |
| ES (1) | ES2791881T3 (es) |
| HU (1) | HUE049086T2 (es) |
| WO (1) | WO2015179305A1 (es) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102037264B1 (ko) * | 2014-12-15 | 2019-10-29 | 삼성전기주식회사 | 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판 |
| US9986633B2 (en) | 2016-06-16 | 2018-05-29 | International Business Machines Corporation | Embedding discrete components having variable dimensions in a substrate |
| CN106898594A (zh) * | 2017-02-28 | 2017-06-27 | 美的智慧家居科技有限公司 | 用于无线保真系统级封装芯片的基板及其形成方法 |
| US20200075468A1 (en) * | 2018-09-04 | 2020-03-05 | International Business Machines Corporation | Dedicated Integrated Circuit Chip Carrier Plane Connected to Decoupling Capacitor(s) |
| US10984957B1 (en) | 2019-12-03 | 2021-04-20 | International Business Machines Corporation | Printed circuit board embedded capacitor |
| CN114400286B (zh) * | 2022-01-14 | 2023-04-07 | 成都海威华芯科技有限公司 | 一种高可靠性通孔电容和制作方法 |
| CN115458511A (zh) * | 2022-09-07 | 2022-12-09 | 安徽安努奇科技有限公司 | 一种滤波器电路封装结构及其制作方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE521087T1 (de) | 1998-10-02 | 2011-09-15 | Raytheon Co | Mehrchipmodule mit eingebetteten kondensatoren |
| KR20070101408A (ko) | 1999-09-02 | 2007-10-16 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
| JP2001313474A (ja) * | 2000-02-21 | 2001-11-09 | Ngk Spark Plug Co Ltd | 配線基板 |
| CN1196392C (zh) * | 2000-07-31 | 2005-04-06 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
| JP2003152317A (ja) * | 2000-12-25 | 2003-05-23 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP4685978B2 (ja) * | 2001-01-18 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
| JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
| TW586205B (en) | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
| JP2004349457A (ja) | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | Ｌｓｉパッケージ |
| KR100688769B1 (ko) | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 |
| US7548432B2 (en) | 2005-03-24 | 2009-06-16 | Agency For Science, Technology And Research | Embedded capacitor structure |
| US7504706B2 (en) | 2005-10-21 | 2009-03-17 | E. I. Du Pont De Nemours | Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof |
| TWI333684B (en) | 2006-11-07 | 2010-11-21 | Unimicron Technology Corp | Package substrate having embedded capacitor |
| JP4734282B2 (ja) * | 2007-04-23 | 2011-07-27 | 株式会社日立製作所 | 半導体チップおよび半導体装置 |
| EP2259669A4 (en) | 2008-03-24 | 2011-12-28 | Ngk Spark Plug Co | INTEGRATED COMPONENT CONNECTION TABLE |
| JP2010093018A (ja) * | 2008-10-07 | 2010-04-22 | Panasonic Corp | 配線基板 |
| JP5385967B2 (ja) * | 2011-12-22 | 2014-01-08 | イビデン株式会社 | 配線板及びその製造方法 |
| WO2014007129A1 (ja) | 2012-07-05 | 2014-01-09 | 株式会社村田製作所 | 部品内蔵基板 |
-
2014
- 2014-05-21 US US14/283,980 patent/US9502490B2/en active Active
-
2015
- 2015-05-18 WO PCT/US2015/031394 patent/WO2015179305A1/en active Application Filing
- 2015-05-18 JP JP2016568015A patent/JP6377178B2/ja active Active
- 2015-05-18 ES ES15725963T patent/ES2791881T3/es active Active
- 2015-05-18 CN CN201580025258.XA patent/CN106463494A/zh active Pending
- 2015-05-18 EP EP15725963.1A patent/EP3146562B1/en active Active
- 2015-05-18 HU HUE15725963A patent/HUE049086T2/hu unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017524245A (ja) | 2017-08-24 |
| WO2015179305A1 (en) | 2015-11-26 |
| EP3146562B1 (en) | 2020-02-19 |
| US9502490B2 (en) | 2016-11-22 |
| CN106463494A (zh) | 2017-02-22 |
| EP3146562A1 (en) | 2017-03-29 |
| HUE049086T2 (hu) | 2020-09-28 |
| US20150340425A1 (en) | 2015-11-26 |
| JP6377178B2 (ja) | 2018-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2791881T3 (es) | Condensador de sustrato de encapsulado incrustado | |
| TWI671866B (zh) | 具有用於被動組件的疊置式基體之晶粒封裝技術（二） | |
| JP6679748B2 (ja) | バックサイドドリリング埋込みダイ基板 | |
| TWI431759B (zh) | 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法 | |
| CN103339717B (zh) | 具有分段形成的贯通硅通路及芯片上载体的堆叠微电子组件 | |
| TWI420635B (zh) | 低分佈剖面倒裝功率模組及製造方法 | |
| US9119321B2 (en) | Assembly method for converting the precursors to capacitors | |
| ES2778872T3 (es) | Estructura de inductor acoplada en sustrato | |
| TW200301493A (en) | Semiconductor device package and method of production and semiconductor device of same | |
| US8791501B1 (en) | Integrated passive device structure and method | |
| KR20150025129A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| US9196554B2 (en) | Electronic component, arrangement and method | |
| US20160049383A1 (en) | Device and method for an integrated ultra-high-density device | |
| JP2017508281A (ja) | 埋込み多端子コンデンサ | |
| TW201642291A (zh) | 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置 | |
| CN106463261A (zh) | 具有可配置/可控制等效串联电阻的嵌入式封装基板电容器 | |
| US20160079219A1 (en) | Semiconductor device | |
| JP2006295183A (ja) | 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。 | |
| KR101341619B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US9728507B2 (en) | Cap chip and reroute layer for stacked microelectronic module | |
| TWI685944B (zh) | 三維直通矽晶貫孔結構 | |
| KR101548801B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP2013106008A (ja) | 半導体装置 | |
| KR20170138644A (ko) | Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치 | |
| KR20130015388A (ko) | 반도체 패키지 및 이의 제조 방법 |