TWI600037B - 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法 - Google Patents

無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法 Download PDF

Info

Publication number
TWI600037B
TWI600037B TW103103804A TW103103804A TWI600037B TW I600037 B TWI600037 B TW I600037B TW 103103804 A TW103103804 A TW 103103804A TW 103103804 A TW103103804 A TW 103103804A TW I600037 B TWI600037 B TW I600037B
Authority
TW
Taiwan
Prior art keywords
inductor
winding
substrate
inductor winding
inductor structure
Prior art date
Application number
TW103103804A
Other languages
English (en)
Other versions
TW201443940A (zh
Inventor
多伊爾詹姆斯湯瑪士
瑪姆狄法爾席德
亞朗尼亞米拉里夏昂
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201443940A publication Critical patent/TW201443940A/zh
Application granted granted Critical
Publication of TWI600037B publication Critical patent/TWI600037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
本專利申請案主張於2013年2月8日提出申請的題為「Substrate-less Discrete Coupled Inductor Structure(無基板個別耦合電感器結構)」的美國臨時申請案第61/762,555號的優先權，該美國臨時申請案藉由引用明確結合於此。
各特徵係關於無基板個別耦合電感器結構。
個別耦合電感器已通常使用梯型結構來實現。如圖1中所圖示的，梯型耦合電感器結構102可包括具有複數個電感器繞組106a-d的核104。然而，此類梯型結構102需要定製核104和繞組(例如，線圈)。相對於不用定製的電感器而言，梯型結構102是相對昂貴的。此外，在將電感器置於半導體裝置內時，期望電感器佔據最小可能的面積。
因此，存在對於高效且節省成本的耦合電感器結構/配置的需要。
各種特徵係關於無基板耦合電感器結構。
第一實例提供包括第一電感器繞組的電感器結構，該第一電感器繞組包括導電材料。該電感器結構亦包括第二電感器繞組，該第二電感器繞組包括導電材料。該電感器結構亦包括橫向位於第一電感器繞組與第二電感器繞組之間的填充物。該填充物配置成提供第一電感器繞組和第二電感器繞組的結構耦合。
根據態樣，第一電感器繞組與第二電感器繞組橫向共面。
根據態樣，第一電感器繞組具有第一螺旋形狀，並且第二電感器繞組具有第二螺旋形狀。
根據態樣，第一電感器繞組和第二電感器繞組具有拉長的圓形形狀。
根據態樣，第一電感器繞組包括第一端子和第二端子，並且第二電感器繞組包括第三端子和第四端子。在一些實現中，第一端子耦合至第一電感器繞組的第一端，並且第二端子耦合至第一電感器繞組的第二端。
根據態樣，第一電感器繞組的厚度小於0.2毫米。
根據態樣，該填充物是環氧樹脂。在一些實現中，該電感器結構沒有作為電感器結構的基底部分的基板。
根據態樣，該電感器結構被整合在層疊封裝(PoP)結構上。在一些實現中，該電感器結構被整合在封裝基板的表面上。在一些實現中，該電感器結構被整合在封裝基板內部。
根據一個態樣，該電感器結構被納入以下至少一者 中：音樂播放機，視訊播放機，娛樂單元，導航設備，通訊設備，行動設備，行動電話，智慧型電話，個人數位助理，固定位置終端，平板電腦，及/或膝上型電腦。
第二實例提供設備，該設備包括第一電感手段、第二電感手段以及橫向位於第一電感手段與第二電感手段之間的填充物。該填充物配置成提供第一電感手段和第二電感手段的結構耦合。
根據態樣，第一電感手段與第二電感手段橫向共面。
根據一個態樣，第一電感手段具有第一螺旋形狀，並且第二電感手段具有第二螺旋形狀。
根據態樣，第一電感手段和第二電感手段具有拉長的圓形形狀。
根據一個態樣，第一電感手段包括第一端子和第二端子，並且第二電感手段包括第三端子和第四端子。在一些實現中，第一端子耦合至第一電感手段的第一端，並且第二端子耦合至第一電感手段的第二端。
根據態樣，第一電感手段的厚度小於0.2毫米。
根據一個態樣，該填充物是環氧樹脂。在一些實現中，該設備沒有作為電感器結構的基底部分的基板。
根據態樣，該設備被整合在層疊封裝(PoP)結構上。在一些實現中，該設備整合在封裝基板的表面上。在一些實現中，該設備整合在封裝基板內部。
根據一個態樣，該設備被納入以下至少一者中：音 樂播放機，視訊播放機，娛樂單元，導航設備，通訊設備，行動設備，行動電話，智慧型電話，個人數位助理，固定位置終端，平板電腦，及/或膝上型電腦。
第三實例提供用於提供電感器結構的方法。該方法提供基板。該方法亦在基板上提供第一電感器繞組和第二電感器繞組。該方法在第一電感器繞組和第二電感器繞組之間提供填充物。該填充物配置成提供第一電感器繞組和第二電感器繞組的結構耦合。
根據態樣，該方法移除該基板。
根據一個態樣，在基板上提供第一電感器繞組和第二電感器繞組包括：在基板之上提供犧牲層，選擇性地移除犧牲層的諸部分，以及在基板和犧牲層之上提供金屬層。金屬層形成第一電感器繞組與第二電感器繞組。在一些實現中，提供第一電感器繞組和第二電感器繞組包括移除犧牲層。
根據態樣，提供第一電感器繞組和第二電感器繞組包括：將第一電感器繞組提供為與第二電感器繞組橫向共面。
根據一個態樣，第一電感器繞組具有第一螺旋形狀，並且第二電感器繞組具有第二螺旋形狀。
根據態樣，第一電感器繞組和第二電感器繞組具有拉長的圓形形狀。
根據一個態樣，第一電感器繞組包括第一端子和第二端子，並且第二電感器繞組包括第三端子和第四端子。在一些實現中，第一端子耦合至第一電感器繞組的第一端，並 且第二端子耦合至第一電感器繞組的第二端。
根據態樣，該填充物是環氧樹脂。
根據一個態樣，該方法進一步包括在層疊封裝(PoP)結構上提供該電感器結構。
根據態樣，該方法進一步包括在封裝基板的表面上提供該電感器結構。
根據一個態樣，該方法進一步包括在封裝基板內部提供該電感器結構。
根據態樣，該方法進一步將該電感器結構提供在以下至少一者中：音樂播放機，視訊播放機，娛樂單元，導航設備，通訊設備，行動設備，行動電話，智慧型電話，個人數位助理，固定位置終端，平板電腦，及/或膝上型電腦。
102‧‧‧耦合電感器結構
104‧‧‧核
106a‧‧‧電感器繞組
106b‧‧‧電感器繞組
106c‧‧‧電感器繞組
106d‧‧‧電感器繞組
200‧‧‧耦合電感器結構
202‧‧‧填充物
204‧‧‧第一電感器
206‧‧‧第二電感器
208‧‧‧端子
210‧‧‧端子
212‧‧‧端子
214‧‧‧端子
220‧‧‧基板
400‧‧‧耦合電感器結構
402‧‧‧基板
404‧‧‧犧牲層
406‧‧‧金屬層
408‧‧‧元件
410‧‧‧填充物
505‧‧‧步驟
510‧‧‧步驟
515‧‧‧步驟
520‧‧‧步驟
525‧‧‧步驟
530‧‧‧步驟
535‧‧‧步驟
605‧‧‧步驟
610‧‧‧步驟
615‧‧‧步驟
620‧‧‧步驟
700‧‧‧層疊封裝結構
702‧‧‧第一封裝基板
704‧‧‧第一組焊球
706‧‧‧第一晶粒
708‧‧‧第二封裝基板
710‧‧‧第二組焊球
712‧‧‧第二組晶粒
714‧‧‧第一電感器結構
716‧‧‧第二電感器結構
800‧‧‧層疊封裝結構
802‧‧‧第一封裝基板
804‧‧‧第一組焊球
806‧‧‧第一晶粒
808‧‧‧第二封裝基板
810‧‧‧第二組焊球
812‧‧‧第二組晶粒
814‧‧‧電感器結構
900‧‧‧晶粒/晶片
902‧‧‧封裝基板
904‧‧‧電感器結構
906‧‧‧電感器結構
908‧‧‧電壓調整器
910‧‧‧電壓調整器
1000‧‧‧IC封裝
1002‧‧‧IC晶粒
1004‧‧‧封裝基板
1006‧‧‧焊球
1008‧‧‧金屬垂直互連通路/通孔
1010‧‧‧個別電路元件
1022‧‧‧金屬層
1024‧‧‧金屬層
1026‧‧‧金屬層
1028‧‧‧金屬層
1032‧‧‧絕緣層
1034‧‧‧絕緣層
1035‧‧‧腔
1036‧‧‧絕緣層
1200‧‧‧積體電路
1202‧‧‧設備
1204‧‧‧設備
1206‧‧‧設備
在結合附圖理解下面闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了梯型結構電感器。
圖2圖示了基板上的無基板耦合電感器結構的傾斜視圖。
圖3圖示了基板上的無基板耦合電感器結構的頂視圖和側視圖。
圖4A-4C圖示了用於提供/製造無基板耦合電感器結構的序列。
圖5圖示了用於提供/製造無基板耦合電感器結構的 流程圖。
圖6圖示了用於提供/製造無基板耦合電感器結構的另一流程圖。
圖7圖示了層疊封裝(PoP)結構上的無基板耦合電感器結構。
圖8圖示了層疊封裝(PoP)結構上的另一無基板耦合電感器結構。
圖9圖示了封裝基板上的至少一個無基板耦合電感器結構。
圖10圖示了整合在封裝基板中的至少一個無基板耦合電感器結構。
圖11圖示了整合在封裝基板中的另一無基板耦合電感器結構。
圖12圖示了可與任何前述積體電路、晶粒、晶粒封裝及/或基板中的任何一者整合的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。但是，本領域一般技藝人士將理解，沒有該等具體細節亦可實踐該等態樣。例如，電路可能用方塊圖示出以避免使該等態樣混淆在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免使本案的該等態樣不明朗。
綜覽
一些創新性特徵係關於無基板電感器結構，該無基 板電感器結構包括第一電感器繞組、第二電感器繞組和填充物。第一電感器繞組包括導電材料。第二電感器繞組包括導電材料。填充物橫向位於第一電感器繞組與第二電感器繞組之間。填充物配置成提供第一電感器繞組和第二電感器繞組的結構耦合。該電感器結構沒有作為電感器結構的基底部分的基板。在一些實現中，第一電感器繞組與第二電感器繞組橫向共面。在一些實現中，第一電感器繞組具有第一螺旋形狀，並且第二電感器繞組具有第二螺旋形狀。在一些實現中，第一電感器繞組和第二電感器繞組具有拉長的圓形形狀。在一些實現中，該填充物是環氧樹脂。
示例性耦合電感器結構
圖2-3圖示了耦合電感器結構的實例。在一些實現中，耦合電感器結構按如下方式來設計/安排：以比圖1中示出和描述的梯型結構更好及/或改進的耦合來佔據很小的有效佔用面積/佔用空間。此外，具體而言，一些實現提供了被設計/安排成比圖1中示出的梯型結構更薄的耦合電感器結構。在一些實現中，此類耦合電感器結構是無基板個別耦合電感器結構，該結構沒有基板(例如，作為基底部分的基板已被移除)或者具有非常薄的基板。
更具體地，圖2圖示了在基板上形成的耦合電感器結構(其中基板隨後被移除)的傾斜視圖，並且圖3圖示了基板上的耦合電感器結構(其中基板隨後被移除)的頂視圖和側視圖。在一些實現中，移除基板提供了與其他耦合電感器結構相比較而言相對較薄的耦合電感器結構。在一些實現中， 沒有基板(例如，沒有作為基底的基板)的耦合電感器結構可具有0.2毫米(mm)或者更小(200微米(μm)或更小)的厚度。在一些實現中，無基板耦合電感器結構具有90微米(μm)或更小的厚度。
圖2圖示了耦合電感器結構200，耦合電感器結構200包括第一電感器204、第二電感器206和端子208-214。第一電感器204(例如，第一電感器繞組)包括端子208-210。第二電感器206(例如，第二電感器繞組)包括端子212-214。第一電感器204和第二電感器206藉由填充物(填充物不可見)耦合在一起，該填充物為耦合電感器結構200提供結構耦合、穩定性及/或剛性。在一些實現中，該填充物是環氧樹脂。在一些實現中，填充物在第一電感器204和第二電感器306之間並將第一和第二電感器204-206保持在一起，從而允許兩個電感器204-206之間的橫向能量耦合(例如，能量傳遞)。
圖2亦圖示了耦合電感器結構是在基板220上形成的。基板220被示為點線以圖示基板220在電感器204-206形成之後被移除。在一些實現中，基板220被移除(例如，蝕刻，露出)以提供儘可能薄的耦合電感器結構200。
圖3圖示了填充物可如何為耦合電感器結構200提供結構耦合、穩定性及/或剛性。如以上所提及的，圖3圖示了基板(基板隨後被移除或變薄)上的耦合電感器結構的頂視圖和側視圖。耦合電感器結構200的側視圖是沿著耦合電感器結構200的頂視圖的AA橫截面的。
如圖3中所示，耦合電感器結構200包括填充物202 、第一電感器204和第二電感器206。填充物202為耦合電感器結構200提供結構耦合、穩定性及/或剛性。例如，填充物202允許第一和第二電感器204-206實體耦合在一起，從而允許第一和第二電感器204-206之間的能量耦合。能量耦合在以下進一步描述。
耦合電感器結構200形成在基板220(基板220隨後被移除或變薄)上。基板220可以是矽基板。第一電感器204由第一電感器繞組(例如，線圈)限定。第二電感器206由第二電感器繞組(例如，線圈)限定。第一和第二電感器繞組可具有導電材料(例如金屬，諸如銅)。第一電感器204的第一繞組具有第一螺旋形狀。第二電感器206的第二繞組具有第二螺旋形狀。亦應注意，不同實現可為電感器的繞組使用不同形狀。例如，在一些實現中，電感器繞組可具有拉長的圓形形狀(例如，賽馬場形狀)。電感器繞組的形狀亦可以是同心形狀、正方形、矩形、橢圓形或其他非圓形形狀。
在一些實現中，第一電感器204的第一螺旋和第二電感器206的第二螺旋被置於基板220(基板220隨後被移除)上，從而在第一電感器204與第二電感器206之間存在橫向能量耦合。亦即，第一電感器204可配置成感應第二電感器206中的電流。在一些實現中，橫向能量耦合是指兩個電感器之間沿相同平面(例如，共面，沿相同層)的能量傳遞。在一些實現中，橫向耦合電感器結構是其中兩個電感器之間的能量傳遞大部分(例如，大多數)或基本上沿著相同平面發生的電感器結構。除了提供較小的佔用面積以外，橫向耦合電感 器結構可提供比其他類型的耦合電感器結構(例如，垂直耦合電感器結構)更好的耦合效率。電感器及/或耦合電感器結構的一些屬性包括電感器結構的有效電感、Q因數及/或耦合有效性。電感器及/或電感器結構的有效性可由電感器Q因數來定義。Q因數是定義電感器的效率的品質因數/值。Q因數越高，電感器就越逼近理想電感器的行為，理想電感器是無損耗電感器。因此，一般而言，與較低的Q因數相比，更期望較高的Q因數。
在一些實現中，第一電感器204是電感器結構中的主電感器，並且第二電感器206是電感器結構中的副電感器。在此類配置中，第一電感器204(例如，主電感器)可感應第二電感器206(例如，副電感器)中的電壓/電流。替換地，在一些實現中，第一電感器204可以是電感器結構中的副電感器，並且第二電感器206可以是電感器結構中的主電感器。在此類配置中，第二電感器206可感應第一電感器204中的電壓/電流。
每個電感器204-206亦包括一組引腳/端子(例如，輸入端子和輸出端子)。具體而言，第一電感器204包括第一輸入端子208(例如，vx1)和第一輸出端子210(例如，vout1)，並且第二電感器206包括第二輸入端子214(例如，vx2)和第二輸出端子212(例如，vout2)。然而，應注意，不同實現可使用不同輸入和輸出端子位置。例如，在一些實現中，端子208可以是輸出端子，並且端子210可以是輸入端子。
耦合電感器結構200亦可包括一或多個鐵磁層(未圖 示)。例如，第一鐵磁層可位於基板202的頂部上，並且第二鐵磁層可位於基板202的底部上。在一些實現中，第一和第二鐵磁層可位於電感器204-206之間的填充物上方/下方。第一和第二鐵磁層可以不電耦合至電感器204-206。第一和第二鐵磁層可配置成降低因金屬鄰近(法拉第籠)而引起的損耗。在一些實現中，第一和第二鐵磁層亦可提供對第一和第二電感器204-206的遮罩，此幫助增大耦合電感器結構200的有效電感、Q因數及/或耦合有效性。如上所述，電感器的有效性可由電感器Q因數定義。Q因數是定義電感器的效率的品質因數/值。Q因數越高，電感器就越逼近理想電感器的行為，理想電感器是無損耗電感器。因此，一般而言，與較低的Q因數相比，更期望較高的Q因數。在一些實現中，第一和第二鐵磁層的使用說明增大耦合電感器結構200的Q因數(例如，增大有效電感)並提供磁遮罩。在一些實現中，磁遮罩保持(例如，彙集)由耦合電感器結構內的電感器204-206中的一者或多者產生的磁場，此增大了電感器結構的有效阻抗(例如，增大Q因數)。
第一和第二鐵磁層可具有高導磁率(μ)及/或高B飽和度。在一些實現中，材料的導磁率是指材料回應於所施加的磁場而獲得的磁化程度。在一些實現中，材料的B飽和度是指在磁場的增大不再增加材料的磁化強度時該材料達到的狀態。鐵磁材料的實例可以是矽鋼、錳鋅鐵氧體(MnZn)及/或透磁合金。在一些實現中，第一和第二鐵磁層是磁箔。
已描述了無基板耦合電感器結構，現在將在以下描 述用於製造/提供無基板耦合電感器結構的序列和方法。
用於提供/製造無基板耦合電感器結構的示例性序列
圖4A-4C圖示了用於提供/製造無基板耦合電感器結構的序列。在一些實現中，圖4A-4C的序列可被用來製造圖2-3的耦合電感器結構200。但是，圖4A-4C的序列可適用於其他耦合電感器結構。
該序列以基板402開始於圖4A的階段1處。在一些實現中，基板402可以是矽基板。不同實現可使用不同基板。在一些實現中，可使基板402變薄。
在階段2，在基板402之上提供(例如，沉積)犧牲層404。在一些實現中，犧牲層404可以是光阻層。不同實現可將不同材料用於光阻層。
在階段3，可在犧牲層404中形成圖案405。圖案405可以是犧牲層404中的腔及/或溝。不同實現可使用不同方法以用於建立/形成圖案405。在一些實現中，在犧牲層404中蝕刻/鑽出圖案。例如，可使用鐳射來在犧牲層404中蝕刻及/或鑽。在一些實現中，使用光刻在犧牲層404中蝕刻圖案405。在一些實現中，蝕刻亦可藉由化學程序來執行。
如圖4B中所示，在階段4，在基板402之上沉積金屬層406。金屬層406可填充犧牲層404中建立的圖案405中的一些或全部。在一些實現中，金屬層406亦可沉積在犧牲層404之上。不同實現可將不同材料用於金屬層406。例如，金屬層406在一些實現中可以是銅。
在階段5，移除犧牲層404和犧牲層404之上的金屬層 406，僅留下剩餘的金屬408。不同實現可使用不同方法以用於移除(例如，蝕刻)犧牲層404和金屬層406。例如，可使用化學程序來「洗掉」剩餘的犧牲層404。在「洗掉」犧牲層404的程序期間，在一些實現中亦移除了犧牲層404之上的金屬層。如圖5中所示，在犧牲層404被移除之後，剩餘的金屬層現在成為電感器結構的元件408。例如，元件408可以是第一電感器及/或第二電感器的繞組。此外，在一些實現中，元件408亦可以是第一電感器及/或第二電感器的端子。
在階段6，在各元件408之間(例如，第一和第二電感器的繞組之間)提供填充物410。在一些實現中，填充物410可以是環氧樹脂。在一些實現中，填充物410可配置成為耦合電感器結構提供結構耦合、穩定性及/或剛性。亦即，在一些實現中，填充物410可配置成允許耦合電感器結構在沒有作為基底部分的基板的情況下具有結構完整性。例如，填充物410可允許第一電感器實體耦合至第二電感器。
如圖4C中所示，在階段7，從耦合電感器結構移除(例如，蝕刻)基板402。基板402的移除由定義基板402先前位於的位置的點線來表示。不同實現可使用不同方法以用於移除基板。在一些實現中，可使用鐳射來蝕刻掉基板402。在一些實現中，僅移除基板的一部分。例如，在一些實現中，使基板變薄，而不是完全移除基板。
在階段8，移除填充物410的一些部分。填充物410的一些部分的移除由定義該等部分先前位於的位置的點線來表示。不同實現可使用不同方法以用於移除填充物410的一些 部分。例如，可使用鐳射來移除填充物410的一些部分。可移除填充物410的一些部分以進一步減小耦合電感器結構的大小及/或面積。
階段9圖示了移除了基板之後的示例性耦合電感器結構400。如階段9中所示，無基板耦合電感器結構包括元件408(元件408可包括第一和第二電感器的繞組)以及將各元件408實體耦合在一起(例如，將第一電感器的繞組實體耦合至第二電感器的繞組)的填充物410。
亦應注意，在一些實現中，可在耦合電感器結構400上提供(例如，沉積)一或多個鐵磁層。鐵磁層可提供在耦合電感器結構400上方及/或下方。不同實現可在製造耦合電感器結構的不同階段期間提供鐵磁層。在一些實現中，一或多個鐵磁層可被提供在填充物上(例如，在圖4B的階段6之後)。在一些實現中，一或多個鐵磁層可在基板被移除及/或變薄之後(例如，在圖4C的階段7之後)提供。
用於提供/製造無基板耦合電感器結構的示例性方法
圖5圖示用於提供/製造無基板耦合電感器結構的方法的流程圖。在一些實現中，圖5的方法被用來製造/提供圖2-3的無基板耦合電感器結構200以及圖4A-4C的無基板耦合電感器結構400。
該方法提供(在505)基板(例如，基板402)。在一些實現中，該基板可以是矽基板。不同實現可使用不同基板。在一些實現中，可使基板變薄。
該方法進一步在基板之上提供(在510)犧牲層(例 如，犧牲層404)。在一些實現中，提供犧牲層包括在基板上沉積犧牲層。在一些實現中，犧牲層可以是光阻層。不同實現可將不同材料用於光阻層。
該方法選擇性地移除(在515)犧牲層的諸部分。在一些實現中，選擇性地移除犧牲層的諸部分包括建立/形成犧牲層中的圖案(例如，圖案405)。該圖案可以是犧牲層中的腔及/或溝。不同實現可使用不同方法以用於選擇性地移除犧牲層的諸部分、建立/形成圖案。在一些實現中，在犧牲層中蝕刻/鑽出圖案。例如，可使用鐳射來在犧牲層中蝕刻及/或鑽。在一些實現中，使用光刻在犧牲層中蝕刻圖案。在一些實現中，蝕刻亦可藉由化學程序來執行。
該方法在基板之上提供(在520)金屬層(例如，金屬層406)。在一些實現中，提供金屬層包括在基板之上沉積金屬層。當移除(在515)犧牲層的所選擇部分時，金屬層可填充犧牲層中建立的圖案的一些或全部。在一些實現中，金屬層亦可沉積在犧牲層之上。不同實現可將不同材料用於金屬層。例如，金屬層在一些實現中可以是銅。
該方法移除(在525)犧牲層以及犧牲層之上的金屬層。不同實現可使用不同方法以用於移除(例如，蝕刻)犧牲層和金屬層。例如，可使用化學程序來「洗掉」剩餘的犧牲層。在「洗掉」犧牲層的程序期間，在一些實現中亦移除了犧牲層之上的金屬層。在犧牲層被移除之後，剩餘的金屬層現在成為電感器結構的元件(例如，元件408)。例如，元件(例如，元件408)可以是第一電感器及/或第二電感器的繞 組。此外，在一些實現中，元件亦可以是第一電感器及/或第二電感器的端子。
該方法在定義耦合電感器結構的元件的金屬層之間(例如，在第一和第二電感器的繞組之間)提供(在530)填充物(例如，填充物410)。在一些實現中，提供填充物包括在定義耦合電感器結構的元件的金屬層中間沉積填充物。在一些實現中，該填充物可以是環氧樹脂。在一些實現中，填充物可配置成為耦合電感器結構提供結構耦合、穩定性及/或剛性。亦即，在一些實現中，填充物可配置成允許耦合電感器結構在沒有作為基底部分的基板的情況下具有結構完整性。例如，填充物可允許第一電感器(例如，第一電感器繞組)實體耦合至第二電感器(例如，第二電感器繞組)。
該方法從耦合電感器結構移除(在535)基板。不同實現可使用不同方法以用於移除基板。在一些實現中，可使用鐳射來蝕刻掉基板。除了移除基板以外，一些實現亦可移除填充物的一些部分。可移除填充物的一些部分以進一步減小耦合電感器結構的大小及/或面積。
已描述了用於提供/製造無基板耦合電感器結構的具體方法，現在將在以下描述用於提供/製造無基板耦合電感器結構的一般性方法。
用於提供/製造無基板耦合電感器結構的示例性方法
圖6圖示用於提供/製造無基板耦合電感器結構的方法的流程圖。在一些實現中，圖6的方法被用來提供圖2-3的無基板耦合電感器結構200以及圖4A-4C的無基板耦合電感器結 構400。
該方法提供(在605)基板(例如，基板402)。在一些實現中，該基板可以是矽基板。不同實現可使用不同基板。在一些實現中，可使基板變薄。
該方法進一步在基板上提供(在610)第一電感器繞組和第二電感器繞組。不同實現可以不同地在基板上提供第一電感器繞組和第二電感器繞組。在一些實現中，提供第一和第二電感器繞組包括在基板之上提供(例如，沉積)犧牲層。在一些實現中，犧牲層可以是光阻層。不同實現可將不同材料用於光阻層。
在一些實現中，提供第一和第二電感器繞組亦包括提供選擇性地移除犧牲層的諸部分。在一些實現中，選擇性地移除犧牲層的諸部分包括建立/形成犧牲層中的圖案(例如，圖案405)。該圖案可以是犧牲層中的腔及/或溝。不同實現可使用不同方法以用於選擇性地移除犧牲層的諸部分、建立/形成圖案。在一些實現中，在犧牲層中蝕刻/鑽出圖案。例如，可使用鐳射來在犧牲層中蝕刻及/或鑽。在一些實現中，使用光刻在犧牲層中蝕刻圖案。在一些實現中，蝕刻亦可藉由化學程序來執行。
在一些實現中，提供第一和第二電感器繞組包括在基板之上提供金屬層(例如，金屬層406)。在一些實現中，提供金屬層包括在基板之上沉積金屬層。當移除犧牲層的所選擇部分時，金屬層可填充犧牲層中建立的圖案的一些或全部。在一些實現中，金屬層亦可沉積在犧牲層之上。不同實 現可將不同材料用於金屬層。例如，金屬層在一些實現中可以是銅。
在一些實現中，提供第一和第二電感器繞組進一步包括提供移除犧牲層以及犧牲層之上的金屬層。不同實現可使用不同方法以用於移除(例如，蝕刻)犧牲層和金屬層。例如，可使用化學程序來「洗掉」剩餘的犧牲層。在「洗掉」犧牲層的程序期間，在一些實現中亦移除了犧牲層之上的金屬層。在犧牲層被移除之後，剩餘的金屬層現在成為電感器結構的元件(例如，元件408)。例如，元件(例如，元件408)可以是第一電感器及/或第二電感器的繞組。此外，在一些實現中，元件亦可以是第一電感器及/或第二電感器的端子。
該方法在第一電感器繞組和第二電感器繞組之間提供(在615)填充物。在一些實現中，提供(在615)填充物包括在定義耦合電感器結構的元件的金屬層之間沉積填充物(例如，填充物410)。在一些實現中，該填充物可以是環氧樹脂。在一些實現中，填充物可配置成為耦合電感器結構提供結構耦合、穩定性及/或剛性。亦即，在一些實現中，填充物可配置成允許耦合電感器結構在沒有作為基底部分的基板的情況下具有結構完整性。例如，填充物可允許第一電感器(例如，第一電感器繞組)實體耦合至第二電感器(例如，第二電感器繞組)。
該方法從耦合電感器結構移除(在620)基板。不同實現可使用不同方法以用於移除基板。在一些實現中，可使 用鐳射來蝕刻掉基板。除了移除基板以外，一些實現亦可移除填充物的一些部分。可移除填充物的一些部分以進一步減小耦合電感器結構的大小及/或面積。在一些實現中，移除基板包括移除基板的一部分(例如，使基板變薄)。
層疊封裝上的示例性無基板耦合電感器結構
在一些實現中，一或多個耦合電感器結構(例如，電感器結構200)可耦合在層疊封裝(PoP)結構內的基板上。圖7圖示了包括耦合電感器結構的層疊封裝(PoP)結構700的側視圖。如圖7中所圖示的，PoP結構包括第一封裝基板702、第一組焊球704、第一晶粒706、第二封裝基板708、第二組焊球710、第二組晶粒712、第一電感器結構714以及第二電感器結構716。第一和第二電感器結構714-716可以是圖2-3和圖4A-C的電感器結構200及/或400。第一晶粒706可以是邏輯晶粒。第二組晶粒716在一些實現中是堆疊式記憶體晶粒。
PoP結構700的第一封裝可包括第一封裝基板702、第一組焊球704和第一晶粒706。PoP結構700的第一封裝亦可包括第一和第二電感器結構714-716。在一些實現中，第一晶粒706可以是特殊應用積體電路(ASIC)晶粒。第一電感器結構714可整合在第一封裝基板702的頂面上。如圖7中所示，可移除一或多個焊球以將第一電感器結構714放置在第一封裝基板702的頂面上。
電感器結構亦可位於封裝基板的底面上。如圖7中進一步示出的，第二電感器結構716位於第一封裝基板702的底面上。可移除第一組焊球710中的一或多個焊球以允許第二電 感器結構716被置於第一封裝基板702的底部。
圖8圖示了包括耦合電感器結構的另一層疊封裝(PoP)結構800的側視圖和底視圖。如圖8中所圖示的，PoP結構包括第一封裝基板802、第一組焊球804、第一晶粒806、第二封裝基板808、第二組焊球810、第二組晶粒812以及電感器結構814。第一電感器結構814可以是圖2-3和圖4A-C的電感器結構200及/或400。第一晶粒706可以是邏輯晶粒。第二組晶粒716在一些實現中是堆疊式記憶體晶粒。
如圖8中所示，電感器結構814位於第一封裝基板802的底部/底面上。電感器結構814可被第一組焊球804圍繞。圖8亦圖示了第一組焊球804中的一些焊球可被移除以為電感器結構814騰出空間。圖8的電感器結構814可以概念性地表示一個電感器結構或若干電感器結構。
封裝上的示例性無基板耦合電感器結構
在一些實現中，一或多個耦合電感器結構(例如，電感器結構200，400)可耦合在半導體封裝內的基板上。如圖9中所圖示的，晶粒/晶片900可安裝在封裝基板902上。圖9亦圖示了封裝基板902的表面上的兩個耦合電感器結構。具體而言，圖9圖示了封裝基板902上的第一結構904和第二結構906。第一和第二結構904-906藉由一組佈線(例如，跡線)耦合至晶粒900。在一些實現中，第一和第二結構904-906可以各自為圖2-3及/或圖4A-4C中示出和描述的電感器結構(例如，電感器結構200，400)。
在一些實現中，來自電感器結構904-906的一或多個 電感器可在不同電壓上操作。在一些實現中，可使用一或多個電壓調整器(EVR)908-910來調整提供(例如，供應)給電感器結構904-906中的一或多個電感器的電壓/電流。在一個實例中，第一EVR 908可被用來調整及/或提供至第一結構904的電壓/電流。第一EVR 908亦可調整提供給第一結構904的一或多個電感器的電壓/電流的相位。類似地，第二EVR 910可被用來調整至第二結構906的電壓。第二EVR 910亦可調整提供給第一結構906的一或多個電感器的電壓/電流的相位。如圖9中所示，第一和第二EVR 908-910位於晶粒900上。然而，在一些實現中，EVR 908-910可被耦合至晶粒900，但實體上與晶粒900分開。如圖9中進一步示出的，在一些實現中，第一和第二EVR 908-910的組合尺寸可以是2mm×2mm或者更小。然而，不同實現可具有尺寸不同的EVR 908-910。
在一些實現中，晶粒900與結構904-906中的一者或兩者之間的間距為2mm或更小。間距可被定義為兩個元件之間的邊緣到邊緣距離(例如，晶粒的邊緣與結構的邊緣之間的距離)。在一些實現中，晶粒900與結構(例如，結構904)的外邊緣之間的間距大於8mm並小於5mm。然而，不同實現可具有晶粒900與結構904-906中的一者或多者之間的不同間距。
在一些實例中，基板902可以是封裝基板(EPS)的一部分(封裝基板在以下參照圖10-11進一步描述)。因此，在一些實現中，電感器結構902-904的厚度被保持為小於或等於晶粒/晶片900的厚度(例如，0.2mm或更小)。
已描述了示例性耦合電感器結構，現在將在以下描述包括此類耦合電感器結構的若干封裝基板。
具有無基板耦合電感器結構的示例性封裝基板
在一些實現中，一或多個耦合電感器結構(例如，電感器200，400)可耦合在半導體封裝內的基板(例如，封裝基板)內部。圖10-11圖示了在一些實現中基板中的耦合電感器結構的實例。具體而言，圖10圖示了根據本案一個態樣的IC封裝1000的橫截面示意圖。IC封裝1000包括用於電子設備的IC晶粒1002(例如，記憶體電路，處理電路，應用處理器等)，該電子設備諸如但不限於行動電話、膝上型電腦、平板電腦、個人電腦等。可從電源管理積體電路(PMIC)(未圖示)藉由與該電子設備相關聯的電源遞送網路(PDN)(IC封裝1000外部的PDN的諸部分未圖示)向IC封裝1000(具體而言，IC晶粒1002)供電(例如，提供標稱電源電壓和電流)。
IC晶粒1002可以倒裝晶片方式電耦合至IC晶粒1002下方的多層封裝基板1004。例如，一或多個焊球1006可以將晶粒1002電耦合至位於封裝基板1004的第一金屬層1022內的金屬跡線。根據其他態樣，IC晶粒1002可被絲焊到封裝基板1004。封裝基板1004可以是例如四金屬層層壓基板。在其他態樣，封裝基板1004可具有三個或更多個金屬層，包括五層、六層、七層、八層、九層或十層金屬層。
所圖示的四層封裝基板1004包括第一金屬層1022(例如，第一外金屬層)、第二金屬層1024(例如，第一內金屬層)、第三金屬層1026(例如，第二內金屬層)和第四金屬層 1028(例如，第二外金屬層)。金屬層1022、1024、1026、1028中的每一者一般藉由複數個絕緣層1032、1034、1036彼此分開，該等絕緣層可由一或多個介電材料(諸如但不限於環氧樹脂及/或樹脂)組成。具體而言，封裝基板1004的中間的第一絕緣層1034可以比其他層厚並且亦可向封裝基板1004提供結構剛性。在期望的場合，複數個金屬垂直互連通路(通孔)1008將封裝基板1004的多個金屬層1022、1024、1026、1028的跡線彼此電耦合。
封裝基板1004包括腔1035(由虛線框指示)，腔1035容納嵌入式被動基板(EPS)個別電路元件(DCC)1010(諸如電容器，電阻器，或電感器)。在一些實現中，EPS個別電路元件是本文所描述的耦合電感器結構(例如，圖2-3的耦合電感器結構)。應注意，DCC 1010是DCC的概念性表示，並且不一定確切地表示DCC(例如，耦合電感器結構)如何在基板中形成和耦合。確切而言，圖10和11中的DCC 1010僅意欲圖示DCC在基板中的可能位置。不同實現可使用不同配置和設計以將DCC的電極耦合至基板中的通孔。例如，在一些實現中，DCC的第一電極(第一電極耦合至第一導電層)可被耦合至左上部的通孔，而DCC的第二電極(第二電極耦合至第二導電層)可被耦合至右上部的通孔。
腔1035可佔據第一絕緣層1034的一部分以及亦佔據一或多個內金屬層1024、1026或位於其內。在所圖示的實例中，DCC 1010可以是例如個別電容器(例如，「去耦電容器」)。根據一個態樣，個別電容器1010藉由平衡因IC封裝1000引 起的阻抗的電感分量(例如，由與封裝基板1004相關聯的跡線、通孔、金屬線等導致的電感)來減小PDN的頻率範圍上的阻抗。封裝基板1004可具有各自容納分開的EPS個別電路元件的複數個腔。
尤其地，封裝基板1004可包括電耦合至DCC 1010的電極的一或多個通孔耦合元件(例如，通孔耦合元件1040)。通孔耦合元件充當用於增加複數個通孔可耦合至(例如，每個通孔的第一端可耦合至通孔耦合元件)的可用表面面積的手段。通孔耦合元件由導電材料組成，該導電材料諸如為金屬或金屬合金(例如，銅，鋁，及/或氮化鈦等)。根據一個態樣，通孔耦合元件由與構成內金屬層1024、1026的金屬相同的一或多個金屬組成。
根據一個態樣，第一通孔耦合元件被電耦合至DCC 1010的第一電極和第一內金屬層1024內的第一金屬跡線兩者；第二通孔耦合元件被電耦合至第一電極和第二內金屬層1026內的第二金屬跡線兩者；第三通孔耦合元件被電耦合至DCC 1010的第二電極和第一內金屬層1024內的第三金屬跡線兩者；第四通孔耦合元件被電耦合至第二電極和第二內金屬層1026內的第四金屬跡線兩者。
前述金屬跡線中的每一者可被電耦合至與封裝基板1004相關聯的電源或地平面。例如，第一金屬跡線可藉由通孔電耦合至第二金屬跡線，並且第三金屬跡線可藉由另一通孔電耦合至第四金屬跡線。以此方式，通孔耦合元件可電耦合至第一和第二內金屬層1024、1026內的電源或地平面，其 中第一和第二內金屬層比外金屬層1022、1028更靠近第一絕緣層1034。
根據一個態樣，第一通孔耦合元件的第一部分延伸超過DCC 1010的第一電極的第一邊緣。根據另一態樣，第一通孔耦合元件的第二部分位於第一內金屬層1024內。類似地，第二通孔耦合元件的第一部分可延伸超過第一電極的第二邊緣，並且第二通孔耦合元件的第二部分可位於第二內金屬層1026內。根據一個態樣，第三通孔耦合元件的第一部分延伸超過DCC 1010的第二電極的第一邊緣。根據另一態樣，第三通孔耦合元件的第二部分位於第一內金屬層1024內。類似地，第四通孔耦合元件的第一部分可延伸超過第二電極的第二邊緣，並且第四通孔耦合元件的第二部分可位於第二內金屬層1026內。
圖11圖示了一些實現中另一基板中的電容器結構。圖11類似於圖10。但是，圖10與11之間的一個區別在於，在圖11中，基板1004不包括一或多個通孔耦合元件(例如，圖10的通孔耦合元件1040)。
已描述了耦合電感器結構的各種實例，現在將在以下描述用於操作耦合電感器結構的方法。
示例性電子設備
圖12圖示了可與前述積體電路、晶粒或封裝中的任一者整合的各種電子設備。例如，行動電話1202、膝上型電腦1204以及固定位置終端1206可包括如本文述及之積體電路(IC)1200。IC 1200可以是例如本文述及之積體電路、晶粒 或封裝中的任何一者。圖12中所圖示的設備1202、1204、1206僅是示例性的。其他電子設備亦可表徵IC 1200，包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用GPS的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單位(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦或者儲存或檢索資料或電腦指令的任何其他設備，或者所述者的任何組合。
圖2、3、4A-4C、5、6、7、8、9、10、11及/或12中圖示的元件、步驟、特徵及/或功能中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或者實施在若干元件、步驟或功能中。亦可添加額外的元件、組件、步驟及/或功能而不會脫離本發明。
附圖中圖示的元件、步驟、特徵及/或功能之中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或可以實施在若干元件、步驟或功能中。亦可添加額外的元件、組件、步驟及/或功能而不會脫離本文中所揭示的新穎特徵。附圖中所圖示的裝置、設備及/或元件可以被配置成執行在該等附圖中所描述的方法、特徵或步驟中的一或多個。本文中描述的新穎演算法亦可以高效地實現在軟體中及/或嵌入在硬體中。
本文中使用措辭「示例性」來表示「用作實例、例子或說明」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」 不要求本案的所有態樣都包括所討論的特徵、優點或操作模式。術語「耦合」在本文中被用於指在兩個物件之間直接或間接耦合。例如，如果物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合-即便物件A和C並非彼此直接實體接觸。術語「晶粒封裝」被用於指已經被封裝或打包的積體電路晶片。
亦應注意，該等實施例可能是作為被圖示為流程圖、流程圖表、結構圖或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是該等操作中有許多能夠並行或併發地執行。另外，該等操作的次序可以被重新安排。程序在其操作完成時終止。程序可對應於方法、函數、規程、子常式、副程式等。當程序對應於函數時，程序的終止對應於該函數返回調用方函數或主函數。
本領域技藝人士將可進一步領會，結合本文中公開的實施例描述的各種說明性邏輯區塊、模組、電路和演算法步驟可被實現為電子硬體、電腦軟體或兩者的組合。為清楚地圖示硬體與軟體的此可互換性，各種說明性元件、方塊、模組、電路和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。
本文中所描述的本發明的各種特徵可實現於不同系統中而不脫離本發明。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本發明。對本案的各態樣的描述意欲是說明性的，而非限定所附申請專利範圍的範圍。由此，本 發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改、和變形對於本領域技藝人士將是顯而易見的。
200‧‧‧耦合電感器結構
204‧‧‧第一電感器
206‧‧‧第二電感器
208‧‧‧端子
210‧‧‧端子
212‧‧‧端子
214‧‧‧端子
220‧‧‧基板

Claims (36)

  1. 一種電感器結構，包括：一第一電感器繞組，該第一電感器繞組包括一導電材料；一第二電感器繞組，該第二電感器繞組包括一導電材料；及一填充物，該填充物橫向位於該第一電感器繞組與該第二電感器繞組之間，該填充物經配置成提供該第一電感器繞組與該第二電感器繞組的結構耦合，其中該電感器結構沒有一基底部分使得該第一電感器繞組、該第二電感器繞組及該填充物延伸穿過該電感器結構。
  2. 如請求項1述及之電感器結構，其中該第一電感器繞組與該第二電感器繞組橫向共面。
  3. 如請求項1述及之電感器結構，其中該第一電感器繞組具有一第一螺旋形狀，並且該第二電感器繞組具有一第二螺旋形狀。
  4. 如請求項1述及之電感器結構，其中該第一電感器繞組和該第二電感器繞組具有一拉長的圓形形狀。
  5. 如請求項1述及之電感器結構，其中該第一電感器繞組包括一第一端子和一第二端子，並且該第二電感器繞組包括一 第三端子和一第四端子。
  6. 如請求項5述及之電感器結構，其中該第一端子耦合至該第一電感器繞組的一第一端，並且該第二端子耦合至該第一電感器繞組的一第二端。
  7. 如請求項1述及之電感器結構，其中該第一電感器繞組的一厚度小於0.2毫米。
  8. 如請求項1述及之電感器結構，其中該填充物為一環氧樹脂。
  9. 如請求項1述及之電感器結構，其中該電感器結構被整合在一層疊封裝(PoP)結構上。
  10. 如請求項1述及之電感器結構，其中該電感器結構被整合在一封裝基板的一表面上。
  11. 如請求項1述及之電感器結構，其中該電感器結構被整合在一封裝基板內部。
  12. 如請求項1述及之電感器結構，其中該電感器結構被納入以下至少一者中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、 一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦。
  13. 一種電感器結構設備，包括：一第一電感手段；一第二電感手段；及一填充物，該填充物橫向位於該第一電感手段與該第二電感手段之間，該填充物經配置成提供該第一電感手段與該第二電感手段的結構耦合，其中該設備沒有一基底部分使得該第一電感手段、該第二電感手段及該填充物延伸穿過該設備。
  14. 如請求項13述及之電感器結構設備，其中該第一電感手段與該第二電感手段橫向共面。
  15. 如請求項13述及之電感器結構設備，其中該第一電感手段具有一第一螺旋形狀，並且該第二電感手段具有一第二螺旋形狀。
  16. 如請求項13述及之電感器結構設備，其中該第一電感手段和該第二電感手段具有一拉長的圓形形狀。
  17. 如請求項13述及之電感器結構設備，其中該第一電感手段包括一第一端子和一第二端子，並且該第二電感手段包括 一第三端子和一第四端子。
  18. 如請求項17述及之電感器結構設備，其中該第一端子耦合至該第一電感手段的一第一端，並且該第二端子耦合至該第一電感手段的一第二端。
  19. 如請求項13述及之電感器結構設備，其中該第一電感手段的一厚度小於0.2毫米。
  20. 如請求項13述及之電感器結構設備，其中該填充物為一環氧樹脂。
  21. 如請求項13述及之電感器結構設備，其中該設備被整合在一層疊封裝(PoP)結構上。
  22. 如請求項13述及之電感器結構設備，其中該設備被整合在一封裝基板的一表面上。
  23. 如請求項13述及之電感器結構設備，其中該設備被整合在一封裝基板內部。
  24. 如請求項14述及之電感器結構設備，其中該設備被納入以下至少一者中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、 一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦。
  25. 一種用於提供一電感器結構的方法，該方法包括以下步驟：提供一基板；在該基板上提供一第一電感器繞組和一第二電感器繞組；在該第一電感器繞組與該第二電感器繞組之間提供一填充物，該填充物經配置成提供該第一電感器繞組與該第二電感器繞組的結構耦合；及在提供該填充物後移除該基板，使得該電感器結構沒有一基底部分，其中該第一電感器繞組、該第二電感器繞組及該填充物延伸穿過該電感器結構。
  26. 如請求項25述及之方法，其中在該基板上提供該第一電感器繞組和該第二電感器繞組的步驟包括以下步驟：在該基板之上提供一犧牲層；選擇性地移除該犧牲層的諸部分；在該基板和該犧牲層之上提供一金屬層，該金屬層形成該第一電感器繞組和該第二電感器繞組；及移除該犧牲層。
  27. 如請求項25述及之方法，其中提供該第一電感器繞組和 該第二電感器繞組的步驟包括以下步驟：將該第一電感器繞組提供為與該第二電感器繞組橫向共面。
  28. 如請求項25述及之方法，其中該第一電感器繞組具有一第一螺旋形狀，並且該第二電感器繞組具有一第二螺旋形狀。
  29. 如請求項25述及之方法，其中該第一電感器繞組和該第二電感器繞組具有一拉長的圓形形狀。
  30. 如請求項25述及之方法，其中該第一電感器繞組包括一第一端子和一第二端子，並且該第二電感器繞組包括一第三端子和一第四端子。
  31. 如請求項30述及之方法，其中該第一端子耦合至該第一電感器繞組的一第一端，並且該第二端子耦合至該第一電感器繞組的一第二端。
  32. 如請求項25述及之方法，其中該填充物為一環氧樹脂。
  33. 如請求項25述及之方法，進一步包括以下步驟，在一層疊封裝(PoP)結構上提供該電感器結構。
  34. 如請求項25述及之方法，進一步包括以下步驟，在一封 裝基板的一表面上提供該電感器結構。
  35. 如請求項25述及之方法，進一步包括以下步驟，在一封裝基板內部提供該電感器結構。
  36. 如請求項25述及之方法，該方法進一步包括以下步驟，將該電感器結構提供在以下至少一者中：一音樂播放機，一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦。
TW103103804A 2013-02-08 2014-02-05 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法 TWI600037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361762555P 2013-02-08 2013-02-08
US13/791,388 US10115661B2 (en) 2013-02-08 2013-03-08 Substrate-less discrete coupled inductor structure

Publications (2)

Publication Number Publication Date
TW201443940A TW201443940A (zh) 2014-11-16
TWI600037B true TWI600037B (zh) 2017-09-21

Family

ID=51297097

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103103804A TWI600037B (zh) 2013-02-08 2014-02-05 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
TW105110591A TWI611437B (zh) 2013-02-08 2014-02-05 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105110591A TWI611437B (zh) 2013-02-08 2014-02-05 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法

Country Status (7)

Country Link
US (1) US10115661B2 (zh)
EP (1) EP2954543B1 (zh)
JP (1) JP2016513364A (zh)
KR (1) KR20150115867A (zh)
CN (1) CN104969312B (zh)
TW (2) TWI600037B (zh)
WO (1) WO2014123790A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9704739B2 (en) * 2014-07-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
EP3192083B1 (en) 2014-12-11 2020-08-19 St. Jude Medical International Holding S.à r.l. Sensor with multi-layer core
CN105489597B (zh) 2015-12-28 2018-06-15 华为技术有限公司 系统级封装模块组件、系统级封装模块及电子设备
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US11369431B2 (en) * 2016-06-11 2022-06-28 Boston Scientific Scimed Inc. Inductive double flat coil displacement sensor
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US20180323253A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS6442110A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Formation of conductor pattern
JPH0442110A (ja) * 1990-06-08 1992-02-12 Olympus Optical Co Ltd 不均質媒質を用いたレンズ
JPH09153406A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 平面コイルおよびそれを用いた平面磁気素子およびそれらの製造方法
JP2001244123A (ja) 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2002110423A (ja) * 2000-09-28 2002-04-12 Kyocera Corp コモンモードチョークコイル
JP2002280878A (ja) 2001-03-19 2002-09-27 Alps Electric Co Ltd 電子回路ユニット
JP2003059744A (ja) * 2001-08-15 2003-02-28 Sony Corp インダクタの製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
ATE500324T1 (de) 2002-12-09 2011-03-15 Antonio Camargo Inhibitoren der enzymaktivität der endooligopeptidase a (eopa) und ihre verwendungen
GB0321658D0 (en) 2003-09-16 2003-10-15 South Bank Univ Entpr Ltd Bifilar transformer
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP4012526B2 (ja) 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
US7432794B2 (en) 2004-08-16 2008-10-07 Telefonaktiebolaget L M Ericsson (Publ) Variable integrated inductor
TWI311452B (en) 2005-03-30 2009-06-21 Advanced Semiconductor Eng Method of fabricating a device-containing substrate
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
US8212155B1 (en) 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
US7759212B2 (en) 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US7956603B2 (en) 2008-06-16 2011-06-07 Medility Llc Sensor inductors, sensors for monitoring movements and positioning, apparatus, systems and methods therefore
US8237269B2 (en) * 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
EP2151834A3 (en) 2008-08-05 2012-09-19 Nxp B.V. Inductor assembly
US7843047B2 (en) * 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
WO2011033496A1 (en) * 2009-09-16 2011-03-24 Maradin Technologies Ltd. Micro coil apparatus and manufacturing methods therefor
US20120002377A1 (en) 2010-06-30 2012-01-05 William French Galvanic isolation transformer
CN102376693B (zh) * 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
JP5649490B2 (ja) 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US8519506B2 (en) * 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation

Also Published As

Publication number Publication date
EP2954543A1 (en) 2015-12-16
CN104969312A (zh) 2015-10-07
JP2016513364A (ja) 2016-05-12
US20140225700A1 (en) 2014-08-14
CN104969312B (zh) 2018-05-15
KR20150115867A (ko) 2015-10-14
TW201640535A (zh) 2016-11-16
TW201443940A (zh) 2014-11-16
WO2014123790A1 (en) 2014-08-14
US10115661B2 (en) 2018-10-30
EP2954543B1 (en) 2020-04-29
TWI611437B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI600037B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
JP6476132B2 (ja) 基板内結合インダクタ構造
US11031288B2 (en) Passive components in vias in a stacked integrated circuit package
US10256286B2 (en) Integrated inductor for integrated circuit devices
CN105742270B (zh) 堆叠集成电路封装中的集成无源组件
US10607980B2 (en) Passive-on-glass (POG) device and method
KR101589041B1 (ko) 자기 코어 인덕터(ｍｃｉ) 다이 및 이를 포함하는 반도체 패키지와 mci 다이를 제조하는 방법
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
JP2016518702A (ja) ビアとコンデンサのプレートとの間に誘電体を有するコンデンサ
TW201447937A (zh) 帶有使用高磁導率材料的通量集中的耦合個別電感器
US20230082743A1 (en) Integrated passive devices
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees