KR20150115867A - 기판이 빠진 이산 결합된 인덕터 구조체 - Google Patents

기판이 빠진 이산 결합된 인덕터 구조체 Download PDF

Info

Publication number
KR20150115867A
KR20150115867A KR1020157023728A KR20157023728A KR20150115867A KR 20150115867 A KR20150115867 A KR 20150115867A KR 1020157023728 A KR1020157023728 A KR 1020157023728A KR 20157023728 A KR20157023728 A KR 20157023728A KR 20150115867 A KR20150115867 A KR 20150115867A
Authority
KR
South Korea
Prior art keywords
inductor
substrate
providing
winding
inductor structure
Prior art date
Application number
KR1020157023728A
Other languages
English (en)
Inventor
제임스 토마스 도일
파쉐드 마흐모우디
아미랄리 샤얀 아라니
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150115867A publication Critical patent/KR20150115867A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/003—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

몇몇 신규의 특징들은, 제 1 인덕터 권선, 제 2 인덕터 권선 및 필러를 포함하는 인덕터 구조에 관한 것이다. 제 1 인덕터 권선은 전기적으로 도전성 재료를 포함한다. 제 2 인덕터 권선은 전기적으로 도전성 재료를 포함한다. 필러는 제 1 인덕터 권선과 제 2 인덕터 권선 사이에 측면으로 위치된다. 필러는 제 1 인덕터 권선과 제 2 인덕터 권선의 구조적 결합을 제공하도록 구성된다. 일부 구현들에서, 제 1 인덕터 권선은 제 2 인덕터 권선에 대해 측면으로 동일-평면에 있다. 일부 구현들에서, 제 1 인덕터 권선은 제 1 나선형 형상을 갖고, 제 2 인덕터 권선은 제 2 나선형 형상을 갖는다. 일부 구현들에서, 제 1 인덕터 권선 및 제 2 인덕터 권선은 세장형의 원형 형상을 갖는다. 일부 구현들에서, 필러는 에폭시이다.

Description

기판이 빠진 이산 결합된 인덕터 구조체{SUBSTRATE-LESS DISCRETE COUPLED INDUCTOR STRUCTURE}
배경
[0001] 본 출원은, 2013년 2월 8일자로 출원되고 발명의 명칭이 "Substrate-less Discrete Coupled Inductor Structure"인 미국 가출원 제61/762,555호를 우선권으로 주장하며, 이는 이로써 인용에 의해 본원에서 명료하게 포함된다.
분야
[0002] 다양한 특징들은 기판이 빠진(substrate-less) 이산 결합된 인덕터 구조체에 관한 것이다.
[0003] 이산 결합된 인덕터는 통상적으로 사다리형 구조(ladder structure)를 이용하여 구현되어 왔다. 도 1에 예시된 바와 같이, 사다리형 결합된 인덕터 구조체(102)는 복수의 인덕터 권선들(106a-d)을 갖는 코어(104)를 포함할 수 있다. 그러나, 이러한 사다리형 구조체(102)는 커스텀 코어(104) 및 권선들(예를 들어, 코일들)을 요구한다. 기성품(off-the-shelf) 인덕터들과 관련하여, 사다리형 구조체(102)는 비교적 고가이다. 추가적으로, 인덕터들을 반도체 디바이스들 내부에 위치시킬 때, 가능한 한 가장 작은 면적을 차지하는 인덕터들이 요망된다.
[0004] 결과적으로, 효율적이지만 비용 효율이 높은 결합된 인덕터 구조체/구성에 대한 필요가 존재한다.
[0005] 다양한 특징들은 기판-내(in substrate) 결합된 인덕터 구조체에 관한 것이다.
[0006] 제 1 예시는, 전기적으로 도전성인 재료를 포함하는 제 1 인덕터 권선을 포함하는 인덕터 구조체를 제공한다. 인덕터 구조체는 또한 전기적으로 도전성인 재료를 포함하는 제 2 인덕터 권선을 포함한다. 인덕터 구조체는 또한 제 1 인덕터 권선과 제 2 인덕터 권선 사이에 측면으로(laterally) 위치된 필러(filler)를 포함한다. 필러는 제 1 인덕터 권선과 제 2 인덕터 권선의 구조적 결합을 제공하도록 구성된다.
[0007] 일 양상에 따르면, 제 1 인덕터 권선은 제 2 인덕터 권선에 대하여 측면으로 공동-평면에 있다.
[0008] 일 양상에 따르면, 제 1 인덕터 권선은 제 1 나선형 형상을 갖고, 제 2 인덕터 권선은 제 2 나선형 형상을 갖는다.
[0009] 일 양상에 따르면, 제 1 인덕터 권선 및 제 2 인덕터 권선은 세장형의(elongated) 원형 형상을 갖는다.
[0010] 일 양상에 따르면, 제 1 인덕터 권선은 제 1 단자 및 제 2 단자를 포함하고, 제 2 인덕터 권선은 제 3 단자 및 제 4 단자를 포함한다. 일부 구현들에서, 제 1 단자는 제 1 인덕터 권선의 제 1 단부에 결합되고, 제 2 단자는 제 1 인덕터 권선의 제 2 단부에 결합된다.
[0011] 일 양상에 따르면, 제 1 인덕터 권선의 두께는 0.2 밀리미터 미만이다.
[0012] 일 양상에 따르면, 필러는 에폭시이다. 일부 구현들에서, 인덕터 구조체는 인덕터 구조체에 대한 기저부(base portion)로서의 기판이 없다(free).
[0013] 일 양상에 따르면, 인덕터 구조체는 패키지-온-패키지(PoP) 구조체 상에 집적된다. 일부 구현들에서, 인덕터 구조체는 패키지 기판의 표면상에 집적된다. 일부 구현들에서, 인덕터 구조체는 패키지 기판 내부에 집적된다.
[0014] 일 양상에 따르면, 인덕터 구조체는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합된다.
[0015] 제 2 예시는, 제 1 유도성 수단, 제 2 유도성 수단, 및 제 1 유도성 수단과 제 2 유도성 수단 사이에 측면으로 위치된 필러를 포함하는 장치를 제공한다. 필러는 제 1 유도성 수단과 제 2 유도성 수단의 구조적 결합을 제공하도록 구성된다.
[0016] 일 양상에 따르면, 제 1 유도성 수단은 제 2 유도성 수단에 대하여 측면으로 공동-평면에 있다.
[0017] 일 양상에 따르면, 제 1 유도성 수단은 제 1 나선형 형상을 갖고, 제 2 유도성 수단은 제 2 나선형 형상을 갖는다.
[0018] 일 양상에 따르면, 제 1 유도성 수단 및 제 2 유도성 수단은 세장형의 원형 형상을 갖는다.
[0019] 일 양상에 따르면, 제 1 유도성 수단은 제 1 단자 및 제 2 단자를 포함하고, 제 2 유도성 수단은 제 3 단자 및 제 4 단자를 포함한다. 일부 구현들에서, 제 1 단자는 제 1 유도성 수단의 제 1 단부에 결합되고, 제 2 단자는 제 1 유도성 수단의 제 2 단부에 결합된다.
[0020] 일 양상에 따르면, 제 1 유도성 수단의 두께는 0.2 밀리미터 미만이다.
[0021] 일 양상에 따르면, 필러는 에폭시이다. 일부 구현들에서, 장치는 인덕터 구조에 대한 기저부로서의 기판이 없다.
[0022] 일 양상에 따르면, 장치는 패키지-온-패키지(PoP) 구조체 상에 집적된다. 일부 구현들에서, 장치는 패키지 기판의 표면상에 집적된다. 일부 구현들에서, 장치는 패키지 기판 내부에 집적된다.
[0023] 일 양상에 따르면, 장치는 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합된다.
[0024] 제 3 예시는 인덕터 구조체를 제공하기 위한 방법을 제공한다. 이 방법은 기판을 제공한다. 방법은 또한 기판상에 제 1 인덕터 권선 및 제 2 인덕터 권선을 제공한다. 방법은 제 1 인덕터 권선과 제 2 인덕터 권선 사이에 필러를 제공한다. 필러는 제 1 인덕터 권선과 제 2 인덕터 권선의 구조적 결합을 제공하도록 구성된다.
[0025] 일 양상에 따르면, 방법은 기판을 제거한다.
[0026] 일 양상에 따르면, 제 1 인덕터 권선 및 제 2 인덕터 권선을 기판상에 제공하는 단계는, 기판 위에 희생층을 제공하는 단계, 희생층의 부분들을 선택적으로 제거하는 단계, 및 기판 및 희생층 위에 금속층을 제공하는 단계를 포함한다. 금속층은 제 1 인덕터 권선 및 제 2 인덕터 권선을 형성한다. 일부 구현들에서, 제 1 인덕터 권선 및 제 2 인덕터 권선을 제공하는 단계는 희생층을 제거하는 단계를 포함한다.
[0027] 일 양상에 따르면, 제 1 인덕터 권선 및 제 2 인덕터 권선을 제공하는 단계는, 제 2 인덕터 권선에 대하여 측면으로 공동-평면에 있게 되도록 제 1 인덕터 권선을 제공하는 단계를 포함한다.
[0028] 일 양상에 따르면, 제 1 인덕터 권선은 제 1 나선형 형상을 갖고, 제 2 인덕터 권선은 제 2 나선형 형상을 갖는다.
[0029] 일 양상에 따르면, 제 1 인덕터 권선 및 제 2 인덕터 권선은 세장형의 원형 형상을 갖는다.
[0030] 일 양상에 따르면, 제 1 인덕터 권선은 제 1 단자 및 제 2 단자를 포함하고, 제 2 인덕터 권선은 제 3 단자 및 제 4 단자를 포함한다. 일부 구현들에서, 제 1 단자는 제 1 인덕터 권선의 제 1 단부에 결합되고, 제 2 단자는 제 1 인덕터 권선의 제 2 단부에 결합된다.
[0031] 일 양상에 따르면, 필러는 에폭시이다.
[0032] 일 양상에 따르면, 방법은 패키지-온-패키지(PoP) 구조체 상에 인덕터 구조체를 더 제공한다.
[0033] 일 양상에 따르면, 방법은 패키지 기판의 표면상에 인덕터 구조체를 더 제공한다.
[0034] 일 양상에 따르면, 방법은 패키지 기판 내부에 인덕터 구조체를 더 제공한다.
[0035] 일 양상에 따르면, 방법은, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 인덕터 구조를 더 제공한다.
[0036] 다양한 특징들, 속성 및 이점들은, 도면과 관련하여 고려될 때 이하 설명된 상세한 설명으로부터 명백하게 될 수 있으며, 여기서 동일한 참조 문자들은 명세서 전반에 걸쳐 이에 대응하게 식별한다.
[0037] 도 1은 사다리형 구조 인덕터를 도시한다.
[0038] 도 2는 기판상에 기판이 빠진 채로 결합된 인덕터 구조체의 각진 뷰(angled view)를 예시한다.
[0039] 도 3은 기판상에 기판이 빠진 채로 결합된 인덕터 구조체의 평면도 및 측면도를 예시한다.
[0040] 도 4a 내지 도 4c는 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 시퀀스를 예시한다.
[0041] 도 5는 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 흐름도를 예시한다.
[0042] 도 6은 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 다른 흐름도를 예시한다.
[0043] 도 7은 패키지 온 패키지(PoP) 구조상에 기판이 빠진 채로 결합된 인덕터 구조를 예시한다.
[0044] 도 8은 패키지 온 패키지(PoP) 구조상에 다른 기판이 빠진 채로 결합된 인덕터 구조를 예시한다.
[0045] 도 9는 패키지 기판상에 적어도 하나의 기판이 빠진 채로 결합된 인덕터 구조를 예시한다.
[0046] 도 10은 패키지 기판에 집적된 적어도 하나의 기판이 빠진 채로 결합된 인덕터 구조체를 예시한다.
[0047] 도 11은 패키지 기판에 집적된 다른 기판이 빠진 채로 결합된 인덕터 구조를 예시한다.
[0048] 도 12는, 전술한 집적 회로, 다이, 다이 패키지 및/또는 기판 중 임의의 것과 집적될 수 있는 다양한 전자 디바이스들을 예시한다.
[0049] 이하의 설명에서, 본 개시물의 다양한 양상들의 전반적인 이해를 제공하기 위해 특정 세부사항들이 제공된다. 그러나, 양상들이 이러한 특정 세부사항들 없이도 실행될 수 있다는 것이 당업자에 의해 이해될 것이다. 예를 들어, 회로들은 양상들을 불필요한 세부사항으로 모호하게 하는 것을 회피하기 위해 블록도들로 나타낼 수 있다. 다른 경우들에서, 잘-알려진 회로들, 구조들 및 기법들은 본 개시물의 양상들을 모호하게하지 않기 위해 상세하게 나타내지 않을 수 있다.
개관
[0050] 몇몇 신규의 특징들은, 제 1 인덕터 권선, 제 2 인덕터 권선 및 필러를 포함하는 기판이 빠진 인덕터 구조에 관한 것이다. 제 1 인덕터 권선은 전기적으로 도전성 재료를 포함한다. 제 2 인덕터 권선은 전기적으로 도전성 재료를 포함한다. 필러는, 제 1 인덕터 권선과 제 2 인덕터 권선 사이에 측면으로 위치된다. 필러는 제 1 인덕터 권선과 제 2 인덕터 권선들의 구조적 결합을 제공하도록 구성된다. 인덕터 구조체는 인덕터 구조에 대한 기저부(base portion)로서의 기판이 없다(free). 일부 구현들에서, 제 1 인덕터 권선은 제 2 인덕터 권선에 측면으로 공동-평면에 있다. 일부 구현들에서, 제 1 인덕터 권선은 제 1 나선형 형상(spiral shape)을 갖고, 제 2 인덕터 권선은 제 2 나선형 형상을 갖는다. 일부 구현들에서, 제 1 인덕터 권선 및 제 2 인덕터 권선은 세장형의(elongated) 원형 형상을 갖는다. 일부 구현들에서, 필러는 에폭시이다.
예시적인 결합된 인덕터 구조체
[0051] 도 2 및 도 3은 결합된 인덕터 구조체의 일례를 도시한다. 일부 구현들에서, 결합된 인덕터 구초체는 도 1에 도시되고 설명된 사다리형 구조체보다 더 나은 그리고/또는 개선된 결합으로 작은 유효 풋프린트/실면적(real estate)을 점유하도록 하는 방식으로 설계/배열된다. 보다 구체적으로, 일부 구현들은 도 1에 도시된 사다리형 구조체보다 더 얇게 되도록 설계/배열된 결합된 인덕터 구조체를 제공한다. 일부 구현들에서, 이러한 결합된 인덕터 구조체는, 기판이 없거나(예를 들어, 기저부로서의 기판이 제거됨) 또는 매우 얇은 기판을 갖는 기판이 빠진 이산 결합된 인덕터 구조체이다.
[0052] 더욱 구체적으로, 도 2는 기판상에 형성된 결합된 인덕터 구조의 각진 도면을 예시하고(여기서, 기판은 후속하여 제거됨), 도 3은 기판상의 결합된 인덕터 구조체의 평면도 및 측면도를 예시한다(여기서, 기판은 후속하여 제거됨). 일부 구현들에서, 기판을 제거하는 것은 다른 결합된 인덕터 구조체들과 비교하여 비교적 얇은 결합된 인덕터 구조를 제공한다. 일부 구현들에서, 기판 프리(예를 들어, 기저로서의 기판이 없는) 결합된 인덕터 구조체는 0.2 밀리미터(㎜) 또는 그 미만 (200미크론(㎛) 또는 그 미만)의 두께를 가질 수 있다. 일부 구현들에서, 기판이 빠진 채로 결합된 인덕터 구조체는 90미크론(㎛) 또는 그 미만의 두께를 갖는다.
[0053] 도 2는, 제 1 인덕터(204), 제 2 인덕터(206), 및 단자들(208-214)을 포함하는 결합된 인덕터 구조체(200)를 예시한다. 제 1 인덕터(204)(예를 들어, 제 1 인덕터 권선)는 단자들(208-210)을 포함한다. 제 2 인덕터(206)(예를 들어, 제 2 인덕터 권선)는 단자들(212-214)을 포함한다. 제 1 인덕터(204) 및 제 2 인덕터(206)는 결합된 인덕터 구조체(200)에 대한 구조적 결합, 안정성, 및/또는 강도(rigidity)를 제공하는 필러(가시적이지 않음)를 통해 함께 결합된다. 일부 구현들에서, 필러는 에폭시이다. 일부 구현들에서, 필러는, 제 1 인덕터(204)와 제 2 인덕터(206) 사이에 있고, 제 1 인덕터와 제 2 인덕터(204-206)를 함께 홀딩하여, 2개의 인덕터(204-206) 사이의 측부 에너지 결합(예를 들어, 에너지 트랜스퍼)을 허용한다.
[0054] 도 2는 또한, 결합된 인덕터 구조체가 기판(220) 상에 형성된 것을 예시한다. 기판(220)은, 인덕터들(204-206)이 형성된 후 기판(220)이 제거된다는 것을 예시하기 위해 점선으로 도시된다. 일부 구현들에서, 가능한 한 얇은 결합된 인덕터 구조체(200)를 제공하기 위해 기판(220)은 제거된다(예를 들어, 에칭되고, 그린된다(grinned)).
[0055] 도 3은 결합된 인덕터 구조체(200)에 대한 구조적 결합, 안정성 및/또는 강도를 필러가 제공하는 방법을 예시한다. 앞서 언급된 바와 같이, 도 3은 (추후 제거되거나 또는 박형화되는) 기판상에 결합된 인덕터 구조체의 평면도 및 측면도들을 예시한다. 결합된 인덕터 구조체(200)의 측면도는 결합된 인덕터 구조체(200)의 평면도의 AA 단면을 따른다.
[0056] 도 3에 나타낸 바와 같이, 결합된 인덕터 구조체(200)는 필러(202), 제 1 인덕터(204) 및 제 2 인덕터(206)를 포함한다. 필러(202)는, 결합된 인덕터 구조체(200)에 대한 구조적 결합, 안정성 및/또는 강도를 제공한다. 예를 들어, 필러(202)는 제 1 인덕터(204) 및 제 2 인덕터(206)가 물리적으로 함께 결합되도록 허용하고, 이에 따라 제 1 인덕터(204)와 제 2 인덕터(206) 사이의 에너지 결합을 허용한다. 에너지 결합은 이하에 추가로 설명된다.
[0057] 결합된 인덕터 구조체(200)는 (후속하여 제거되거나 또는 박형화된) 기판(220) 상에 형성된다. 기판(220)은 실리콘 기판일 수 있다. 제 1 인덕터(204)는 제 1 인덕터 권선(예를 들어, 코일들)에 의해 정의된다. 제 2 인덕터(206)는 제 2 인덕터 권선(예를 들어, 코일들)에 의해 정의된다. 제 1 및 제 2 인덕터 권선들은 전기적으로 도전성 재료(예를 들어, 구리와 같은 금속)를 가질 수 있다. 제 1 인덕터(204)의 제 1 권선은 제 1 나선형의 형상을 갖는다. 제 2 인덕터(206)의 제 2 권선은 제 2 나선형의 형상을 갖는다. 또한, 상이한 구현들은 인덕터들의 권선들에 대해 상이한 형상들을 이용할 수 있다는 점에 주목해야 한다. 예를 들어, 일부 구현들에서, 인덕터 권선들은 세장형의 원형 형상(예를 들어, 레이스 트랙 형상)을 가질 수 있다. 인덕터 권선들의 형상은 또한, 동심원(concentric), 정사각형(square), 직사각형(rectangular), 타원형, 또는 다른 비-원형 형상들일 수 있다.
[0058] 일부 구현들에서, 제 1 인덕터(204)의 제 1 나선형 및 제 2 인덕터(206)의 제 2 나선형은 제 1 인덕터(204)와 제 2 인덕터(206) 사이에 측부 에너지 결합이 존재하도록 기판(220)(기판(220)은 후속하여 제거됨) 상에 포지셔닝된다. 즉, 제 1 인덕터(204)는 제 2 인덕터(206) 내에 전류를 유도하도록 구성될 수 있다. 일부 구현들에서, 측부 에너지 결합은 동일 평면(예를 들어, 동일 층을 따른 동일 평면)을 따른 2개의 인덕터들 사이에서의 에너지의 트랜스퍼를 지칭한다. 일부 구현들에서, 측부 결합된 인덕터 구조체는, 2개의 인덕터들 사이의 에너지 트랜스퍼가 거의(예를 들어, 대부분) 또는 실질적으로 동일 평면을 따라 발생하는 인덕터 구조체이다. 작은 풋프린트를 제공하는 것에 더해, 작은 풋프린트를 제공하는 것에 더해, 측부 결합된 인덕터 구조체는 다른 유형들의 결합된 인덕터 구조체들(예를 들어, 수직 결합 인덕터 구조체) 보다 더 나은 결합 효율을 제공할 수 있다. 인덕터 및/또는 결합된 인덕터 구조체의 특성들 중 몇몇은, 인덕터 구조체의 결합의 유효 인덕턴스, Q 인자 및/또는 유효성을 포함한다. 인덕터 및/또는 인덕터 구조체의 유효성은 자체 Q 인자에 의해 정의될 수 있다. Q 인자는 인덕터의 유효성을 정의하는 품질 인자/값이다. Q 인자가 높을수록, 손실이 없는 인덕터인 이상적인 인덕터의 거동에 인덕터가 더 가깝게 접근하게 된다. 따라서, 일반적으로 말하면, 더 높은 Q 인자는 더 낮은 Q 인자보다 더 많이 바람직하다.
[0059] 일부 구현들에서, 제 1 인덕터(204)는 인덕터 구조체 내의 1차 인덕터이며, 제 2 인덕터(206)는 인덕터 구조체 내의 2차 인덕터이다. 이러한 구성에서, 제 1 인덕터(204)(예를 들어, 1차 인덕터)는 제 2 인덕터(206)(예를 들어, 2차 인덕터) 내에 전압/전류를 유도할 수 있다. 대안적으로, 일부 구현들에서, 제 1 인덕터(204)는 인덕터 구조체 내의 2차 인덕터일 수 있고, 제 2 인덕터(206)는 인덕터 구조체 내의 1차 인덕터일 수 있다. 이러한 구성에서, 제 2 인덕터(206)는 제 1 인덕터(204) 내에 전압/전류를 유도할 수 있다.
[0060] 각각의 인덕터(204-206)는 또한 일 세트의 핀들/단자들(예를 들어, 입력 단자 및 출력 단자)을 포함한다. 구체적으로, 제 1 인덕터(204)는 제 1 입력 단자(208)(예를 들어, vx1) 및 제 1 출력 단자(210)(예를 들어, vout1)을 포함하고, 제 2 인덕터(206)는 제 2 입력 단자(214)(예를 들어, vx2) 및 제 2 출력 단자(212)(예를 들어, vout2)를 포함한다. 그러나, 상이한 구현들이 상이한 입력 및 출력 단자 포지션들을 이용할 수 있다는 점에 주목해야 한다. 예를 들어, 일부 구현들에서, 단자(208)는 출력 단자일 수 있고, 단자(210)는 입력 단자일 수 있다.
[0061] 결합된 인덕터 구조체(200)는 또한 하나 또는 그 초과의 강자성 층들(미도시)을 포함할 수 있다. 예를 들어, 제 1 강자성 층은 기판(202)의 상단에 위치될 수 있고, 제 2 강자성 층은 기판(202)의 하단에 위치될 수 있다. 일부 구현들에서, 제 1 및 제 2 강자성 층들은 인덕터들(204-206) 사이의 필러 위/아래에 위치될 수 있다. 제 1 및 제 2 강자성 층들은 인덕터들(204-206)에 전기적으로 결합되지 않을 수 있다. 제 1 및 제 2 강자성 층들은 금속 인접성(패러데이 케이지)으로 인한 손실들을 감소시키도록 구성될 수 있다. 제 1 및 제 2 강자성 층들은 또한, 제 1 및 제 2 인덕터들(204-206)의 차폐(shielding)를 제공할 수 있는데, 이 차폐는 일부 구현들에서 결합된 인덕터 구조(200)의 결합의 유효 인덕턴스, Q 인자 및/또는 유효성을 증가시키도록 돕는다. 앞서 설명된 바와 같이, 인덕터의 유효성은 자체 Q 인자에 의해 정의될 수 있다. Q 인자는 인덕터의 유효성을 정의하는 품질 인자/값이다. Q 인자가 높을수록, 손실이 없는 인덕터인 이상적인 인덕터의 거동에 인덕터가 더 가깝게 접근하게 된다. 따라서, 일반적으로 말하면, 더 높은 Q 인자는 더 낮은 Q 인자보다 더욱 바람직하다. 일부 구현들에서, 제 1 및 제 2 강자성 층들의 이용은 결합된 인덕터 구조체(200)의 Q 인자를 증가시키도록 돕고(예를 들어, 유효 인덕턴스를 증가시킴), 그리고 자기 차폐를 제공하도록 돕는다. 일부 구현들에서, 자기 차폐는 결합된 인덕터 구조체 내에서 인덕터들(204-206) 중 하나 또는 그 초과에 의해 생성된 자계를 유지(예를 들어, 집중)시키고, 이는 인덕터 구조체의 유효 인덕턴스를 증가시킨다(예를 들어, Q 인자를 증가시킨다).
[0062] 제 1 및 제 2 강자성 층들은 높은 투과성(μ) 및/또는 높은 B 포화도를 가질 수 있다. 일부 구현들에서, 재료의 투과성은 인가된 자계에 응답하여 재료가 획득하는 자화의 정도를 지칭한다. 일부 구현들에서, 재료의 B 포화도는 자계에서의 증가가 더 이상 재료의 자화를 증가시키지 않을 때 재료가 도달하는 상태를 지칭한다. 강자성 재료의 일례는, 실리콘 스틸, 망간-아연 페라이트(MnZn), 및/또는 퍼멀로이일 수 있다.일부 구현들에서, 제 1 및 제 2 강자성 층들은 자기 포일들이다.
[0063] 기판이 빠진 채로 결합된 인덕터 구조체를 설명했지만, 기판이 빠진 채로 결합된 인덕터 구조체들을 제조/제공하기 위한 시퀀스 및 방법들이 이제 이하에 설명될 것이다.
기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 예시적인 시퀀스
[0064] 도 4a 내지 도 4c는 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 시퀀스를 예시한다. 일부 구현들에서, 도 4a 내지 도 4c의 시퀀스는 도 2 및 도 3의 결합된 인덕터 구조체(200)를 제조하도록 이용될 수 있다. 그러나, 도 4a 내지 도 4c의 시퀀스는 다른 결합된 인덕터 구조체들에 적용가능할 수 있다.
[0065] 시퀀스는 기판(402)을 갖는 도 4a의 스테이지 1에서 시작한다. 일부 구현들에서, 기판(402)은 실리콘 기판일 수 있다. 상이한 구현들은 상이한 기판들을 이용할 수 있다. 일부 구현들에서, 기판(402)은 박형화될 수 있다.
[0066] 스테이지 2에서, 희생층(404)이 기판(402) 위에 제공된다(예를 들어, 증착된다). 희생층(404)은 일부 구현들에서 포토레지스트 층일 수 있다. 상이한 구현들은 포토레지스트 층에 대한 상이한 재료들을 이용할 수 있다.
[0067] 스테이지 3에서, 패턴들(405)이 희생층(404)에 형성된다. 패턴들(405)은 희생층(404) 내의 캐비티들 및/또는 트렌치들일 수 있다. 상이한 구현들은 패턴들(405)을 생성/형성하기 위한 상이한 방법들을 이용할 수 있다. 일부 구현들에서, 패턴들은 희생층(404) 에칭/드릴링된다(drilled). 예를 들어, 레이저는 희생층(404) 내에서 에칭 및/또는 드릴링하는데 이용될 수 있다. 일부 구현들에서, 희생층(404) 내에 패턴들(405)을 에칭하기 위해 리소그래피가 이용된다. 에칭은 또한 일부 구현들에서 화학적 프로세스에 의해 수행될 수 있다.
[0068] 도 4b에 도시된 바와 같이, 스테이지 4에서, 금속층(406)이 기판(402) 위에 증착된다. 금속층(406)은 희생층(404) 내에 생성된 패턴들(405) 중 일부 또는 전부를 충진할 수 있다. 일부 구현들에서, 금속층(406)은 또한 희생층(404) 위에 증착될 수 있다. 상이한 구현들은 금속층(406)에 대한 상이한 재료들을 이용할 수 있다. 예를 들어, 금속층(406)은 일부 구현들에서 구리일 수 있다.
[0069] 스테이지 5에서, 희생층(404) 및 희생층(404) 위의 금속층(406)은 오직 나머지 금속(408)을 남긴 채로 제거된다. 상이한 구현들은 희생층(404) 및 금속층(406)을 제거(예를 들어, 에칭)하기 위한 상이한 방법들을 이용할 수 있다. 예를 들어, 화학적 프로세스는 희생층(404)의 나머지를 "세정(wash out)"하는데 이용될 수 있다. 희생층(404)을 "세정"하는 프로세스 동안, 희생층(404) 위의 금속층이 또한 일부 구현들에서는 제거된다. 스테이지 5에서 도시된 바와 같이, 희생층(404)이 제거된 후, 나머지 금속층은 이제 인덕터 구조체의 컴포넌트들(408)이 된다. 예를 들어, 컴포넌트들(408)은 제 1 인덕터 및/또는 제 2 인덕터의 권선들일 수 있다. 이에 더해, 컴포넌트들(408)은 또한 일부 구현들에서 제 1 인덕터 및/또는 제 2 인덕터의 단자들일 수 있다.
[0070] 스테이지 6에서, 필러(410)는 컴포넌트들(408) 사이에 (예를 들어, 제 1 인덕터 및 제 2 인덕터의 권선들 사이에) 제공된다. 필러(410)는 일부 구현들에서 에폭시일 수 있다. 필러(410)는 일부 구현들에서 결합된 인덕터 구조체에 대한 구조적 결합, 안전성, 및/또는 강도를 제공하도록 구성될 수 있다. 즉, 일부 구현들에서, 필러(410)는 기저부로서의 기판의 부재시에 결합된 인덕터 구조체가 구조적 완전성을 갖게 하는 것을 허용하도록 구성될 수 있다. 예를 들어, 필러(410)는 제 1 인덕터가 제 2 인덕터에 물리적으로 결합되도록 허용할 수 있다.
[0071] 도 4c에 도시된 바와 같이, 스테이지 7에서, 기판(402)은 결합된 인덕터 구조체로부터 제거(예를 들어, 에칭)된다. 기판(402)의 제거는, 기판(402)이 이전에 어디에 위치되어 있었는지를 정의하는 점선들로 나타낸다. 상이한 구현들은 기판을 제거하기 위한 상이한 방법들을 이용할 수 있다. 일부 구현들에서, 레이저는 기판(402)을 에칭하는데 이용될 수 있다. 일부 구현들에서, 오직 기판의 일부만이 제거된다. 예를 들어, 일부 구현들에서, 기판은 완전하게 제거되는 대신에 박형화된다.
[0072] 스테이지 8에서, 필러(410)의 일부분들이 제거된다. 필러(410)의 일부분들의 제거는, 그 일부분들이 이전에 어디에 위치되어 있었는지를 정의하는 점선들로 나타난다. 상이한 구현들은 필러(410)의 일부분들을 제거하기 위한 상이한 방법들을 이용할 수 있다. 예를 들어, 레이저는 필러(410)의 일부분들을 제거하는데 이용될 수 있다. 필러(410)의 일부분들은 결합된 인덕터 구조체의 크기 및/또는 면적을 추가로 감소시키기 위해 제거될 수 있다.
[0073] 스테이지 9는, 기판이 제거된 후에 예시적인 결합된 인덕터 구조체(400)를 예시한다. 스테이지 9에 도시된 바와 같이, 기판이 빠진 채로 결합된 인덕터 구조체는, (제 1 인덕터 및 제 2 인덕터에 대한 권선들을 포함할 수 있는) 컴포넌트들(408) 및 컴포넌트들(408)을 함께 물리적으로 결합하는(예를 들어, 제 1 인덕터의 권선들을 제 2 인덕터의 권선들에 물리적으로 결합하는) 필러(410)를 포함한다.
[0074] 또한, 일부 구현들에서, 하나 또는 그 초과의 강자성 층들이 결합된 인덕터 구조체(400) 상에 제공(예를 들어, 증착)될 수 있다는 점이 주목되어야 한다. 강자성 층들은 결합된 인덕터 구조체(400) 위에 및/또는 아래에 제공될 수 있다. 상이한 구현들은 결합된 인덕터 구조체의 제조의 상이한 스테이지들 동안 강자성 층들을 제공할 수 있다. 일부 구현들에서, 하나 또는 그 초과의 강자성 층들은 필러 상에 (예를 들어, 도 4b의 스테이지 6 이후에) 제공될 수 있다. 일부 구현들에서, 하나 또는 그 초과의 강자성 층들은, 기판이 제거 및/또는 박형화된 후에(예를 들어, 도 4c의 스테이지 7 이후에) 제공될 수 있다.
기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 예시적인 방법
[0075] 도 5는 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 방법의 흐름도를 예시한다. 일부 구현들에서, 도 5의 방법은, 도 2 및 도 3의 기판이 빠진 채로 결합된 인덕터 구조체(200) 및 도 4a 내지 도 4c의 기판이 빠진 채로 결합된 인덕터 구조체(400)를 제조/제공하기 위해 이용된다.
[0076] 방법은 기판(예를 들어, 기판(402))을 (505에서) 제공한다. 기판은 일부 구현들에서 실리콘 기판일 수 있다. 상이한 구현들은 상이한 기판들을 이용할 수 있다. 일부 구현들에서, 기판은 박형화될 수 있다.
[0077] 방법은, 희생층(예를 들어, 희생층(404))을 기판 위에 (510에서) 더 제공한다. 일부 구현들에서, 희생층을 제공하는 것은 기판 상에 희생층을 증착시키는 것을 포함한다. 희생층은 일부 구현들에서 포토레지스트 층일 수 있다. 상이한 구현들은 포토레지스트 층에 대해 상이한 재료들을 이용할 수 있다.
[0078] 이 방법은 희생층의 일부분들을 (515에서) 선택적으로 제거한다. 일부 구현들에서, 희생층의 일부분들을 선택적으로 제거하는 것은 희생층 내에 패턴들(예를 들어, 패턴들(405))을 생성/형성하는 것을 포함한다. 패턴들은 희생층 내의 캐비티들 및/또는 트렌치들일 수 있다. 상이한 구현들은 희생층의 일부분들을 선택적으로 제거하고, 패턴들을 생성/형성하기 위한 상이한 방법을 이용할 수 있다. 일부 구현들에서, 패턴들은 희생층 내에서 에칭/드릴링된다. 예를 들어, 레이저는 희생층 내에서 에칭 및/또는 드릴링하는데 이용될 수 있다. 일부 구현들에서, 리소그래피는 희생층 내에 패턴들을 에칭하는데 이용될 수 있다. 에칭은 또한 일부 구현들에서 화학적 프로세스에 의해 수행될 수 있다.
[0079] 방법은, 기판 위에 금속층(예를 들어, 금속층(406))을 (520에서) 제공한다. 일부 구현들에서, 금속층을 제공하는 것은 기판 위에 금속층을 증착시키는 것을 포함한다. 금속층은, 희생층의 선택된 일부분들이 (515에서) 제거되었을 때 희생층 내에 생성된 패턴들의 일부 또는 전부를 충진할 수 있다. 일부 구현들에서, 금속층은 또한 희생층 위에 증착될 수 있다. 상이한 구현들은 금속층에 대해 상이한 재료들을 이용할 수 있다. 예를 들어, 금속층은 일부 구현들에서 구리일 수 있다.
[0080] 이 방법은 희생층 및 희생층 위의 금속층을 (525에서) 제거한다. 상이한 구현들은 희생층 및 금속층을 제거(예를 들어, 에칭)하기 위한 상이한 방법들을 이용할 수 있다. 예를 들어, 희생층의 나머지를 "세정"하기 위해 화학적 프로세스가 이용될 수 있다. 희생층을 "세정"하는 프로세스 동안, 희생층 위의 금속층은 또한 일부 구현들에서 제거된다. 희생층이 제거된 후, 나머지 금속층은 이제 인덕터 구조체의 컴포넌트들(예를 들어, 컴포넌트들(408))이 된다. 예를 들어, 컴포넌트들(예를 들어, 컴포넌트들(408))은 제 1 인덕터 및/또는 제 2 인덕터의 권선들일 수 있다. 이에 더해, 컴포넌트들은 또한 일부 구현들에서 제 1 인덕터 및/또는 제 2 인덕터의 단자들일 수 있다.
[0081] 방법은, 결합된 인덕터 구조체의 컴포넌트들을 정의하는 금속층 사이에 (예를 들어, 제 1 및 제 2 인덕터들의 권선들 사이에) 필러(예를 들어, 필러(410))를 (530에서) 제공한다. 일부 구현들에서, 필러를 제공하는 것은 결합된 인덕터 구조체의 컴포넌트들을 정의하는 금속층 사이에 필러를 증착하는 것을 포함한다. 필러는 일부 구현들에서 에폭시일 수 있다. 필러는 일부 구현들에서 결합된 인덕터 구조체에 대한 구조적 결합, 안전성, 및/또는 강도를 제공하도록 구성될 수 있다. 즉, 일부 구현들에서, 필러는 기저부로서의 기판의 부재시에 구조적 완전성을 결합된 인덕터 구조체가 갖게 하는 것을 허용하도록 구성될 수 있다. 예를 들어, 필러는 제 1 인덕터(예를 들어, 제 1 인덕터 권선)가 제 2 인덕터(예를 들어, 제 2 인덕터 권선)에 물리적으로 결합하도록 허용할 수 있다.
[0082] 방법은 결합된 인덕터 구조체로부터 기판을 (535에서) 제거한다. 상이한 구현들은 기판을 제거하기 위한 상이한 방법들을 이용할 수 있다. 일부 구현들에서, 레이저가 기판을 에칭하기 위해 이용될 수 있다. 기판을 제거하는 것에 더해, 일부 구현들은 필러의 일부분들을 또한 제거할 수 있다. 필러의 일부분들은 결합된 인덕터 구조체의 크기 및/또는 면적을 더 감소시키기 위해 제거될 수 있다.
[0083] 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 특정 방법을 설명하였지만, 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 일반적인 방법이 이제 아래에 설명될 것이다.
기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 예시적인 방법
[0084] 도 6은 기판이 빠진 채로 결합된 인덕터 구조체를 제공/제조하기 위한 방법의 흐름도를 예시한다. 일부 구현들에서, 도 6의 방법은, 도 2 및 도 3의 기판이 빠진 채로 결합된 인덕터 구조체(200) 및 도 4a 내지 도 4c의 기판이 빠진 채로 결합된 인덕터 구조체(400)를 제조/제공하는데 이용된다.
[0085] 방법은 기판(예를 들어, 기판(402))을 (605에서) 제공한다. 기판은 일부 구현들에서 실리콘 기판일 수 있다. 상이한 구현들은 상이한 기판들을 이용할 수 있다. 일부 구현들에서, 기판은 박형화될 수 있다.
[0086] 방법은 기판상에 (610에서) 제 1 인덕터 권선 및 제 2 인덕터 권선을 추가로 제공한다. 상이한 구현들은 기판상에 제 1 인덕터 권선 및 제 2 인덕터 권선을 상이하게 제공할 수 있다. 일부 구현들에서, 제 1 및 제 2 인덕터 권선들을 제공하는 것은 기판 위에 희생층을 제공(예를 들어, 증착)하는 것을 포함한다. 희생층은 일부 구현들에서 포토레지스트 층일 수 있다. 상이한 구현들은 포토레지스트 층에 대해 상이한 재료들을 이용할 수 있다.
[0087] 일부 구현들에서, 제 1 및 제 2 인덕터 권선들을 제공하는 것은 또한 희생층의 일부분들의 선택적 제거를 제공하는 것을 포함한다. 일부 구현들에서, 희생층의 일부분들을 선택적으로 제거하는 것은 희생층 내에 패턴들(예를 들어, 패턴들(405))을 생성/형성하는 것을 포함한다. 패턴들은 희생층 내의 캐비티들 및/또는 트렌치들일 수 있다. 상이한 구현들은, 희생층의 일부분들을 선택적으로 제공하고, 패턴들을 생성/형성하기 위한 상이한 방법들을 이용할 수 있다. 일부 구현들에서, 패턴들은 희생층 내에 에칭/드릴링된다. 예를 들어, 레이저는 희생층 내에서 에칭 및/또는 드릴링하기 위해 이용될 수 있다. 일부 구현들에서, 리소그래피는 희생층 내에 패턴들을 에칭하는데 이용된다. 일부 구현들에서, 에칭은 또한 화학적 프로세스에 의해 수행될 수 있다.
[0088] 일부 구현들에서, 제 1 및 제 2 인덕터 권선들을 제공하는 것은 기판 위에 금속층(예를 들어, 금속층(406))을 제공하는 것을 포함한다. 일부 구현들에서, 금속층을 제공하는 것은 기판 위에 금속층을 증착하는 것을 포함한다. 금속층은, 희생층의 선택된 일부분들이 제거되었을 때, 희생층 내에 생성된 패턴들의 일부 또는 전부를 충진할 수 있다. 일부 구현들에서, 금속층은 또한 희생층 위에 증착될 수 있다. 상이한 구현들은 금속층에 대해 상이한 재료들을 이용할 수 있다. 예를 들어, 금속층은 일부 구현들에서 구리일 수 있다.
[0089] 일부 구현들에서, 제 1 및 제 2 인덕터 권선들을 제공하는 것은 희생층 및 희생층 위의 금속층을 제거하는 것을 제공하는 것을 더 포함한다. 상이한 구현들은 희생층 및 금속층을 제거(예를 들어, 에칭)하기 위한 상이한 방법들을 이용할 수 있다. 예를 들어, 화학적 프로세스는 희생층의 나머지를 "세정"하는데 이용될 수 있다. 희생층의 "세정"의 프로세스 동안, 희생층 위의 금속층은 또한 일부 구현들에서 제거된다. 희생층이 제거된 후, 나머지 금속층은 이제 인덕터 구조체의 컴포넌트들(예를 들어, 컴포넌트들(408))이 된다. 예를 들어, 컴포넌트들(예를 들어, 컴포넌트들(408))은 제 1 인덕터 및/또는 제 2 인덕터의 권선들일 수 있다. 이에 더해, 컴포넌트들은 또한 일부 구현들에서 제 1 인덕터 및/또는 제 2 인덕터의 단자들일 수 있다.
[0090] 방법은 제 1 인덕터 권선과 제 2 인덕터 권선 사이에 필러를 (615에서) 제공한다. 일부 구현들에서, 필러를 (615에서) 제공하는 것은, 결합된 인덕터 구조체의 컴포넌트들을 정의하는 금속층 사이에 필러(예를 들어, 필러(410))를 증착하는 것을 포함한다. 필러는 일부 구현들에서 에폭시일 수 있다. 필러는, 일부 구현들에서 결합된 인덕터 구조체에 대한 구조체 결합, 안정성 및/또는 강도를 제공하도록 구성될 수 있다. 즉, 일부 구현들에서, 필러는 기저부로서 기판의 부재시에 구조적 완전성을 결합된 인덕터 구조체가 갖게 하는 것을 허용하도록 구성될 수 있다. 예를 들어, 필러는 제 1 인덕터(예를 들어, 제 1 인덕터 권선)가 제 2 인덕터(예를 들어, 제 2 인덕터 권선)에 물리적으로 결합되도록 허용할 수 있다.
[0091] 방법은 (620에서) 결합된 인덕터 구조체로부터 기판을 제거한다. 상이한 구현들은 기판을 제거하기 위한 상이한 방법들을 이용할 수 있다. 일부 구현들에서, 레이저는 기판을 에칭하는데 이용될 수 있다. 기판을 제거하는 것에 더해, 일부 구현들은 또한 필러의 일부분들을 제거할 수 있다. 필러의 일부분들은 결합된 인덕터 구조체의 크기 및/또는 면적을 더 감소시키기 위해 제거될 수 있다. 일부 구현들에서, 기판을 제거하는 것은 기판의 일부분을 제거하는 것(예를 들어, 기판을 박형화하는 것)을 포함한다.
패키지-온-패키지 상의 예시적인 기판이 빠진 채로 결합된 인덕터 구조체
[0092] 일부 구현들에서, 결합된 인덕터 구조체(예를 들어, 인덕터 구조체(200))들 중 하나 또는 그 초과는 패키지-온-패키지(PoP) 구조체 내의 기판 상에 결합될 수 있다. 도 7은 결합된 인덕터 구조체들을 포함하는 패키지-온-패키지(PoP) 구조체(700)의 측면도를 예시한다. 도 7에 예시된 바와 같이, PoP 구조체는, 제 1 패키지 기판(702), 제 1 세트의 솔더 볼들(704), 제 1 다이(706), 제 2 패키지 기판(708), 제 2 세트의 솔더 볼들(710), 제 2 세트의 다이들(712), 제 1 인덕터 구조체(714), 및 제 2 인덕터 구조체(716)를 포함한다. 제 1 및 제 2 인덕터 구조체들(714-716)은 도 2 및 도 3 그리고 도 4a 내지 도 4c의 인덕터 구조체(200 및/또는 400)일 수 있다. 제 1 다이(706)는 로직 다이일 수 있다. 제 2 세트의 다이들(716)은 일부 구현들에서 스택된 메모리 다이들일 수 있다.
[0093] PoP 구조체(700)의 제 1 패키지는, 제 1 패키지 기판(702), 제 1 세트의 솔더 볼들(704) 및 제 1 다이(706)를 포함할 수 있다. 또한, PoP 구조체(700)의 제 1 패키지는 제 1 및 제 2 인덕터 구조체들(714 및 716)을 포함할 수 있다. 제 1 다이(706)는 일부 구현들에서 ASIC(Application Specific Integrated Circuit) 다이일 수 있다. 제 1 인덕터 구조체(714)는 제 1 패키지 기판(702)의 상단 표면 상에 집적될 수 있다. 도 7에 도시된 바와 같이, 제 1 패키지 기판(702)의 상단 표면에 제 1 인덕터 구조체(714)를 위치시키기 위해 하나 또는 그 초과의 솔더 볼들은 제거될 수 있다.
[0094] 또한, 인덕터 구조체는 패키지 기판의 하단 표면에 위치될 수 있다. 도 7에 추가로 도시된 바와 같이, 제 2 인덕터 구조체(716)는 제 1 패키지 기판(702)의 하단 표면에 위치된다. 제 2 인덕터 구조체(716)가 제 1 패키지 기판(702)의 하단에 위치되도록 허용하기 위해 제 1 세트의 솔더 볼들(710) 중 하나 또는 그 초과가 제거될 수 있다.
[0095] 도 8은 결합된 인덕터 구조체들을 포함하는 다른 패키지-온-패키지(PoP) 구조체(800)의 측면도 및 저면도를 예시한다. 도 8에 예시된 바와 같이, PoP 구조체는, 제 1 패키지 기판(802), 제 1 세트의 솔더 볼들(804), 제 1 다이(806), 제 2 패키지 기판(808), 제 2 세트의 솔더 볼들(810), 제 2 세트의 다이들(812), 및 인덕터 구조체(814)를 포함한다. 제 1 인덕터 구조체들(814)은 도 2 및 도 3 그리고 도 4a 내지 도 4c의 인덕터 구조체(200 및/또는 400)일 수 있다. 제 1 다이(706)는 로직 다이일 수 있다. 제 2 세트의 다이들(716)은 일부 구현들에서 스택된 메모리 다이들일 수 있다.
[0096] 도 8에 도시된 바와 같이, 인덕터 구조체(814)는 제 1 패키지 기판(802)의 저부 부분/표면에 위치된다. 인덕터 구조체(814)는 제 1 세트의 솔더 볼들(804)에 의해 둘러싸여 있다. 도 8은 또한, 인덕터 구조체(814)에 대한 공간(room)을 형성하기 위해 제 1 세트의 솔더 볼들(804)로부터의 솔더 볼들 중 일부가 제거되었다는 것을 예시한다. 도 8의 인덕터 구조체(814)는 하나의 인덕터 구조체 또는 몇몇 인덕터 구조체들을 개념적으로 나타낼 수 있다.
패키지 상의 예시적인 기판이 빠진 채로 결합된 인덕터 구조체
[0097] 일부 구현들에서, 결합된 인덕터 구조체들(예를 들어, 인덕터 구조체(200, 400)) 중 하나 또는 그 초과는 반도체 패키지 내의 기판상에 결합될 수 있다. 도 9에 예시된 바와 같이, 다이/칩(900)은 패키지 기판(902) 상에 탑재될 수 있다. 도 9는 또한 패키지 기판(902)의 표면 상에 2개의 결합된 인덕터 구조체들을 예시한다. 구체적으로, 도 9는 패키지 기판(902) 상의 제 1 구조체(904) 및 제 2 구조체(906)를 예시한다. 제 1 및 제 2 구조체들(904-906)은 일 세트의 권선(예를 들어, 트레이스들)을 통해서 다이(900)에 결합된다. 일부 구현들에서, 제 1 및 제 2 구조체들(904-906) 각각은 도 2 및 도 3 그리고/또는 도 4a 내지 도 4c에 나타나고 설명된 인덕터 구조체(예를 들어, 인덕터 구조체(200, 400))일 수 있다.
[0098] 일부 구현들에서, 인덕터 구조체(904-906)로부터의 인덕터들 중 하나 또는 그 초과는 상이한 전압들에서 동작할 수 있다. 일부 구현들에서, 하나 또는 그 초과의 전압 조절기들(EVR들)(908-910)은 인덕터 구조체들(904-906)의 인덕터들 중 하나 또는 그 초과에 제공된(예를 들어, 공급된) 전압/전류를 조절하도록 이용될 수 있다. 일 예시에서, 제 1 EVR(908)은 제 1 구조체(904)에 대한 전압/전류를 조절 및/또는 제공하는데 이용될 수 있다. 제 1 EVR(908)은 또한 제 1 구조체(904)의 하나 또는 그 초과의 인덕터들에 제공된 전압/전류의 위상을 조절할 수 있다. 유사하게, 제 2 EVR(910)은 제 2 구조체(906)에 대한 전압을 조절하고 그리고/또는 제공하는데 이용될 수 있다. 제 2 EVR(910)은 또한, 제 1 구조체(906)의 하나 또는 그 초과의 인덕터들에 제공된 전압/전류의 위상을 조절할 수 있다. 도 9에 도시된 바와 같이, 제 1 및 제 2 EVR들(908-910)은 다이(900) 상에 위치된다. 그러나, 일부 구현들에서, EVR들(908-910)은 다이(900)에 결합될 수 있지만 다이(900)로부터 물리적으로 분리될 수 있다. 도 9에 추가로 도시된 바와 같이, 일부 구현들에서, 제 1 및 제 2 EVR들(908-910)의 조합된 치수들은 2㎜×2㎜ 또는 그 미만일 수 있다. 그러나, 상이한 구현들은 상이한 치수들을 갖는 EVR들(908-910)을 가질 수 있다.
[0099] 일부 구현들에서, 다이(900)와 구조체(904-906) 중 하나 또는 둘 다 사이의 공간(spacing)은 2㎜ 또는 그 미만이다. 공간은 2개의 컴포넌트들 사이의 엣지-투-엣지 거리(예를 들어, 다이의 엣지와 구조체의 엣지 사이의 거리)로서 정의될 수 있다. 일부 구현들에서, 다이(900)와 구조체(예를 들어, 구조체(904))의 바깥쪽 엣지 사이의 공간은 8㎜보다 크고 5㎜보다 작다. 그러나, 상이한 구현들은 다이(900)와 구조체(904-906)의 하나 또는 그 초과 사이의 상이한 공간들을 가질 수 있다.
[00100] 일부 예시에서, 기판(902)은 (도 10-도 11을 참조하여 이하 추가로 설명되는) 캡슐화된 패키지 기판(EPS)의 일부이 수 있다. 결과적으로, 일부 구현들에서, 인덕터 구조체들(902-904)의 두께는 다이/칩(900)의 두께와 동일하거나 그 미만(예를 들어, 0.2㎜ 또는 그 미만)으로 유지된다.
[00101] 예시적인 결합된 인덕터 구조체를 설명했지만, 이러한 결합된 인덕터 구조체들을 포함하는 몇몇 패키지 기판들이 이제 이하에 설명될 것이다.
기판이 빠진 채로 결합된 인덕터 구조체를 갖는 예시적인 패키지 기판
[00102] 일부 구현들에서, 결합된 인덕터 구조체들(예를 들어, 인덕터(200, 400)) 중 하나 또는 그 초과는 반도체 패키지 내의 기판(예를 들어, 패키지 기판) 내부에 결합될 수 있다. 도 10 및 도 11은 일부 구현들에서 기판 내에서 결합된 인덕터 구조체의 예시들을 도시한다. 구체적을, 도 10은 본 개시물의 일 양상에 따른 IC 패키지(1000)의 개략 단면도를 예시한다. IC 패키지(1000)는, 예를 들어, 모바이 폰, 랩탑 컴퓨터, 태블릿 컴퓨터, 개인용 컴퓨터 등과 같은(그러나, 이에 제한되지 않음) 전자 디바이스에 대한 IC 다이(1002)(예를 들어, 메모리 회로, 프로세싱 회로, 애플리케이션 프로세서 등)를 포함한다. IC 패키지(1000), 특히, IC 다이(1002)는 전자 디바이스와 연관된 전력 전달 네트워크(PDN)(IC 패키지(1000) 외부의 PDN의 일부분들은 도시되지 않음)를 통해서 전력 관리 집적 회로(PMIC)(도시되지 않음)로부터 전력을 공급받을 수 있다(예를 들어, 공칭 공급 전압들 및 전류들을 제공받을 수 있다).
[00103] IC 다이(1002)는 플립-칩 스타일로 그 아래에 있는 멀티-층 패키지 기판(1004)에 전기적으로 결합된다. 예를 들어, 하나 또는 그 초과의 솔더 볼들(1006)은 패키지 기판(1004)의 제 1 금속층(1022) 내에 위치된 금속 트레이스들에 다이(1002)에 전기적으로 결합할 수 있다. 다른 양상들에 따르면, IC 다이(1002)는 패키지 기판(1004)에 권선 결합될(wire bonded) 수 있다. 패키지 기판(1004)은, 예를 들어, 4개의 금속층 라미네이트 기판일 수 있다. 다른 양상들에서, 패키지 기판(1004)은, 5개, 6개, 7개, 8개, 9개, 또는 10개의 금속층들을 포함하는 3개 또는 그 초과의 금속층들을 가질 수 있다.
[00104] 도시된 4개의 층 패키지 기판(1004)은, 제 1 금속층(1022)(예를 들어, 제 1 바깥쪽 금속층), 제 2 금속층(1024)(예를 들어, 제 1 안쪽 금속층), 제 3 금속층(1026)(예를 들어, 제 2 안쪽 금속층), 및 제 4 금속층(1028)(예를 들어, 제 2 바깥쪽 금속층)을 포함한다. 일반적으로, 금속층들(1022, 1024, 1026, 1028) 각각은, 에폭시 및/또는 수지(resin)와 같은(그러나, 이에 제한되지 않음) 하나 또는 그 초과의 유전체 재료들로 구성될 수 있는 복수의 절연층들(1032, 1034, 1036)에 의해 서로로부터 분리된다. 특히, 패키지 기판(1004) 중간에 있는 제 1 절연층(1034)은 다른 층들보다 더 두꺼울 수 있고 또한 패키지 기판(1004)에 구조적 강도를 제공한다. 복수의 금속 수직 상호접속 액세스들(비아들)(1008)은 원하는 곳에 서로에 대해 패키지 기판(1004)의 복수의 금속층들(1022, 1024, 1026, 1028)의 트레이스들을 전기적으로 결합한다.
[00105] 패키지 기판(1004)은, 예를 들어, 커패시터, 저항기, 또는 인덕터와 같은 내장형 패시브 기판(EPS; embedded passive substrate) 이산 회로 컴포넌트(DCC; discrete circuit component)(1010)를 하우징하는 캐비티(1035)(점선 박스로 표시됨)를 포함한다. 일부 구현들에서, EPS 이산 회로 컴포넌트는 여기에 설명된 결합된 인덕터 구조체(예를 들어, 도 2 및 도 3의 결합된 인덕터 구조체)이다. DCC(1010)는, DCC의 개념적 표현이며, DCC(예를 들어, 결합된 인덕터 구조체)가 기판 내에 형성되고 결합되는 방법을 정확하게 나타낼 필요는 없다는 점에 주목해야 한다. 오히려, 도 10 및 도 11의 DCC(1010)는 단지 기판 내 DCC의 가능한 위치를 나타내는 것으로 의도된다. 상이한 구현들은 기판 내 비아들에 DCC의 전극들을 결합하기 위해 상이한 구성들 및 설계들을 이용할 수 있다. 예를 들어, DCC에 대한 (제 1 도전성 층에 결합된) 제 1 전극은 최상단 좌측 비아들에 결합될 수 있지만, DCC에 대한 (제 2 도전성 층에 결합된) 제 2 전극은 일부 구현들에서 최상단 우측 비아들에 결합될 수 있다.
[00106] 캐비티(1035)는, 제 1 절연체 층(1034)의 일부분, 및 또한 안쪽 금속층들(1024, 1026) 중 하나 또는 그 초과 내에 위치되거나 또는 이들을 점유할 수 있다. 도시된 예시에서, DCC(1010)는, 예를 들어, 이산 커패시터(예를 들어, "디결합 커패시터")일 수 있다. 일 양상에 따르면, 이산 커패시터(1010)는 IC 패키지(1000)로 인한 임피던스의 유도성 컴포넌트들(예를 들어, 패키지 기판(1004)과 연관된 트레이스들, 비아들, 금속 라인들 등에 의해 야기되는 인덕턴스)를 밸런싱함으로써 PDN의 주파수들의 범위에서 임피던스를 감소시키도록 돕는다. 패키지 기판(1004)은 복수의 캐비티들을 가지 수 있으며, 캐비티들 각각은 별도의 EPS 이산 회로 컴포넌트를 하우징한다.
[00107] 무엇보다도, 패키지 기판(1004)은 DCC(1010)의 전극들에 전기적으로 결합된 하나 또는 그 초과의 비아 결합 컴포넌트들(예를 들어, 비아 결합 컴포넌트(1040))을 포함할 수 있다. 비아 결합 컴포넌트들은, 복수의 비아들이 결합할 수 있는 이용가능한 표면적(예를 들어, 각각의 비아의 제 1 단부는 비아 결합 컴포넌트들에 결합할 수 있음)을 증가시키기 위한 수단으로서 기능한다. 비아 결합 컴포넌트들은 금속 또는 금속 합금(예를 들어, 구리, 알루미늄, 및/또는 티타늄 질화물 등)과 같은 도전성 재료로 구성된다. 일 양상에 따르면, 비아 결합 컴포넌트들은 금속 또는 금속 합금(예를 들어, 구리, 알루미늄, 및/또는 티타늄 질화물 등)과 같은 도전성 재료로 구성된다. 일 양상에 따르면, 비아 결합 컴포넌트들은 안쪽 금속 층들(1024, 1026)을 포함하는 동일한 금속들 중 하나 또는 그 초과로 형성된다.
[00108] 일 양상에 따르면, 제 1 비아 결합 컴포넌트는 DCC(1010)의 제 1 전극 및 제 1 안쪽 금속층(1024) 내의 제 1 금속 트레이스 둘 다에 전기적으로 결합되고; 제 2 비아 결합 컴포넌트는 제 1 전극 및 제 2 안쪽 금속층(1026) 내의 제 2 금속 트레이스 둘 다에 전기적으로 결합되고; 제 3 비아 결합 컴포넌트는 DCC(1010)의 제 2 전극 및 제 1 안쪽 금속층(1024) 내의 제 3 금속 트레이스 둘 다에 전기적으로 결합되며; 제 4 비아 결합 컴포넌트는 제 2 전극 및 제 2 안쪽 금속층(1026) 내의 제 4 금속 트레이스 둘 다에 전기적으로 결합된다.
[00109] 전술한 금속 트레이스들 각각은 패키지 기판(1004)과 연관된 전력 또는 접지 평면에 전기적으로 결합될 수 있다. 예를 들어, 제 1 금속 트레이스는 비아에 의해 제 2 금속 트레이스에 전기적으로 결합될 수 있고, 제 3 금속 트레이스는 다른 비아에 의해 제 4 금속 트레이스에 전기적으로 결합될 수 있다. 이러한 방식으로, 비아 결합 컴포넌트들은 제 1 및 제 2 안쪽 금속층들(1024, 1026) 내 전력 또는 접지 평면들에 전기적으로 결합될 수 있으며, 여기서 제 1 및 제 2 안쪽 금속층들은 바깥쪽 금속층들(1022, 1028) 보다 제 1 절연체 층(1034)에 더 가깝다.
[00110] 일 양상에 따르면, 제 1 비아 결합 컴포넌트의 제 1 부분은 DCC(1010)의 제 1 전극의 제 1 엣지를 지나 연장한다. 다른 양상에 따르면, 제 1 비아 결합 컴포넌트의 제 2 부분은 제 1 안쪽 금속층(1024) 내에 포지셔닝된다. 유사하게, 제 2 비아 결합 컴포넌트의 제 1 부분은 제 1 전극의 제 2 엣지를 지나 연장할 수 있고, 제 2 비아 결합 컴포넌트의 제 2 부분은 제 2 안쪽 금속층(1026) 내에 포지셔닝될 수 있다. 일 양상에 따르면, 제 3 비아 결합 컴포넌트의 제 1 부분은 DCC(1010)의 제 2 전극의 제 1 엣지를 지나 연장한다. 다른 양상에 따르면, 제 3 비아 결합 컴포넌트의 제 2 부분은 제 1 안쪽 금속층(1024) 내에 포지셔닝된다. 유사하게, 제 4 비아 결합 컴포넌트의 제 1 부분은 제 2 전극의 제 2 엣지를 지나 연장할 수 있고, 제 4 비아 결합 컴포넌트의 제 2 부분은 제 2 안쪽 금속층(1026) 내에 포지셔닝될 수 있다.
[00111] 도 11은 일부 구현들에서 다른 기판 내의 커패시터 구조체들을 예시한다. 도 11은 도 10과 유사하다. 그러나, 도 10과 도 11 간의 하나의 차이점은, 도 11에서 기판(1004)이 하나 또는 그 초과의 비아 결합 컴포넌트들(예를 들어, 도 10의 비아 결합 컴포넌트(1040))를 포함하지 않는다는 점이다.
[00112] 결합된 인덕터 구조체들의 다양한 예시들을 설명했지만, 결합된 인덕터 구조체를 동작시키기 위한 방법이 이제 이하에 설명될 것이다.
예시적인 전자 디바이스들
[00113] 도 12는 전술한 집적 회로, 다이 또는 패키지 중 임의의 것과 집적될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 전화기(1202), 랩탑 컴퓨터(1204), 및 고정형 위치 단말(1206)은 본원에 설명된 바와 같이 집적 회로(IC)(1200)를 포함할 수 있다. IC(1200)는, 예를 들어, 본원에 설명된 집적 회로들, 다이들 또는 패키지들 중 임의의 것일 수 있다. 도 12에 예시된 디바이스들(1202, 1204, 1206)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인용 디지털 보조기구들과 같은 휴대용 데이터 유닛들, GPS 인에이블 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침 장비(meter reading equipment)와 같은 고정형 위치 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들 또는 데이터 또는 컴퓨터 명령들을 저장하거나 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는(그러나, 이에 제한되지 않음) IC(1200)를 특징으로 할 수 있다.
[00114] 도 2, 도 3, 도 4a 내지 도 4c, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및/또는 도 12에 예시된 컴포넌트들, 단계들, 특징들, 및/또는 기능들 중 하나 또는 그 초과는, 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 조합될 수 있거나, 또는 몇몇 컴포넌트들, 단계들, 또는 기능들에 포함될 수 있다. 추가 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한 본 발명으로부터 벗어나지 않고 부가될 수 있다.
[00115] 도면들에 예시된 컴포넌트들, 단계들, 특징들 및/또는 기능들 중 하나 또는 그 초과는, 단일 컴포넌트, 단계, 특징 또는 기능으로 재배열 및/또는 조합될 수 있거나 또는 몇몇 컴포넌트들, 단계들, 또는 기능들로 구현될 수 있다. 본원에 개시된 신규의 특징들로부터 벗어나지 않고 추가적인 엘리먼트들, 컴포넌트들, 단계들, 및/또는 기능들이 또한 부가될 수 있다. 도면들에 예시된 장치, 디바이스들, 및/또는 컴포넌트들은, 도면들에 설명된 방법들, 특징들, 또는 단계들 중 하나 또는 그 초과를 수행하도록 구성될 수 있다. 본원에 설명된 신규의 알고리즘들이 또한 소프트웨어로 효율적으로 구현될 수 있고 그리고/또는 하드웨어에 내장될 수 있다.
[00116] 단어 "예시적인"은 본원에서 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 사용된다. "예시적인"으로서 본원에 설명된 임의의 구현 또는 양상은 반드시 본 개시물의 다른 양상들보다 바람직하거나 유리한 것으로서 해석되지는 않는다. 유사하게, 용어 "양상들"은, 본 발명의 모든 양상들이 논의된 특징, 이점 또는 동작의 모드를 포함하도록 요구하지 않는다. 용어 "결합된"은 본원에서 2개의 물체들 사이의 직접 또는 간접 결합을 지칭하는 것으로 이용된다. 예를 들어, 물체 A가 물체 B를 물리적으로 터치하고 그리고 물체 B가 물체 C를 터치한다면, 물체들(A 및 C)은 여전히 이들이 서로 물리적으로 직접 터치하지 않는다고 하더라도 서로 결합된 것으로 고려될 수 있다. 용어 "다이 패키지"는, 캡슐화되거나 패키징된 또는 캡슐화되었던 집적 회로 웨이퍼를 지칭하는 것으로 이용된다.
[00117] 또한, 실시예들이 플로우차트, 흐름도, 구조도, 또는 블록도로서 도시된 프로세스로서 설명될 수 있다는 것에 주목한다. 플로우차트가 순차적 프로세스로서 동작들을 설명할 수 있지만, 수많은 동작들이 병렬로 또는 동시에 수행될 수 있다. 이에 더해, 동작들의 순서는 재-배열될 수 있다. 프로세스는, 자신의 동작들이 완료될 때 종결된다. 프로세스는, 방법, 함수, 절차, 서브루틴, 서브프로그램 등에 대응할 수 있다. 프로세스가 함수에 대응하는 경우, 자신의 종결은 호 함수 또는 메인 함수로의 함수의 복귀에 대응한다.
[00118] 본원에 개시된 예시적인 실시예들과 관련하여 설명되는 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 둘의 조합들로서 구현될 수 있다는 것이 당업자들에게 추가로 인식될 것이다. 하드웨어와 소프트웨어의 상호교환 가능성을 명료하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들 및 단계들이 그들의 기능과 관련하여 앞서 일반적으로 설명되어 있다. 이러한 기능이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다.
[00119] 본원에 설명된 본 발명의 다양한 특징들은, 본 발명으로부터 벗어나지 않고 상이한 시스템들로 구현될 수 있다. 본 개시물의 전술한 양상들은 단지 예시들이며 본 발명을 제한하는 것으로서 해석되어서는 안된다는 점에 주목해야 한다. 본 개시물의 양상들의 설명은 예시적이며 청구항들의 범위를 제한하지 않는 것으로 의도된다. 이와 같이, 본 교시들은 다른 유형들의 장치들에 쉽게 적용될 수 있으며, 수많은 대안들, 변형들, 및 변화들이 당업자들에게는 명백하게 될 것이다.

Claims (39)

  1. 인덕터 구조체로서,
    전기적으로 도전성인 재료를 포함하는 제 1 인덕터 권선;
    전기적으로 도전성인 재료를 포함하는 제 2 인덕터 권선; 및
    상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선 사이에 측면으로(laterally) 위치된 필러(filler)를 포함하고,
    상기 필러는 상기 제 1 인덕터 권선과 상기 제 2 인덕터 권선의 구조적 결합을 제공하도록 구성되는,
    인덕터 구조체.
  2. 제 1 항에 있어서,
    상기 제 1 인덕터 권선은, 상기 제 2 인덕터 권선에 측면으로 동일-평면에 있는,
    인덕터 구조체.
  3. 제 1 항에 있어서,
    상기 제 1 인덕터 권선은 제 1 나선형 형상을 갖고,
    상기 제 2 인덕터 권선은 제 2 나선형 형상을 갖는,
    인덕터 구조체.
  4. 제 1 항에 있어서,
    상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선은 세장형의(elongated) 원형 형상을 갖는,
    인덕터 구조체.
  5. 제 1 항에 있어서,
    상기 제 1 인덕터 권선은 제 1 단자 및 제 2 단자를 포함하고,
    상기 제 2 인덕터 권선은 제 3 단자 및 제 4 단자를 포함하는,
    인덕터 구조체.
  6. 제 5 항에 있어서,
    상기 제 1 단자는 상기 제 1 인덕터 권선의 제 1 단부에 결합되고,
    상기 제 2 단자는 상기 제 1 인덕터 권선의 제 2 단부에 결합되는,
    인덕터 구조체.
  7. 제 1 항에 있어서,
    상기 제 1 인덕터 권선의 두께는 0.2 밀리미터 미만인,
    인덕터 구조체.
  8. 제 1 항에 있어서,
    상기 필러는 에폭시인,
    인덕터 구조체.
  9. 제 1 항에 있어서,
    상기 인덕터 구조체는 상기 인덕터 구조체에 대한 기저부(base portion)로서 기판이 없는(free),
    인덕터 구조체.
  10. 제 1 항에 있어서,
    상기 인덕터 구조체는 패키지-온-패키지(PoP) 구조체 상에 집적되는,
    인덕터 구조체.
  11. 제 1 항에 있어서,
    상기 인덕터 구조체는 패키지 기판의 표면상에 집적되는,
    인덕터 구조체.
  12. 제 1 항에 있어서,
    상기 인덕터 구조체는 패키지 기판 내부에 집적되는,
    인덕터 구조체.
  13. 제 1 항에 있어서,
    상기 인덕터 구조체는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합되는,
    인덕터 구조체.
  14. 장치로서,
    제 1 유도성 수단(inductive means);
    제 2 유도성 수단; 및
    상기 제 1 유도성 수단과 상기 제 2 유도성 수단 사이에 측면으로 위치된 필러를 포함하고,
    상기 필러는 상기 제 1 유도성 수단과 상기 제 2 유도성 수단의 구조적 결합을 제공하도록 구성되는,
    장치.
  15. 제 14 항에 있어서,
    상기 제 1 유도성 수단은 상기 제 2 유도성 수단에 측면으로 공동-평면에 있는,
    장치.
  16. 제 14 항에 있어서,
    상기 제 1 유도성 수단은 제 1 나선형 형상을 갖고,
    상기 제 2 유도성 수단은 제 2 나선형 형상을 갖는,
    장치.
  17. 제 14 항에 있어서,
    상기 제 1 유도성 수단 및 상기 제 2 유도성 수단은 세장형의 원형 형상을 갖는,
    장치.
  18. 제 14 항에 있어서,
    상기 제 1 유도성 수단은 제 1 단자 및 제 2 단자를 포함하고,
    상기 제 2 유도성 수단은 제 3 단자 및 제 4 단자를 포함하는,
    장치.
  19. 제 18 항에 있어서,
    상기 제 1 단자는 상기 제 1 유도성 수단의 제 1 단부에 결합되고,
    상기 제 2 단자는 상기 제 1 유도성 수단의 제 2 단부에 결합되는,
    장치.
  20. 제 14 항에 있어서,
    상기 제 1 유도성 수단의 두께는 0.2 밀리미터 미만인,
    장치.
  21. 제 14 항에 있어서,
    상기 필러는 에폭시인,
    장치.
  22. 제 14 항에 있어서,
    상기 장치는 상기 인덕터 구조체에 대한 기저부로서 기판이 없는,
    장치.
  23. 제 14 항에 있어서,
    상기 장치는 패키지-온-패키지(PoP) 구조체 상에 집적되는,
    장치.
  24. 제 14 항에 있어서,
    상기 장치는 패키지 기판의 표면상에 집적되는,
    장치.
  25. 제 14 항에 있어서,
    상기 장치는 패키지 기판 내부에 집적되는,
    장치.
  26. 제 14 항에 있어서,
    상기 장치는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 통합되는,
    장치.
  27. 인덕터 구조체를 제공하기 위한 방법으로서,
    기판을 제공하는 단계;
    상기 기판상에 제 1 인덕터 권선 및 제 2 인덕터 권선을 제공하는 단계; 및
    상기 제 1 인덕터 권선과 상기 제 2 인덕터 권선 사이에 필러를 제공하는 단계를 포함하고,
    상기 필러는 상기 제 1 인덕터 권선과 상기 제 2 인덕터 권선의 구조적 결합을 제공하도록 구성되는,
    인덕터 구조체를 제공하기 위한 방법.
  28. 제 27 항에 있어서,
    상기 기판을 제공하는 단계를 더 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  29. 제 27 항에 있어서,
    상기 기판상에 상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선을 제공하는단계는:
    상기 기판 위에 희생층을 제공하는 단계;
    상기 희생층의 일부분들을 선택적으로 제거하는 단계;
    상기 기판 및 상기 희생층 위에 금속층을 제공하는 단계 ― 상기 금속층은 상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선을 형성함 ―; 및
    상기 희생층을 제거하는 단계를 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  30. 제 27 항에 있어서,
    상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선을 제공하는 단계는, 상기 제 2 인덕터 권선에 대해 측면으로 동일-평면에 상기 제 1 인덕터 권선을 제공하는 단계를 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  31. 제 27 항에 있어서,
    상기 제 1 인덕터 권선은 제 1 나선형 형상을 갖고,
    상기 제 2 인덕터 권선은 제 2 나선형 형상을 갖는,
    인덕터 구조체를 제공하기 위한 방법.
  32. 제 27 항에 있어서,
    상기 제 1 인덕터 권선 및 상기 제 2 인덕터 권선은 세장형의 원형 형상을 갖는,
    인덕터 구조체를 제공하기 위한 방법.
  33. 제 27 항에 있어서,
    상기 제 1 인덕터 권선은 제 1 단자 및 제 2 단자를 포함하고,
    상기 제 2 인덕터 권선은 제 3 단자 및 제 4 단자를 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  34. 제 33 항에 있어서,
    상기 제 1 단자는 상기 제 1 인덕터 권선의 제 1 단부에 결합되고,
    상기 제 2 단자는 상기 제 1 인덕터 권선의 제 2 단부에 결합되는,
    인덕터 구조체를 제공하기 위한 방법.
  35. 제 27 항에 있어서,
    상기 필러는 에폭시인,
    인덕터 구조체를 제공하기 위한 방법.
  36. 제 27 항에 있어서,
    패키지-온-패키지(PoP) 구조체 상에 상기 인덕터 구조체를 제공하는 단계를 더 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  37. 제 27 항에 있어서,
    패키지 기판의 표면상에 상기 인덕터 구조체를 제공하는 단계를 더 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  38. 제 27 항에 있어서,
    패키지 기판 내부에 상기 인덕터 구조체를 제공하는 단계를 더 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
  39. 제 27 항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 휴대 정보 단말기, 고정형 위치 단말, 태블릿 컴퓨터, 및/또는 랩탑 컴퓨터 중 적어도 하나에 상기 인덕터 구조체를 제공하는 단계를 더 포함하는,
    인덕터 구조체를 제공하기 위한 방법.
KR1020157023728A 2013-02-08 2014-01-31 기판이 빠진 이산 결합된 인덕터 구조체 KR20150115867A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361762555P 2013-02-08 2013-02-08
US61/762,555 2013-02-08
US13/791,388 2013-03-08
US13/791,388 US10115661B2 (en) 2013-02-08 2013-03-08 Substrate-less discrete coupled inductor structure
PCT/US2014/014270 WO2014123790A1 (en) 2013-02-08 2014-01-31 Substrate-less discrete coupled inductor structure

Publications (1)

Publication Number Publication Date
KR20150115867A true KR20150115867A (ko) 2015-10-14

Family

ID=51297097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023728A KR20150115867A (ko) 2013-02-08 2014-01-31 기판이 빠진 이산 결합된 인덕터 구조체

Country Status (7)

Country Link
US (1) US10115661B2 (ko)
EP (1) EP2954543B1 (ko)
JP (1) JP2016513364A (ko)
KR (1) KR20150115867A (ko)
CN (1) CN104969312B (ko)
TW (2) TWI611437B (ko)
WO (1) WO2014123790A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343442B2 (en) 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9704739B2 (en) * 2014-07-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10573448B2 (en) 2014-12-11 2020-02-25 St. Jude Medical International Holding S.À R.L. Multi-layer sensor core
CN105489597B (zh) 2015-12-28 2018-06-15 华为技术有限公司 系统级封装模块组件、系统级封装模块及电子设备
US9761522B2 (en) * 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US11369431B2 (en) * 2016-06-11 2022-06-28 Boston Scientific Scimed Inc. Inductive double flat coil displacement sensor
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US20180323253A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling
US20180323369A1 (en) 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US20220344260A1 (en) * 2019-10-08 2022-10-27 Murata Manufacturing Co., Ltd. Integrated transformer module
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS6442110A (en) * 1987-08-10 1989-02-14 Hitachi Ltd Formation of conductor pattern
JPH0442110A (ja) * 1990-06-08 1992-02-12 Olympus Optical Co Ltd 不均質媒質を用いたレンズ
JPH09153406A (ja) * 1995-09-28 1997-06-10 Toshiba Corp 平面コイルおよびそれを用いた平面磁気素子およびそれらの製造方法
JP2001244123A (ja) 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2002110423A (ja) * 2000-09-28 2002-04-12 Kyocera Corp コモンモードチョークコイル
JP2002280878A (ja) 2001-03-19 2002-09-27 Alps Electric Co Ltd 電子回路ユニット
JP2003059744A (ja) * 2001-08-15 2003-02-28 Sony Corp インダクタの製造方法
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
AU2003302901A1 (en) 2002-12-09 2004-06-30 Antonio Camargo Human recombinant endooligopeptidase a (heopa)
GB0321658D0 (en) 2003-09-16 2003-10-15 South Bank Univ Entpr Ltd Bifilar transformer
US9029196B2 (en) * 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
JP4012526B2 (ja) 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法
US7432794B2 (en) 2004-08-16 2008-10-07 Telefonaktiebolaget L M Ericsson (Publ) Variable integrated inductor
TWI311452B (en) 2005-03-30 2009-06-21 Advanced Semiconductor Eng Method of fabricating a device-containing substrate
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors
US8212155B1 (en) 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US8149080B2 (en) * 2007-09-25 2012-04-03 Infineon Technologies Ag Integrated circuit including inductive device and ferromagnetic material
US7759212B2 (en) 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
US7956603B2 (en) 2008-06-16 2011-06-07 Medility Llc Sensor inductors, sensors for monitoring movements and positioning, apparatus, systems and methods therefore
US8237269B2 (en) * 2008-08-01 2012-08-07 Qualcomm Incorporated High Q transformer disposed at least partly in a non-semiconductor substrate
EP2151834A3 (en) 2008-08-05 2012-09-19 Nxp B.V. Inductor assembly
US7843047B2 (en) * 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
JP5705857B2 (ja) * 2009-09-16 2015-04-22 マラディン テクノロジーズ リミテッドＭａｒａｄｉｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｌｔｄ． 微小コイル装置およびその製作方法
US20120002377A1 (en) 2010-06-30 2012-01-05 William French Galvanic isolation transformer
US9287344B2 (en) * 2010-08-23 2016-03-15 The Hong Kong University Of Science And Technology Monolithic magnetic induction device
JP5839535B2 (ja) 2010-10-20 2016-01-06 旭化成エレクトロニクス株式会社 平面コイル及びアクチュエータ
JP5649490B2 (ja) 2011-03-16 2015-01-07 新光電気工業株式会社 配線基板及びその製造方法
US8519506B2 (en) * 2011-06-28 2013-08-27 National Semiconductor Corporation Thermally conductive substrate for galvanic isolation

Also Published As

Publication number Publication date
WO2014123790A1 (en) 2014-08-14
TW201640535A (zh) 2016-11-16
EP2954543A1 (en) 2015-12-16
TW201443940A (zh) 2014-11-16
TWI600037B (zh) 2017-09-21
US20140225700A1 (en) 2014-08-14
TWI611437B (zh) 2018-01-11
CN104969312A (zh) 2015-10-07
CN104969312B (zh) 2018-05-15
US10115661B2 (en) 2018-10-30
JP2016513364A (ja) 2016-05-12
EP2954543B1 (en) 2020-04-29

Similar Documents

Publication Publication Date Title
TWI600037B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
EP2956948B1 (en) In substrate coupled inductor structure
US10256286B2 (en) Integrated inductor for integrated circuit devices
KR101880409B1 (ko) 패키지 기판에 내장된 보호 링을 갖는 자성 코어 인덕터를 포함하는 집적형 디바이스 패키지
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
US9142347B2 (en) Semiconductor package with air core inductor (ACI) having a metal-density layer unit of fractal geometry
JP2017519355A (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
US20220084736A1 (en) Tandem magnetics in package
US20160300660A1 (en) Electronic device
US20230082743A1 (en) Integrated passive devices
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid