TW201447937A - 帶有使用高磁導率材料的通量集中的耦合個別電感器 - Google Patents

帶有使用高磁導率材料的通量集中的耦合個別電感器 Download PDF

Info

Publication number
TW201447937A
TW201447937A TW103107468A TW103107468A TW201447937A TW 201447937 A TW201447937 A TW 201447937A TW 103107468 A TW103107468 A TW 103107468A TW 103107468 A TW103107468 A TW 103107468A TW 201447937 A TW201447937 A TW 201447937A
Authority
TW
Taiwan
Prior art keywords
inductor
coupled
individual
inductor structure
implementations
Prior art date
Application number
TW103107468A
Other languages
English (en)
Inventor
James Thomas Doyle
Amirali Shayan Arani
Farsheed Mahmoudi
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201447937A publication Critical patent/TW201447937A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/02—Fixed inductances of the signal type  without magnetic core
    • H01F17/03—Fixed inductances of the signal type  without magnetic core with ceramic former
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/366—Electric or magnetic shields or screens made of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一些實現提供耦合電感器結構，該耦合電感器結構包括配置成產生磁場的第一個別電感器、第二個別電感器、以及耦合到第一個別電感器和第二個別電感器的第一鐵磁層。第一鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。在一些實現中，耦合電感器結構亦包括耦合到第一個別電感器和第二個別電感器的第二鐵磁層。第二鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。在一些實現中，耦合電感器結構是雙線電感器結構。第一個別電感器包括第一組繞組，並且第二個別電感器包括第二組繞組。第一和第二個別電感器共用公用核心。

Description

帶有使用高磁導率材料的通量集中的耦合個別電感器
各個特徵係關於帶有使用高磁導率材料的通量集中的耦合個別電感器。
已傳統地使用梯型結構來實現個別耦合電感器。如圖1中所圖示的，梯型耦合電感器結構102可包括具有複數個電感器繞組106a-d的核心104。然而，此類梯型結構102需要定製的核心104和繞組(例如，線圈)。相對於現成的電感器而言，梯型結構102相對昂貴。另外，當電感器放置於半導體裝置之內時，期望佔據最小可能面積的電感器。
因此，存在對高效但具有成本效率的耦合電感器結構/配置的需求。
各個特徵涉及在接近性和朝向態樣的耦合個別電感器。
第一示例提供一種耦合電感器結構，該耦合電感器 結構包括配置成產生磁場的第一個別電感器、第二個別電感器、以及耦合到第一個別電感器和第二個別電感器的第一鐵磁層。第一鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。
根據一態樣，耦合電感器結構亦包括耦合到第一個別電感器和第二個別電感器的第二鐵磁層。第二鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。
根據一個態樣，第一和第二個別電感器是共面的。
根據一態樣，第一個別電感器在第二個別電感器上方。
根據一個態樣，第二個別電感器配置成基於由第一個別電感器產生的磁場來產生電流。
根據一態樣，耦合電感器結構是雙線電感器結構。在一些實現中，第一個別電感器包括第一組繞組並且第二個別電感器包括第二組繞組。該第一和第二個別電感器共用公用核心。
根據一個態樣，耦合電感器結構亦包括第三個別電感器和第四個別電感器。
根據一態樣，第一個別電感器包括非金屬核心及/或非磁性核心。
根據一個態樣，耦合電感器結構整合在封裝基板的表面上。在一些實現中，封裝基板是疊層封裝(PoP)配置中的基板。
根據一態樣，耦合電感器結構整合在封裝基板內部 。
根據一個態樣，耦合電感器結構納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第二示例提供了一種包括用於產生磁場的第一電感裝置、第二電感裝置、以及耦合到第一電感裝置和第二電感裝置的第一遮罩裝置的設備。第一遮罩裝置用於將第一電感裝置產生的磁場集中在設備內。
根據一態樣，設備亦包括耦合到第一電感裝置和第二電感裝置的第二遮罩裝置。第二遮罩裝置用於將第一電感裝置產生的磁場集中在設備內。
根據一個態樣，第一和第二電感裝置是共面的。
根據一態樣，第一電感裝置在第二電感裝置上方。
根據一個態樣，第二電感裝置配置成基於由第一電感裝置產生的磁場來產生電流。
根據一態樣，設備是雙線電感器結構。在一些實現中，第一電感裝置包括第一組繞組，第二電感裝置包括第二組繞組，第一和第二電感裝置共用公用核心。
根據一個態樣，該設備亦包括第三電感裝置和第四電感裝置。
根據一態樣，第一電感裝置包括非金屬核心及/或非磁性核心。
根據一個態樣，設備是整合在封裝基板的表面上。
根據一態樣，封裝基板是疊層封裝(PoP)配置中的基板。根據一態樣，設備整合在封裝基板內部。
根據一個態樣，設備納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦中的至少一者中。
第三示例提供一種用於提供耦合電感器結構的方法。方法提供配置成產生磁場的第一個別電感器。方法提供第二個別電感器。方法提供耦合到第一個別電感器和第二個別電感器的第一鐵磁層。第一鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。
根據一態樣，方法亦提供耦合到第一個別電感器和第二個別電感器的第二鐵磁層。第二鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。
根據一個態樣，第一和第二個別電感器是共面的。
根據一態樣，第一個別電感器被提供在第二個別電感器上方。
根據一個態樣，第二個別電感器配置成基於由第一個別電感器產生的磁場來產生電流。
根據一態樣，耦合電感器結構是雙線電感器結構。在一些實現中，第一個別電感器包括第一組繞組，並且第二個別電感器包括第二組繞組。第一和第二個別電感器共用公用核心。
根據一個態樣，方法亦提供第三個別電感器和第四 個別電感器。
根據一態樣，第一個別電感器包括非金屬核心及/或非磁性核心。
根據一個態樣，方法亦將耦合電感器結構整合在封裝基板的表面上的。在一些實現中，封裝基板是疊層封裝(PoP)配置中的基板。
根據一態樣，方法亦將耦合電感器結構整合在封裝基板內部。
根據一個態樣，方法亦將耦合電感器結構納入到音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦及/或膝上型電腦總的至少一者中。
102‧‧‧梯型耦合電感器結構
104‧‧‧核心
106a‧‧‧電感器繞組
106b‧‧‧電感器繞組
106c‧‧‧電感器繞組
106d‧‧‧電感器繞組
200‧‧‧個別電感器
202‧‧‧核心
204‧‧‧一組繞組
206‧‧‧第一金屬層
208‧‧‧第二金屬層
210‧‧‧第一端子
212‧‧‧第二端子
302‧‧‧耦合電感器結構
303a‧‧‧第一電感器
303b‧‧‧第二電感器
304a‧‧‧第一核心
304b‧‧‧第二核心
305a‧‧‧第一組繞組
305b‧‧‧第二組繞組
306a‧‧‧第一輸入端子
306b‧‧‧第二輸入端子
307a‧‧‧第一輸出端子
307b‧‧‧第二輸出端子
308‧‧‧連接元件
309a‧‧‧第一金屬層
309b‧‧‧第二金屬層
310a‧‧‧第一鐵磁層
310b‧‧‧第二鐵磁層
311a‧‧‧第二金屬層
311b‧‧‧第四金屬層
400‧‧‧耦合電感器結構
402‧‧‧第一電感器
404‧‧‧第二電感器
406‧‧‧第一鐵磁層
408‧‧‧第二鐵磁層
410‧‧‧第三鐵磁層
412‧‧‧第四鐵磁層
414‧‧‧第五鐵磁層
416‧‧‧填充物
502‧‧‧耦合電感器結構
503a‧‧‧第一電感器
503b‧‧‧第二電感器
503c‧‧‧第三電感器
503d‧‧‧第四電感器
504a‧‧‧第一核心
504b‧‧‧第二核心
504c‧‧‧第三核心
504d‧‧‧第四核心
505a‧‧‧第一組繞組
505b‧‧‧第二組繞組
505c‧‧‧第三組繞組
505d‧‧‧第四組繞組
506a‧‧‧第一輸入端子
506b‧‧‧第二輸入端子
506c‧‧‧第三輸入端子
506d‧‧‧第四輸入端子
507a‧‧‧第一輸出端子
507b‧‧‧第二輸出端子
507c‧‧‧第三輸出端子
507d‧‧‧第四輸出端子
508‧‧‧連接元件
509a‧‧‧第一金屬層
509b‧‧‧第三金屬層
510a‧‧‧第一鐵磁層
510b‧‧‧第二鐵磁層
511a‧‧‧第二金屬層
511b‧‧‧第四金屬層
512‧‧‧填充物
600‧‧‧耦合電感器結構
602‧‧‧第一電感器
604‧‧‧第二電感器
606‧‧‧第三電感器
608‧‧‧第四電感器
610‧‧‧第一鐵磁層
612‧‧‧第二鐵磁層
614‧‧‧第三鐵磁層
616‧‧‧第四鐵磁層
618‧‧‧填充物
700‧‧‧個別耦合雙線電感器結構
702‧‧‧核心
704‧‧‧第一組繞組
706‧‧‧第二組繞組
708‧‧‧第一金屬層
710‧‧‧第二金屬層
712‧‧‧第三金屬層
714‧‧‧第四金屬層
716‧‧‧第一端子
718‧‧‧第二端子
720‧‧‧第三端子
722‧‧‧第四端子
800‧‧‧耦合電感器結構
802‧‧‧耦合雙線電感器
804‧‧‧第一鐵磁層
806‧‧‧第二鐵磁層
808‧‧‧第三鐵磁層
810‧‧‧第四鐵磁層
812‧‧‧第五鐵磁層
900‧‧‧層疊封裝(PoP)結構
902‧‧‧第一封裝基板
904‧‧‧第一組焊球
906‧‧‧第一晶粒
908‧‧‧第二封裝基板
910‧‧‧第二組焊球
912‧‧‧第二組晶粒
914‧‧‧第一電感器結構
916‧‧‧第二電感器結構
1000‧‧‧晶粒/晶片
1002‧‧‧封裝基板
1004‧‧‧耦合電感器結構
1006‧‧‧耦合電感器結構
1008‧‧‧電壓調節器(EVR)
1010‧‧‧電壓調節器(EVR)
1100‧‧‧IC封裝
1102‧‧‧IC晶粒
1104‧‧‧封裝基板
1106‧‧‧焊球
1108‧‧‧金屬垂直互聯通路(通孔)
1110‧‧‧個別電路元件(DCC)
1122‧‧‧外部金屬層
1124‧‧‧內部金屬層
1126‧‧‧內部金屬層
1128‧‧‧外部金屬層
1132‧‧‧絕緣層
1134‧‧‧絕緣層
1135‧‧‧腔
1136‧‧‧絕緣層
1140‧‧‧通孔耦合元件
1305‧‧‧方塊
1310‧‧‧方塊
1315‧‧‧方塊
1400‧‧‧積體電路(IC)
1402‧‧‧行動電話
1404‧‧‧膝上型電腦
1406‧‧‧固定位置終端
各個特徵、性質和優勢可從以下與附圖相結合闡述的詳細說明變得顯而易見，其中相似的元件符號標識相對應的文字。
圖1圖示梯型結構電感器。
圖2圖示個別電感器。
圖3圖示具有兩個個別電感器的耦合電感器結構。
圖4圖示具有兩個個別電感器和鐵磁層的耦合電感器結構。
圖5圖示具有四個個別電感器的耦合電感器結構。
圖6圖示具有四個個別電感器和鐵磁層的耦合電感器結構。
圖7圖示耦合雙線電感器結構。
圖8圖示具有鐵磁層的耦合雙線電感器結構。
圖9圖示整合在層疊封裝(PoP)中的耦合電感器結構。
圖10圖示整合在封裝基板上的耦合電感器結構。
圖11圖示整合在封裝基板中的耦合電感器結構。
圖12圖示整合在另一封裝基板中的耦合電感器結構。
圖13圖示用於提供耦合電感器結構的流程圖。
圖14圖示可與前述積體電路、晶粒、晶粒封裝及/或基板中的任何一者整合的各種電子設備。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。但是，熟習此項技術者將理解，沒有這些具體細節亦可實踐這些態樣。例如，電路可能用方塊圖示出以避免使這些態樣混淆在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免使本案的這些態樣不明朗。
概覽
一些新穎性特徵涉及耦合電感器結構，該耦合電感器結構包括配置成產生磁場的第一個別電感器、第二個別電感器、以及耦合到第一個別電感器和第二個別電感器的第一鐵磁層。第一鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。在一些實現中，耦合電感器結構亦 包括耦合到第一個別電感器和第二個別電感器的第二鐵磁層。第二鐵磁層配置成將第一個別電感器產生的磁場集中在耦合電感器結構內。在一些實現中，耦合電感器結構是雙線電感器結構。第一個別電感器包括第一組繞組，並且第二個別電感器包括第二組繞組。第一和第二個別電感器共用公用核心。
示例性耦合電感器結構
耦合電感器結構可由兩個或更多個電感器界定。圖2圖示在一些實現中可用來界定耦合電感器結構的電感器的示例。在一些實現中，來自圖2的若干個電感器可用來界定耦合電感器結構。
如圖2中所示，個別電感器200包括核心202、一組繞組204、第一金屬層206、第二金屬208、第一端子210和第二端子212。核心202可用非磁性或非金屬材料製成(例如，陶瓷、矽核心)。該組繞組204盤繞核心202。該組繞組204圍繞核心202的方向可以是順時針或逆時針。
第一端子210是該組繞組204的第一端部。第一端子210耦合到第一金屬層206。在一些實現中，第一端子210(例如，引腳)是輸入信號的輸入端子。第二端子212是該組繞組204的第二端部。第二端子212耦合到第二金屬層208。在一些實現中，第二端子212(例如，引腳)是輸出信號(例如，接地信號)的輸出端子。在一些實現中，電流可從第一端子210流到第二端子212。在此類實例中，電感器200的軸向是與電流流經電感器200的方向相同的方向。在一些實現中，當電流 流經電感器200時，可由電感器200產生磁場。
在一些實現中，如上所述，若干個個別電感器(例如，電感器200)可耦合在一起以形成/界定耦合電感器結構。此類耦合電感器結構將在以下進一步描述。
圖3圖示包括兩個個別電感器的耦合電感器結構的示例。在一些實現中，耦合電感器結構被設計/佈置成以比圖1中示出和描述的梯型結構更佳及/或改善的耦合佔用較小的有效佔用面積/佔用體積。
如圖3所示，耦合電感器結構302包括第一電感器303a、第二電感器303b、第一鐵磁層310a、第二鐵磁層310b、以及填充物312。在一些實現中，電感器303a-b之每一者電感器是個別電感器(例如，電感器200)。每個電感器303a-b包括核心。具體而言，第一電感器303a包括第一核心304a並且第二電感器303b包括第二核心304b。不同實現可使用不同核心。在一些實現中，核心可以是空氣、陶瓷、矽核心(例如，非磁性或非金屬核心)。
每個電感器303a-b包括一組繞組。具體而言，第一電感器303a包括第一組繞組305a(例如，第一組線圈)並且第二電感器303b包括第二繞組305b。該組繞組305a-b之每一者繞組包圍電感器的各自相應核心。
每個電感器303a-b亦包括一組引腳/端子(例如，輸入端子和輸出端子)。具體而言，第一電感器303a包括第一輸入端子306a(例如，Vx1)和第一輸出端子307a，並且第二電感器303b包括第二輸入端子306b(例如，Vx2)和第二輸出端 子307b。每個電感器303a-b亦包括一組金屬層。具體而言，第一電感器303a包括第一金屬層309a和第二金屬層311a，並且第二電感器303b包括第三金屬層309b和第四金屬層311b。在一些實現中，第一輸入端子306a耦合到第一金屬層309a，並且第一輸出端子307a耦合到第二金屬層311a。在一些實現中，第二輸入端子306b耦合到第三金屬層309b，並且第二輸出端子307b耦合到第四金屬層311b。
如圖3中所示，第一和第二輸出端子307a-b經由連接元件308彼此電耦合(例如，串聯)。在一些實現中，耦合電感器結構302的連接元件308可以是金屬材料(例如，銅)。在一些實現，連接元件308可集體表示輸出端子307a-b。因而，在一些實現中，連接元件308可表示耦合電感器結構302的輸出端子(例如，V輸出)。在一些實現中，第一和第二輸出端子307a-b經由連接元件308彼此電耦合並耦合到第二和第四金屬層311a-b。由此，在一些實現中，連接元件308耦合到第二和第四金屬層311a-b，第二和第四金屬層311a-b各自分別耦合到第一和第二輸出端子307a-b。
在一些實現中，期望減小/最小化因毗鄰外來導體而引起的遲滯損耗和渦流損耗。在一些實現中，亦期望在耦合電感器結構中提供磁域對準。在一些實現中，磁對準將磁場通量聚焦並集中在耦合電感器結構中，這進一步減小損耗(例如，遲滯、渦流)並由此改善耦合電感器結構的耦合。一種減小/最小化遲滯損耗、渦流損耗並提供磁對準的方式是提供圍繞耦合電感器結構的高磁導率材料/金屬。此類高磁導率 材料減小磁場的擴散，這有效增大了耦合電感器結構的電感以及最小化來自毗鄰電子裝置的干擾(例如，磁場干擾)。
如圖3所示，耦合電感器結構302包括第一鐵磁層310a和第二鐵磁層310b。第一鐵磁層310a可位於耦合電感器結構302的第一端。第二鐵磁層310b可位於耦合電感器結構302的第二端。耦合電感器結構的第二端可位於耦合電感器結構302的第一端的相對端。第一和第二鐵磁層310a-b可以不電耦合到電感器303a-d。
在一些實現中，第一和第二鐵磁層310a-b可配置成減小因金屬接近性(法拉第籠)而引起的損耗。第一和第二鐵磁層310a-b亦可提供對電感器303a-d的遮罩，這在一些實現中有助於增大耦合電感器結構302的有效電感、Q因數及/或耦合的有效性。電感器或耦合電感器的有效性可由其Q因數來界定。Q因數是界定電感器或耦合電感器的效率的品質因數/值。Q因數越高，電感器越逼近理想電感器(即無損電感器)的行為。由此，一般而言，較高的Q因數比較低的Q因數更受期望。在一些實現中，第一和第二鐵磁層310a-b的使用有助於提高耦合電感器結構302的Q因數(例如，增大有效電感)並提供磁遮罩。在一些實現中，磁遮罩使由電感器303a-d中的一或多個電感器產生的磁場保持在耦合電感器結構內，這增大了耦合電感器結構的有效阻抗(例如，提高Q因數)。另外，鐵磁層310a-b亦可減小/最小化來自外部電子裝置的干擾。
第一和第二鐵磁層310a-b可具有高磁導率(μ)及/或高B飽和度。在一些實現中，材料的磁導率指材料回應於所 施加磁場而獲得的磁化程度。在一些實現中，材料的B飽和度指材料在磁場的增強不再提高材料的磁化時達到的狀態。鐵磁材料的示例可以是矽鋼、錳鋅鐵氧體(MnZn)及/或坡莫合金。在一些實現中，第一和第二鐵磁層310a-b是磁箔。
每個電感器303a-d亦包括軸向。如圖3所示，第一電感器303a具有與第二電感器303b的第二軸向相同的第一軸向。在一些實現中，電感器的軸向是電流在電感器中流動的軸向(例如，從輸入端子到輸出端子的方向)。在一些實現中，耦合的軸向是由相對於電流方向確立磁場通量的方向的右手定則界定的。在一些實現中，互耦合需要通常由輸入端子界定的加性磁場通量。在一些實現中，磁阻和磁場通量可取決於電流的方向而為加性或減性，並且磁場通量方向是經由使用你右手法則(其中諸手指指往電流的方向)時拇指指向哪裡來設定的。
在一些實現中，第一電感器303a可被提供/配置在耦合電感器結構302中以在第二電感器303b中感生(例如，產生)電流。例如，磁場可由在第二電感器302b中感生電流的第一電感器303a產生。在一些實現中，可對來自耦合電感器結構的不同電感器提供具有不同相位的電壓/電流。亦即，在一些實現中，來自耦合電感器結構的電感器中的一或多個電感器可異相地工作。在一些實現中，成對的個別電感器(例如，第一和第二電感器303a-303b)可以是相位成對的，從而例如兩個毗鄰電感器(例如，第一和第二電感器303a-303b)異相180度。不同實現可使用異相不同度數(例如，異相45度、 90度)的電感器對。例如，在一些實現中，第一電感器可配置成以第一相位工作，第二電感器可配置成以第二相位工作，第三電感器可配置成以第三相位工作，並且第四電感器可配置成以第四相位工作。
圖3亦圖示耦合電感器結構302包括填充物312。在一些實現中，填充物312是將第一電感器303a耦合到第二電感器303b的材料。由此，在一些實現中，填充物312可提供耦合電感器結構302的結構穩定性。在一些實現中，填充物312是不導電環氧樹脂材料。在一些實現中，填充物312改善耦合電感器結構303的電感/耦合，因為填充物可具有比空氣更佳的磁特性(例如，磁飽和度)。
圖3圖示了具有兩個鐵磁層的耦合電感器結構。然而，在一些實現中，耦合電感器結構可具有兩個以上的鐵磁層。圖4圖示由若干個鐵磁層包圍的耦合電感器結構的示例。如圖4中所示，耦合電感器結構400包括第一電感器402、第二電感器404、第一鐵磁層406、第二鐵磁層408、第三鐵磁層410、第四鐵磁層412、第五鐵磁層414和填充物416。在一些實現中，電感器402-404之每一者電感器是個別電感器(例如，電感器200)。鐵磁層406-412包圍耦合電感器結構400的諸側面並且鐵磁層414位於耦合電感器結構400的基底處。
圖3-4將耦合電感器結構中的各電感器(例如，電感器303a)圖示成是彼此共面的(例如，在同一平面上並排)。然而，在一些實現中，這些電感器中的一或多個電感器可定位/堆疊在耦合電感器結構中的另一電感器之上。
在一些實現中，兩個以上的個別電感器可用來形成/界定耦合電感器結構。圖5圖示包括四個個別電感器的耦合電感器結構的示例。在一些實現中，耦合電感器結構是耦合電感器H結構。在一些實現中，H結構被設計/佈置成以比圖1中示出和描述的梯型結構更佳及/或改善的耦合佔據較小的有效佔用面積/佔用體積。
如圖5中所示，耦合電感器結構502包括第一電感器503a、第二電感器503b、第三電感器503c、第四電感器503d、連接元件508、第一鐵磁層510a、第二鐵磁層510b和填充物512。在一些實現中，電感器503a-d之每一者電感器是個別電感器(例如，電感器200)。每個電感器503a-d包括核心。具體而言，第一電感器503a包括第一核心504a，第二電感器503b包括第二核心504b，第三電感器503c包括第三核心504c，並且第四電感器503d包括第四核心504d。不同實現可使用不同核心。在一些實現中，核心可以是空氣、陶瓷、矽核心(例如，非磁性或非金屬核心)。
在一些實現中，電感器503a-d之每一者電感器是個別電感器(例如，電感器200)。每個電感器503a-d包括一組繞組。具體而言，第一電感器503a包括第一組繞組505a(例如，第一組線圈)，第二電感器503b包括第二組繞組505b(例如，第二組線圈)，第三電感器503c包括第三組繞組505c(例如，第三組線圈)，並且第四電感器503d包括第四組繞組505d(例如，第四組線圈)。該組繞組505a-d之每一者繞組包圍電感器的各自相應核心。
每個電感器503a-d亦包括一組引腳/端子(例如，輸入端子和輸出端子)。具體而言，第一電感器503a包括第一輸入端子506a(例如，Vx1)和第一輸出端子507a，第二電感器503b包括第二輸入端子506b(例如，Vx2)和第二輸出端子507b，第三電感器503a包括第三輸入端子506c(例如，Vx3)和第三輸出端子507c，並且第四電感器503d包括第四輸入端子506d(例如，Vx4)和第四輸出端子507a。
每個電感器503a-b亦包括一組金屬層。具體而言，第一電感器503a包括第一金屬層509a和第二金屬層511a，第二電感器503b包括第三金屬層509b和第四金屬層511b，第三電感器503c包括第五金屬層509c和第六金屬層511c，並且第四電感器503d包括第七金屬層509d和第八金屬層511d。在一些實現中，第一輸入端子506a耦合到第一金屬層509a，並且第一輸出端子507a耦合到第二金屬層511a。在一些實現中，第二輸入端子506b耦合到第三金屬層509b，並且第二輸出端子507b耦合到第四金屬層511b。在一些實現中，第三輸入端子506c耦合到第五金屬層509c，並且第三輸出端子507c耦合到第六金屬層511c。在一些實現中，第四輸入端子506d耦合到第七金屬層509c，並且第四輸出端子507d耦合到第八金屬層511d。
每個電感器503a-d亦包括軸向。如圖5所示，第一電感器503a具有與第二電感器503b的第二軸向相同的第一軸向。類似地，第三電感器503c具有與第四電感器503d的第四軸向相同的第三軸向。如圖5中所示，第三和第四軸向是與第一 和第二軸向相對的。
如圖5中所示，第一、第二、第三和第四輸出端子507a-d經由連接元件508彼此(例如，串聯)電耦合。在一些實現中，耦合電感器結構502的連接元件508可以是金屬材料(例如，銅)。在一些實現，連接元件508可集體表示輸出端子507a-d。因而，在一些實現中，連接元件508可表示耦合電感器結構502的輸出端子(例如，V輸出)。
在一些實現中，第一、第二、第三和第四輸出端子507a-d經由連接元件508彼此電耦合並耦合到第二、第四、第六和第八金屬層511a-d。由此，在一些實現中，連接元件508耦合到第二、第四、第六和第八金屬層511a-d，第二、第四、第六和第八金屬層511a-d各自分別耦合到第一、第二、第三和第四輸出端子507a-d。
圖5亦圖示包括填充物512的耦合電感器結構503。在一些實現中，填充物512是將第一、第二、第三和第四電感器503a-d耦合在一起的材料。由此，在一些實現中，填充物512可提供耦合電感器結構502的結構穩定性。在一些實現中，填充物512是不導電環氧樹脂材料。在一些實現中，填充物512改善耦合電感器結構503的電感/耦合，因為填充物可具有比空氣更佳的磁特性(例如，磁飽和度)。
圖5亦圖示耦合電感器結構502包括第一鐵磁層510a和第二鐵磁層510b。第一鐵磁層510a可位於耦合電感器結構502的第一端。第二鐵磁層510b可位於耦合電感器結構502的第二端。耦合電感器結構的第二端可位於耦合電感器結構502 的第一端的相對端。第一和第二鐵磁層510a-b可以不電耦合到電感器503a-d。第一和第二鐵磁層510a-b可配置成減小因金屬接近性(法拉第籠)而引起的損耗。第一和第二鐵磁層510a-b亦可提供對電感器503a-d的遮罩，這在一些實現中有助於增大耦合電感器結構502的有效電感、Q因數及/或耦合的有效性。如上所述，電感器的有效性可由其Q因數界定。Q因數是界定電感器的效率的品質因數/值。Q因數越高，電感器越逼近理想電感器(即無損電感器)的行為。由此，一般而言，較高的Q因數比較低的Q因數更受期望。在一些實現中，第一和第二鐵磁層510a-b的使用有助於提高耦合電感器結構502的Q因數(例如，增大有效電感)並提供磁遮罩。在一些實現中，磁遮罩使由電感器503a-d中的一或多個電感器產生的磁場保持在耦合電感器結構內，這增大了耦合電感器結構的有效阻抗(例如，提高Q因數)。
第一和第二鐵磁層510a-b可具有高磁導率(μ)及/或高B飽和度。在一些實現中，材料的磁導率指材料回應於所施加磁場而獲得的磁化程度。在一些實現中，材料的B飽和度指材料在磁場的增強不再提高材料的磁化時達到的狀態。鐵磁材料的示例可以是矽鋼、錳鋅鐵氧體(MnZn)及/或坡莫合金。在一些實現中，第一和第二鐵磁層510a-b是磁箔。
如圖5中進一步所示，電感器503a-d被佈置成電感器對。具體而言，電感器503a-d被佈置成第一電感器對和第二電感器對。第一電感器對可由第一電感器503a和第二電感器503b界定。第二電感器對可由第三電感器503c和第四電感器 503d界定。在一些實現中，電感器503a-d被佈置在耦合電感器結構502中，從而第一電感器對(例如，電感器503a-b)和第二電感器對(例如，電感器503c-d)用第一電感器對和第二電感器對之間的共用連接506共軸地佈置。
在一個示例中，第一個別電感器503a可用來在第二個別電感器503b中感生電流並且第三個別電感器503c可在第四個別電感器503d中感生電流。這些個別電感器可具有空氣、陶瓷、矽核心(例如，非磁性或非金屬核心)。
在一些實現中，可對來自耦合電感器結構的不同電感器提供具有不同相位的電壓/電流。即，在一些實現中，來自耦合電感器結構的各電感器中的一或多個電感器可異相地工作。在一些實現中，成對的個別電感器(例如，第一和第二電感器503a-503b)可以是相位成對的，從而例如兩個毗鄰電感器(例如，第一和第二電感器503a-503b)異相180度。不同實現可使用異相不同度數(例如，異相45度、90度)的電感器對。例如，在一些實現中，第一電感器可配置成以第一相位工作，第二電感器可配置成以第二相位工作，第三電感器可配置成以第三相位工作，並且第四電感器可配置成以第四相位工作。另外，儘管圖5圖示使用四個電感器，但一些實現可利用八個個別電感器(例如，兩個圖5的H結構502)以提供更多電流相位。
圖5圖示了具有兩個鐵磁層的耦合電感器結構。然而，在一些實現中，耦合電感器結構可具有兩個以上的鐵磁層。圖6圖示由若干個鐵磁層包圍的耦合電感器結構的示例。如 圖6中所示，耦合電感器結構600包括第一電感器602、第二電感器604、第三電感器606、第四電感器608、第一鐵磁層610、第二鐵磁層612、第三鐵磁層614、第四鐵磁層616和填充物618。在一些實現中，電感器602-608之每一者電感器是個別電感器(例如，電感器200)。鐵磁層606-616包圍耦合電感器結構600的諸側面。在一些實現中，耦合電感器結構600亦包括位於耦合電感器結構600的基底處的第五鐵磁層(未示出)。
圖3-6將耦合電感器結構中的各電感器(例如，電感器200)圖示成是彼此共面的(例如，在同一平面上並排)。然而，在一些實現中，電感器中的一或多個電感器可定位/堆疊在耦合電感器結構中的另一電感器之上。
示例性耦合雙線電感器結構
圖7圖示個別耦合電感器/結構。具體而言，圖7圖示個別雙線電感器。如圖7中所示，個別耦合雙線電感器結構700包括核心702、第一組繞組704、第二組繞組706、第一金屬層708、第二金屬710、第三金屬層712、第四金屬層714、第一端子716、第二端子718、第三端子720和第四端子722。核心702可用非磁性或非金屬材料製成(例如，陶瓷、矽核心)。第一組繞組704盤繞核心702。第一組繞組704圍繞核心702的方向可以是順時針或逆時針。第二組繞組706盤繞核心702。第二組繞組706圍繞核心702的方向可以是順時針或逆時針。在一些實現中，第一和第二組繞組704-706的方向是相同的。
第一端子716是第一組繞組704的第一端部。第一端子716耦合到第一金屬層708。在一些實現中，第一端子716( 例如，引腳)是輸入信號的輸入端子。第二端子718是第一組繞組704的第二端部。第二端子718耦合到第二金屬層710。在一些實現中，第二端子718(例如，引腳)是輸出信號(例如，接地信號)的輸出端子。在一些實現中，電流可從第一端子716流到第二端子718。在此類實例中，耦合電感器結構700的軸向是與電流流經耦合電感器結構700的方向相同的方向。在一些實現中，第一組繞組704配置成提供耦合電感器結構700中的第一電感裝置(例如，第一電感器)。在一些實現中，當電流流經第一組繞組704時，可由第一組繞組704產生磁場。
第三端子720是第二組繞組706的第一端部。第三端子720耦合到第三金屬層720。在一些實現中，第三端子720(例如，引腳)是輸出信號(例如，接地信號)的輸出端子。第四端子722是第二組繞組706的第二端部。第四端子722耦合到第四金屬層714。在一些實現中，第四端子722(例如，引腳)是輸入信號的輸入端子。在一些實現中，電流可從第四端子722流到第三端子720。在此類實例中，耦合電感器結構700的軸向可以是與電流流經耦合電感器結構700的方向相同的方向。在一些實現中，第二組繞組706配置成提供耦合電感器結構700中的第二電感裝置(例如，第二電感器)。在一些實現中，由第一組繞組704產生的磁場可在第二組繞組706中感生(例如，產生)電流。
在一些實現中，耦合雙線電感器結構700可包括一或多個鐵磁層。這些鐵磁層中的這些一或多個鐵磁層可增強/改 善耦合電感器結構700的電感。如上所述，一或多個鐵磁層可減小/最小化遲滯損耗、渦流損耗，並且提供耦合雙線電感器結構中的磁對準，這可增強/改善耦合雙線電感器結構的阻抗。例如，(可具有高磁導率的)鐵磁層可減小磁場的擴散，這有效增大了耦合電感器結構的電感以及最小化來自毗鄰電子裝置的干擾(例如，磁場干擾)。
圖8圖示由若干個鐵磁層包圍的耦合雙線電感器結構的示例。如圖8中所示，耦合電感器結構800包括耦合雙線電感器802、第一鐵磁層804、第二鐵磁層806、第三鐵磁層808、第四鐵磁層810和第五鐵磁層812。鐵磁層804-810包圍耦合雙線電感器結構802的諸側面並且鐵磁層812位於耦合雙線電感器結構802的基底處。
在一些實現中，若干個耦合雙線電感器結構可串聯或並聯組合。而且，在一些實現中，一或多個鐵磁層可包圍若干個耦合雙線電感器結構。
已經描述了各種耦合電感器結構，現在將在下面描述耦合電感器結構的若干種可能位置。
層疊封裝(PoP)上的示例性耦合電感器結構
在一些實現中，耦合電感器結構(例如，電感器結構302、502、600、700、800)中的一或多個耦合電感器結構可耦合在層疊封裝(PoP)結構內的基板上。圖9圖示包括耦合電感器結構的層疊封裝(PoP)結構900的側視圖。如圖9中所圖示的，PoP結構包括第一封裝基板902、第一組焊球904、第一晶粒906、第二封裝基板908、第二組焊球910、第二組晶粒 912、第一電感器結構914和第二電感器結構916。在一些實現中，第一和第二電感器結構914-916可以是以上描述的電感器結構302、502、600、700、800之一。第一晶粒906可以是邏輯晶粒。在一些實現中，第二組晶粒916可以是堆疊記憶體切片。
PoP結構900的第一封裝可包括第一封裝基板902、第一組焊球904和第一晶粒906。PoP結構900的第一封裝亦可包括第一和第二電感器結構914-916。在一些實現中，第一晶粒906可以是特殊應用積體電路(ASIC)晶粒。第一電感器結構914可整合在第一封裝基板902的頂表面上。如圖9中所示，一或多個焊球可被移除以將第一電感器結構914放置在第一封裝基板902的頂表面上。
電感器結構(例如，電感器結構302、502、600、700、800)亦可位於封裝基板的底表面上。如圖9中進一步所示，第二電感器結構916位於第一封裝基板902的底表面上。第一組焊球910中的一或多個焊球可被移除以允許將第二電感器結構916放置在第一封裝基板902的底部上。在一些實現中，第一和第二電感器結構914-916可使用犁側板安裝來提供在封裝基板上。
封裝基板上的示例性耦合電感器
在一些實現中，電感器結構(例如，電感器結構302、502、600、700、800)中的一或多個電感器結構可耦合在半導體封裝內的基板上。如圖10中所圖示的，晶粒/晶片1000可安裝在封裝基板1002上。圖10亦圖示了封裝基板1002的表 面上的兩個H結構。具體而言，圖10圖示封裝基板1002上的第一結構1004和第二結構1006。第一和第二結構1004-1006經由一組接線(例如，跡線)來耦合到晶粒1000。在一些實現中，第一和第二結構1004-1006可以各自是圖2中示出和描述的耦合電感器結構202。
在一些實現中，來自耦合電感器結構1004-1006的各電感器中的一或多個電感器可在不同電壓上工作。在一些實現中，一或多個電壓調節器(EVR)1008-1010可用來調節提供(例如，供應)給耦合電感器結構1004-1006中的各電感器中的一或多個電感器的電壓/電流。在一個示例中，第一EVR 1008可用來調節及/或提供去往第一結構1004的電壓/電流。第一EVR 1008亦可調節提供給第一結構1004的一或多個電感器的電壓/電流的相位。類似地，第二EVR 1010可用來調節及/或提供去往第二結構1006的電壓。第二EVR 1010亦可調節提供給第一結構1006的一或多個電感器的電壓/電流的相位。如圖10中所示，第一和第二EVR 1008-1010位於晶粒1000上。然而，在一些實現中，EVR 1008-1010可耦合到晶粒1000但與晶粒1000實體地分開。如圖10中進一步示出，在一些實現中，第一和第二EVR 1008-1010的組合尺寸可以是2mm x 2mm或更小。然而，不同實現可具有尺寸不同的EVR 1008-1010。
在一些實現中，晶粒1000和結構1004-1006中的一者或兩者之間的間距是2mm或更小。間距可被界定為兩個元件之間的邊到邊距離(例如，晶粒的邊緣和結構的邊緣之間的距離)。在一些實現中，晶粒1000和結構(例如，結構1004) 的外邊緣之間的間距大於10mm且小於5mm。然而，不同實現可具有晶粒1000和結構1004-1006中的一者或更多者之間的不同間距。在一些實現中，結構1004-1006可使用犁側板安裝來提供在封裝基板上。
在一些示例中，基板1002可以是層疊封裝(PoP)裝置或密封封裝基板(EPS)(其在以下參考圖11-12進一步描述)的一部分。因此，在一些實現中，耦合電感器結構1002-1004的厚度保持在小於或等於晶粒/晶片1000的厚度(例如，0.2mm或更小)。
已經描述了示例性H結構，現在將在下面描述包括此類H結構的若干個封裝基板。
具有耦合電感器結構的示例性封裝基板
在一些實現中，電感器結構(例如，電感器結構302、502、600、700、800)中的一或多個電感器結構可耦合(例如，嵌入)在半導體封裝內的基板(例如，封裝基板)內部。圖11-12圖示一些實現中的基板中的耦合電感器結構的示例。具體而言，圖11圖示根據本案的一個態樣的IC封裝1100的橫截面示意圖。IC封裝1100包括電子設備的IC晶粒1102(例如，記憶體電路、處理電路、應用處理器等)，該電子設備諸如但不限於行動電話、膝上型電腦、平板電腦、個人電腦等。可從功率管理積體電路(PMIC)(未示出)經由與電子設備相關聯的供電網路(PDN)(PDN的在IC封裝1100外部的部分未示出)向IC封裝1100且尤其是IC晶粒1102供應電源(例如，提供標稱電源電壓和電流)。
IC晶粒1102以倒裝晶片方式電耦合到其下方的多層封裝基板1104。例如，一或多個焊球1106可將晶粒1102電耦合到位於封裝基板1104的第一金屬層1122內的金屬跡線。根據其他態樣，IC晶粒1102可被絲焊到封裝基板1104。封裝基板1104可以是例如四層金屬層層壓基板。在其他態樣，封裝基板1104可具有三個或更多個金屬層，包括五個、六個、七個、八個、九個或十個金屬層。
示出的四層封裝基板1104包括第一金屬層1122(例如，第一外部金屬層)、第二金屬層1124(例如，第一內部金屬層)、第三金屬層1126(例如，第二內部金屬層)、第四金屬層1128(例如，第二外部金屬層)。金屬層1122、1124、1126、1128之每一者金屬層一般經由複數個絕緣層1132、1134、1136彼此分隔開，這些絕緣層可由一種或更多種介電材料(諸如但不限於環氧樹脂及/或樹脂)組成。具體而言，封裝基板1104中間的第一絕緣層1134可比其他層厚並且亦向封裝基板1104提供結構剛度。在期望的場合，複數個金屬垂直互聯通路(通孔)1108將封裝基板1104的複數個金屬層1122、1124、1126、1128的跡線彼此電耦合。
封裝基板1104包括腔1135(由虛線盒指示)，其容納嵌入式被動基板(EPS)個別電路元件(DCC)1110(諸如，電容器、電阻器或電感器)。在一些實現中，EPS個別電路元件是本文中描述的耦合電感器結構(例如，圖2-3的耦合電感器結構)。應注意，DCC 1110是對DCC的概念性表示，而不一定確切地表示DCC(例如，耦合電感器結構)如何形成且耦合 在基板中。確切而言，圖11和12中的DCC 1110僅旨在示出DCC在基板中的可能位置。不同實現可使用不同配置和設計以將DCC的電極耦合到基板中的通孔。例如，在一些實現中，DCC的第一電極(其耦合到第一導電層)可耦合到左上通孔，而DCC的第二電極(其耦合到第二導電層)可耦合到右上通孔。
腔1135可佔據第一絕緣層1134、以及亦有內部金屬層1124、1126中的一者或更多者的一部分或位於其內。在所圖示示例中，DCC 1110可以是例如個別電容器(例如，「解耦合電容器」)。根據一個態樣，個別電容器1110經由平衡因IC封裝1100引起的阻抗的電感分量(例如，由與封裝基板1104相關聯的跡線、通孔、金屬線等導致的電感)來說明減小PDN的頻率範圍上的阻抗。封裝基板1104可具有各自容納單獨EPS個別電路元件的複數個腔。
尤其地，封裝基板1104可包括電耦合到DCC 1110的電極的一或多個通孔耦合元件(例如，通孔耦合元件1140)。這些通孔耦合元件充當用於增大複數個通孔可耦合到的可用表面面積(例如，每個通孔的第一端可耦合到通孔耦合元件)的裝置。通孔耦合元件是由導電材料組成的，該導電材料諸如金屬或金屬合金(例如，銅、鋁及/或氮化鈦等)。根據一個態樣，通孔耦合元件是由與構成內部金屬層1124、1126的金屬相同的一種或更多種金屬製成。
根據一個態樣，第一通孔耦合元件電耦合到DCC 1110的第一電極和第一內部金屬層1124內的第一金屬跡線兩 者；第二通孔耦合元件電耦合到第一電極和第二內部金屬層1126內的第二金屬跡線兩者；第三通孔耦合元件電耦合到DCC 1110的第二電極和第一內部金屬層1124內的第三金屬跡線兩者；第四通孔耦合元件電耦合到第二電極和第二內部金屬層1126內的第四金屬跡線兩者。
前述金屬跡線中的每一者可電耦合到與封裝基板1104相關聯的電源或地平面。例如，第一金屬跡線可藉由通孔來電耦合到第二金屬跡線，並且第三金屬跡線可藉由另一通孔來電耦合到第四金屬跡線。以此方式，通孔耦合元件可在第一和第二內部金屬層1124、1126內電耦合到電源或地平面，其中第一和第二內部金屬層比外部金屬層1122、1128更靠近第一絕緣層1134。
根據一個態樣，第一通孔耦合元件的第一部分延伸超過DCC 1110的第一電極的第一邊緣。根據另一態樣，第一通孔耦合元件的第二部分定位在第一內部金屬層1124之內。類似地，第二通孔耦合元件的第一部分可延伸超過第一電極的第二邊緣，並且第二通孔耦合元件的第二部分可定位在第二內部金屬層1126之內。根據一個態樣，第三通孔耦合元件的第一部分延伸超過DCC 1110的第二電極的第一邊緣。根據另一態樣，第三通孔耦合元件的第二部分定位在第一內部金屬層1124之內。類似地，第四通孔耦合元件的第一部分可延伸超過第二電極的第二邊緣，並且第四通孔耦合元件的第二部分可定位在第二內部金屬層1126之內。
圖12圖示一些實現中的另一基板中的電容器結構。 圖12類似於圖11。然而，圖11和圖5之間的一個區別在於在圖12中，基板1104不包括一或多個通孔耦合元件(例如，圖11的通孔耦合元件1140)。
已經描述了各種耦合電感器結構的示例，現在將在下面描述用於操作耦合電感器結構的方法。
用於提供/製造耦合電感器結構的示例性方法
圖13圖示用於提供/製造耦合電感器結構的方法的流程圖。在一些實現中，方法提供以上描述的耦合電感器結構(例如，電感器結構302、502、600、700、800)之一。
方法提供(在1305)至少一個個別電感器。在一些實現中，提供至少一個個別電感器包括提供包括若干個個別電感器(例如，電感器200)的耦合電感器結構(例如，電感器結構302、502、600、700、800)。例如，方法可提供(在1305)耦合雙線電感器結構(例如，耦合雙線電感器結構700)。不同實現可提供不同個數目的耦合電感器及/或不同耦合電感器組合。
方法亦在至少一個個別電感器上提供(在1310)至少一個鐵磁層。在一些實現中，至少一個鐵磁層是具有高磁導率的材料。在一些實現中，高磁導率材料減小磁場的擴散，這有效增大了耦合電感器結構的電感以及最小化來自毗鄰電子裝置的干擾(例如，磁場干擾)。不同實現可不同地提供至少一個鐵磁層。一些實現可對至少一個個別電感器或耦合電感器結構的諸側面中的一些側面提供鐵磁層。
方法亦將包括至少一個鐵磁層的至少一個個別電感 器耦合(在1315)到封裝基板。不同實現可不同地將至少一個個別電感器耦合到封裝基板。在一些實現中，犁側板安裝用來將至少一個個別電感器/耦合電感器結構耦合到封裝基板的表面。例如，至少一個個別電感器/耦合電感器結構可耦合到層疊封裝(PoP)配置的封裝基板。在一些實現中，至少一個個別電感器/耦合電感器結構嵌入在封裝基板中。圖10-12圖示耦合到封裝基板的不同位置的至少一個個別電感器/耦合電感器結構的示例。
示例性電子設備
圖14圖示可與前述積體電路、晶粒或封裝中的任一種整合的各種電子設備。例如，行動電話1402、膝上型電腦1404和固定位置終端1406可包括本文中所描述的積體電路(IC)1400。IC 1400可以是例如本文中描述的積體電路、晶粒或封裝中的任何一種。圖14中圖示的設備1402、1404、1406僅是示例性的。其他電子設備亦可表徵IC 1400，包括但不限於行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人資料助手)、啟用GPS的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦或者儲存或檢索資料或電腦指令的任何其他設備、或其任何組合。
圖2、3、4、5、6、7、8、9、10、11、12、13及/或14中圖示的元件、步驟、特徵及/或功能中的一者或更多者可重新佈置及/或組合成單個元件、步驟、特徵或功能或者實施 在若干個元件、步驟或功能中。亦可添加額外的元件、組件、步驟及/或功能而不脫離本發明。
附圖中圖示的元件、步驟、特徵、及/或功能之中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵、或功能，或可以實施在若干元件、步驟或功能中。亦可添加額外的元件、組件、步驟、及/或功能而不會脫離本文中所揭示的新穎特徵。附圖中所圖示的裝置、設備及/或元件可以被配置成執行在這些附圖中描述的方法、特徵、或步驟中的一或多個。本文中描述的新穎演算法亦可以高效地實現在軟體中及/或嵌入在硬體中。
措辭「示例性」在本文中用於表示「用作示例、實例或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所討論的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體地觸及物件B，且物件B觸及物件C，則物件A和C可仍被認為是彼此耦合的--即便它們並未直接實體地觸及彼此。術語「晶粒封裝」被用於指已經被包封或封裝或打包的積體電路晶片。
亦應注意，這些實施例可能是作為被圖示為流程圖、流程圖表、結構圖、或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是這些操作中有許多能夠並行或併發地執行。另外，這些操作的次序可以被重新安排。程序在其操作完成時終止。程序可以對應於方法、函 數、規程、子常式、副程式等。當程序對應於函數時，其終止對應於函數返回到調用方函數或主函數。
熟習此項技術者將可進一步領會，結合本文中揭示的實施例描述的各種圖示性邏輯區塊、模組、電路、和演算法步驟可被實現為電子硬體、電腦軟體、或兩者的組合。為清楚地圖示硬體與軟體的這一可互換性，各種圖示性元件、方塊、模組、電路、和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。
本文述及之本發明的各種特徵可實現於不同系統中而不脫離本發明。應注意，本案的以上各態樣僅是示例，且不應被解釋成限定本發明。對本案的各態樣的描述旨在是圖示性的，而非限定所附請求項的範疇。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改、和變形對於熟習此項技術者將是顯而易見的。
400‧‧‧耦合電感器結構
402‧‧‧第一電感器
404‧‧‧第二電感器
406‧‧‧第一鐵磁層
408‧‧‧第二鐵磁層
410‧‧‧第三鐵磁層
412‧‧‧第四鐵磁層
414‧‧‧第五鐵磁層
416‧‧‧填充物

Claims (39)

  1. 一種耦合電感器結構，包括：一第一個別電感器，其配置成產生一磁場；一第二個別電感器；及一第一鐵磁層，其耦合到該第一個別電感器和該第二個別電感器，該第一鐵磁層配置成將該第一個別電感器產生的該磁場集中在該耦合電感器結構內。
  2. 如請求項1述及之耦合電感器結構，亦包括耦合到該第一個別電感器和該第二個別電感器的一第二鐵磁層，該第二鐵磁層配置成將該第一個別電感器產生的該磁場集中在該耦合電感器結構內。
  3. 如請求項1述及之耦合電感器結構，其中該第一和該第二個別電感器是共面的。
  4. 如請求項1述及之耦合電感器結構，其中該第一個別電感器在該第二個別電感器上方。
  5. 如請求項1述及之耦合電感器結構，其中該第二個別電感器配置成基於由該第一個別電感器產生的該磁場來產生一電流。
  6. 如請求項1述及之耦合電感器結構，其中該耦合電感器結 構是一雙線電感器結構。
  7. 如請求項6述及之耦合電感器結構，其中該第一個別電感器包括一第一組繞組，該第二個別電感器包括一第二組繞組，該第一和該第二個別電感器共用一公用核心。
  8. 如請求項1述及之耦合電感器結構，亦包括一第三個別電感器和一第四個別電感器。
  9. 如請求項1述及之耦合電感器結構，其中該第一個別電感器包括一非金屬核心及/或非磁性核心。
  10. 如請求項1述及之耦合電感器結構，其中該耦合電感器結構整合在一封裝基板的一表面上。
  11. 如請求項10述及之耦合電感器結構，其中該封裝基板是一疊層封裝(PoP)配置中的一基板。
  12. 如請求項1述及之耦合電感器結構，其中該耦合電感器結構整合在一封裝基板內部。
  13. 如請求項1述及之耦合電感器結構，其中該耦合電感器結構納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型 電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
  14. 一種設備，包括：用於產生一磁場的一第一電感裝置；一第二電感裝置；及一第一遮罩裝置，其耦合到該第一電感裝置和該第二電感裝置，該第一遮罩裝置用於將該第一電感裝置產生的該磁場集中在該設備內。
  15. 如請求項14述及之設備，亦包括一第二遮罩裝置，其耦合到該第一電感裝置和該第二電感裝置，該第二遮罩裝置用於將該第一電感裝置產生的該磁場集中在該設備內。
  16. 如請求項14述及之設備，其中該第一和該第二電感裝置是共面的。
  17. 如請求項14述及之設備，其中該第一電感裝置在該第二電感裝置上方。
  18. 如請求項14述及之設備，其中該第二電感裝置配置成基於由該第一電感裝置產生的該磁場來產生一電流。
  19. 如請求項14述及之設備，其中該設備是一雙線電感器結 構。
  20. 如請求項19述及之設備，其中該第一電感裝置包括一第一組繞組，該第二電感裝置包括一第二組繞組，該第一和該第二電感裝置共用一公用核心。
  21. 如請求項14述及之設備，亦包括一第三電感裝置和一第四電感裝置。
  22. 如請求項14述及之設備，其中該第一電感裝置包括一非金屬核心及/或非磁性核心。
  23. 如請求項14述及之設備，其中該設備整合在一封裝基板的一表面上。
  24. 如請求項23述及之設備，其中該封裝基板是一疊層封裝(PoP)配置中的一基板。
  25. 如請求項14述及之設備，其中該設備整合在一封裝基板內部。
  26. 如請求項14述及之設備，其中該設備納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助 理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
  27. 一種用於提供一耦合電感器結構的方法，包括：提供配置成產生一磁場的一第一個別電感器；提供一第二個別電感器；及提供一第一鐵磁層，其耦合到該第一個別電感器和該第二個別電感器，該第一鐵磁層配置成將該第一個別電感器產生的該磁場集中在該耦合電感器結構內。
  28. 如請求項27述及之方法，亦包括提供耦合到該第一個別電感器和該第二個別電感器的一第二鐵磁層，該第二鐵磁層配置成將該第一個別電感器產生的該磁場集中在該耦合電感器結構內。
  29. 如請求項27述及之方法，其中該第一和該第二個別電感器是共面的。
  30. 如請求項27述及之方法，其中該第一個別電感器被提供在該第二個別電感器上方。
  31. 如請求項27述及之方法，其中該第二個別電感器配置成基於由該第一個別電感器產生的該磁場來產生一電流。
  32. 如請求項27述及之方法，其中該耦合電感器結構是一雙線電感器結構。
  33. 如請求項32述及之方法，其中該第一個別電感器包括一第一組繞組，該第二個別電感器包括一第二組繞組，該第一和該第二個別電感器共用一公用核心。
  34. 如請求項27述及之方法，亦包括提供一第三個別電感器和一第四個別電感器。
  35. 如請求項27述及之方法，其中該第一個別電感器包括一非金屬核心及/或非磁性核心。
  36. 如請求項27述及之方法，亦包括將該耦合電感器結構整合在一封裝基板的一表面上。
  37. 如請求項36述及之方法，其中該封裝基板是一疊層封裝(PoP)配置中的一基板。
  38. 如請求項27述及之方法，亦包括將該耦合電感器結構整合在一封裝基板內部。
  39. 如請求項27述及之方法，亦包括將該耦合電感器結構納入到一音樂播放機、一視訊播放機、一娛樂單元、一導航設 備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦及/或一膝上型電腦中的至少一者中。
TW103107468A 2013-03-08 2014-03-05 帶有使用高磁導率材料的通量集中的耦合個別電感器 TW201447937A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/791,113 US20140253279A1 (en) 2013-03-08 2013-03-08 Coupled discrete inductor with flux concentration using high permeable material

Publications (1)

Publication Number Publication Date
TW201447937A true TW201447937A (zh) 2014-12-16

Family

ID=50290315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107468A TW201447937A (zh) 2013-03-08 2014-03-05 帶有使用高磁導率材料的通量集中的耦合個別電感器

Country Status (3)

Country Link
US (1) US20140253279A1 (zh)
TW (1) TW201447937A (zh)
WO (1) WO2014137902A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123418B1 (en) 2017-12-13 2018-11-06 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105874595B (zh) * 2014-12-09 2020-02-21 英特尔公司 铸模材料中的三维结构
KR102117512B1 (ko) * 2015-07-01 2020-06-01 삼성전기주식회사 코일 부품 및 그 실장 기판
US11245329B2 (en) 2017-09-29 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Power module
US11024589B2 (en) * 2017-10-13 2021-06-01 Oracle International Corporation Distributing on chip inductors for monolithic voltage regulation

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2985735A (en) * 1959-01-19 1961-05-23 New Electronic Products Ltd Electric relays
DE1151869B (de) * 1960-07-11 1963-07-25 Licentia Gmbh Kernlose Starkstromdrosselspule mit magnetisch leitenden Jochen
JPH0689811A (ja) * 1992-09-07 1994-03-29 Nippon Steel Corp 薄型インダクタ／トランスおよびその製造方法
US5478773A (en) * 1994-04-28 1995-12-26 Motorola, Inc. Method of making an electronic device having an integrated inductor
US6675463B2 (en) * 1997-09-12 2004-01-13 General Electric Company Methods for forming torodial windings for current sensors
JPH11121257A (ja) * 1997-10-15 1999-04-30 Toshiba Corp 磁気シールド付き空心形リアクトル
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
JP2002008931A (ja) * 2000-04-18 2002-01-11 Taiyo Yuden Co Ltd 巻線型コモンモードチョークコイル
TW511419B (en) * 2000-10-10 2002-11-21 Primarion Inc Microelectronic magnetic structure, device including the structure, and methods of forming the structure and device
JP2004523737A (ja) * 2000-11-30 2004-08-05 アサイラム リサーチ コーポレーション 高精度位置測定のための改良された直線型可変差動トランス
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6674646B1 (en) * 2001-10-05 2004-01-06 Skyworks Solutions, Inc. Voltage regulation for semiconductor dies and related structure
US6512285B1 (en) * 2001-10-05 2003-01-28 Skyworks Solutions, Inc. High inductance inductor in a semiconductor package
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
US7965165B2 (en) * 2002-12-13 2011-06-21 Volterra Semiconductor Corporation Method for making magnetic components with M-phase coupling, and related inductor structures
US20120062207A1 (en) * 2002-12-13 2012-03-15 Alexandr Ikriannikov Powder Core Material Coupled Inductors And Associated Methods
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
US7280024B2 (en) * 2005-02-02 2007-10-09 Intel Corporation Integrated transformer structure and method of fabrication
JP4856890B2 (ja) * 2005-04-28 2012-01-18 スミダコーポレーション株式会社 チョークコイル
US7808075B1 (en) * 2006-02-07 2010-10-05 Marvell International Ltd. Integrated circuit devices with ESD and I/O protection
CN100536042C (zh) * 2006-02-16 2009-09-02 上海交通大学 基于非晶FeCuNbCrSiB磁性薄膜的螺线管微电感器件
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
US7986209B2 (en) * 2007-11-20 2011-07-26 Intel Corporation Inductor using bulk metallic glass material
US7795700B2 (en) * 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
CN102007553B (zh) * 2008-03-14 2012-12-12 沃特拉半导体公司 M相耦合的磁元件以及相关的电感结构
US9859043B2 (en) * 2008-07-11 2018-01-02 Cooper Technologies Company Magnetic components and methods of manufacturing the same
US8040212B2 (en) * 2009-07-22 2011-10-18 Volterra Semiconductor Corporation Low profile inductors for high density circuit boards
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
US9088215B2 (en) * 2011-06-08 2015-07-21 Futurewei Technologies, Inc. Power converter package structure and method
KR101209979B1 (ko) * 2011-10-24 2012-12-07 엘지이노텍 주식회사 차폐장치 및 무선전력 송신장치
US8976561B2 (en) * 2012-11-14 2015-03-10 Power Integrations, Inc. Switch mode power converters using magnetically coupled galvanically isolated lead frame communication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10123418B1 (en) 2017-12-13 2018-11-06 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Also Published As

Publication number Publication date
WO2014137902A1 (en) 2014-09-12
US20140253279A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
US10115661B2 (en) Substrate-less discrete coupled inductor structure
EP2956948B1 (en) In substrate coupled inductor structure
KR101589041B1 (ko) 자기 코어 인덕터(ｍｃｉ) 다이 및 이를 포함하는 반도체 패키지와 mci 다이를 제조하는 방법
US8907448B2 (en) Small size and fully integrated power converter with magnetics on chip
US8102236B1 (en) Thin film inductor with integrated gaps
TW201447937A (zh) 帶有使用高磁導率材料的通量集中的耦合個別電感器
KR20110122872A (ko) 자기 필름 개선 인덕터
JP2008171965A (ja) 超小型電力変換装置
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
KR102541387B1 (ko) 인덕터들을 갖는 유리 웨이퍼를 이용한 진보된-노드 soc(system-on-chip)를 갖는 인덕터들의 통합 및 웨이퍼간 결합
US9006862B2 (en) Electronic semiconductor device with integrated inductor, and manufacturing method
CN108352244A (zh) 用于封装上电压调节器的磁性小占用面积电感器阵列模块
TWI646652B (zh) 電感組合及其線路結構
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體
Kim et al. Design of a Packaged Multi-radius Multi-path Solenoidal Inductor for Redistribution Layers
JP2024516540A (ja) ３次元（３ｄ）垂直スパイラルインダクタおよび変圧器
US20160049458A1 (en) Fishbone lc component and method of making the same
Eshkoli et al. High performance integrated inductors for power management applications