JP2024516540A - 3次元(3d)垂直スパイラルインダクタおよび変圧器 - Google Patents

3次元(3d)垂直スパイラルインダクタおよび変圧器 Download PDF

Info

Publication number
JP2024516540A
JP2024516540A JP2023561208A JP2023561208A JP2024516540A JP 2024516540 A JP2024516540 A JP 2024516540A JP 2023561208 A JP2023561208 A JP 2023561208A JP 2023561208 A JP2023561208 A JP 2023561208A JP 2024516540 A JP2024516540 A JP 2024516540A
Authority
JP
Japan
Prior art keywords
spiral coil
spiral
coil
layers
conductive layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023561208A
Other languages
English (en)
Inventor
シア・リ
ビン・ヤン
ハイニン・ヤン
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2024516540A publication Critical patent/JP2024516540A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2819Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

垂直スパイラルインダクタを含む装置が開示される。垂直スパイラルインダクタは、基板上に形成された複数の誘電体層と、複数の導電層であって、複数の導電層の各々が複数の誘電体層の各々の上に配置される、複数の導電層と、複数の絶縁層であって、複数の絶縁層の各々が複数の導電層の各々の上に配置される、複数の絶縁層とを含んでもよく、複数の絶縁層の各々は、複数の誘電体層の各々を分離する。第1のスパイラルコイルが、基板に垂直の第1の平面内に配置され、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を接続するように構成された複数のビアのうちの第1のビアのセットとから形成される。

Description

本開示は、一般に、半導体デバイスに関し、より詳細には、限定はしないが、3Dスパイラルインダクタおよびこれらのスパイラルインダクタを含む変圧器デバイスならびにそれらの製造方法に関する。
集積回路およびパッケージ化技術は、能動素子の微細化およびスケール低減を通して、高度化する計算能力および低減する電力消費において長足の進歩を遂げた。本開示は、一般に、平面スパイラルインダクタ構成とスパイラルインダクタを収容することができるデバイスパッケージ構造とを有する、高いQ値(Q)を有するインダクタ構造に関する。これらのスパイラルインダクタはまた、変圧器構成に形成するために、それぞれの入力タップおよび出力タップを介する方法で結合され得る。
インダクタはインピーダンスデバイスであり、それらは、変圧器および他の誘導リアクタを含むこともできる。インダクタは、たとえば、フィルタ、電力調整およびインピーダンス整合回路など、多くの重要な回路アプリケーションにおいて使用される。
インダクタ構造は、半導体デバイス内で使用され、これらの半導体デバイスは、一般的に、コアおよび半導体基板から製造され、半導体基板上に、導体層の様々なパターンおよび形状が、誘電体層、金属層、および他の絶縁層のそれぞれによって形成され、接続され、分離される。
様々なインダクタは、コイルとして成形され、次いで、これらのコイルは、フェライトなどの様々なコア材料の上に巻き付けられる。コアは、一般的に、ロッド、シリンダ、またはトロイドとして成形される。一般的に、コイルは、巻き線を多く有するほど、より高いインピーダンス値を有する。
したがって、本開示で提供され、説明される従来の手法の欠陥を克服するデバイスおよび方法が必要である。
以下は、本明細書で開示される装置および方法に関連する1つまたは複数の態様および/または例に関する簡略化された概要を提示する。したがって、以下の概要は、すべての企図される態様および/または例に関する広範な概説と見なされるべきではなく、また、以下の概要は、すべての企図される態様および/もしくは例に関する主要もしくは重要な要素を特定するか、または任意の特定の態様および/もしくは例に関連する範囲を定めると見なされるべきでもない。したがって、以下の概要は、以下に提示される詳細な説明に先立って、本明細書で開示される装置および方法に関する1つもしくは複数の態様および/または例に関する特定の概念を簡略化された形で提示することが唯一の目的である。
本明細書で開示する様々な態様によれば、少なくとも1つの態様は、スパイラルインダクタを有する装置を含み、スパイラルインダクタは、基板上に形成された複数の誘電体層と、複数の導電層であって、複数の導電層の各々が複数の誘電体層の各々の上に配置された、複数の導電層と、複数の絶縁層であって、複数の絶縁層の各々が複数の導電層の各々の上に配置され、複数の誘電体層の各々を分離するように構成された、複数の絶縁層と、複数のビアと、基板に垂直の第1の平面内に配置された第1のスパイラルコイルとを含み、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を接続するように構成された複数のビアのうちの第1のビアのセットとから形成される。
本明細書で開示する様々な態様によれば、少なくとも1つの態様は、スパイラルインダクタを製造するための方法を含み、方法は、基板上に複数の誘電体層を堆積するステップと、複数の導電層を堆積するステップであって、複数の導電層の各々が複数の誘電体層の各々の上に配置される、ステップと、複数の絶縁層を堆積するステップであって、複数の絶縁層の各々が複数の導電層の各々の上に配置され、複数の絶縁層の各々が複数の誘電体層の各々を分離する、ステップと、複数のビアを形成するステップと、基板に垂直の第1の平面内に第1のスパイラルコイルを形成するステップとを含み得、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を接続するように構成された複数のビアのうちの第1のビアのセットとから形成される。
本明細書で開示される装置および方法に関連する他の特徴および利点は、添付の図面および詳細な説明に基づいて、当業者に明らかになるであろう。
本開示の様々な態様のより完全な理解および関連する技術的利点の多くは、以下の発明を実施するための形態を参照しながら添付の図面に関連して考察することによって、容易に理解されよう。これらの図面は、例示のためだけに提供され、本開示を制限するものではない。
従来の水平に配向された平面スパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直に配向された3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、直列に接続された垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、一平面内に設置された2つの入れ子コイルを含む垂直3Dスパイラルインダクタの別の部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、並列に接続された垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラルインダクタの部分断面図である。 本開示の少なくとも一態様による、垂直3Dスパイラル変圧器の部分断面図である。 本開示の少なくとも一態様による、パッケージを製造するための例示的な方法を示す図である。 本開示の少なくとも1つの態様による、モバイルデバイスを示す図である。 本開示のいくつかの例による、本明細書で開示する3Dスパイラルインダクタのいずれかと一体化され得る様々な電子デバイスを示す図である。
慣例に従って、図面に示される特徴は、縮尺通りに描かれていないことがある。したがって、図示された特徴の寸法は、明快にするために、任意に拡大または縮小されていることがある。慣例に従って、図面のうちのいくつかは、明快にするために簡略化されている。したがって、図面は、特定の装置または方法のすべての構成要素を示すとは限らない。さらに、同様の参照番号は、本明細書および図の全体で同様の特徴を示す。
特定の態様を対象とする以下の説明および関係する図面において、本開示の態様を例示する。本明細書における教示の範囲を逸脱することなく、代替の態様または実施形態が考案され得る。加えて、本開示の例示的な態様のよく知られている要素は、本開示における教示の関連する詳細を不明瞭にしないように、詳細には説明されないことがあり、または省略されることがある。
いくつかの説明する例示的な実装形態において、様々な構成要素構造および動作の一部が、知られている従来の技法から得られ、1つまたは複数の例示的な態様に従って構成される例が明確にされる。そのような例では、知られている従来の構成要素構造および/または動作の一部の内的詳細を省略して、本明細書で開示する例示的な態様に例示する概念の潜在的な曖昧さを避けるのに役立つことがある。
本明細書で使用する用語は、特定の態様について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用する単数形「a」、「an」および「the」は、文脈が別段に明確に示さない限り、複数形も含むものとする。「備える(comprises)」、「備える(comprising)」、「含む(includes)」および/または「含む(including)」という用語は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことをさらに理解されたい。
本開示の態様は、高いQ値(Q)のインダクタおよび変圧器のために使用されるスパイラルインダクタおよび変圧器構造について説明する。構造は、複数のそれぞれの基板によってサポートされる複数のスパイラルトレースを含む。これらのスパイラル構造は、単一の平面上に実装されたスパイラル設計を有し、スパイラルは、インダクタの平面内に1つまたは複数の巻きを含む。
インダクタのインダクタンス値は、インダクタを形成するために使用される金属の長さに比例する。インダクタンス値はまた、インダクタの巻きを形成する金属の幅、巻きの間に見られる空間、金属導体の寸法(たとえば、直径)、およびスパイラル内の巻き数など、多くの要因によって影響を及ぼされ得る。このタイプのスパイラルインダクタは、所望の回路アプリケーションおよびそれに関連するインダクタンス要件に応じて、より多くのまたはより少ないループまたはスパイラルの巻き線を有し得る。
スパイラルトレースは、関連する当技術分野においてインダクタ、コイル、または巻き線としても知られているものの半導体表現または実装形態である。
簡単にするために、スパイラルインダクタという用語は、スパイラルインダクタと変圧器の両方を指すために使用される。変圧器は、スパイラルインダクタを使用して形成され、ここで、スパイラルインダクタは、所望の特定の変圧器アプリケーションのために選択された少なくとも1つの入力タップおよび少なくとも1つの出力タップを使用して磁気的に結合されかつ電気的に接続される。
図1は、互いに平行で、互いに電気的に接続または結合された(接続または結合を106で示す)、平面構成の2つのスパイラル構造(102および104)を示す従来の水平平面スパイラルインダクタを示す。この従来のインダクタ構成は、渦電流損失に対してシリコン基板に対する磁束および電流の悪影響を軽減するために必要な遮蔽(遮蔽は図示されない)を設けるために、ポリシリコンまたは何らかの他の適切な材料(たとえば、金属)のボトムウェハ基板シールドを必要とする。
遮蔽は、発散しているインダクタから、インダクタの下に設置された、感度が高い電子構成要素または信号/電気的ルーティング経路に伝達する悪影響を防止するために必要である。これらの悪影響は、スパイラルインダクタ(108)を通って流れるエネルギーフローおよび力線によって示される。これらの悪影響は、この干渉が図1に示す従来の構成において発生するのを防止するために、インダクタ構造の横および下にキープアウトゾーン(KOZ)を確立するための設計制約および設計要件につながる。
従来技術では、グリル状の構造(ファラデー箱に類似する)が時々使用され、生成された電束および磁束の場が基板構造全体を通して通り抜けるのを防止するために、この水平スパイラルインダクタ構成に必要な従来の遮蔽構造を提供する。これらの電束および磁束の場が渦電流(フーコー電流とも呼ばれる)を生成し得ることは、物理学およびデバイス材料特性から知られている。それらは、ファラデーの誘導の法則に従って動作する導体内で変化する、変動する、または流動する磁場によって導体内に誘導される電流のループである。渦電流は、一般的に、導体内の閉ループ内だけでなく、磁場に垂直の平面内も流れる。
これらの渦電流は、デバイス内に望ましくないタイプの干渉と、低下した動作特性とを引き起こす場合がある。それゆえ、これらの電場および磁場の有害な影響を軽減するために、様々な遮蔽構造が、(たとえば、成形材料の形で)パッケージの底面上に必要であり、上面上にも必要であり得る。
本開示の様々な態様の少なくとも1つの技術的利点は、これらの有害事象が発生することを軽減または防止し、従来設計において使用される遮蔽およびKOZに対する要件を除外するデバイスである。
図2は、互いに平行で、導体208および210を使用して互いに直列に結合された、3つのスパイラル導電性構造(たとえば、コイル202、コイル204およびコイル206)を示す垂直に配向された3Dスパイラルインダクタ200構成を示す。3つのスパイラル導電性構造を通って流れる電束線212も、図2に示される。3Dスパイラルインダクタ200は、垂直配向の平面内に配置される。開示する様々な態様が、示された構成に限定されないことは諒解されよう。たとえば、いくつかの態様では、コイル202、204および206は並列に結合され得、または他の態様では、コイル202、204および206は変圧器または変圧器の一部を形成するように構成され得る。
本明細書で開示され、以下で説明される様々な態様によれば、配線工程(BEOL)プロセスは、1つまたは複数の金属間誘電体(IMD)層を形成することを含み得、IMDは、本明細書で説明する様々なコイル、インダクタ、および変圧器を形成するために使用される1つまたは複数の金属層(たとえば、Mx、Mx-1、Mx-2など)と1つまたは複数のビアとを有し得る。いくつかの態様では、金属層は、銅(Cu)、アルミニウム(AL)、銀(Ag)、金(Au)、コバルト(Co)、ルテニウム(Ru)、タングステン(W)、もしくは他の導電性材料、合金、またはそれらの組合せなど、任意の高導電性材料から形成され得る。いくつかの態様では、IMD層は、ドープ二酸化シリコン(SiO2)、またはそれのフッ素ドープ形態および炭素ドープ形態などの材料だけでなく、ポリイミド(PI)、ポリノルボルネン、ベンゾシクロブテン(BCB)、ポリテトラフルオロエチレン(PTFE)、および/またはシリコーンベースのポリマー誘電体などのスピンオン有機ポリマー誘電体からも形成され得る。
スパイラルトレース層の数、およびスパイラルがIMD内でどれほど密に巻き付けられるかまたはらせんに巻かれるかが、所与の回路アプリケーションのために使用される最終的な設計パラメータおよびインダクタンス値に応じて、より高いまたはより低いインダクタンス値を可能にすることは当業者には諒解されよう。
加えて、図2に示すスパイラルパターンに対する他の幾何学形状はまた、本発明の主旨および範囲を逸脱することなく使用され得ることも当業者には諒解されよう。たとえば、実装され得るいくつかの他の形状は、(限定はしないが、)三角形、長方形、正方形、円、楕円、および高次のまたは低次の他の多角形を含む。
図3は、互いに平行で、並列構成にある導体310および導体312を使用して互いに結合され、基板層(図示せず)に垂直の垂直配向に配置された、3つのスパイラル導電性構造(たとえば、スパイラルコイル302、304および306)を示す垂直3Dスパイラルインダクタ300構成の別の実装形態を示す。複数の金属層上のそれらの配向に関連するスパイラル導電性構造の配置が、Mx、Mx-1、Mx-2、Mx-3およびMx-4で示される。これらの金属層は例示の目的で提示され、より多い金属層またはより少ない金属層が、開示する様々な態様に従って使用され得る。開示する様々な態様は、従来の設計と比較して、より高いQ値だけでなく、より低い抵抗(R)も可能にする。いくつかの態様では、基板は、スパイラルコイル(たとえば、スパイラルコイル302、304および306)のうちの1つまたは複数の下に設置された能動素子、受動素子、および/または金属ルーティングのうちの1つまたは複数を含み得、それらは、従来の設計では、遮蔽の保護層だけでなく、前に説明した関連するKOZも必要とする。従来の技術とは対照的に、示された態様では、3つの並列のスパイラルコイル302、304および306があり、それらは、1つのスパイラルインダクタまたは個別のスパイラルインダクタと見なされてもよく、また、基板の上の底面シールドを使用する必要はない。
図4は、本開示の様々な態様による、インダクタ300の図3のX-X’基準線に沿った垂直3Dスパイラルインダクタの部分断面図を示す。再び、例示的な金属層が、Mx、Mx-1、Mx-2、Mx-3およびMx-4で示される。誘電体絶縁層(たとえば、IMD)が、402、404、406、408および410で示される。絶縁層411、413、415、417および419が、それぞれの誘電体層(402、404、406、408および410)上に配置され得る。絶縁層411、413、415、417および419はまた、金属層の上部を覆うための拡散バリア層としての役目を果たしてもよく、たとえば、シリコン炭素窒化物(SiCN)であり得る。絶縁層411、413、415、417および419はまた、コンタクトエッチストップ層としての役目を果たしてもよい。再び、図3で前に説明したように、312で示すコネクタおよびビアの実線(solid unbroken line)が、並列構成に接続されたスパイラルインダクタを示すために、そのように(in that matter)示されている。
図4では、所与の金属層内の第1のスパイラルコイル302の第1の部分451が、断面図で表されている。他の同様の形状およびサイズである、第2のスパイラルコイル304に対する第2の部分452および第3のスパイラルコイル306に対する第3の部分453もまた、図4に示されるが、それらの部分の各々は、固有の参照番号でラベル付けされていない。様々な部分(たとえば、451、452および453)は、様々なインダクタ部分を形成し、様々なコイル(たとえば、312および310)を相互接続するために、様々な金属層(たとえば、Mx、Mx-1、Mx-2、Mx-3およびMx-4)をパターニングおよびエッチングすることによって形成され得る。これらの金属層部(たとえば、451、452および453)は、垂直コイル(たとえば、302、304および306)を形成するためにビアによって結合される。様々な部分、相互接続部、およびビアは、従来の配線工程(BEOL)処理の間にBEOLスタックの中で製造され得ることが諒解されよう。
図5は、本開示の様々な態様による、図3のY-Y’基準線によって記述されたように、Y-Y’基準フレーム内の垂直3Dスパイラルインダクタ300の別の図を示す。示された態様では、スパイラルコイル302の断面図は、誘電体層402、404、406、408および410および絶縁層411、413、415、417および419だけでなく、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の断面図も含む。スパイラルコイル302は、Mx、Mx-1、Mx-2、Mx-3およびMx-4と、複数のビアのうちの第1のビアのセット505とから形成され、そのビアは、1つだけの連続コイルとして構成されるスパイラルコイル302を形成するために、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の様々な部分を結合するように構成される。ビア505は、金属層(たとえば、MxおよびMx-1)の様々な部分を結合するために、誘電体層および絶縁層(たとえば、402および413)を貫通する。スパイラルコイル302の端部は、導体310および導体312に結合され、導体310および導体312は、並列接続で他のスパイラルコイルに結合される。簡潔にするために、各ビア505および関連するカップリングは、本明細書では詳細に説明されない。さらに、各スパイラルコイルは、スパイラルコイルを形成する様々な金属層部を結合するために、ビアのセットを有することになることが諒解されよう。たとえば、第1のビアのセット505は、第1のスパイラルコイル302内で金属層(層Mx、Mx-1、Mx-2、Mx-3およびMx-4)のうちの第1の部分451を結合し得る。第2のビアのセットは、第2のスパイラルコイル304内で金属層(層Mx、Mx-1、Mx-2、Mx-3およびMx-4)のうちの第2の部分452を結合し得る。第3のビアのセットは、第3のスパイラルコイル306内で金属層(層Mx、Mx-1、Mx-2、Mx-3およびMx-4)のうちの第3の部分453を結合し得る。「第1の」、「第2の」および「第3の」という用語は、便宜上使用されるにすぎず、必ずしも順序に影響を及ぼすとは限らず、示された構成に対する様々な態様を制限するものと見なされるべきではないことが諒解されよう。
本明細書における開示から、様々な態様は、基板上に形成された複数の誘電体層(たとえば、402、404、406、408および410)を有するスパイラルインダクタ(たとえば、300)を含む装置を含むことができることが諒解されよう。複数の導電層(たとえば、Mx、Mx-1、Mx-2、Mx-3およびMx-4)を設けることができ、複数の導電層の各々は、複数の誘電体層の各々の上に配置される。複数の絶縁層(たとえば、411、413、415、417および419)が設けられ、各々は、導電層の各々の上に配置され、誘電体層の各々を分離するように構成される。複数のビア(たとえば、505)が設けられる。第1のスパイラルコイル(たとえば、302)が、基板に垂直の第1の平面内に配置される。第1のスパイラルコイル(たとえば、302)は、複数の導電層のうちの第1の部分(たとえば、451)と、複数の導電層(たとえば、Mx、Mx-1、Mx-2、Mx-3およびMx-4)のうちの第1の部分を結合するように構成された複数のビアのうちの第1のビアのセット(たとえば、505)とから形成される。上述のように、3D垂直インダクタ構成は、少なくとも、3D垂直インダクタの上および/または下のデバイス層に対する低減された電磁干渉の技術的利点を提供し、それは、インダクタに隣接するKOZの必要性を低減または除外する。本明細書で提供する示された構成は、例を提供して、開示する様々な態様の説明を容易にするためにすぎないことが諒解されよう。しかしながら、開示する様々な態様は、特定の示された構成に限定されない。
図6は、本開示の様々な態様による、垂直3Dスパイラルインダクタ600の別の構成を示す。垂直3Dスパイラルインダクタ600はインダクタ300と同様であり得、コイル620および630は、図3のY-Y’基準線で示されるコイル302と同様に、同様のY-Y’基準フレーム内に示され得ることが諒解されよう。図6は、垂直積層インダクタ構成または垂直積層変圧器構成とも呼ばれ得る。示された態様では、スパイラルコイル620および630の断面図は、誘電体層602、604、606、608および610および絶縁層611、613、615、617および619だけでなく、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の断面図も含む。スパイラルコイル620および630は、Mx、Mx-1、Mx-2、Mx-3およびMx-4とビア605とから形成され、ビア605は、2つの交互配置された連続コイルとして構成されたスパイラルコイル620および630を形成するために、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の様々な部分に結合される。ビア605は、金属層(たとえば、MxおよびMx-1)の様々な部分を結合するために、誘電体層および絶縁層(たとえば、602および613)を貫通する。簡潔にするために、各ビア605および関連するカップリングは、本明細書では詳細に説明されない。スパイラルコイル620は、第1の端部621と第2の端部622とを有し、それらは、いくつかの態様では、入力タップまたは出力タップとして構成され得る。スパイラルコイル630は、第1の端部631と第2の端部632とを有し、それらは、いくつかの態様では、入力タップまたは出力タップとして構成され得る。図6に示すスパイラルコイルは、並列接続またはオープンエンド構成で示される。いくつかの態様では、コイル620および630は、垂直積層変圧器構成である。他の態様では、端部は、コイル620および630が直列構成になるように接続され得る。さらなる態様では、端部(たとえば、621、622、631、632)は、様々な設計構想に基づいて直列または並列のいずれかの構成で他のコイル(図示せず)に接続され得ることが諒解されよう。したがって、開示する様々な態様が、示された構成に限定されないことは諒解されよう。
図7は、本開示の少なくとも一態様による、垂直3Dスパイラルインダクタ700の部分断面図を示す。インダクタ700の断面図は、図3のインダクタに関連して示されるのと同様のX-X’基準フレーム内にある。図7では、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4などの様々な金属層が示される。図示を簡略にするために、層MxおよびMx-4の中に金属部分は示されない。しかしながら、これらの層は、追加の電気的ルーティングおよび接続に使用され得ることは諒解されよう。誘電体層721、723、725、727および729、ならびに絶縁層711、713、715、717および719も示される。示された態様では、3つのコイル702、704および706が、X-X’基準フレーム内に示される。
前のように、図7の図示を容易にするために、707は、スパイラル導体素子が断面図においてどのように見えるかを指す。他の同様の形状およびサイズのスパイラル導体素子も図7に示されるが、それらは、固有の参照番号でラベル付けされていない。同じく、コイル702、704および706を並列に接続する導体712が示される。示された構成では、3つの金属層(Mx-1、Mx-2およびMx-3)だけが、インダクタを形成するために使用されることが諒解されよう。インダクタンスを低減する一方で、これは、開示する様々な態様が、金属層のうちの3つ以上を使用し得、それは、未使用の金属層に対する付加的なルーティング柔軟性を可能にすることを示す。加えて、使用される金属層は、金属層の任意の組合せ(たとえば、(Mx、Mx-1およびMx-2)、(Mx-2、Mx-3およびMx-4)、(Mx、Mx-2およびMx-4)など)であり得ることが諒解されよう。したがって、開示する様々な態様は、示された構成に限定されない。
図8は、本開示の少なくとも一態様による、垂直3Dスパイラルインダクタ700の部分断面図を示す。インダクタ700の断面図は、コイル702を含む同様のY-Y’基準フレーム内にあり、それは、図3のインダクタ300に関連して示されるコイル302と同様の基準フレームである。示された態様では、5つの金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4がある。図示を簡略にするために、層MxおよびMx-4の中に金属部分は示されない。しかしながら、これらの層は、追加の電気的ルーティングおよび接続に使用され得ることが諒解されよう。誘電体層721、723、725、727および729、ならびに絶縁層711、713、715、717および719も示される。コイル702は、3つの金属層(図のように、Mx-1、Mx-2およびMx-3)から形成される。コイル702、704および706を第1の端部において並列に接続する導体712が、断面で示される。同じく、コイル702、704および706をインダクタの第2の端部において並列に接続する導体714が断面で示されるが、インダクタ702への接続だけが示される。
図9は、本開示の少なくとも一態様による、垂直3Dスパイラルインダクタ900の部分断面図を示す。3つのスパイラル構造コイル902、904および906は垂直配向に配置され、この構成では、導体903および905によって互いに直列に接続される。インダクタ900の第1の端部908および第2の端部909も示される。端部908および909は、インダクタを他の構成要素および/または追加のコイルに結合するために使用され得る。
図10は、本開示の少なくとも一態様による、図9に示すX-X’基準フレーム内にある垂直3Dスパイラルインダクタ900の部分断面図を示す。再び、誘電体層1002、1004、1006、1008および1010ならびに絶縁層1011、1013、1015、1017および1019だけでなく、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の断面図も示される。上述のように、コイル902、904および906が、直列結合構成に接続される。具体的には、第1の導体903が、コイル902をコイル904に結合する。第2の導体905が、コイル904をコイル906に結合する。第1の導体903および第2の導体905が、ビア1005と、結合されたそれぞれのコイル間に配置された金属層(たとえば、Mx、Mx-1およびMx-2)の部分とから形成される。たとえば、図示のように、第1の導体903がコイル902と904との間に配置され、第2の導体905がコイル904と906との間に配置される。さらに、図示のように、第1の端部908が、外部カップリングポイントを設けるためにコイル902に結合される。図10の図示を容易にするために、1003は、スパイラル導体素子が断面図において見える部分を指す。他の同様の形状およびサイズのスパイラル導体素子も図10に示されるが、それらは、固有の参照番号でラベル付けされていない。示された態様は例として提供されるにすぎず、開示する様々な態様は示された構成に限定されないことが諒解されよう。たとえば、導体903および905が異なる層内に設置され得、コイルのカップリングが他の位置において達成され得る。したがって、開示する様々な態様が、示された構成に限定されないことは諒解されよう。
図11は、本開示の少なくとも一態様による、Y-Y’基準フレーム内にある垂直3Dスパイラルインダクタ900の部分上面図を示す。再び、誘電体層1002、1004、1006、1008および1010ならびに絶縁層1011、1013、1015、1017および1019だけでなく、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4の断面図も示される。上述のように、コイル902、904および906が、直列結合構成に接続されるが、この図では、コイル902だけが示される。図示のように、第1の導体903が、金属層Mx内でコイル902の上部に結合され、金属層Mxは、コイル904(図示せず)への接続の一部を形成する。さらに、図示のように、上記で説明した外部カップリングポイントを設けるために、第1の端部908が、金属層Mx-2内でコイルの中央に向けてコイル902に結合される。再度、図示は、説明のために提供されるにすぎず、開示する様々な態様を制限しないことが諒解されよう。
図12は、本開示の少なくとも一態様による、X-X’基準フレーム内の垂直並列3Dスパイラルインダクタ1200の部分断面図を示す。インダクタ1200の断面図は、図9のインダクタに関連して示されるのと同様のX-X’基準フレーム内にある。図12では、金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4などの様々な金属層が示される。図示を簡略にするために、層MxおよびMx-4の中に金属部分は示されない。しかしながら、これらの層は、追加の電気的ルーティングおよび接続に使用され得ることが諒解されよう。誘電体層1202、1204、1206、1208および1210、ならびに絶縁層1211、1213、1215、1217および1219も示される。示された態様では、3つのコイル1202、1204および1206が、X-X’基準フレーム内に示される。
同じく、図示のように、1202、1204および1206が、直列結合構成に接続される。具体的には、第1の導体1203が、コイル1202をコイル1204に結合する。第2の導体1205が、コイル1204をコイル1206に結合する。第1の導体1203および第2の導体1205が、ビアと、結合されたそれぞれのコイル間に配置された金属層(たとえば、Mx-2およびMx-3)の部分とから形成される。たとえば、図示のように、第1の導体1203が、コイル1202と1204との間に配置され、第2の導体1205が、コイル1204と1206との間に配置される。さらに、図示のように、第1の端部1201が、外部カップリングポイントを設けるためにコイル1202に結合される。より少ない巻きによってコイルのインダクタンスを低減する一方で、この構成は、開示する様々な態様が、金属層のうちの3つ以上を使用し得、それは、未使用の金属層に対する付加的なルーティング柔軟性を可能にすることを示す。加えて、使用される金属層は、金属層の任意の組合せ(たとえば、(Mx、Mx-1およびMx-2)、(Mx-2、Mx-3およびMx-4)、(Mx、Mx-2およびMx-4)など)であり得ることが諒解されよう。したがって、開示する様々な態様は、示された構成に限定されない。
図13は、本開示の少なくとも一態様による、垂直3Dスパイラルインダクタ1200の部分断面図を示す。インダクタ1200の断面図は、コイル1202を含む同様のY-Y’基準フレーム内にあり、それは、図9のインダクタ900に関連して示されるコイル902と同様の基準フレームである。示された態様では、5つの金属層Mx、Mx-1、Mx-2、Mx-3およびMx-4がある。図示を簡略にするために、層MxおよびMx-4の中に金属部分は示されない。しかしながら、これらの層は、追加の電気的ルーティングおよび接続に使用され得ることが諒解されよう。誘電体層1202、1204、1206、1208および1210、ならびに絶縁層1211、1213、1215、1217および1219も示される。コイル1202は、3つの金属層(図のように、Mx-1、Mx-2およびMx-3)から形成される。コイル1202を外部構成要素に接続する第1の端部1201が、断面で示される。同じく、コイル1202と1204とを直列に結合する導体1203が、断面で示されるが、インダクタ1202への接続だけが示される。
図14は、本開示の少なくとも一態様による、垂直3Dスパイラル変圧器1400の部分断面図を示す。この態様では、スパイラル巻き線1402、1404および1406が、変圧器構成に接続される。具体的には、巻き線1402および1406は、変圧器1400の第1のコイル(コイル1)を形成するために一緒に結合される。スパイラル巻き線1404は、変圧器1400の第2のコイル(コイル2)を形成する。スパイラル巻き線1402、1404および1406の配置は、Mx、Mx-1、Mx-2、Mx-3およびMx-4に示すように、金属層を使用して垂直に形成される。様々な入力タップおよび出力タップが、所望の変圧器構成(図示せず)を形成するために選択され得る。さらに、追加の巻き線が、第1のコイルおよび/または第2のコイルに追加され得る。したがって、開示する様々な態様は、示された構成に限定されない。
図15は、本開示の一態様による、スパイラルインダクタを製造する例示的な方法1500を示す。他の製造方法が可能であり、説明した製造方法は、本明細書で開示する様々な態様を理解するための補助として提示されるにすぎない。方法1500は、ブロック1502において、基板上に複数の誘電体層を堆積することによって始まる。方法は、ブロック1504に進み、複数の導電層を堆積し、複数の導電層の各々は、複数の誘電体層の各々の上に配置される。方法は、ブロック1506に進み、複数の絶縁層を堆積し、複数の絶縁層の各々は、複数の導電層の各々の上に配置され、複数の絶縁層の各々は、複数の誘電体層の各々を分離する。方法は、ブロック1508に進み、複数のビアを形成する。方法は、ブロック1510に進み、基板に垂直の第1の平面内に第1のスパイラルコイルを形成し、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を結合するように構成された複数のビアのうちの第1のビアのセットとから形成される。
前述の製造プロセスは、本開示の態様のいくつかの一般的例示として提供されたにすぎず、本開示または添付の特許請求の範囲を制限することを意図していないことが諒解されよう。さらに、当業者に知られている製造プロセスにおける多くの詳細は、各詳細および/またはすべての可能なプロセスの変形を詳細に表すことなく、開示する様々な態様の理解を容易にするために、省略されているか、または概要プロセス部の中に組み合わされている。
説明した前述のデバイスまたは変形態およびそれと同様の他の態様が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット(IoT)デバイス、ラップトップコンピュータ、サーバ、および自動車車両内のデバイスを含むグループから選択された装置に組み込まれ得る。
図16は、本開示のいくつかの例による例示的なモバイルデバイスを示す。次に図16を参照すると、例示的な態様に従って構成されたモバイルデバイスのブロック図が描かれており、全体がモバイルデバイス1600として指定されている。いくつかの態様では、モバイルデバイス1600は、ワイヤレス通信デバイスとして構成されてもよい。図示のように、モバイルデバイス1600は、プロセッサ1601を含む。プロセッサ1601は、当技術分野で知られているように、命令パイプライン1612と、バッファ処理ユニット(BPU)1608と、分岐命令キュー(BIQ)1611と、スロットラ1610とを備えるように示されている。これらのブロックの他のよく知られている詳細(たとえば、カウンタ、エントリ、信頼度フィールド、加重和、比較器など)は、図を明確にするためにプロセッサ1601のこの図から省略されている。プロセッサ1601は、リンクを介してメモリ1632に通信可能に結合されており、このリンクは、ダイ間リンクまたはチップ間リンクであってもよい。モバイルデバイス1600はまた、ディスプレイ1628およびディスプレイコントローラ1626を含み、ディスプレイコントローラ1626はプロセッサ1601およびディスプレイ1628に結合されている。
いくつかの態様では、図16は、プロセッサ1601に結合されたコーダ/デコーダ(コーデック)1634(たとえば、オーディオおよび/またはボイスコーデック)と、コーデック1634に結合されたスピーカー1636およびマイクロフォン1638と、ワイヤレスアンテナ1642およびプロセッサ1601に結合されたワイヤレス回路1640(それは、モデム、RF回路、フィルタなどを含んでもよく、本明細書で開示する様々な3Dスパイラルインダクタおよび/または変圧器を使用してもよい)とを含み得る。
上述のブロックのうちの1つまたは複数が存在する特定の態様では、プロセッサ1601、ディスプレイコントローラ1626、メモリ1632、コーデック1634、およびワイヤレス回路1640は、システムインパッケージデバイスまたはシステムオンチップデバイス1622の中に含まれることが可能である。入力デバイス1630(たとえば、物理または仮想キーボード)、電源1644(たとえば、電池)、ディスプレイ1628、入力デバイス1630、スピーカー1636、マイクロフォン1638、ワイヤレスアンテナ1642、および電源1644は、システムオンチップデバイス1622の外部にあってもよく、インターフェースまたは電力管理コントローラなどのシステムオンチップデバイス1622の構成要素に結合されてもよい。本明細書で開示する様々な3Dスパイラルインダクタは、電源カップリング回路の部分の中で使用され得る。
図16は、モバイルデバイスを示しているが、プロセッサ1601およびメモリ1632はまた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末(PDA)、固定位置データユニット、コンピュータ、ラップトップ、タブレット、通信デバイス、携帯電話、または他の同様のデバイスに組み込まれてもよいことに留意されたい。
図17は、本開示のいくつかの例による、上記のトランジスタセルのいずれかと一体化され得る様々な電子デバイスを示す。たとえば、携帯電話デバイス1702、ラップトップコンピュータデバイス1704、および固定位置端末デバイス1706は、本明細書で説明するような、様々な3Dスパイラルインダクタおよび/または変圧器(たとえば、200、300、600、700、900、1200、1400)を含む半導体デバイス1700を含み得る。半導体デバイス1700は、たとえば、集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、パッケージ、集積回路パッケージ、またはパッケージオンパッケージデバイスであり得る。図17に示されるデバイス1702、1704および1706は、例にすぎない。他の電子デバイスもまた、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車車両(たとえば、自律走行車両)内に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス(たとえば、電子デバイス)のグループを含む半導体デバイス1700を特徴とする場合がある。
上記で開示したデバイスおよび機能は、コンピュータ可読媒体上に記憶されたコンピュータファイル(たとえば、レジスタ転送レベル(RTL)、ジオメトリックデータストリーム(GDS)ガーバーなど)に設計および構成されてもよい。そのようなファイルの一部または全部が、そのようなファイルに基づいてデバイスを製造する製造者に提供されてもよい。もたらされる製品は半導体ウェハを含み得、半導体ウェハは、次いで、半導体ダイにカットされ、半導体パッケージ、集積デバイス、システムオンチップデバイスなどにパッケージ化され、それらは、次いで、本明細書で説明する様々なデバイスの中で使用され得る。
本明細書で開示する様々な態様は、当業者によって説明されおよび/または認識される構造、材料、および/またはデバイスの機能的均等物として説明できることが諒解されよう。たとえば、一態様では、装置は、上記で説明した様々な機能を実行するための手段を備えてもよい。前述の態様が例として提供されるにすぎず、特許請求される様々な態様が、例として引用される特定の内容および/または図に限定されないことが諒解されよう。
図2~図17に示される構成要素、プロセス、特徴、および/または機能のうちの1つもしくは複数は、単一の構成要素、プロセス、特徴、または機能として再配置され、かつ/または組み合わされてもよく、あるいはいくつかの構成要素、プロセス、または機能として組み込まれてもよい。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および/または機能がさらに追加されてもよい。本開示内の図1~図16およびそれに対応する説明は、ダイおよび/またはICに限定されないことにも留意されたい。いくつかの実装形態では、図2~図17および対応する説明は、集積デバイスを製造、作製、提供、および/または生産するために使用されてもよい。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、ダイパッケージ、集積回路(IC)、デバイスパッケージ、集積回路(IC)パッケージ、ウェハ、半導体デバイス、パッケージオンパッケージ(PoP)デバイス、および/またはインターポーザを含み得る。
本明細書では、「ユーザ機器」(または「UE」)、「ユーザデバイス」、「ユーザ端末」、「クライアントデバイス」、「通信デバイス」、「ワイヤレスデバイス」、「ワイヤレス通信デバイス」、「ハンドヘルドデバイス」、「モバイルデバイス」、「モバイル端末」、「移動局」、「ハンドセット」、「アクセス端末」、「加入者デバイス」、「加入者端末」、「加入者局」、「端末」という用語およびそれらの変形は、ワイヤレス通信および/またはナビゲーション信号を受信することができる任意の適切なモバイルデバイスまたは固定デバイスを互換的に指すことがある。これらの用語は、限定はされないが、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、自動車車両内の自動車デバイス、および/または通常、人によって携帯され、かつ/もしくは通信機能を有する(たとえば、ワイヤレス、セルラー、赤外線、短距離無線など)他のタイプのポータブル電子デバイスを含む。これらの用語はまた、衛星信号受信、支援データ受信、および/または位置関連処理がそのデバイスにおいて行われるか、または他のデバイスにおいて行われるかにかかわらず、短距離ワイヤレス接続、赤外線接続、有線接続、または他の接続などによってワイヤレス通信および/またはナビゲーション信号を受信することができる別のデバイスと通信するデバイスを含むものとする。さらに、これらの用語は、無線アクセスネットワーク(RAN)を介してコアネットワークと通信することができる、ワイヤレスおよび有線通信デバイスを含むすべてのデバイスを含むものとし、コアネットワークを通じて、UEは、インターネットなどの外部ネットワークおよび他のUEに接続することができる。当然、有線アクセスネットワーク、ワイヤレスローカルエリアネットワーク(WLAN)(たとえば、IEEE 802.11などに基づく)などを介した、コアネットワークおよび/またはインターネットに接続する他の機構もUEにとって可能である。UEは、限定はされないが、プリント回路(PC)カード、コンパクトフラッシュ(登録商標)デバイス、外部または内部モデム、ワイヤレスまたは有線電話、スマートフォン、タブレット、追跡デバイス、アセットタグなどを含む、いくつかのタイプのデバイスのいずれかによって具現化され得る。
電子デバイス間のワイヤレス通信は、符号分割多元接続(CDMA)、W-CDMA、時分割多元接続(TDMA)、周波数分割多元接続(FDMA)、直交周波数分割多重(OFDM)、Global System for Mobile Communications(GSM)、3GPP(登録商標) Long Term Evolution(LTE)、5G New Radio、Bluetooth(BT)、Bluetooth Low Energy(BLE)、IEEE 802.11(WiFi)、およびIEEE 802.15.4(Zigbee/Thread)または、ワイヤレス通信ネットワークもしくはデータ通信ネットワーク内で使用され得る他のプロトコルなどの、様々な技術に基づき得る。
「例示的(exemplary)」という語は、「例、事例、または例示として役立つこと」を意味するために本明細書で使用される。「例示的」として本明細書で説明されるいずれの詳細も、他の例よりも有利であると解釈されるべきでない。同様に、「例」という用語は、すべての例が、説明される特徴、利点または動作モードを含むことを意味しない。さらに、特定の特徴および/または構造は、1つまたは複数の他の特徴および/または構造と組み合わされ得る。その上、本明細書において説明される装置の少なくとも一部分は、本明細書において説明される方法の少なくとも一部分を実行するように構成され得る。
「接続される」、「結合される」という用語、またはそれらのいかなる変形も、その接続が直接接続されるものとして明示的に開示されない限り、要素間の直接または間接的なあらゆる接続または結合を意味し、仲介要素を介して一緒に「接続される」または「結合される」2つの要素間の中間要素の存在を包含し得ることに留意されたい。
本明細書における「第1の」、「第2の」などの呼称を使用する要素へのあらゆる言及は、これらの要素の数量および/または順序を限定するものではない。むしろ、これらの呼称は、2つ以上の要素、および/または要素の実例を区別する便利な方法として使用されている。また、別段に記載されていない限り、要素のセットは、1つまたは複数の要素を備えることができる。
上記の発明を実施するための形態では、例において様々な特徴が一緒にグループ化されることがわかる。開示のこの方式は、例示的な条項が、各条項の中で明示的に述べられるよりも多くの特徴を有するという意図として、理解されるべきでない。むしろ、本開示の様々な態様は、開示される個々の例示的な条項のすべての特徴よりも少数の特徴を含むことがある。したがって、以下の条項は、説明に組み込まれるものと見なされるべきであり、各条項は、別個の例として単独で有効であり得る。各従属条項は、以下の条項の中で、他の条項のうちの1つとの特定の組合せに言及し得るが、その従属条項の態様は、その特定の組合せに限定されない。他の例示的な条項も、任意の他の従属条項もしくは独立条項の主題との従属条項の態様の組合せ、または他の従属条項および独立条項との任意の特徴の組合せを含み得ることが理解されるだろう。特定の組合せが意図されないこと(たとえば、絶縁体と導体の両方として要素を規定することなどの、矛盾する態様)が明示的に表現されないかまたは容易に推測され得ない限り、本明細書で開示される様々な態様は、これらの組合せを明確に含む。さらに、条項が独立条項に直接従属しない場合でも、条項の態様が任意の他の独立条項に含まれ得ることも意図される。
以下の番号付き条項において実装の例が説明される。
条項1。スパイラルインダクタを含む装置であって、スパイラルインダクタは、基板上に形成された複数の誘電体層と、複数の導電層であって、複数の導電層の各々が複数の誘電体層の各々の上に配置された、複数の導電層と、複数の絶縁層であって、複数の絶縁層の各々が複数の導電層の各々の上に配置され、複数の誘電体層の各々を分離するように構成された、複数の絶縁層と、複数のビアと、基板に垂直の第1の平面内に配置された第1のスパイラルコイルとを含み、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を接続するように構成された複数のビアのうちの第1のビアのセットとから形成される、装置。
条項2。基板に垂直の第2の平面内に配置された第2のスパイラルコイルをさらに含み、第2のスパイラルコイルは、複数の導電層のうちの第2の部分と、複数の導電層のうちの第2の部分を接続するように構成された複数のビアのうちの第2のビアのセットとから形成される、条項1に記載の装置。
条項3。第1のスパイラルコイルが、第2のスパイラルコイルに電気的に結合される、条項2に記載の装置。
条項4。第1のスパイラルコイルおよび第2のスパイラルコイルが、直列に結合される、条項2または3に記載の装置。
条項5。第1のスパイラルコイルおよび第2のスパイラルコイルが、並列に結合される、条項2または3に記載の装置。
条項6。第1のスパイラルコイルが、第2のスパイラルコイルに磁気的に結合される、条項2から5のいずれか一項に記載の装置。
条項7。第1のスパイラルコイルおよび第2のスパイラルコイルが、変圧器構成に配置され、少なくとも1つの入力タップおよび1つの出力タップを含む、条項6に記載の装置。
条項8。基板に垂直の第3の平面内に配置された第3のスパイラルコイルをさらに含み、第3のスパイラルコイルは、複数の導電層のうちの第3の部分と、複数の導電層のうちの第3の部分を接続するように構成された複数のビアのうちの第3のビアのセットとから形成される、条項2から7のいずれか一項に記載の装置。
条項9。第3のスパイラルコイルおよび第2のスパイラルコイルが、互いに磁気的に結合され、第1のスパイラルコイルおよび第3のスパイラルコイルが、互いに電気的に結合される、条項8に記載の装置。
条項10。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルが、電気的に結合される、条項8または9に記載の装置。
条項11。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルが、直列に結合される、条項10に記載の装置。
条項12。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルが、並列に結合される、条項10に記載の装置。
条項13。第1のスパイラルコイルおよび第2のスパイラルコイルが、入れ子コイル構成に同じ平面上に配置される、条項2から12のいずれか一項に記載の装置。
条項14。第1のスパイラルコイルが、変圧器構成にある第2のスパイラルコイルに磁気的に結合される、条項13に記載の装置。
条項15。第1のスパイラルコイルが、第2のスパイラルコイルに電気的に結合される、条項13または14に記載の装置。
条項16。基板が、第1のスパイラルコイルの下に設置された能動素子、受動素子、または金属ルーティングのうちの少なくとも1つを含む、条項1から15のいずれか一項に記載の装置。
条項17。第1のスパイラルコイルが、配線工程(BEOL)スタック内で形成される、条項1から16のいずれか一項に記載の装置。
条項18。装置が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車車両内のデバイスからなるグループから選択される、条項1から17のいずれか一項に記載の装置。
条項19。スパイラルインダクタを製造するための方法であって、基板上に複数の誘電体層を堆積するステップと、複数の導電層を堆積するステップであって、複数の導電層の各々が複数の誘電体層の各々の上に配置される、ステップと、複数の絶縁層を堆積するステップであって、複数の絶縁層の各々が複数の導電層の各々の上に配置され、複数の絶縁層の各々が複数の誘電体層の各々を分離する、ステップと、複数のビアを形成するステップと、基板に垂直の第1の平面内に第1のスパイラルコイルを形成するステップとを含み、第1のスパイラルコイルは、複数の導電層のうちの第1の部分と、複数の導電層のうちの第1の部分を接続するように構成された複数のビアのうちの第1のビアのセットとから形成される、方法。
条項20。基板に垂直の第2の平面内に第2のスパイラルコイルを形成するステップをさらに含み、第2のスパイラルコイルは、複数の導電層のうちの第2の部分と、複数の導電層のうちの第2の部分を接続するように構成された複数のビアのうちの第2のビアのセットとから形成される、条項19に記載の方法。
条項21。第1のスパイラルコイルを第2のスパイラルコイルに電気的に結合するステップをさらに含む、条項20に記載の方法。
条項22。第1のスパイラルコイルと第2のスパイラルコイルとを直列に電気的に結合するステップをさらに含む、条項20または21に記載の方法。
条項23。第1のスパイラルコイルと第2のスパイラルコイルとを並列に電気的に結合するステップをさらに含む、条項20または21に記載の方法。
条項24。第1のスパイラルコイルが、第2のスパイラルコイルに磁気的に結合される、条項20から23のいずれか一項に記載の方法。
条項25。基板に垂直の第3の平面内に第3のスパイラルコイルを形成するステップをさらに含み、第3のスパイラルコイルは、複数の導電層のうちの第3の部分と、複数の導電層のうちの第3の部分を接続するように構成された複数のビアのうちの第3のビアのセットとから形成される、条項20から24のいずれか一項に記載の方法。
条項26。第3のスパイラルコイルが、第2のスパイラルコイルに磁気的に結合され、第1のスパイラルコイルおよび第3のスパイラルコイルが、互いに電気的に結合される、条項25に記載の方法。
条項27。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルが、変圧器構成に配置され、少なくとも1つの入力タップおよび1つの出力タップを含む、条項25または26に記載の方法。
条項28。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルを電気的に結合するステップをさらに含む、条項25から27のいずれか一項に記載の方法。
条項29。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルを直列に電気的に結合するステップをさらに含む、条項28に記載の方法。
条項30。第1のスパイラルコイル、第2のスパイラルコイル、および第3のスパイラルコイルを並列に電気的に結合するステップをさらに含む、条項28に記載の方法。
条項31。第1のスパイラルコイルおよび第2のスパイラルコイルが、入れ子コイル構成に同じ平面上に配置される、条項20から30のいずれか一項に記載の方法。
条項32。第1のスパイラルコイルが、変圧器構成にある第2のスパイラルコイルに磁気的に結合される、条項31に記載の方法。
条項33。第1のスパイラルコイルを第2のスパイラルコイルに電気的に結合するステップをさらに含む、条項31または32に記載の方法。
条項34。基板が、第1のスパイラルコイルの下に設置された能動素子、受動素子、または金属ルーティングのうちの少なくとも1つを含む、条項19から33のいずれか一項に記載の方法。
条項35。第1のスパイラルコイルが、配線工程(BEOL)スタック内で形成される、条項19から34のいずれか一項に記載の方法。
条項36。スパイラルインダクタが装置に一体化され、装置が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車両内のデバイスからなるグループから選択される、条項19から35のいずれか一項に記載の方法。
情報および信号が様々な異なる技術および技法のいずれかを使用して表され得ることを、当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはそれらの任意の組合せによって表されてもよい。
本出願において述べられ、または図示され、または示されるもののいずれも、構成要素、アクション、特徴、利益、利点、または均等物を、それらの構成要素、アクション、特徴、利益、利点、または均等物が特許請求の範囲に記載されているかどうかにかかわらず、公に供することを意図していない。
さらに、本明細書で開示した例に関連して記載される、様々な例示の論理ブロック、モジュール、回路、およびアルゴリズムアクションは、電子ハードウェア、コンピュータソフトウェアまたは両方の組合せとして実装できることが、当業者には諒解されよう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびアクションは、概してそれらの機能に関して上で説明されている。そのような機能がハードウェアとして実装されるのかまたはソフトウェアとして実装されるのかは、具体的な適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明された機能を具体的な適用例ごとに様々な方法で実装してもよいが、そのような実装の決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
デバイスに関していくつかの態様について説明してきたが、これらの態様が対応する方法の説明も構成し、したがって、デバイスのブロックまたは構成要素が、対応する方法アクションまたは方法アクションの特徴としても理解されるべきであることは言うまでもない。それと同様に、方法アクションに関してまたは方法アクションとして説明した態様は、対応するデバイスの対応するブロック、または詳細もしくは特徴の説明も構成する。方法アクションのいくつかまたはすべては、たとえば、マイクロプロセッサ、プログラマブルコンピュータ、または電子回路などのハードウェア装置によって(またはハードウェア装置を使用して)実行することができる。いくつかの例では、最も重要な方法アクションのうちのいくつかまたは複数は、そのような装置によって実行することができる。
上記の発明を実施するための形態では、例において様々な特徴が一緒にグループ化されることがわかる。この開示の方式は、特許請求された例が、それぞれの請求項に明示的に述べられた特徴よりも多い特徴を有するものとして理解されるべきでない。むしろ、本開示は、開示される個々の例のすべての特徴よりも少数の特徴を含むことがある。したがって、以下の特許請求の範囲は、本説明に組み込まれたものと見なされるべきであり、各請求項は単独で別個の例として存在することができる。各請求項は単独で別個の例として存在することができるが、従属請求項は、特許請求の範囲内で1つまたは複数の請求項との具体的な組合せを参照することができる一方で、他の例は、前記従属請求項と任意の他の従属請求項の主題との組合せを包含するか、または任意の特徴と他の従属請求項および独立請求項との組合せを含むことが可能であることに留意されたい。そのような組合せは、具体的な組合せが意図されていないことが明示的に表されない限り、本明細書で提案される。さらに、請求項の特徴は、前記請求項が任意の他の独立請求項に直接従属していなくても、その独立請求項に含まれ得ることも意図される。
本説明または特許請求の範囲で開示される方法、システムおよび装置は、開示される方法のそれぞれのアクションおよび/または機能を実行するための手段を備えるデバイスによって実施され得ることにさらに留意されたい。
さらに、いくつかの例では、個々のアクションは、複数のサブアクションに再分割されるか、または複数のサブアクションを含むことができる。そのようなサブアクションは、個々のアクションの開示に含まれ、個々のアクションの開示の一部分となることが可能である。
上記の開示は本開示の例を示すが、添付の特許請求の範囲によって定義される本開示の範囲から逸脱することなく、本明細書で様々な変更および修正を行うことができることに留意されたい。本明細書において説明される本開示の例による方法クレームの機能および/またはアクションは、いかなる特定の順序で実行される必要もない。加えて、本明細書で開示された態様および例の関連する詳細を不明瞭にしないように、よく知られている要素は詳細には説明されず、または省略されることがある。さらに、本開示の要素は、単数形で説明または特許請求されることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
102 スパイラル構造
104 スパイラル構造
106 電気的接続または結合
108 スパイラルインダクタ
200 3Dスパイラルインダクタ
202 コイル
204 コイル
206 コイル
208 導体
210 導体
212 電気力線
300 3Dスパイラルインダクタ
302 第1のスパイラルコイル
304 スパイラルコイル
306 スパイラルコイル
310 導体
312 導体
402 誘電体絶縁層、誘電体層
404 誘電体絶縁層、誘電体層
406 誘電体絶縁層、誘電体層
408 誘電体絶縁層、誘電体層
410 誘電体絶縁層、誘電体層
411 絶縁層
413 絶縁層
415 絶縁層
417 絶縁層
419 絶縁層
451 第1の部分
452 第2の部分
453 第3の部分
505 ビア
600 3Dスパイラルインダクタ
602 誘電体層
604 誘電体層
605 ビア
606 誘電体層
608 誘電体層
610 誘電体層
611 絶縁層
613 絶縁層
615 絶縁層
617 絶縁層
619 絶縁層
620 スパイラルコイル
621 第1の端部
622 第2の端部
630 スパイラルコイル
631 第1の端部
632 第2の端部
700 3Dスパイラルインダクタ
702 コイル、インダクタ
704 コイル
706 コイル
707 スパイラル導体素子の断面図
711 絶縁層
712 導体
713 絶縁層
714 導体
715 絶縁層
717 絶縁層
719 絶縁層
721 誘電体層
723 誘電体層
725 誘電体層
727 誘電体層
729 誘電体層
900 3Dスパイラルインダクタ
902 スパイラル構造コイル
903 導体
904 スパイラル構造コイル
905 導体
906 スパイラル構造コイル
908 第1の端部
909 第2の端部
1002 誘電体層
1003 スパイラル導体素子の一部の断面図
1004 誘電体層
1005 ビア
1006 誘電体層
1008 誘電体層
1010 誘電体層
1011 絶縁層
1013 絶縁層
1015 絶縁層
1017 絶縁層
1019 絶縁層
1200 3Dスパイラルインダクタ
1201 第1の端部
1202 誘電体層、コイル
1203 第1の導体
1204 誘電体層、コイル
1205 第2の導体
1206 誘電体層、コイル
1208 誘電体層
1210 誘電体層
1211 絶縁層
1213 絶縁層
1215 絶縁層
1217 絶縁層
1219 絶縁層
1400 3Dスパイラル変圧器
1402 スパイラル巻き線
1404 スパイラル巻き線
1406 スパイラル巻き線
1600 モバイルデバイス
1601 プロセッサ
1608 バッファ処理ユニット(BPU)
1610 スロットラ
1611 分岐命令キュー(BIQ)
1612 命令パイプライン
1622 システムオンチップデバイス
1626 ディスプレイコントローラ
1628 ディスプレイ
1630 入力デバイス
1632 メモリ
1634 コーデック
1636 スピーカー
1638 マイクロフォン
1640 ワイヤレス回路
1642 ワイヤレスアンテナ
1644 電源
1700 半導体デバイス
1702 携帯電話デバイス
1704 ラップトップコンピュータデバイス
1706 固定位置端末

Claims (36)

  1. スパイラルインダクタを含む装置であって、前記スパイラルインダクタは、
    基板上に形成された複数の誘電体層と、
    複数の導電層であって、前記複数の導電層の各々が前記複数の誘電体層の各々の上に配置される、複数の導電層と、
    複数の絶縁層であって、前記複数の絶縁層の各々が前記複数の導電層の各々の上に配置され、前記複数の誘電体層の各々を分離するように構成される、複数の絶縁層と、
    複数のビアと、
    前記基板に垂直の第1の平面内に配置された第1のスパイラルコイルとを含み、前記第1のスパイラルコイルは、前記複数の導電層のうちの第1の部分と、前記複数の導電層のうちの前記第1の部分を接続するように構成された前記複数のビアのうちの第1のビアのセットとから形成される、装置。
  2. 前記基板に垂直の第2の平面内に配置された第2のスパイラルコイルをさらに含み、前記第2のスパイラルコイルは、前記複数の導電層のうちの第2の部分と、前記複数の導電層のうちの前記第2の部分を接続するように構成された前記複数のビアのうちの第2のビアのセットとから形成される、請求項1に記載の装置。
  3. 前記第1のスパイラルコイルが、前記第2のスパイラルコイルに電気的に結合される、請求項2に記載の装置。
  4. 前記第1のスパイラルコイルおよび前記第2のスパイラルコイルが、直列に結合される、請求項3に記載の装置。
  5. 前記第1のスパイラルコイルおよび前記第2のスパイラルコイルが、並列に結合される、請求項3に記載の装置。
  6. 前記第1のスパイラルコイルが、前記第2のスパイラルコイルに磁気的に結合される、請求項2に記載の装置。
  7. 前記第1のスパイラルコイルおよび前記第2のスパイラルコイルが、変圧器構成に配置され、少なくとも1つの入力タップおよび1つの出力タップを含む、請求項6に記載の装置。
  8. 前記基板に垂直の第3の平面内に配置された第3のスパイラルコイルをさらに含み、前記第3のスパイラルコイルは、前記複数の導電層のうちの第3の部分と、前記複数の導電層のうちの前記第3の部分を接続するように構成された前記複数のビアのうちの第3のビアのセットとから形成される、請求項2に記載の装置。
  9. 前記第3のスパイラルコイルおよび前記第2のスパイラルコイルが、互いに磁気的に結合され、前記第1のスパイラルコイルおよび前記第3のスパイラルコイルが、互いに電気的に結合される、請求項8に記載の装置。
  10. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルが、電気的に結合される、請求項8に記載の装置。
  11. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルが、直列に結合される、請求項10に記載の装置。
  12. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルが、並列に結合される、請求項10に記載の装置。
  13. 前記第1のスパイラルコイルおよび前記第2のスパイラルコイルが、入れ子コイル構成に同じ平面上に配置される、請求項2に記載の装置。
  14. 前記第1のスパイラルコイルが、変圧器構成にある前記第2のスパイラルコイルに磁気的に結合される、請求項13に記載の装置。
  15. 前記第1のスパイラルコイルが、前記第2のスパイラルコイルに電気的に結合される、請求項13に記載の装置。
  16. 前記基板が、前記第1のスパイラルコイルの下に設置された能動素子、受動素子、または金属ルーティングのうちの少なくとも1つを含む、請求項1に記載の装置。
  17. 前記第1のスパイラルコイルが、配線工程(BEOL)スタック内で形成される、請求項1に記載の装置。
  18. 前記装置が、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車車両内のデバイスからなるグループから選択される、請求項1に記載の装置。
  19. スパイラルインダクタを製造するための方法であって、
    基板上に複数の誘電体層を堆積するステップと、
    複数の導電層を堆積するステップであって、前記複数の導電層の各々が前記複数の誘電体層の各々の上に配置される、ステップと、
    複数の絶縁層を堆積するステップであって、前記複数の絶縁層の各々は、前記複数の導電層の各々の上に配置され、前記複数の絶縁層の各々は、前記複数の誘電体層の各々を分離する、ステップと、
    複数のビアを形成するステップと、
    前記基板に垂直の第1の平面内に第1のスパイラルコイルを形成するステップとを含み、前記第1のスパイラルコイルは、前記複数の導電層のうちの第1の部分と、前記複数の導電層のうちの前記第1の部分を接続するように構成された前記複数のビアのうちの第1のビアのセットとから形成される、方法。
  20. 前記基板に垂直の第2の平面内に第2のスパイラルコイルを形成するステップをさらに含み、前記第2のスパイラルコイルは、前記複数の導電層のうちの第2の部分と、前記複数の導電層のうちの前記第2の部分を接続するように構成された前記複数のビアのうちの第2のビアのセットとから形成される、請求項19に記載の方法。
  21. 前記第1のスパイラルコイルを前記第2のスパイラルコイルに電気的に結合するステップをさらに含む、請求項20に記載の方法。
  22. 前記第1のスパイラルコイルと前記第2のスパイラルコイルとを直列に電気的に結合するステップをさらに含む、請求項21に記載の方法。
  23. 前記第1のスパイラルコイルと前記第2のスパイラルコイルとを並列に電気的に結合するステップをさらに含む、請求項21に記載の方法。
  24. 前記第1のスパイラルコイルが、前記第2のスパイラルコイルに磁気的に結合される、請求項20に記載の方法。
  25. 前記基板に垂直の第3の平面内に第3のスパイラルコイルを形成するステップをさらに含み、前記第3のスパイラルコイルは、前記複数の導電層のうちの第3の部分と、前記複数の導電層のうちの前記第3の部分を接続するように構成された前記複数のビアのうちの第3のビアのセットとから形成される、請求項20に記載の方法。
  26. 前記第3のスパイラルコイルが、前記第2のスパイラルコイルに磁気的に結合され、前記第1のスパイラルコイルおよび前記第3のスパイラルコイルが、互いに電気的に結合される、請求項25に記載の方法。
  27. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルが、変圧器構成に配置され、少なくとも1つの入力タップおよび1つの出力タップを含む、請求項25に記載の方法。
  28. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルを電気的に結合するステップをさらに含む、請求項25に記載の方法。
  29. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルを直列に電気的に結合するステップをさらに含む、請求項28に記載の方法。
  30. 前記第1のスパイラルコイル、前記第2のスパイラルコイル、および前記第3のスパイラルコイルを並列に電気的に結合するステップをさらに含む、請求項28に記載の方法。
  31. 前記第1のスパイラルコイルおよび前記第2のスパイラルコイルが、入れ子コイル構成に同じ平面上に配置される、請求項20に記載の方法。
  32. 前記第1のスパイラルコイルが、変圧器構成にある前記第2のスパイラルコイルに磁気的に結合される、請求項31に記載の方法。
  33. 前記第1のスパイラルコイルを前記第2のスパイラルコイルに電気的に結合するステップをさらに含む、請求項31に記載の方法。
  34. 前記基板が、前記第1のスパイラルコイルの下に設置された能動素子、受動素子、または金属ルーティングのうちの少なくとも1つを含む、請求項19に記載の方法。
  35. 前記第1のスパイラルコイルが、配線工程(BEOL)スタック内で形成される、請求項19に記載の方法。
  36. 前記スパイラルインダクタが装置に一体化され、前記装置が、
    音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、および自動車両内のデバイスからなるグループから選択される、請求項19に記載の方法。
JP2023561208A 2021-04-09 2022-02-08 3次元(3d)垂直スパイラルインダクタおよび変圧器 Pending JP2024516540A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/226,744 2021-04-09
US17/226,744 US12051534B2 (en) 2021-04-09 2021-04-09 Three dimensional (3D) vertical spiral inductor and transformer
PCT/US2022/070566 WO2022217169A1 (en) 2021-04-09 2022-02-08 Three dimensional (3d) vertical spiral inductor and transformer

Publications (1)

Publication Number Publication Date
JP2024516540A true JP2024516540A (ja) 2024-04-16

Family

ID=80461320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023561208A Pending JP2024516540A (ja) 2021-04-09 2022-02-08 3次元(3d)垂直スパイラルインダクタおよび変圧器

Country Status (8)

Country Link
US (1) US12051534B2 (ja)
EP (1) EP4320634A1 (ja)
JP (1) JP2024516540A (ja)
KR (1) KR20230169949A (ja)
CN (1) CN117063250A (ja)
BR (1) BR112023019892A2 (ja)
TW (1) TW202240614A (ja)
WO (1) WO2022217169A1 (ja)

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6667536B2 (en) * 2001-06-28 2003-12-23 Agere Systems Inc. Thin film multi-layer high Q transformer formed in a semiconductor substrate
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
TWI226647B (en) * 2003-06-11 2005-01-11 Via Tech Inc Inductor formed between two layout layers
US7253497B2 (en) 2003-07-02 2007-08-07 Lsi Corporation Integrated circuit with inductor having horizontal magnetic flux lines
US6903644B2 (en) * 2003-07-28 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor device having improved quality factor
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
KR100650907B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US20080204183A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag 3d-coil for saving area used by inductances
US7812424B2 (en) * 2007-12-21 2010-10-12 Infineon Technologies Ag Moisture barrier capacitors in semiconductor components
US8101495B2 (en) * 2008-03-13 2012-01-24 Infineon Technologies Ag MIM capacitors in semiconductor components
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure
US9559053B2 (en) * 2011-04-21 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Compact vertical inductors extending in vertical planes
US20140203404A1 (en) * 2013-01-21 2014-07-24 Qualcomm Incorporated Spiral metal-on-metal (smom) capacitors, and related systems and methods
US8836079B2 (en) * 2013-01-24 2014-09-16 Qualcomm Incorporated Metal-on-metal (MoM) capacitors having laterally displaced layers, and related systems and methods
US9373434B2 (en) * 2013-06-20 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor assembly and method of using same
TW201532247A (zh) * 2013-10-16 2015-08-16 Conversant Intellectual Property Man Inc 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法
TW201545184A (zh) * 2014-05-23 2015-12-01 Powerchip Technology Corp 電容器結構及其製造方法
US9831171B2 (en) * 2014-11-12 2017-11-28 Infineon Technologies Ag Capacitors with barrier dielectric layers, and methods of formation thereof
US10032711B2 (en) * 2016-07-25 2018-07-24 International Business Machines Corporation Integrating metal-insulator-metal capacitors with air gap process flow
US10643782B2 (en) * 2016-10-28 2020-05-05 Delta Electronics (Shanghai) Co., Ltd. Magnetic component and power module
US10559530B2 (en) * 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US10686031B2 (en) * 2018-03-27 2020-06-16 Qualcomm Incorporated Finger metal-oxide-metal (FMOM) capacitor
US10553339B1 (en) * 2018-03-30 2020-02-04 Universal Lighting Technologies, Inc. Common-mode choke with integrated RF inductor winding
FR3082046A1 (fr) * 2018-05-30 2019-12-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant une inductance
US10972001B2 (en) * 2018-08-13 2021-04-06 Intel Corporation Multi-terminal inductors for voltage regulators
US11011303B2 (en) * 2018-08-21 2021-05-18 Globalfoundries U.S. Inc. Dummy fill with eddy current self-canceling element for inductor component
CN214851156U (zh) * 2018-08-30 2021-11-23 株式会社村田制作所 功率分配/耦合电路和功率分配/耦合部件
US11004784B2 (en) * 2018-10-12 2021-05-11 Qualcomm Incorporated Metal-on-metal capacitor
US20230154843A1 (en) * 2021-11-17 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device with Integrated Metal-Insulator-Metal Capacitors

Also Published As

Publication number Publication date
EP4320634A1 (en) 2024-02-14
WO2022217169A1 (en) 2022-10-13
KR20230169949A (ko) 2023-12-18
US12051534B2 (en) 2024-07-30
TW202240614A (zh) 2022-10-16
US20220328237A1 (en) 2022-10-13
CN117063250A (zh) 2023-11-14
BR112023019892A2 (pt) 2023-11-14

Similar Documents

Publication Publication Date Title
KR101304387B1 (ko) 자기 필름 개선 인덕터
JP5937166B2 (ja) 3次元インダクタ及び変圧器
US8907448B2 (en) Small size and fully integrated power converter with magnetics on chip
US10115661B2 (en) Substrate-less discrete coupled inductor structure
US9673268B2 (en) Integrated inductor for integrated circuit devices
US20150035638A1 (en) Integration of a coil and a discontinuous magnetic core
EP2956948B1 (en) In substrate coupled inductor structure
KR20180102561A (ko) 스큐잉된 코―스파이럴 인덕터 구조물
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
US12051534B2 (en) Three dimensional (3D) vertical spiral inductor and transformer
US10403707B2 (en) Array type inductor
KR20230049090A (ko) 절연층 내에 임베딩된 로컬 고밀도 라우팅 영역을 갖는 패키지들
US20240021353A1 (en) Three-dimensional vertical co-spiral inductors
US11862367B2 (en) ESL-less AC resistor for high frequency applications
US20230082743A1 (en) Integrated passive devices