CN108352244A - 用于封装上电压调节器的磁性小占用面积电感器阵列模块 - Google Patents

用于封装上电压调节器的磁性小占用面积电感器阵列模块 Download PDF

Info

Publication number
CN108352244A
CN108352244A CN201680067627.6A CN201680067627A CN108352244A CN 108352244 A CN108352244 A CN 108352244A CN 201680067627 A CN201680067627 A CN 201680067627A CN 108352244 A CN108352244 A CN 108352244A
Authority
CN
China
Prior art keywords
inductor module
package substrate
engagement pad
module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680067627.6A
Other languages
English (en)
Other versions
CN108352244B (zh
Inventor
Y.闵
R.A.奥尔梅多
W.J.兰伯特
K.拉达克里什南
L.E.沃耶沃达
V.A.K.马加达拉
C.R.亨德里克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108352244A publication Critical patent/CN108352244A/zh
Application granted granted Critical
Publication of CN108352244B publication Critical patent/CN108352244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1427—Voltage regulator [VR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种设备，包括电感器模块，所述电感器模块包括：模块衬底，包括磁性介电材料；多个电感电路元件，布置在模块衬底中，其中电感电路元件包括作为包括第一线圈端、第二线圈端和线圈芯的线圈所布置的导电迹线，其中线圈芯包括磁性介电材料；以及多个导电接触垫，其电耦合到第一和第二线圈端。电耦合到第一线圈端的接触垫布置在电感器模块的第一表面上，以及电耦合到第二线圈端的接触垫布置在电感器模块的第二表面上。

Description

用于封装上电压调节器的磁性小占用面积电感器阵列模块
优先权要求
本申请要求2015年12月18日提交、并且标题为“MAGNETIC SMALL FOOTPRINT INDUCTORARRAY MODULE FOR ON-PACKAGE VOLTAGE REGULATOR”的美国专利申请序号14/974，978的优先权的权益，通过引用将其全部结合到本文中。
技术领域
实施例涉及集成电路的封装。一些实施例涉及将电感器包括在集成电路封装中。
背景技术
电子系统常常包括集成电路（IC），其连接到子组合件，例如衬底或母板。IC能够包括在IC封装中，所述IC封装安装在子组合件上。随着电子系统设计变得更为复杂，满足系统的期望尺寸限制是挑战。能够影响设计的总体尺寸的一个方面是传统上相对大的电感电路元件所要求的间隔。随着电子电路组合件的尺寸减小以及电子封装变得更为复杂，封装电子组合件能够变得不太鲁棒，并且满足间隔要求的成本能够增加。因此，存在对于解决IC的触点的间隔挑战但仍然提供鲁棒和成本有效设计的装置、系统和方法的一般需要。
附图说明
图1是根据一些实施例的电感器模块的截面图；
图2是根据一些实施例的另一个电感器模块的截面；
图3是根据一些实施例的又一个电感器模块的截面；
图4是根据一些实施例的又一个电感器模块的截面；
图5是根据一些实施例的又一个电感器模块的截面；
图6是根据一些实施例的又一个电感器模块的截面图；
图7是根据一些实施例的、图6的电感器模块的不同视图；
图8是根据一些实施例的电子电路组合件的截面图；
图9是根据一些实施例的另一个电子电路组合件的截面图；
图10是根据一些实施例的又一个电子电路组合件的截面图；
图11是根据一些实施例的又一个电子电路组合件的截面图；
图12是根据一些实施例的又一个电子电路组合件的截面图；
图13是根据一些实施例的电子系统；以及
图14是根据一些实施例的、制作电感器模块的方法的流程图。
具体实施方式
以下描述和附图充分示出具体实施例，以使本领域的技术人员能够实践它们。其它实施例可结合结构、逻辑、电、过程和其它改变。一些实施例的部分和特征可包括在其它实施例的那些部分和特征中或者被其替代。权利要求中阐述的实施例包含那些权利要求的所有可用等同物。
如先前所解释的，电感电路元件能够不利地影响电子组合件的尺寸要求。一种途径是在电子封装的制造期间制作空心电感器（ACI），并且使用电子封装的金属布线层将ACI结合到电子电路中。ACI包括ACI芯中的绝缘介电材料。它们称作ACI，因为绝缘介电材料具有与空气相同或者几乎相同的相对磁导率（等于1.0）。然而，随着ACI缩放到电感的更高等级，ACI的性能降级，并且消极地影响使用ACI的电路的性能。
图1是电感器模块105的实施例的截面图。电感器模块105包括模块衬底110，所述模块衬底包括磁性介电材料。磁性介电材料可以是高电阻率磁性材料。在一些实施例中，磁性材料是其中相对磁导率μ大于一（例如，μ=2、5或更大）的高电阻率材料。在一些实施例中，磁性介电材料包括磁性颗粒聚合物复合树脂。模块衬底110还包括多个电感电路元件，其嵌入或者以其它方式布置在模块衬底110中。电感电路元件能够包括布置为电感线圈115或电感器的导电迹线。在图1中，电感元件表示为示意性符号图而不是实际布局。导电迹线可包括在衬底制作过程（例如用于制作电子电路封装的封装衬底的过程）中可用的导电材料层中。在某些实施例中，线圈使用制作过程中可用的金属层来形成。在某些变体中，金属层包括铜和铝其中之一或两者。电感线圈115包括第一线圈端、第二线圈端和包括磁性介电材料的线圈芯。
电感器模块105还包括电耦合到线圈端的导电接触垫120。在图1的实施例中，接触垫布置在电感器模块105的顶面和底面两者上。在一些实施例中，电感电路元件全部可具有相同的电感值。在一些实施例中，电感电路元件可具有不同的电感值。电感电路元件可电耦合在一起（例如串联），以形成总电感值。电感器模块然后可替代一个或多个常规单片电感器，并且能够与要求电感器的电路一起使用。
图2是电感器模块205的另一个实施例的截面。电感器模块205包括使用磁性介电材料225的区域内的导电迹线布线来产生的电感器线圈215。电感器线圈215电耦合到接触垫220。线圈的一端连接到电感器模块205的顶面上的接触垫，而线圈的另一端连接到底面上的接触垫，以形成“贯通模块”拓扑。导电互连230可位于电感器模块205的表面上。
图3是电感器模块305的另一个实施例的截面。在实施例中，接触垫320（其电耦合到电感器线圈315的端部）全部布置在模块衬底310的一个表面上。这能够称作“单侧”拓扑。图4是电感器模块405的另一个实施例的截面。电感器线圈415的末端被示出电耦合到电感器模块405的一个表面上的接触垫420。
图5是电感器模块505的另一个实施例的截面。实施例具有贯通模块拓扑，并且线圈的一端连接到电感器模块505的顶面上的接触垫，而线圈的另一端连接到底面上的接触垫。在实施例中，模块衬底510包括模块衬底510的第一区域535中的磁性介电材料以及模块衬底510的第二区域540中的非磁性介电材料。第一区域535包括电感电路元件，以及第二区域540包括一个或多个信号通孔545。信号通孔能够电耦合到电感器模块的第一表面上的接触垫520以及电感器模块505的第二表面上的接触垫520。通孔提供要通过电感器模块505来路由的信号，这能够改进电子电路组合件中的信号路由密度。
图6是电感器模块605的另一个实施例的截面图。电感器模块605包括硅衬底612。在某些示例中，多个电感器模块在硅晶片上形成，并且切分为单独电感器模块管芯。电感器模块605包括设置在硅衬底612上的磁性材料的第一薄膜层675和布置在第一薄膜层675上方的绝缘层680。多个电感电路元件布置在绝缘层680中。电感电路元件包括具有第一迹线端和第二迹线端的导电迹线617。在某些实施例中，导电迹线包括铜。磁性材料的第二薄膜层677设置在绝缘层680上方。第二薄膜层677在电感器模块605上的一个或多个位置中接触第一薄膜层675。第一和第二薄膜层可形成围绕电感电路元件和绝缘材料层的磁性材料的壳体。
图7是图6的电感器模块的另一个视图。电感器模块705包括电耦合到导电迹线的第一迹线端并且布置在电感器模块705的顶面上的导电接触垫720，以及包括电耦合到导电迹线的第二迹线端并且布置在电感器模块的底面上的导电接触垫。因此，电感器模块705具有贯通模块拓扑。在某些实施例中，电感器模块705包括硅衬底中的一个或多个信号通孔（未示出），以将第二迹线端连接到硅衬底的底面上的接触垫。在某些实施例中，电感器模块705包括电感器模块的顶面上的接触垫与电感器模块的底面上的触点之间的一个或多个信号通孔，以通过电感器模块705来路由信号。在其它实施例中，接触垫全部采用与图3的实施例相似的单侧拓扑来布置在模块衬底的一个表面上。
图8是电子电路组合件的实施例的截面图。组合件包括电感器模块805和IC 850。电感器模块805包括贯通模块拓扑，并且包括接触垫，所述接触垫布置在电感器模块805的顶面和底面两者上。在一些实施例中，IC包括电压调节器电路（例如切换调节器电路）。在实施例中，IC 850布置在电感器模块805的顶面上。组合件可包括导电迹线，所述导电迹线将电感器模块605的接触垫的至少一部分电耦合到IC 850的接触垫的至少一部分。在一些实施例中，IC的底面上的接触垫直接接合到电感器模块805的顶面的接触垫。在某些实施例中，IC 850的接触垫和电感器模块805的顶面具有与电感器模块805的底面的接触垫不同的节距。节距指可用于IC和电感器模块805的接触垫的特征尺寸和间隔。该组合件能够包括导电布线（例如金属线），以便电耦合接触垫。
为了减小电子电路组合件的尺寸，可期望将功率管理电路（例如电压调节器电路）与更高密度和复杂度的电路（例如处理器电路（例如中央处理单元或CPU））相结合。在一些实施例中，电子组合件还包括用于电子封装组合件的封装衬底855以及第二IC 860。第二IC860能够包括CPU、存储器控制器或其它类型的电子装置。第二IC 860包括接触垫以及电感器模块805，并且第二IC 860布置在封装衬底855的顶面上。衬底能够包括电感器模块的接触垫与第二IC 860的接触垫之间的导电互连。
图9是电子电路组合件的另一个实施例的截面图。组合件包括电感器模块905、第一IC 950、第二IC 960以及用于电子封装的衬底。电感器模块905具有贯通模块拓扑。第一IC 950可包括电压调节器电路，以及第二IC可包括CPU或其它电子装置。第一IC布置在电感器模块905的表面上，以及电感器模块905布置在封装衬底955的第一表面（例如底面）上。第二IC 960布置在衬底的第二表面（例如顶面）上。衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
图10是电子电路组合件的另一个实施例的截面图。组合件包括电感器模块1005、第一IC 1050和封装衬底1055。电感器模块1005布置（例如嵌入）在衬底中。在一些实施例中，凹口或空腔在衬底制造过程期间在封装衬底中形成，并且电感器模块放置在凹口或空腔内部。电感器模块衬底的热膨胀系数（CTE）可匹配封装衬底材料的CTE。凹口可碾磨到封装衬底中，并且电感器模块可利用粘合剂来保持到衬底。
第一IC 1050布置在电感器模块1005上方的衬底/模块组合件的表面上。在某些实施例中，电感器模块1005的表面处于封装衬底的表面。在某些实施例中，电感器模块1005的表面在封装衬底的表面下方，以及封装衬底包括电感器模块的任一侧上的导电互连（例如多个金属层）。导电互连可包括布线到接触垫或者用于布线电路功率的输入/输出。
组合件能够包括第二IC 1060。第一IC 1050能够包括功率管理电路，并且能够布置在封装衬底1055的第一表面上，以及第二IC 1060能够布置在封装衬底1055的与第一表面相反的第二表面上。在图10的示例实施例中，第一IC 1050布置在衬底的底面上，以及第二IC 1060布置在顶面上。电感器模块1005包括贯通模块拓扑，并且包括接触垫，所述接触垫布置在电感器模块1005的顶面和底面两者上。电感器模块1005的表面能够处于封装衬底的表面。在某些实施例中，电感器模块1005的表面能够在封装衬底1055的表面下方，以及封装衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。在一些实施例中，封装衬底包括第二IC的接触垫与第一IC的接触垫的至少一部分之间的导电互连，以在第一与第二IC之间路由信号。
图11是电子电路组合件的另一个实施例的截面图。组合件包括电感器模块1105、封装衬底1155和IC 1170。电感器模块1105的接触垫全部布置在电感器模块衬底的一个表面上。IC 1170布置在封装衬底1155上的与电感器模块1105分离的表面上。在图11的示例实施例中，IC 1170布置在封装衬底1155的顶面上，以及电感器模块布置在封装衬底1155的底面上。封装衬底1155包括电感器模块与IC 1170之间的导电互连。在某些实施例中，IC 1170包括一个或多个功率管理电路1152。在某些实施例中，IC 1170包括CPU 1160或其它电子装置以及一个或多个功率管理电路。
图12是电子电路组合件的另一个实施例的截面图。与图11的示例实施例相似，组合件包括电感器模块1205、封装衬底1255和IC 1270。IC 1270能够包括一个或多个功率管理电路1252和CPU。电感器模块1205的接触垫全部布置在电感器模块衬底的一个表面上。在这个实施例示例中，一个或多个电感器模块布置在封装衬底1255内。
图13是结合至少一个电子电路组合件并且根据本发明的至少一个实施例的电子系统1300的示例的框图。电子系统1300只是其中能够使用本发明的实施例的一个示例。电子系统1300的示例包括（但不限于）个人计算机、平板计算机、移动电话、游戏装置等。在这个示例中，电子系统1300包括数据处理系统，所述数据处理系统包括耦合系统的各种组件的系统总线1302。系统总线1302提供电子系统1300的各种组件之中的通信链路，并且能够作为单个总线、作为总线的组合或者采用任何其它适当方式来实现。
电子组合件1310能够耦合到系统总线1302。电子组合件1310能够包括任何电路或者电路的组合。在一个实施例中，电子组合件1310包括处理器1312，其能够具有任何类型。如本文所使用的，“处理器”意思是任何类型的计算电路，例如但不限于微处理器、微控制器、复杂指令集计算（CISC）微处理器、简化指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、图形处理器、数字信号处理器（DSP）、多核处理器或者任何其它类型的处理器或处理电路。
能够包括在电子组合件1310中的其它类型的电路是定制电路、专用集成电路（ASIC）等，诸如例如一个或多个电路（例如供在无线装置（像移动电话、个人数字助理、便携式计算机、双向无线电和类似电子系统）中使用的通信电路1314）。IC能够执行任何其它类型的功能。
电子系统1300还能够包括外部存储器520，其又能够包括适合特定应用的一个或多个存储器元件，例如采用随机存取存储器（RAM）的形式的主存储器1322、一个或多个硬盘驱动器1324和/或操控可移动媒体1326（例如光盘（CD）、闪速存储器卡、数字视频盘（DVD）等）的一个或多个驱动器。
电子系统1300还能够包括显示装置1316、一个或多个扬声器1318以及键盘和/或控制器1330，其能够包括鼠标、跟踪球、触摸屏、语音识别装置或者准许系统用户向电子系统1300中输入信息和从电子系统1300接收信息的任何其它装置。
图14是制作电感器模块的方法的流程图。在1405，多个电感电路元件在模块衬底中形成。模块衬底包括磁性介电材料。在一些实施例中，磁性材料包括聚合物复合树脂，所述聚合物复合树脂包括磁性颗粒。在一些实施例中，电感电路元件是使用导电迹线层所形成的电感器线圈。在一些示例中，导电迹线包括铜。电感线圈包括第一线圈端、第二线圈端以及磁性介电材料的线圈芯。电感器线圈的磁芯允许优于同等尺寸的空心电感器的线圈的增加电感值，并且提供优于空心电感器的改进性能。
在1410，电感器线圈的第一线圈端和第二线圈端导电地耦合到布置在模块衬底的一个或多个表面上的接触垫。导电耦合可包括在衬底模块中形成的导电迹线，以从线圈端延伸到接触垫。在一些实施例中，耦合到第一线圈端的导电垫布置在模块衬底的第一表面（例如顶面）上，以及耦合到第二线圈端的导电垫布置在模块衬底的第二表面（例如底面）上。
在一些实施例中，具有磁性介电材料的模块衬底形成为具有匹配电子封装的衬底材料的GTE的GTE。这允许电感器模块被嵌入在电子封装的衬底材料中，例如在图10和图12的实施例示例中所示。在一些实施例中，通过在衬底芯模块中切割孔并且将电感器模块胶合在适当位置，将电感器模块嵌入在衬底中。布线层（例如金属层）能够在衬底芯上方和下方形成，以增加用于电感器模块的互连。
使用利用磁性介电材料所形成的电感模块的所述的装置、系统和方法能够允许小电子封装，同时改进模块的电感器的电感的可缩放性。更高的电感值随着电感值缩放到更高值而降低性能的降级。
附加描述和示例
示例1能够包括包含电感器模块的主题（例如设备），所述电感器模块包括：模块衬底，包括磁性介电材料；多个电感电路元件，布置在模块衬底中，其中电感电路元件包括作为包括第一线圈端、第二线圈端和线圈芯的线圈所布置的导电迹线，其中线圈芯包括磁性介电材料；以及多个导电接触垫，其电耦合到第一和第二线圈端，其中电耦合到第一线圈端的接触垫布置在电感器模块的第一表面上，并且电耦合到第二线圈端的接触垫布置在电感器模块的第二表面上。
在示例2中，示例1的主题可选地包括磁性介电材料，其包括磁性颗粒聚合物复合树脂。
在示例3中，示例1和2其中之一或两者的主题可选地包括模块衬底，其包括第一区域中的磁性介电和第二区域中的非磁性介电区域，其中第一区域包括电感电路元件，并且第二区域包括一个或多个信号通孔，其中信号通孔电耦合到电感器模块的第一表面上的接触垫以及电感器模块的第二表面上的接触垫。
在示例4中，示例1-3其中之一或任何组合的主题可选地包括：第一集成电路（IC），其包括接触垫；以及导电互连，其将电感器模块的接触垫的至少一部分电耦合到IC的接触垫的至少一部分。
在示例5中，示例4的主题可选地包括第一IC，其包括电压调节器电路。
在示例6中，示例4和5其中之一或任何组合的主题可选地包括第一IC，其布置在电感器模块的表面上。
在示例7中，示例4-6其中之一或任何组合的主题可选地包括：电子封装组合件的封装衬底；以及第二IC，其包括接触垫，其中电感器模块和第二IC布置在封装衬底的第一表面上，并且第一IC布置在电感器模块的表面上，其中衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例8中，示例4-6其中之一或任何组合的主题可选地包括：电子封装组合件的封装衬底；以及第二IC；其中第一IC布置在电感器模块的表面上，电感器模块布置在封装衬底的第一表面上，并且第二IC布置在衬底的第二表面上，其中第二衬底包括接触垫，并且衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例9中，示例1-8其中之一或任何组合的主题可选地包括电子封装组合件的封装衬底，其中电感器模块布置在封装衬底中，并且封装衬底包括导电互连。
在示例10中，示例1-6和9其中之一或任何组合的主题可选地包括第二IC，其中第一IC包括电压调节器电路，并且布置在封装衬底的第一表面上，第二IC包括处理器电路，其布置在封装衬底的第二表面上，以及封装衬底包括将电感器模块的接触垫的至少一部分电耦合到第一IC的接触垫的至少一部分的导电互连，并且包括将第一IC的接触垫的至少一部分电耦合到第二IC的接触垫的至少一部分的导电互连。
示例11包括主题（例如设备）或者可选地能够与示例1-10其中之一或任何组合相组合以包括这种主题，所述主题包括集成电路（IC）；电感器模块，其包括：模块衬底，包括磁性介电材料；多个电感电路元件，布置在模块衬底中，其中电感电路元件包括作为包括第一线圈端、第二线圈端和线圈芯的线圈所布置的导电迹线，其中线圈芯包括磁性介电材料；以及多个导电接触垫，其电耦合到第一线圈和第二线圈端，并且布置在电感器模块的一个表面上；以及电子封装组合件的封装衬底，其中封装衬底包括电感器模块与IC之间的导电互连，并且IC布置在封装衬底的与电感器模块分开的表面上。
在示例12中，示例11的主题可选地包括IC，其布置在封装衬底的第一表面上，并且包括电压调节器电路和处理器电路，以及其中电感器模块布置在封装衬底的第二表面上。
在示例13中，示例11的主题可选地包括IC，其布置在封装衬底的第一表面上，并且包括电压调节器电路和处理器电路，电感器模块布置在封装衬底内。
在示例14中，示例11-13其中之一或任何组合的主题可选地包括磁性介电材料，其包括磁性颗粒聚合物复合树脂。
示例15包括主题（例如设备）或者可选地能够与示例1-14其中之一或任何组合相组合以包括这种主题，所述主题包括电感器模块，其包括：硅衬底；磁性材料的第一薄膜层，设置在衬底上；绝缘层，布置在第一薄膜层上方；多个电感电路元件，布置在绝缘层中，其中电感电路元件包括具有第一迹线端和第二迹线端的导电迹线；磁性材料的第二薄膜层，设置在绝缘层上方，其中第二薄膜层在电感器模块上的一个或多个位置中接触第一薄膜层；以及第一多个导电接触垫，其电耦合到第一迹线端，并且布置在电感器模块的顶面上，以及第二多个导电接触垫，其电耦合到第二迹线端，并且布置在电感器模块的底面上。
在示例16中，示例15的主题可选地包括：第一集成电路（IC），其包括接触垫和电压调节器电路；以及导电互连，其将电感器模块的接触垫的至少一部分电耦合到IC的接触垫的至少一部分。
在示例17中，示例16的主题可选地包括：电子封装组合件的封装衬底；以及第二IC，其包括接触垫，其中电感器模块和第二IC布置在封装衬底的第一表面上，并且第一IC布置在电感器模块的表面上，其中衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例18中，示例16的主题可选地包括：电子封装组合件的封装衬底以及第二IC；其中第一IC布置在电感器模块的表面上，电感器模块布置在封装衬底的第一表面上，并且第二IC布置在衬底的第二表面上，其中第二衬底包括接触垫，并且衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例19中，示例15-18其中之一或任何组合的主题可选地包括电子封装组合件的封装衬底，其中电感器模块布置在封装衬底中，并且封装衬底包括导电互连。
在示例20中，示例19的主题可选地包括第二IC，其中第一IC包括电压调节器电路，并且布置在封装衬底的第一表面上，第二IC包括处理器电路，其布置在封装衬底的第二表面上，以及封装衬底包括将电感器模块的接触垫的至少一部分电耦合到第一IC的接触垫的至少一部分的导电互连，并且包括将第一IC的接触垫的至少一部分电耦合到第二IC的接触垫的至少一部分的导电互连。
示例21包括主题（例如电子组合件）或者可选地能够与示例1-20其中之一或任何组合的主题相组合以包括这种主题，所述主题包括第一IC，包括接触垫和电压调节器电路；以及电感器模块，所述电感器模块包括：模块衬底，包括磁性介电材料；多个电感电路元件，布置在模块衬底中，其中电感电路元件包括作为包括第一端和第二端和芯的线圈所布置的导电迹线，其中线圈芯包括磁性介电材料；以及多个导电接触垫，其电耦合到第一和第二线圈端，并且布置在一个或多个模块表面上，其中IC布置在电感器模块的表面上，并且其中电感器模块的接触垫的至少一部分电耦合到电压调节器电路的接触垫。
在示例22中，示例21的主题可选地包括：第二IC，包括处理器电路和接触垫；以及用于电子封装组合件的封装衬底，其中电感器模块和第二IC布置在封装衬底的第一表面上，并且第一IC布置在电感器模块上，并且其中封装衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例23中，示例21的主题可选地包括：第二IC，包括处理器电路和接触垫；电子封装组合件的封装衬底，其中第一IC和电感器模块布置在封装衬底的第一表面上，并且第二IC布置在封装衬底的第二表面上，其中封装衬底包括电感器模块的接触垫与第二IC的接触垫之间的导电互连。
在示例24中，示例21的主题可选地包括：第二IC，包括处理器电路和接触垫；以及电子封装组合件的封装衬底，其中电感器模块嵌入封装衬底中，其中第一IC布置在封装衬底的第一表面上，第二IC布置在封装衬底的第二表面上，并且电感器模块包括一个或多个通孔，其电耦合到第一IC的一个或多个接触垫和第二IC的一个或多个接触垫。
在示例25中，示例24的主题可选地包括电感器模块的模块衬底，其具有匹配电子封装组合件的封装衬底的热膨胀系数（CTE）的CTE。
摘要遵照要求将允许读者确定技术公开的性质和要点的摘要的37 C.F.R.第1.72（b）小节来提供。提交它时的理解是，它将不用来限制或解释权利要求的范围或含意。以下权利要求因此结合到详细描述中，每个权利要求依赖它自己作为单独的实施例。

Claims (25)

1.一种设备，包括：
电感器模块，包括：
模块衬底，包括磁性介电材料；
多个电感电路元件，布置在所述模块衬底中，其中电感电路元件包括作为包括第一线圈端、第二线圈端和线圈芯的线圈所布置的导电迹线，其中所述线圈芯包括所述磁性介电材料；以及
多个导电接触垫，其电耦合到所述第一和第二线圈端，其中电耦合到所述第一线圈端的接触垫布置在所述电感器模块的第一表面上，并且电耦合到所述第二线圈端的所述接触垫布置在所述电感器模块的第二表面上。
2.如权利要求1所述的设备，其中，所述磁性介电材料包括磁性颗粒聚合物复合树脂。
3.如权利要求1所述的设备，其中，所述模块衬底包括第一区域中的所述磁性介电和第二区域中的非磁性介电区域，其中所述第一区域包括所述电感电路元件，并且所述第二区域包括一个或多个信号通孔，其中信号通孔电耦合到所述电感器模块的所述第一表面上的接触垫以及所述电感器模块的所述第二表面上的接触垫。
4. 如权利要求1所述的设备，包括：
第一集成电路（IC），包括接触垫；以及
导电互连，其将所述电感器模块的所述接触垫的至少一部分电耦合到所述IC的所述接触垫的至少一部分。
5.如权利要求4所述的设备，其中，所述第一IC包括电压调节器电路。
6.如权利要求5所述的设备，其中，所述第一IC布置在所述电感器模块的表面上。
7. 如权利要求4所述的设备，包括：
电子封装组合件的封装衬底；以及
第二IC，其包括接触垫，其中所述电感器模块和所述第二IC布置在所述封装衬底的第一表面上，并且所述第一IC布置在所述电感器模块的表面上，其中所述衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
8.如权利要求4所述的设备，包括电子封装组合件的封装衬底和第二IC；其中所述第一IC布置在所述电感器模块的表面上，所述电感器模块布置在所述封装衬底的第一表面上，并且所述第二IC布置在所述衬底的第二表面上，其中所述第二衬底包括接触垫，并且所述衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
9.如权利要求1-8中的任一项所述的设备，包括电子封装组合件的封装衬底，其中所述电感器模块布置在所述封装衬底中，并且所述封装衬底包括所述导电互连。
10.如权利要求9所述的设备，其中，所述设备包括第二IC，其中所述第一IC包括电压调节器电路并且布置在所述封装衬底的第一表面上，所述第二IC包括处理器电路，其布置在所述封装衬底的第二表面上，以及所述封装衬底包括将所述电感器模块的所述接触垫的至少一部分电耦合到所述第一IC的所述接触垫的至少一部分的所述导电互连，并且包括将所述第一IC的所述接触垫的至少一部分电耦合到所述第二IC的所述接触垫的至少一部分的导电互连。
11.一种设备，包括：
集成电路（IC）；
电感器模块，包括：
模块衬底，包括磁性介电材料；
多个电感电路元件，布置在所述模块衬底中，其中电感电路元件包括作为包括第一线圈端、第二线圈端和线圈芯的线圈所布置的导电迹线，其中所述线圈芯包括所述磁性介电材料；以及
多个导电接触垫，其电耦合到第一线圈和第二线圈端，并且布置在所述电感器模块的一个表面上；以及
电子封装组合件的封装衬底，其中所述封装衬底包括所述电感器模块与所述IC之间的导电互连，并且所述IC布置在所述封装衬底的与所述电感器模块分开的表面上。
12.如权利要求11所述的设备，其中，所述IC布置在所述封装衬底的第一表面上，并且包括电压调节器电路和处理器电路，以及其中所述电感器模块布置在所述封装衬底的第二表面上。
13.如权利要求11所述的设备，其中，所述IC布置在所述封装衬底的第一表面上，并且包括电压调节器电路和处理器电路，所述电感器模块布置在所述封装衬底内。
14.如权利要求11-13中的任一项所述的设备，其中，所述磁性介电材料包括磁性颗粒聚合物复合树脂。
15.一种设备，包括：
电感器模块，包括：
硅衬底；
磁性材料的第一薄膜层，设置在所述衬底上；
绝缘层，布置在所述第一薄膜层上方；
多个电感电路元件，布置在所述绝缘层中，其中电感电路元件包括具有第一迹线端和第二迹线端的导电迹线；
磁性材料的第二薄膜层，设置在绝缘层上方，其中所述第二薄膜层在所述电感器模块上的一个或多个位置中接触所述第一薄膜层；以及
第一多个导电接触垫，其电耦合到第一迹线端，并且布置在所述电感器模块的顶面上，以及第二多个导电接触垫，其电耦合到第二迹线端，并且布置在所述电感器模块的底面上。
16. 如权利要求15所述的设备，包括：
第一集成电路（IC），包括接触垫和电压调节器电路；以及
导电互连，其将所述电感器模块的所述接触垫的至少一部分电耦合到所述IC的所述接触垫的至少一部分。
17. 如权利要求16所述的设备，包括：
电子封装组合件的封装衬底；以及
第二IC，其包括接触垫，其中所述电感器模块和所述第二IC布置在所述封装衬底的第一表面上，并且所述第一IC布置在所述电感器模块的表面上，其中所述衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
18.如权利要求16所述的设备，包括电子封装组合件的封装衬底和第二IC；其中所述第一IC布置在所述电感器模块的表面上，所述电感器模块布置在所述封装衬底的第一表面上，并且所述第二IC布置在所述衬底的第二表面上，其中所述第二衬底包括接触垫，并且所述衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
19.如权利要求15-18中的任一项所述的设备，包括电子封装组合件的封装衬底，其中所述电感器模块布置在所述封装衬底中，并且所述封装衬底包括所述导电互连。
20.如权利要求19所述的设备，其中，所述设备包括第二IC，其中所述第一IC包括电压调节器电路，并且布置在所述封装衬底的第一表面上，所述第二IC包括处理器电路，其布置在所述封装衬底的第二表面上，以及所述封装衬底包括将所述电感器模块的所述接触垫的至少一部分电耦合到所述第一IC的所述接触垫的至少一部分的所述导电互连，并且包括将所述第一IC的所述接触垫的至少一部分电耦合到所述第二IC的所述接触垫的至少一部分的导电互连。
21. 一种电子组合件，包括：
第一IC，包括接触垫和电压调节器电路；以及
电感器模块，包括：
模块衬底，包括磁性介电材料；
多个电感电路元件，布置在所述模块衬底中，其中电感电路元件包括作为包括第一端和第二端和芯的线圈所布置的导电迹线，其中所述线圈芯包括所述磁性介电材料；以及
多个导电接触垫，其电耦合到所述第一和第二线圈端，并且布置在一个或多个模块表面上，其中所述IC布置在所述电感器模块的表面上，并且其中所述电感器模块的所述接触垫的至少一部分电耦合到所述电压调节器电路的所述接触垫。
22. 如权利要求21所述的电子组合件，包括：
第二IC，包括处理器电路和接触垫；以及
用于电子封装组合件的封装衬底，其中所述电感器模块和所述第二IC布置在所述封装衬底的第一表面上，并且所述第一IC布置在所述电感器模块上，并且其中所述封装衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
23.如权利要求21所述的电子组合件，
第二IC，包括处理器电路和接触垫；
电子封装组合件的封装衬底，其中所述第一IC和所述电感器模块布置在所述封装衬底的第一表面上，并且所述第二IC布置在所述封装衬底的第二表面上，其中所述封装衬底包括所述电感器模块的接触垫与所述第二IC的接触垫之间的导电互连。
24. 如权利要求21所述的电子组合件，包括：
第二IC，包括处理器电路和接触垫；以及
电子封装组合件的封装衬底，其中所述电感器模块嵌入所述封装衬底中，其中所述第一IC布置在所述封装衬底的第一表面上，所述第二IC布置在所述封装衬底的第二表面上，并且所述电感器模块包括一个或多个通孔，其电耦合到所述第一IC的一个或多个接触垫和所述第二IC的一个或多个接触垫。
25.如权利要求24所述的电子组合件，其中，所述电感器模块的所述模块衬底的热膨胀系数（CTE）匹配所述电子封装组合件的所述封装衬底的所述CTE。
CN201680067627.6A 2015-12-18 2016-11-08 用于封装上电压调节器的磁性小占用面积电感器阵列模块 Active CN108352244B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/974,978 US9911723B2 (en) 2015-12-18 2015-12-18 Magnetic small footprint inductor array module for on-package voltage regulator
US14/974978 2015-12-18
PCT/US2016/060953 WO2017105671A1 (en) 2015-12-18 2016-11-08 Magnetic small footprint inductor array module for on-package voltage regulator

Publications (2)

Publication Number Publication Date
CN108352244A true CN108352244A (zh) 2018-07-31
CN108352244B CN108352244B (zh) 2023-09-05

Family

ID=59057308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680067627.6A Active CN108352244B (zh) 2015-12-18 2016-11-08 用于封装上电压调节器的磁性小占用面积电感器阵列模块

Country Status (3)

Country Link
US (3) US9911723B2 (zh)
CN (1) CN108352244B (zh)
WO (1) WO2017105671A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741536B2 (en) 2015-12-18 2020-08-11 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396046B2 (en) * 2017-12-29 2019-08-27 Intel Corporation Substrate assembly with magnetic feature
US11437346B2 (en) * 2018-07-02 2022-09-06 Intel Corporation Package structure having substrate thermal vent structures for inductor cooling
US20200066830A1 (en) * 2018-08-21 2020-02-27 Intel Corporation Magnetic core inductors on package substrates
US11270986B2 (en) 2020-05-18 2022-03-08 Analog Devices, Inc. Package with overhang inductor

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431709A (zh) * 2001-12-14 2003-07-23 富士通株式会社 电子器件
JP2003528469A (ja) * 2000-03-17 2003-09-24 デイビース，ロバート・ブルース ダイ・アタッチメントおよび方法
JP2005019511A (ja) * 2003-06-24 2005-01-20 Nec Tokin Corp マイクロインダクタ及びその製造方法
JP2005183952A (ja) * 2003-12-18 2005-07-07 Endicott Interconnect Technologies Inc 導電孔を有したプリント回路ボードの製造方法及びボード
CN1902751A (zh) * 2003-11-04 2007-01-24 英特尔公司 可拆卸的封装上电压调节模块
TW200805616A (en) * 2006-07-13 2008-01-16 Atmel Corp Integrated circuit device and method of forming one or more passive components on a plurality of substrates
US20090079530A1 (en) * 2007-09-25 2009-03-26 Arun Chandrasekhar Forming a helical inductor
US20090309687A1 (en) * 2008-06-11 2009-12-17 Aleksandar Aleksov Method of manufacturing an inductor for a microelectronic device, method of manufacturing a substrate containing such an inductor, and substrate manufactured thereby,
US20110063066A1 (en) * 2009-09-17 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Space transformer for probe card and method of repairing space transformer
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability
CN102376693A (zh) * 2010-08-23 2012-03-14 香港科技大学 单片磁感应器件
CN103430256A (zh) * 2011-01-04 2013-12-04 Aac微技术有限公司 包括平面线圈的线圈组件
CN104064318A (zh) * 2013-03-18 2014-09-24 株式会社村田制作所 层叠型电感元件及其制造方法、以及通信装置
US20150187488A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Integrated circuit with micro inductor and micro transformer with magnetic core

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271106A (ja) * 2001-03-06 2002-09-20 Taiyo Yuden Co Ltd 積層型誘電体フィルタ及びその製造方法
US7067914B2 (en) 2001-11-09 2006-06-27 International Business Machines Corporation Dual chip stack method for electro-static discharge protection of integrated circuits
KR100993413B1 (ko) * 2005-11-01 2010-11-09 도시바 마테리알 가부시키가이샤 평면 자기 소자 및 그것을 이용한 전원 ｉｃ 패키지
JP2013045849A (ja) 2011-08-23 2013-03-04 Dainippon Printing Co Ltd チップインダクタ内蔵配線基板
WO2013162519A1 (en) 2012-04-24 2013-10-31 Intel Corporation Suspended inductor microelectronic structures
US9129817B2 (en) * 2013-03-13 2015-09-08 Intel Corporation Magnetic core inductor (MCI) structures for integrated voltage regulators
US9911723B2 (en) 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003528469A (ja) * 2000-03-17 2003-09-24 デイビース，ロバート・ブルース ダイ・アタッチメントおよび方法
US6759746B1 (en) * 2000-03-17 2004-07-06 Robert Bruce Davies Die attachment and method
CN1431709A (zh) * 2001-12-14 2003-07-23 富士通株式会社 电子器件
JP2005019511A (ja) * 2003-06-24 2005-01-20 Nec Tokin Corp マイクロインダクタ及びその製造方法
CN1902751A (zh) * 2003-11-04 2007-01-24 英特尔公司 可拆卸的封装上电压调节模块
JP2005183952A (ja) * 2003-12-18 2005-07-07 Endicott Interconnect Technologies Inc 導電孔を有したプリント回路ボードの製造方法及びボード
TW200805616A (en) * 2006-07-13 2008-01-16 Atmel Corp Integrated circuit device and method of forming one or more passive components on a plurality of substrates
US20090079530A1 (en) * 2007-09-25 2009-03-26 Arun Chandrasekhar Forming a helical inductor
US20090309687A1 (en) * 2008-06-11 2009-12-17 Aleksandar Aleksov Method of manufacturing an inductor for a microelectronic device, method of manufacturing a substrate containing such an inductor, and substrate manufactured thereby,
US20110063066A1 (en) * 2009-09-17 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Space transformer for probe card and method of repairing space transformer
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability
CN102376693A (zh) * 2010-08-23 2012-03-14 香港科技大学 单片磁感应器件
CN103430256A (zh) * 2011-01-04 2013-12-04 Aac微技术有限公司 包括平面线圈的线圈组件
CN104064318A (zh) * 2013-03-18 2014-09-24 株式会社村田制作所 层叠型电感元件及其制造方法、以及通信装置
US20150187488A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Integrated circuit with micro inductor and micro transformer with magnetic core

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741536B2 (en) 2015-12-18 2020-08-11 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator

Also Published As

Publication number Publication date
US20170179094A1 (en) 2017-06-22
US20190279973A1 (en) 2019-09-12
US20180197845A1 (en) 2018-07-12
WO2017105671A1 (en) 2017-06-22
US9911723B2 (en) 2018-03-06
US10340260B2 (en) 2019-07-02
US10741536B2 (en) 2020-08-11
CN108352244B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN108352244A (zh) 用于封装上电压调节器的磁性小占用面积电感器阵列模块
TWI611437B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
JP6476132B2 (ja) 基板内結合インダクタ構造
CN104952855B (zh) 包括叠置的电子部件的电子组件
US10090236B2 (en) Interposer having a pattern of sites for mounting chiplets
TW201724926A (zh) 具有被動元件的低剖面封裝
JP2009543349A (ja) 完全なパワートレインのためのチップモジュール
CN103887186A (zh) 包括在器件上组装的分立天线的封装结构
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
JP2017519355A (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
CN107431065B (zh) 堆叠式封装配置及其制造方法
CN104244579A (zh) 封装基板及其制造方法
US11929299B2 (en) High-power die heat sink with vertical heat path
US20220359337A1 (en) High-power die heat sink
CN206412357U (zh) 三维玻璃电感结构
TW201730902A (zh) 具有被形成在核心上的線圈之電子封裝體
CN115831952A (zh) 一种基于信号处理SiP的DDR3堆叠结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant