JP2002271106A - 積層型誘電体フィルタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 特性のばらつきが少ない積層型誘電体フィル
タを提供する。 【解決手段】 第２共振素子片１３２，１３４と入出力
端子１０２とを入出力電極１３５，１３６で電気的に接
続する。該入出力電極１３５，１３６は、入出力端子１
０２側の第１入出力電極１３５ａ，１３６ａと、第２共
振素子片１３２，１３４側の第２入出力電極１３５ｂ，
１３６ｂとからなる。ここで、第２入出力電極１３５
ｂ，１３６ｂのインピーダンス値を、第１入出力電極１
３５ａ，１３６ａのインピーダンス値より小さくする。
これにより、積層ずれや裁断ずれが生じても入出力電極
１３５，１３６のインピーダンス値の変動を小さく抑え
ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波回路に好適
な積層型誘電体フィルタに関するものである。

【０００２】

【従来の技術】従来、この種の積層型誘電体フィルタに
ついて図１７及び図１８を参照して説明する。図１７は
従来の積層型誘電体フィルタの外観斜視図、図１８は共
振素子の形成層で切断した積層型フィルタの断面図であ
る。

【０００３】図１７に示すように、従来の積層型誘電体
フィルタ１０は、誘電体と導体とを積層してなる積層体
１１と、積層体１１の両端部に付設した一対の入出力端
子１２と、積層体１１の外面に形成したグランド端子１
３とを備えている。

【０００４】入出力端子１２は、積層体１１の積層方向
に平行な両端面１１ａの中央部において積層方向に直交
する上下面１１ｂの端部に亘り線状に形成されている。
グランド端子１３は、積層体１１の積層方向に平行な側
面１１ｃの全面から端面１１ａ及び上下面１１ｂの端部
に亘り形成されている。

【０００５】図１８に示すように、積層体１１には３つ
のストリップライン型の共振素子１４が互いに平行とな
るように形成されている。各共振素子１４の一端側はグ
ランド端子１３と接続し、他端側は開放端となってい
る。入力側及び出力側の共振素子１４には、入出力端子
１２と接続する入出力電極１５が形成されている。

【０００６】この積層型誘電体フィルタ１０の製造方法
について説明する。まず、共振素子１４などを形成する
ための導電性ペーストをグリーンシートに印刷する。次
に、このグリーンシートを所定順序で積層・圧着してシ
ート積層体を得る。次に、このシート積層体を単位部品
大に裁断して積層チップを得る。次に、この積層チップ
を所定温度で焼成して前記積層体１０を得る。次に、入
出力端子１２及びグランド端子１３を形成するための導
電性ペーストを積層体１０の外面に塗布する。次に、こ
の積層体１０を焼成することにより積層型誘電体フィル
タ１０を得る。

【０００７】

【発明が解決しようとする課題】ところで、従来の積層
型誘電体フィルタ１０では周波数特定など各種特性を安
定させることが困難であった。その要因の一つとして、
誘電体シートの積層精度や裁断精度の影響で積層体１１
の入出力端子１２を形成した端面１１ａと共振素子１４
との距離が安定しないことが挙げられる。例えば、所望
の位置と比較して、入力側の共振素子１４が入出力端子
１２に近づくとともに出力側の共振素子１４が入出力端
子１２から離れる場合がある。これにより前記入出力電
極１５の長さが変動する。したがって、この入出力電極
１５によるインダクタンス値が変動するので、結果とし
て積層型誘電体フィルタ１０の特性が変動する。この問
題を解決するためには積層精度や裁断精度を向上させれ
ばよいが、この精度向上には限界があった。

【０００８】以上のように、従来の積層型誘電体フィル
タ１０では周波数特定など各種特性を安定させることが
困難であった。

【０００９】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、特性のばらつきが少
ない積層型誘電体フィルタを提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、誘電体と導体とを積層した積
層体と、該積層体の外面に形成された入出力端子及びグ
ランド端子とを備えた積層型誘電体フィルタにおいて、
前記積層体は、一端が前記グランド端子に短絡したスト
リップライン型の共振素子と、一端が前記共振素子と電
気的に接続し他端が前記入出力端子と接続するとともに
前記入出力端子近傍のインダクタンス値が前記共振素子
近傍のインダクタンス値よりも小さい入出力電極を備え
たことを特徴とするものを提案する。

【００１１】本発明によれば、入出力端子近傍における
入出力電極のインダクタンス値が共振素子近傍における
入出力電極のインダクタンス値よりも小さいので、積層
ずれや裁断ずれが生じても、入出力電極の長さの変動に
よるインダクタンス値の変動を小さく抑えることができ
る。すなわち、積層ずれや裁断ずれにより入出力電極の
長さが変動しても、該変動により増減した部分のインダ
クタンス値を小さく抑えることができる。これにより、
積層精度や裁断精度を上げることなく、積層ずれや裁断
ずれによる特性の変動を抑制し、特性のばらつきが小さ
い積層型誘電体フィルタを得られる。

【００１２】本発明の好適な態様の一例として、請求項
２では、請求項１記載の積層型誘電体フィルタにおい
て、前記入出力電極は、前記入出力端子近傍の幅が前記
共振素子近傍の幅よりも広い線状の導体からなることを
特徴とするものを提案する。

【００１３】また、請求項３では、請求項１記載の積層
型誘電体フィルタにおいて、前記入出力電極は、一端が
前記共振素子と接続した第１入出力電極片と、一端が該
第１入出力電極片の他端に接続され他端が入出力端子に
接続し互いに並列接続された複数の第２入出力電極片と
を備えたことを特徴とするものを提案する。

【００１４】さらに、請求項４では、請求項３記載の積
層型誘電体フィルタにおいて、全ての前記第２入出力電
極片が前記第１入出力電極片と同層に形成されたことを
特徴とするものを提案する。

【００１５】さらに、請求項５では、請求項３又は４何
れか１項記載の積層型誘電体フィルタにおいて、前記第
１入出力電極片と異なる層に形成された第２入出力電極
片を有することを特徴とするものを提案する。

【００１６】これら請求項２乃至５の発明によれば、入
出力端子近傍における入出力電極のインダクタンス値
を、確実に、共振素子近傍における入出力電極のインダ
クタンス値よりも小さくすることができる。

【００１７】また、請求項６では、請求項１記載の積層
型誘電体フィルタにおいて、前記入出力電極は、前記共
振素子と異なる層に形成され、且つ、一端が誘電体層を
介して前記共振素子と重なり合うことを特徴とするもの
を提案する。

【００１８】本発明によれば、入出力端子と共振素子と
の結合を容量結合とした積層型誘電体フィルタの特性を
安定させることができる。

【００１９】さらにまた、請求項７では、共振素子及び
一端が該共振素子に接続した第１入出力電極片を誘電体
シートに形成する工程と、前記共振素子を形成した誘電
体シート又は他の誘電体シートに一端が前記第１入出力
電極片と接続し互いに並列接続となる複数の第２入出力
電極片を形成する工程と、前記工程で得られた各誘電体
シートを含む複数の誘電体シートを積層してシート積層
体を得る工程と、前記第２入出力電極片が露出するよう
に前記シート積層体を単位部品毎に裁断して積層体を作
成する工程と、前記積層体の外面に露出した前記第２入
出力電極片と接続する入出力端子を形成する工程と、積
層型誘電体フィルタが所望の特性となるように必要に応
じて前記入出力端子と前記第２入出力電極片との接続数
を減らすように前記入出力端子の一部を除去する工程と
を備えたことを特徴とする積層電子部品の製造方法を提
案する。

【００２０】本発明によれば、前記入出力端子の形成工
程までで、積層体には前記請求項３で記載した構造の入
出力電極が形成される。すなわち、入出力電極は入出力
端子に対して複数の個所で接続している。したがって、
前述したように、積層精度や裁断精度を上げることな
く、特性のばらつきを小さくすることができる。また、
前記除去工程により前記接続個所の幾つかの接続状態を
解くと、入出力電極による入出力端子と共振素子間のイ
ンダクタンス値が大きくなる。これにより、積層型誘電
体フィルタが所望の特性となるように、必要に応じて除
去工程により入出力端子と共振素子間のインダクタンス
値が調整され、所望の特性を有する積層型誘電体フィル
タが得られる。

【００２１】

【発明の実施の形態】本発明の一実施の形態に係る積層
型誘電体フィルタについて図１〜図５を参照して説明す
る。図１は積層型誘電体フィルタの外観斜視図、図２は
積層型誘電体フィルタの積層構造を説明する図、図３は
積層型誘電体フィルタの図２におけるＡ−Ａ’線断面
図、図４は共振素子の形成層で切断した積層型フィルタ
の断面図、図５は積層型誘電体フィルタの等価回路図で
ある。

【００２２】図１に示すように、この積層型誘電体フィ
ルタ１００は、誘電体と導体を積層してなる積層体１０
１と、積層体１０１の両端部に付設した一対の入出力端
子１０２と、積層体１０１の外面に形成したグランド端
子１０３とを備えている。

【００２３】入出力端子１０２は、積層体１０１の積層
方向に平行な両端面１０１ａの中央部において、該端面
１０１ａから積層方向に直交する上下面１０１ｂの端部
に亘り線状に形成されている。

【００２４】グランド端子１０３は、積層体１０１の積
層方向に平行な側面１０１ｃの全面から端面１０１ａ及
び上下面１０１ｂの端部に亘り形成されている。すなわ
ち、グランド端子１０３は、積層体１０１の積層方向に
平行な側面１０１ｃの全面に形成された主部１０３ａ
と、該側面１０１ｃから端面１０１ａ及び上下面１０１
ｂの端部に回り込んで形成された回り込み部１０３ｂと
からなる。

【００２５】図２乃至図４に示すように、積層体１０１
は、導体が形成されていない誘電体層１１０と所定パタ
ーンの導体を形成した複数の誘電体層１１１〜１１９を
積層した一体構造となっている。各誘電体層１１０〜１
１９は、例えばＢａＴｉＯ₃系の誘電性を有するセラミ
ック焼結体からなる。

【００２６】誘電体層１１１には、第１のグランド電極
１２１が形成されている。第１のグランド電極１２１
は、誘電体層１１１の長辺側に露出しており、グランド
端子１０３の主部１０３ａと接続している。また、第１
のグランド電極１２１は、誘電体層１１１の短辺側の端
部には形成されていない。これは、第１には、誘電体層
１１１の全面に第１のグランド電極１２１を形成する
と、誘電体層１１１と誘電体層１１０との接着強度が低
下するためである。また、第２には、グランド端子１０
３と入出力端子１０２との短絡を防止するためである。

【００２７】また、第１のグランド電極１２１は、誘電
体層１１１の短辺と対向する辺の中央部が誘電体層１１
１の中心方向に向かって引き込んだ形状となっている。
これは、第１のグランド電極１２１と後述する入出力電
極１３５及び１３６との間に浮遊容量が生じることを防
ぐためである。

【００２８】誘電体層１１２には、互いに平行に形成さ
れた矩形の波長短縮用電極１２２，１２３，１２４が形
成されている。この波長短縮用電極１２２〜１２４は、
誘電体層１１２の短手方向に延びている。すなわち、各
波長短縮用電極１２２〜１２４は、前記一対の入出力端
子１０２を結ぶ方向と直交する方向に延びている。波長
短縮用電極１２２〜１２４の一方の端部は、誘電体層１
１２の一方の長辺に露出し、前記グランド端子１０３の
主部１０３ａに接続している。この波長短縮用電極１２
２〜１２４は、誘電体層１１２を介して後述する第１共
振素子片１２５〜１２７と重なるように配置されてい
る。これにより、波長短縮用電極１２２〜１２４と第１
共振素子片１２５〜１２７とが容量結合するので、共振
素子の波長短縮効果が得られる。

【００２９】誘電体層１１３には、矩形の第１共振素子
片１２５，１２６，１２７が形成されている。この第１
共振素子片１２５〜１２７は、前記一対の入出力端子１
０２を結ぶ方向と直交する方向に延びている。また、第
１共振素子片１２５〜１２７は、誘電体層１１３におい
て、前記波長短縮用電極１２２が形成されている側に配
置されている。さらに、第１共振素子片１２５〜１２７
は、誘電体層１１３を介して後述する第２共振素子片１
３２〜１３４と重なるように配置されている。さらに、
第１共振素子片１２５〜１２７の一方の端部にはビアホ
ール１５１（図３参照）が形成されている。第１共振素
子片１２５〜１２７は、このビアホール１５１（図３参
照）を介して第２共振素子片１３２〜１３４及び第３共
振素子片１４３〜１４５と接続している。

【００３０】誘電体層１１４には、結合用電極１２８が
形成されている。結合用電極１２８は、誘電体層１１４
のほぼ中央付近において誘電体層１１４の長手方向に延
びて形成されている。結合用電極１２８は、両端部に形
成された矩形の結合部１２８ａと、両結合部１２８ａを
結び該結合部１２８ａよりも幅の狭い接続線部１２８ｂ
からなる。結合用電極１２８の一方の結合部１２８ａ
は、第１共振素子片１２５及び第２共振素子片１３２の
中央部付近と誘電体層１１３及び１１４を挟んで重なる
位置に配置されている。結合用電極１２８の他方の結合
部１２８ａは、第１共振素子片１２６及び第２共振素子
片１３３の中央部付近と誘電体層１１３及び１１４を挟
んで重なると位置に配置されている。また、誘電体層１
１４には、誘電体層１１３のビアホール１５１（図３参
照）と接続するランド１２９〜１３１が形成されてい
る。各ランド１２９〜１３１の形成位置には前記ビアホ
ール１５１（図３参照）が形成されている。

【００３１】誘電体層１１５には、第２共振素子片１３
２，１３３，１３４が互いに平行となるように形成され
ている。各第２共振素子片１３２〜１３４は、前記一対
の入出力端子１０２を結ぶ方向と直交する方向に延びて
いる。各第２共振素子片１３２〜１３５の一端側は、前
記波長短縮用電極１２２〜１２４が接続していない側の
グランド端子１０３の主部１０３ａに接続している。各
第２共振素子片１３２〜１３４の他端側は、前記波長短
縮用電極１２２〜１２４が接続している側のグランド端
子１０３と所定の距離をおいて対向している。各第２共
振素子片１３２〜１３４の開放端側には前記ビアホール
１５１（図３参照）が形成されている。

【００３２】図２及び図４に示すように、３つの第２共
振素子片１３２〜１３４のうち入出力側の第２共振素子
片１３２及び１３４には、前記入出力端子１０２と接続
する入出力電極１３５及び１３６が接続されている。入
出力電極１３５及び１３６は、一端が第２共振素子片１
３２，１３４のほぼ中央部に接続した第１入出力電極片
１３５ａ，１３６ａと、一端が第１入出力電極片１３５
ａ，１３６ａと接続し他端が入出力端子１０２に接続し
た第２入出力電極片１３５ｂ，１３６ｂとからなる。第
１入出力電極片１３５ａ，１３６ａ及び第２入出力電極
片１３５ｂ，１３６ｂは線状の導体からなる。ここで、
第２入出力電極片１３５ａ，１３６ａの幅は、第１入出
力電極片１３５ｂ，１３６ｂよりも広い。したがって、
第２入出力電極片１３５ａ，１３６ａによるインダクタ
ンス値は、第１入出力電極片１３５ｂ，１３６ｂのイン
ダクタンス値よりも小さい。

【００３３】また、誘電体層１１５には、図２及び図４
に示すように、第２共振素子片１３２，１３４とグラン
ド端子１０３の回り込み部１０３ｂとの容量結合を制御
する結合制御電極１３７，１３８が形成されている。各
結合制御電極１３７，１３８は、誘電体層１１５におい
て第２共振素子片１３２〜１３４が短絡しているグラン
ド端子１０３の主部１０３ａと回り込み部１０３ｂが隣
接する角部に形成されている。各結合制御電極１３７，
１３８は、グランド端子１０３の主部１０３ａ及び回り
込み部１０３ｂに接続している。ここで、結合制御電極
１３７及び１３８の、第２共振素子片１３２，１３４が
延びる方向の長さは、少なくとも同方向における回り込
み部１０３ｂの長さよりも大きい。つまり、結合制御電
極１３７，１３８は、第２共振素子片１３２，１３４と
グランド端子１０３の回り込み部１０３ｂとの間に介在
ししてる。これにより、結合制御電極１３７，１３８
は、第２共振素子片１３２，１３４とグランド端子１０
３の回り込み部１０３ｂとが直接に容量結合することを
抑制している。そして、結合制御電極１３７，１３８は
第２共振素子片１３２，１３４との間で容量結合してい
る。

【００３４】誘電体層１１６には、結合用電極１３９が
形成されている。結合用電極１３９は、誘電体層１１６
のほぼ中央付近において誘電体層１１６の長手方向に延
びて形成されている。結合用電極１３９は、両端部に形
成された矩形の結合部１３９ａと、両結合部１３９ａを
結び該結合部１３９ａよりも幅の狭い接続線部１３９ｂ
からなる。結合用電極１３９の一方の結合部１３９ａ
は、第２共振素子片１３３及び後述する第３共振素子片
１４４の中央部付近と誘電体層１１５及び１１６を挟ん
で重なる位置に配置されている。結合用電極１３９の他
方の結合部１３９ａは、第２共振素子片１３４及び後述
する第３共振素子片１４５の中央部付近と誘電体層１１
５及び１１６を挟んで重なると位置に配置されている。
また、誘電体層１１６には、誘電体層１１５のビアホー
ル１５１（図３参照）と接続するランド１４０〜１４２
が形成されている。各ランド１４０〜１４２の形成位置
にはビアホール１５１（図３参照）が形成されている。

【００３５】誘電体層１１７には、矩形の第３共振素子
片１４３〜１４５が形成されている。この第３共振素子
片１４３〜１４５は、形状及び配置は前記第１共振素子
片１２５〜１２７と同様である。第３共振素子片１２５
〜１２７の一方の端部は、誘電体層１１６のビアホール
１５１（図３参照）と接続している。これにより、第１
共振素子片１２５〜１２７，第２共振素子片１３２〜１
３４，第３共振素子片１４３〜１４５の端部が接続され
る。

【００３６】誘電体層１１８には、互いに平行に形成さ
れた矩形の波長短縮用電極１４６〜１４８が形成されて
いる。各波長短縮用電極１４６〜１４６の形状及び配置
は前記波長短縮用電極１２２〜１２４と同様である。

【００３７】誘電体層１１９には、第２のグランド電極
１４９が形成されている。第２のグランド電極１４９
は、前記第１のグランド電極１２１と同一の形状を有す
る。

【００３８】図５に積層型誘電体フィルタ１００の等価
回路を示す。図において、インダクタ１６１は、入出力
電極１３５によるインダクタ成分であり、詳しくは第１
入出力電極片１３５ａ及び第２入出力電極片１３５ｂの
合成インダクタ成分である。ここで、第２入出力電極片
１３５ｂのインダクタンス値は第１入出力電極片１３５
ａのインダクタンス値より小さい。同様に、インダクタ
１６２は、入出力電極１３６によるインダクタ成分であ
り、詳しくは第１入出力電極片１３６ａ及び第２入出力
電極片１３６ｂの合成インダクタ成分である。ここで、
第２入出力電極片１３６ｂのインダクタンス値は第１入
出力電極片１３６ａのインダクタンス値より小さい。

【００３９】キャパシタ１６３は、波長短縮用電極１２
２と第１共振素子片１２５との間に生じるキャパシタ成
分である。キャパシタ１６４は、波長短縮用電極１４６
と第１共振素子片１４３との間に生じるキャパシタ成分
である。キャパシタ１６５は、波長短縮用電極１２３と
第１共振素子片１２６との間に生じるキャパシタ成分で
ある。キャパシタ１６６は、波長短縮用電極１４７と第
１共振素子片１４４との間に生じるキャパシタ成分であ
る。キャパシタ１６７は、波長短縮用電極１２４と第１
共振素子片１２７との間に生じるキャパシタ成分であ
る。キャパシタ１６８は、波長短縮用電極１４８と第１
共振素子片１４５との間に生じるキャパシタ成分であ
る。

【００４０】キャパシタ１６９は、第１共振素子片１２
５及び第２共振素子片１３２と結合用電極１２８の一方
の結合部１２８ａとの間に生じるキャパシタ成分であ
る。インダクタ１７０は、結合用電極１２８の接続線部
１２８ｂにより生じるインダクタ成分である。キャパシ
タ１７１は、第１共振素子片１２５及び第２共振素子片
１３３と結合用電極１２８の他方の結合部１２８ａとの
間に生じるキャパシタ成分である。

【００４１】キャパシタ１７２は、第２共振素子片１３
３及び第３共振素子片１４４と結合用電極１３９の一方
の結合部１３９ａとの間に生じるキャパシタ成分であ
る。インダクタ１７３は、結合用電極１３９の接続線部
１３９ｂにより生じるインダクタ成分である。キャパシ
タ１７４は、第２共振素子片１３４及び第３共振素子片
１４５と結合用電極１３９の他方の結合部１３９ａとの
間に生じるキャパシタ成分である。

【００４２】キャパシタ１７５は、第２共振素子片１３
２と結合制御電極１３７との間に生じるキャパシタ成分
である。キャパシタ１７６は、第２共振素子片１３４と
結合制御電極１３８との間に生じるキャパシタ成分であ
る。

【００４３】この積層型誘電体フィルタ１００では、こ
の等価回路に示すように、共振素子は、各１共振素子片
１２５〜１２７と第３共振素子片１４３〜１４５の並列
回路に、第２共振素子片１３２〜１３４を直列に接続し
た構成となる。

【００４４】次に、この積層型誘電体フィルタ１００の
製造方法について説明する。ここでは、多数の積層型誘
電体フィルタを同時に製造する場合について説明する。

【００４５】まず、例えばＢａＴｉＯ₃などを主原料と
し添加物としてＳｉＯ₂などを混合した誘電体セラミッ
ク材料に、有機バインダ、有機溶剤又は水を所定量混合
・撹拌してセラミックスラリーを得る。次に、このセラ
ミックスラリーをドクターブレード法等のテープ成型法
によりセラミックグリーンシートを形成する。

【００４６】次に、このセラミックグリーンシートに、
必要に応じてパンチやレーザなどで穿孔した後に、スク
リーン印刷法、凹版印刷法、凸版印刷法などにより所定
形状で導電性ペーストを印刷する。ここで、導電性ペー
ストの塗布パターンは、前述した各種電極及びランドに
対応する。

【００４７】次いで、セラミックグリーンシートをプレ
ス装置を用いて積層及び圧着してシート積層体を得る。
ここで、セラミックグリーンシートの積層順序は、図２
を参照して説明した構成となるように実施する。

【００４８】次に、シート積層体を部品単位あたりの大
きさに裁断して積層チップを得る。次に、この積層チッ
プを、所定の温度条件及び雰囲気条件で焼成して積層体
１０１を得る。

【００４９】次に、この積層体１０１の外面に入出力端
子１０２用の導電性ペーストを転写法にて塗布する。具
体的には、まず入出力端子１０２の幅に対応した溝を形
成したシリコンゴムなどの弾性体を用意する。そして、
該弾性体の溝に導電性ペーストを充填させる。次いで、
積層体１０１の端面１０１ａを弾性体に押し当てる。こ
の時弾性体がやや弾性変形して溝に充填された導電性ペ
ーストが端面１０１ａに隣接する上下面１０１ｂに付着
するようにする。

【００５０】次に、積層体１０１の外面にグランド端子
１０３用の導電性ペーストをディップ法にて塗布する。
具体的には、まず、支持台の平面上に導電性ペーストを
所定厚みで塗布する。この導電性ペーストの厚みにより
グランド端子１０３の回り込み部１０３ｂの回り込み長
さが決定される。そして、積層体１０１の側面１０１ｃ
側を平面上の導電性ペーストに浸漬させる。これによ
り、側面１０１ｃのみならず隣接する端面１０１ａ及び
上下面１０１ｂにも導電性ペーストが付着する。

【００５１】次に、積層体１０１を所定温度の炉に投入
することにより外面に付着した導電性ペーストを焼成さ
せる。最後に、入出力端子１０２及びグランド端子１０
３の表面をメッキ処理して積層型誘電体フィルタ１００
を得る。

【００５２】このような積層型誘電体フィルタ１００で
は、入出力電極１３５，１３６が、第２共振素子１３
２，１３４側の第１入出力電極片１３５ａ，１３６ａ
と、入出力端子１０２側の第２入出力電極片１３５ｂ，
１３６ｂとからなり、しかも第２入出力電極片１３５
ｂ，１３６ｂのインダクタンス値が、第２入出力電極片
１３５ｂ，１３６ｂのインダクタンス値は第１入出力電
極片１３５ａ，１３６ａのインダクタンス値より小さ
い。したがって、積層工程において積層ずれが生じた
り、裁断工程において裁断ずれが生じても、入出力電極
１３５，１３６のインダクタンス値への変動は少ない。
これにより、積層型誘電体フィルタの特性ばらつきを小
さく抑えることができる。

【００５３】図６は、この積層型誘電体フィルタ１００
について一方の入出力端子側における定在波比（ＶＳＷ
Ｒ）をシミュレートしたグラフである。図６において横
軸は周波数、縦軸は定在波比を表している。また、図６
において、実線は、積層ずれや裁断ずれが発生せず、所
望の位置に各電極が形成された場合を示しており、点線
は、第２共振素子片１３２〜１３４の形成層が入出力端
子１０２を結ぶ方向に５０μｍずれた場合を示してい
る。また、図６では、比較対象として、従来の積層型誘
電体フィルタにおいて第２共振素子片の形成層が入出力
端子を結ぶ方向に５０μｍずれた場合を一点鎖線で示し
た。

【００５４】このグラフが示すように、本実施の形態に
係る積層型誘電体フィルタ１００では、積層ずれ等が生
じた場合の特性（点線）が所望の特性（実線）とほぼ等
しくなることが分かる。一方、従来の積層型誘電体フィ
ルタでは、積層ずれ等が生じた場合の特性（一点鎖線）
が所望の特性（実線）と大きく異なるものとなる。この
ように、本実施の形態に係る積層型誘電体フィルタ１０
０は、従来のものと比較して、特性のばらつきという点
で大きな効果を有していることが分かった。

【００５５】以上本発明の一実施の形態について説明し
たが本発明はこれに限定されるものではない。本発明の
範囲は特許請求の範囲によって示されており、各請求項
の意味の中に入るすべての変形例は本発明に含まれるも
のである。

【００５６】例えば、図７に示すように、第１入出力電
極片１３５ａ，１３６ａが蛇行するように形成してもよ
い。この場合には、第１入出力電極片１３５ａ，１３６
ａのインダクタンス値が大きくなる。

【００５７】また、図８に示すように、第１入出力電極
片１３５ａ，１３６ａに対して複数の第２入出力電極片
１３５ｃ，１３６ｃを並列に接続するようにしてもよ
い。この場合には、第２入出力電極片１３５ｃ，１３６
ｃが並列に接続しているので、第１入出力電極片１３５
ａ，１３６ａと幅が同一であっても、合成インダクタン
ス値を小さくすることができる。また、このような積層
型誘電体フィルタでは、図９に示すように、入出力端子
１０２を形成した後に、必要に応じて第２入出力電極片
１３５ｃ，１３６ｃと入出力端子１０２との接続個所に
おける入出力端子１０２を除去することにより、入出力
電極１３５，１３６のインダクタンス値を調整すること
ができる。この調整により、積層ずれや裁断ずれなどが
生じても所望の特性を有する積層型誘電体フィルタを得
られる。なお、この入出力端子１０２の除去は、具体的
にはレーザやリュータなどを用いて行えばよい。

【００５８】また、図８で示した変形例では、第２入出
力電極片１３５ｃ，１３６ｃを第１入出力電極片１３５
ａ，１３６ａと同層に形成したが、図１０に示すよう
に、異なる誘電体層１１５ａ，１１５ｂに形成して互い
に並列接続するようにしてもよい。なお、この場合に
は、層間の接続はビアホールにより行えばよい。そし
て、この積層型誘電体フィルタであっても、図９を参照
して説明したように、入出力端子１０２の形成後に、入
出力端子１０２の一部を除去することにより、特性の調
整を行うことができる。

【００５９】さらに、図１１に示すように、第２入出力
電極片１３５ｄ，１３６ｄを入出力端子１０２に近づく
ほど幅が広くなるように形成してもよい。

【００６０】さらにまた、本実施の形態では、図５の等
価回路で示したように、共振素子と入出力端子１０２と
の接続をインダクタで接続するようにしたが、図１２に
示すように、入出力電極１３５，１３６を他の誘電体層
１１５ｃに形成し、入出力電極１３５，１３６と第２共
振素子片１３２，１３４を容量結合するようにしてもよ
い。この場合には、第２共振素子片１３２，１３４と入
出力端子１０２は、インダクタとキャパシタの直列回路
で接続される。また、入力側と出力側で接続回路を異な
るようにしてもよい。

【００６１】さらにまた、ビアホール１５１による各共
振素子片の接続位置や接続個数などを、所望の特性を得
るために適宜変更してもよい。これにより、各共振素子
の特性インピーダンスを制御できるので、所望の特性を
有する積層型誘電体フィルタを得ることができる。例え
ば、図１３に示すように、ビアホール１５１を第２共振
素子片の短絡側及び中央部付近に形成してもよい。ま
た、図１４に示すように、ビアホール１５１を第２共振
素子片の中央部付近にのみ形成してもよい。さらに、図
１５に示すように、波長短縮用電極を設けなくてもよ
い。さらに、図１６に示すように、一の共振素子片によ
り各共振素子を構成してもよい。

【００６２】なお、図７〜図１６において、上記実施の
形態と同一の要素には同一の符号を付した。

【００６３】さらにまた、本実施音形態では、グランド
端子をディップ法にて形成したが転写法など他の手法に
より形成してもよい。

【００６４】さらにまた、本実施の形態では、積層体内
に共振回路が３段構成になるものを例示したが２段であ
っても４段以上であってもよい。

【００６５】

【発明の効果】以上詳述したように、本発明によれば、
入出力端子近傍における入出力電極のインダクタンス値
が共振素子近傍における入出力電極のインダクタンス値
よりも小さいので、積層ずれや裁断ずれが生じても、入
出力電極の長さの変動によるインダクタンス値の変動を
小さく抑えることができる。すなわち、積層ずれや裁断
ずれにより入出力電極の長さが変動しても、該変動によ
り増減した部分のインダクタンス値を小さく抑えること
ができる。これにより、積層精度や裁断精度を上げるこ
となく、積層ずれや裁断ずれによる特性の変動を抑制
し、特性のばらつきが小さい積層型誘電体フィルタを得
られる。

【図面の簡単な説明】

【図１】積層型誘電体フィルタの外観斜視図

【図２】積層型誘電体フィルタの積層構造を説明する図

【図３】積層型誘電体フィルタの図２におけるＡ−Ａ’
線断面図

【図４】共振素子の形成層で切断した積層型フィルタの
断面図

【図５】積層型誘電体フィルタの等価回路図

【図６】積層型誘電体フィルタの特性を説明するグラフ

【図７】共振素子の形成層で切断した他の例に係る積層
型フィルタの断面図

【図８】共振素子の形成層で切断した他の例に係る積層
型フィルタの断面図

【図９】図８の積層型誘電体フィルタの特性の調整方法
を説明する図

【図１０】他の例に係る積層型誘電体フィルタの積層体
の分解斜視図

【図１１】共振素子の形成層で切断した他の例に係る積
層型フィルタの断面図

【図１２】他の例に係る積層型誘電体フィルタの積層体
の分解斜視図

【図１３】他の例に係る積層型誘電体フィルタの断面図

【図１４】他の例に係る積層型誘電体フィルタの断面図

【図１５】他の例に係る積層型誘電体フィルタの断面図

【図１６】他の例に係る積層型誘電体フィルタの断面図

【図１７】従来の積層型誘電体フィルタの外観斜視図

【図１８】共振素子の形成層で切断した積層型フィルタ
の断面図

【符号の説明】

１００…積層型誘電体フィルタ、１０１…積層体、１０
２…入出力端子、１０３…グランド端子、１０３ａ…主
部、１０３ｂ…回り込み部、１１０〜１１９…誘電体
層、１２１…第１のグランド電極、１２２〜１２４，１
４６〜１４８…波長短縮用電極、１２５〜１２７…第１
共振素子片、１２８，１３９…結合電極、１３２〜１３
４…第２共振素子片、１３５，１３６…入出力電極、１
３５ａ，１３６ａ…第１入出力電極片、１３５ｂ，１３
６ｂ…第２入出力電極片、１３７，１３８…結合制御電
極、１４３〜１４５…第３共振素子片、１４９…第２の
グランド電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｐ 1/205 Ｈ０１Ｆ 15/00 Ｄ Ｈ０１Ｌ 41/08 Ｕ 5/02 ６０３ 41/22 Ｚ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 誘電体と導体とを積層した積層体と、該
   積層体の外面に形成された入出力端子及びグランド端子
   とを備えた積層型誘電体フィルタにおいて、 前記積層体は、一端が前記グランド端子に短絡したスト
   リップライン型の共振素子と、一端が前記共振素子と電
   気的に接続し他端が前記入出力端子と接続するとともに
   前記入出力端子近傍のインダクタンス値が前記共振素子
   近傍のインダクタンス値よりも小さい入出力電極を備え
   たことを特徴とする積層型誘電体フィルタ。
2. 【請求項２】 前記入出力電極は、前記入出力端子近傍
   の幅が前記共振素子近傍の幅よりも広い線状の導体から
   なることを特徴とする請求項１記載の積層型誘電体フィ
   ルタ。
3. 【請求項３】 前記入出力電極は、一端が前記共振素子
   と接続した第１入出力電極片と、一端が該第１入出力電
   極片の他端に接続され他端が入出力端子に接続し互いに
   並列接続された複数の第２入出力電極片とを備えたこと
   を特徴とする請求項１記載の積層型誘電体フィルタ。
4. 【請求項４】 全ての前記第２入出力電極片が前記第１
   入出力電極片と同層に形成されたことを特徴とする請求
   項３記載の積層型誘電体フィルタ。
5. 【請求項５】 前記第１入出力電極片と異なる層に形成
   された第２入出力電極片を有することを特徴とする請求
   項３又は４何れか１項記載の記載の積層型誘電体フィル
   タ。
6. 【請求項６】 前記入出力電極は、前記共振素子と異な
   る層に形成され、且つ、一端が誘電体層を介して前記共
   振素子と重なり合うことを特徴とする請求項１記載の積
   層型誘電体フィルタ。
7. 【請求項７】 共振素子及び一端が該共振素子に接続し
   た第１入出力電極片を誘電体シートに形成する工程と、 前記共振素子を形成した誘電体シート又は他の誘電体シ
   ートに一端が前記第１入出力電極片と接続し互いに並列
   接続となる複数の第２入出力電極片を形成する工程と、 前記工程で得られた各誘電体シートを含む複数の誘電体
   シートを積層してシート積層体を得る工程と、 前記第２入出力電極片が露出するように前記シート積層
   体を単位部品毎に裁断して積層体を作成する工程と、 前記積層体の外面に露出した前記第２入出力電極片と接
   続する入出力端子を形成する工程と、 積層型誘電体フィルタが所望の特性となるように必要に
   応じて前記入出力端子と前記第２入出力電極片との接続
   数を減らすように前記入出力端子の一部を除去する工程
   とを備えたことを特徴とする積層電子部品の製造方法。