KR102213034B1 - 임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법 - Google Patents

임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법 Download PDF

Info

Publication number
KR102213034B1
KR102213034B1 KR1020187029732A KR20187029732A KR102213034B1 KR 102213034 B1 KR102213034 B1 KR 102213034B1 KR 1020187029732 A KR1020187029732 A KR 1020187029732A KR 20187029732 A KR20187029732 A KR 20187029732A KR 102213034 B1 KR102213034 B1 KR 102213034B1
Authority
KR
South Korea
Prior art keywords
die
layer
substrate
conductive
dielectric layer
Prior art date
Application number
KR1020187029732A
Other languages
English (en)
Other versions
KR20180124932A (ko
Inventor
대익 김
지에 푸
창한 윤
진관 김
마누엘 올드릿
쳉지에 주오
마리오 벨레즈
종해 김
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180124932A publication Critical patent/KR20180124932A/ko
Application granted granted Critical
Publication of KR102213034B1 publication Critical patent/KR102213034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

디바이스 및 제조 방법이 제공된다. 디바이스는 제1 측면 및 대향하는 제2 측면을 갖는 기판, 제1 측면으로부터 기판 내에 정의되는 캐비티, 캐비티의 플로어에 커플링되고 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 갖는 다이를 포함한다. 기판의 제2 측면에 커플링되는 라미네이트 층이 포함될 수 있다. 홀은 디바이스의 층들을 통해, 다이를 통해 및 전도성 패드를 통해 한번에 드릴링될 수 있다. 홀은 라미네이트 층(존재하는 경우), 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의된다. 전도성 재료는 홀 내에 제공되고 라미네이트 층(제공되는 경우), 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이를 통해 연장된다.

Description

임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법[An embedded die substrate and a method of fabricating an embedded die substrate]
[0001] 본 출원은 2016년 3월 18일에 미국 특허 상표청에 출원된 정식 출원 제15/074,750호에 대한 우선권 및 이익을 주장하며, 상기 출원의 전체 내용은 그 전체가 모든 적용가능한 목적들로 아래에서 완전히 기술되는 것처럼 인용에 의해 본원에 통합된다.
[0002] 다양한 특징들은 일반적으로 임베디드 다이 기판에 관한 것이고, 더 구체적으로는 다이 내부로부터 전도성 패드를 노출시키기 위해 백사이드 드릴링(drilling) 공정 동안 다이가 관통되는 임베디드 다이 기판에 관한 것이다.
[0003] 핸드헬드 및 웨어러블 전자 디바이스들에 대한 요구가 계속 증가하고 있다. 핸드헬드 전자 디바이스들의 예들은 모바일 셀룰러 전화들, 이미징 디바이스(예를 들어, 카메라들), 뮤직 디바이스들(예를 들어, MP3 플레이어들), 및 방금 언급된 디바이스들 중 하나 이상의 기능을 통합한 디바이스들을 포함한다. 웨어러블 전자 디바이스들의 예들은 이미징 디바이스, 비디오 디스플레이 및 인터넷 액세스 단말의 기능을 통합할 수 있는 안경을 포함한다. 웨어러블 디바이스의 추가적인 예는 사용자의 생리학적 파라미터들(예를 들어, 심박수, 혈중 산소 레벨, 수면 중의 불안감) 및/또는 지리적 위치를 모니터링/기록/송신하는 디바이스들의 기능을 통합할 수 있는 손목-웨어러블 디바이스를 포함한다. 손목-웨어러블 디바이스들은 추가적으로 또는 대안적으로 모바일 셀룰러 디바이스들의 기능을 컬러 디스플레이들과 통합할 수 있다. 많은 핸드헬드 및 웨어러블 전자 디바이스들은 어떠한 형태의 무선 통신과 통합된다. 사용자들은 전자 디바이스의 각각의 반복에 따라 새로운 특징들, 추가적인 메모리 및 개선된 성능을 기대한다. 또한, 사용자들은 새로운 특징들, 추가적인 메모리 및 개선된 성능의 통합에도 불구하고 자신들의 디바이스들이 동일한 크기를 유지하거나 크기에서 감소될 것을 기대한다.
[0004] 크기를 감소시키기 위해, 디바이스들은 트랜지스터 밀도에서의 증가 및/또는 디바이스 내에 통합되는 다이의 크기에서의 감소로 설계될 수 있다. 적어도 보호 및 통합의 목적으로, 다이는 패키지들로 장착될 수 있다. 패키지 크기를 감소시키기 위해, 다이의 패키지들로의 와이어-본딩(wire-bonding)은 플립-칩 본딩으로 대체되어 왔다. 디바이스들의 전체 크기를 감소시키기 위해 볼 그리드 어레이(ball grid array)와 같은 패키지 형태들이 또한 사용된다.
[0005] 다이/패키지들의 수직 통합은 또한 전자 디바이스들의 전체 크기를 감소시키는데 도움이 되어왔다. 수직으로 통합된 설계들에서, 다이들/패키지들은 서로 중첩되어 적층될 수 있다. 수직으로 적층된 다이들/패키지들의 예들은 PoP(package on package) 구조를 포함한다. PoP 구조는 볼 그리드 어레이 패키지들의 수직 적층체를 포함할 수 있다.
[0006] 수직 통합을 위해 사용되는 다른 구조는 임베디드 다이 기판 또는 임베디드 라미네이트 기판(본 명세서에서는 일관성을 위해 EDS(embedded die substrate)로 지칭됨)로 공지되어 있다. EDS는 다중 층 기판을 이용할 수 있다. 수직 크기를 감소시키기 위해, 능동 다이 및/또는 능동/수동 컴포넌트들을 다중 층 기판 상단에 장착하는 대신에, 능동 다이 및/또는 능동/수동 컴포넌트들은 다중 층 기판의 캐비티 내에 장착된다.
[0007] EDS의 사용은 수직 크기를 감소시킬 수 있지만 구현 시의 곤란함들이 남는다. 예를 들어, EDS 구현 시에, 다이의 대향 백사이드(예를 들어, 제2 측면)에 인접한 노드들로부터 다이의 탑사이드(예를 들어, 제1 측면) 상의 패드들에 대한 액세스는 제조하기 비싼 다이의 사용을 수반할 수 있다. 따라서, 예를 들어, EDS 구현들에서 사용되는 다이의 비용들을 감소시키기 위해, 다이의 백사이드에 인접한 노드들로부터 다이의 탑사이드 상의 패드들에 대한 액세스를 또한 유지하는 것이 바람직하다.
[0008] 본 명세서에 개시된 양상들은 임베디드 다이 기판과 같은 디바이스 및 이러한 디바이스를 제조하는 방법들을 제공한다.
[0009] 일 양상에 따르면, 디바이스는 제1 측면 및 대향하는 제2 측면을 갖는 기판을 포함할 수 있다. 디바이스는 제1 측면으로부터 기판 내에 정의되는 캐비티 및 캐비티의 플로어에 커플링되는 다이를 더 포함할 수 있다. 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 가질 수 있다. 디바이스는 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀(hole)을 더 포함할 수 있다. 디바이스는 홀 내에서 기판의 제2 측면과 전도성 패드 사이에서 이를 통해 연장되는 전도성 재료를 또한 더 포함할 수 있다. 전도성 재료는 상호연결부를 형성하거나 상호연결부로서 설명될 수 있다. 더 구체적인 용어들에서, 전도성 재료는 단일-세그먼트 다이-관통 상호연결부를 형성하거나 단일-세그먼트 다이-관통 상호연결부로서 설명될 수 있다.
[0010] 일부 구현들에서, 기판은 기판의 제1 측면의 제1 유전체 층과 기판의 제2 측면의 제2 유전체 층 사이에 개재된 전도성 층을 포함하는 코어 기판이다. 일부 예들에서, 기판이 이러한 코어 기판인 경우, 캐비티는 제1 유전체 층 및 전도성 층이 없고, 캐비티의 플로어는 캐비티에서 노출되는 제2 유전체 층에 의해 정의된다.
[0011] 일 양상에서, 홀은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연속적이다. 일 양상에서, 홀은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이다. 일 양상에서, 홀은 홀의 길이를 따라 단일 선형 홀이다.
[0012] 일 양상에서, 전도성 재료는 일체형 단일-세그먼트이다. 전도성 재료는 오직 하나의 층을 포함한다.
[0013] 다른 양상에 따르면, 디바이스는 제1 측면 및 대향하는 제2 측면을 갖는 기판을 포함할 수 있다. 디바이스는 제1 측면으로부터 기판 내에 정의되는 캐비티 및 캐비티의 플로어에 커플링되는 다이를 더 포함할 수 있다. 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 가질 수 있다. 디바이스 기판의 제2 측면에 커플링되는 라미네이트 층을 또한 더 포함할 수 있다. 이러한 양상에서, 기판의 제2 측면은 다이와 라미네이트 층 사이에 개재된다. 디바이스는 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 더 포함할 수 있다. 디바이스는 홀 내에서 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이를 통해 연장되는 전도성 재료를 또한 더 포함할 수 있다. 전도성 재료는 상호연결부를 형성하거나 상호연결부로서 설명될 수 있다. 더 구체적인 용어들에서, 전도성 재료는 단일-세그먼트 다이-관통 상호연결부를 형성하거나 단일-세그먼트 다이-관통 상호연결부로서 설명될 수 있다.
[0014] 일부 구현들에서, 기판은 기판의 제1 측면의 제1 유전체 층과 기판의 제2 측면의 제2 유전체 층 사이에 개재된 전도성 층을 포함하는 코어 기판이다.
[0015] 일 양상에서, 홀은 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연속적이다. 일 양상에서, 홀은 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이다. 일 양상에서, 홀은 홀의 길이를 따라 단일 선형 홀이다.
[0016] 일 양상에서, 전도성 재료는 일체형 단일-세그먼트이다. 전도성 재료는 오직 하나의 층을 포함한다.
[0017] 일 양상에서, 디바이스는 모바일 디바이스, 핸드헬드 PCS(personal communication system) 유닛, 개인 휴대 정보 단말, 휴대용 데이터 단말, GPS(global positioning system) 가능 디바이스, 내비게이션 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 고정 위치 단말, 통신 디바이스, 모바일 폰, 스마트폰, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, IoT(Internet of things) 디바이스, 랩탑 컴퓨터, 서버, 라우터, 및 자동차에 구현되는 전자 디바이스 중 적어도 하나를 포함하는 그룹으로부터 선택되는 디바이스에 통합된다.
[0018] 다른 양상에 따르면, 디바이스는 제1 측면 및 대향하는 제2 측면을 갖는 기판을 포함할 수 있다. 디바이스는 제1 측면으로부터 기판 내에 정의되는 캐비티 및 캐비티의 플로어에 커플링되는 다이를 더 포함할 수 있다. 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 가질 수 있다. 디바이스는, 기판 및 다이를 관통하고 전도성 패드를 기판의 제2 측면 상의 전도성 패드에 대향하는 노드에 커플링시키는 상호연결부를 위한 수단을 더 포함할 수 있다. 일례에 따르면, 상호연결부를 위한 수단은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 포함할 수 있고, 홀 내에서 기판의 제2 측면과 전도성 패드 사이에서 이를 통해 연장되는 전도성 재료를 더 포함할 수 있다. 다른 예에 따르면, 상호연결부를 위한 수단은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연속적일 수 있다. 또한 다른 예에 따르면, 상호연결부를 위한 수단은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원일 수 있다. 다른 예에서, 상호연결부를 위한 수단은 홀의 길이를 따라 단일 선형 홀을 포함한다. 또 다른 예에서, 상호연결부를 위한 수단은 전도성 패드 내부로부터 전도성 패드에 커플링되는 일체형 단일-세그먼트로서 형성되는 전도성 재료를 포함한다.
[0019] 본 명세서에 설명된 다른 양상은 임베디드 다이 기판을 제조하는 방법을 제공한다. 방법은 제1 측면 및 대향하는 제2 측면을 갖는 기판을 제공하는 단계를 포함한다. 방법은 제1 측면으로부터 기판 내에 정의된 캐비티를 형성하는 단계를 더 포함한다. 방법은 다이를 캐비티의 플로어에 커플링시키는 단계를 더 포함하고, 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 갖는다. 일 양상에서, 방법은 또한 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 드릴링하는 단계를 포함한다. 방법은, 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이들을 통해 연장되고 홀 내부로부터 전도성 패드에 커플링되는 전도성 재료로 홀을 플레이팅(plating) 및/또는 충전(filling)하는 단계를 더 포함한다.
[0020] 일부 구현들에서, 다이는 홀을 드릴링하기 전에 캐비티의 플로어에 커플링된다. 일 양상에서, 홀을 드릴링하는 것은 한번에 수행된다. 따라서, 홀은 하나의 공정에서 기판의 제2 측면, 다이 및 전도성 패드를 통해 드릴링된다. 일 양상에서, 홀은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이 되도록 형성된다. 일 양상에서, 홀은 홀의 길이를 따라 단일 선형 홀이 되도록 형성된다.
[0021] 일 양상에서, 전도성 재료는 일체형 단일-세그먼트로서 형성된다. 일부 구현들에서, 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이들을 통해 연장되는 전도성 재료는 오직 하나의 층으로서 형성된다. 다른 양상에서, 방법은 기판의 제2 측면에 라미네이트 층을 커플링시키는 단계를 더 포함할 수 있고, 홀은 라미네이트 층을 통해 연장되고 그 내부에 정의되도록 추가로 드릴링되고, 전도성 재료는 라미네이트 층 사이에서 이를 통해 추가로 연장된다.
[0022] 본 명세서에 설명된 다른 양상은 임베디드 다이 기판을 제조하는 다른 방법을 제공한다. 방법은 제1 측면 및 대향하는 제2 측면을 갖는 기판을 제공하는 단계를 포함한다. 방법은 제1 측면으로부터 기판 내에 정의된 캐비티를 형성하는 단계를 더 포함한다. 방법은 다이를 캐비티의 플로어에 커플링시키는 단계를 또한 더 포함하고, 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 갖는다. 방법은 기판의 제2 측면에 라미네이트 층을 커플링시키는 단계를 또한 더 포함한다. 일 양상에서, 방법은 또한 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 드릴링하는 단계를 포함한다. 방법은, 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이들을 통해 연장되고 홀 내부로부터 전도성 패드에 커플링되는 전도성 재료로 홀을 플레이팅 및/또는 충전하는 단계를 더 포함한다.
[0023] 일부 구현들에서, 다이는 캐비티의 플로어에 커플링되고, 라미네이트 층은 홀을 드릴링하기 전에 기판의 제2 측면에 커플링된다. 일 양상에서, 홀을 드릴링하는 것은 한번에 수행된다. 일 양상에서, 홀은 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이 되도록 형성된다. 일 양상에서, 홀은 홀의 길이를 따라 단일 선형 홀이 되도록 형성된다.
[0024] 일 양상에서, 전도성 재료는 일체형 단일-세그먼트로서 형성된다. 일부 구현들에서, 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드 사이에서 이들을 통해 연장되는 전도성 재료는 오직 하나의 층으로서 형성된다. 일례에서, 전도성 재료는 기판의 제2 측면의 원위에 있는 라미네이트 층의 표면과 전도성 패드 사이에 상호연결부를 형성한다.
[0025] 다양한 특성들, 속성, 및 이점들은, 도면들과 함께 취해진 경우, 아래에 기재된 상세한 설명으로부터 명백해질 수 있으며, 도면에서, 동일한 참조 부호들은 전반에 걸쳐 대응적으로 식별된다.
[0026] 도 1은 일 접근법에 따른 제1 타입의 다이를 구현하는 EDS(embedded die substrate)의 일례의 단면도를 예시한다.
[0027] 도 2는 다른 접근법에 따른 제2 타입의 다이를 구현하는 EDS의 일례의 단면도를 예시한다.
[0028] 도 3은 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 제1 상호연결부 및 단일-세그먼트 다이-관통 제2 상호연결부를 포함하는 EDS의 단면도를 예시한다.
[0029] 도 4는 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 제1 상호연결부 및 단일-세그먼트 다이-관통 제2 상호연결부를 포함하는 다른 EDS의 단면도를 예시한다.
[0030] 도 5a는 본 명세서에서 설명된 양상들에 따른 EDS에 설치될 수 있는 다이의 백사이드 평면도를 예시한다.
[0031] 도 5b는 라인 5B-5B를 따라 취해진 도 5a의 다이의 단면도를 예시한다.
[0032] 도 6a는 본 명세서에서 설명된 양상들에 따라 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들을 갖는 제1 EDS의 백사이드 평면도를 예시한다.
[0033] 도 6b는 본 명세서에서 설명된 양상들에 따라 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들을 갖는 제2 EDS의 백사이드 평면도를 예시한다.
[0034] 도 7(도 7a 내지 도 7c를 포함함)은 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제공/제조하기 위한 스테이지들의 예시적인 시퀀스를 예시한다.
[0035] 도 8은 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하기 위한 예시적인 방법의 흐름도를 예시한다.
[0036] 도 9는 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하기 위한 예시적인 방법의 다른 흐름도를 예시한다.
[0037] 도 10은 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하기 위한 예시적인 방법의 다른 흐름도를 예시한다.
[0038] 도 11은 단일-세그먼트 다이-관통 상호연결부를 포함하는 임의의 전술된 EDS와 통합될 수 있는 다양한 전자 디바이스들을 예시한다.
[0039] 다음의 설명에서, 본 개시의 다양한 양상들의 완전한 이해를 제공하기 위해 특정한 세부사항들이 제공된다. 그러나, 양상들이 본 명세서에 주어진 특정 세부사항들 없이도 실시될 수 있음이 당업자들에 의해 이해될 것이다. 예를 들어, 회로들은, 불필요하게 상세히 양상들을 불명료하게 하는 것을 회피하기 위해 블록도들로 도시될 수 있다. 다른 예시들에서, 널리-공지된 회로들, 구조들 및 기술들은 본 개시의 양상들을 불명료하게 하지 않기 위해 상세히 도시되지 않을 수 있다.
[0040] 일부 구현들에서, 다이의 높이는 다이의 Z-방향을 따라 정의될 수 있고, 이는 본 개시의 도면들에 도시되어 있다. 일부 구현들에서, 다이의 Z-방향은 다이의 제1 측면(예를 들어, 탑사이드)과 대향하는 제2 측면(예를 들어, 백사이드) 사이의 축을 따라 정의될 수 있다. 탑사이드(또는 상단) 및 백사이드(또는 바닥)라는 용어들은 임의로 할당될 수 있지만; 일례로, 다이의 탑사이드 표면은 입력/출력 패드들의 대부분을 포함하는 부분일 수 있는 한편, 다이의 백사이드 표면은 기판에 본딩, 접착 또는 달리 부착된 부분일 수 있다. 일부 구현들에서, 다이의 탑사이드 부분은 다이의 백사이드일 수 있고, 다이의 백사이드 부분은 다이의 탑사이드일 수 있다. 탑사이드 부분은 하부 백사이드 부분에 비해 높은 부분일 수 있다. 백사이드 부분은 상부 탑사이드 부분에 비해 낮은 부분일 수 있다. 탑사이드 부분들 및 백사이드 부분들의 추가적인 예들은 아래에서 추가로 설명될 것이다. 다이의 X-Y 방향들은 다이의 측방향 및/또는 풋프린트를 지칭할 수 있다. X-Y 방향들의 예들은 본 개시의 도면들에 도시되어 있고 그리고/또는 아래에서 추가로 설명된다. 본 개시의 도면들 중 많은 것에서, 다이 및 EDS의 부분들은 X-Z 단면 또는 X-Z 평면에 걸쳐 도시될 수 있다. 그러나, 일부 구현들에서, EDS의 다이 및 부분들은 Y-Z 단면 또는 Y-Z 평면에 걸쳐 표현될 수 있다.
[0041] 일부 구현들에서, 상호연결부는 2개의 포인트들, 엘리먼트들 및/또는 컴포넌트들 사이에서 전기적 및/또는 열적 커플링을 허용 또는 용이하게 하는 다이, EDS, 디바이스 또는 패키지의 엘리먼트 또는 컴포넌트이다. 일부 구현들에서, 상호연결부는 트레이스 및/또는 플레이팅되고 그리고/또는 충전된 홀(예를 들어, 비아)을 포함할 수 있다. 일부 구현들에서, 상호연결부는 직렬로 연결된 복수의 비아들과 같은 캐스케이드된 세그먼트들(층들)로 형성될 수 있고; 이러한 상호연결부는 본 명세서에서 세그먼트화된 상호연결부로 지칭될 수 있다. 세그먼트화된 상호연결부들은 세그먼트들(예를 들어, 층들) 사이의 이음새들을 포함할 수 있는데, 이는, 적어도 처리 동안의 별개의 동작들 동안 별개의 세그먼트들이 형성될 수 있기 때문이다. 따라서, 세그먼트화된 상호연결부, 예를 들어, 비아들의 캐스케이드된 적층체로 형성된 세그먼트화된 상호연결부는 세그먼트화된 상호연결부의 길이에 횡방향으로, 세그먼트화된 상호연결부의 길이를 따라 세그먼트들 사이에 이음새들을 가질 수 있다. 반대로, 일부 구현들에서, 상호연결부는 오직 하나의 세그먼트(예를 들어, 오직 하나의 층)로 형성될 수 있고; 이러한 상호연결부는 본 명세서에서 단일-세그먼트 상호연결부(즉, 세그먼트화되지 않은 상호연결부)로 지칭될 수 있다. 단일-세그먼트 상호연결부들은 단일-세그먼트 상호연결부의 길이에 횡방향으로 단일-세그먼트 상호연결부의 길이를 따라 어떠한 이음새들도 갖지 않을 수 있다. 일부 구현들에서, 상호연결부는 제1 노드로부터 제2 노드까지 신호(예를 들어, 데이터 신호, 접지 신호, 전력 신호)의 전기적 경로를 제공하도록 구성될 수 있는 전기적으로 전도성 재료로 제조될 수 있다. 일부 구현들에서, 상호연결부는 제1 노드로부터 제2 노드까지 열적 경로를 제공하도록 구성될 수 있는 열적으로 전도성 재료로 제조될 수 있다. 상호연결부는 전기전으로 및/또는 열적으로 전도성일 수 있다. 상호연결부는 회로의 일부일 수 있다. 전도성 재료들의 예들의 비포괄적 리스트는 금, 은 및 구리를 포함한다. 전도성 재료는 전도성 페이스트(paste)일 수 있다.
[0042] 본 명세서에서 사용되는 바와 같이, 드릴링하는 것(예를 들어, 홀을 드릴링하는 것)은 예를 들어, 포토리소그래피 공정, 기계적 공정 및/또는 레이저 드릴링 공정을 포함하는 공정들로 구현될 수 있다.
[0043] 본 명세서에서 사용되는 바와 같이, 홀은 물리적 객체에 형성된 측벽(들)에 의해 정의되는 물리적 객체의 캐비티, 개구 또는 보이드(void)일 수 있다.
[0044] 멀티-층 디바이스에서, 최상위 금속배선 층을 제1 금속배선 층 또는 "M1" 층으로서 식별하는 것이 통상적이다. 각각의 하부 금속배선 층은 통상적으로 하나씩 증가된다. 본 명세서에 제시된 예시적인 EDS들은 4개의 금속배선 층들(M1, M2, M3, M4)을 갖는 것으로 예시되어 있다. 그러나, 본 명세서에서 설명된 양상들에 따른 EDS들에는 임의의 수의 금속배선 층들이 제시될 수 있다. 본 명세서의 어느 것도 EDS의 금속배선 층들의 수를 제한하는 것으로 의도되지 않는다.
개관
[0045] 일부 특징들은, 대향하는 유전체 층들 사이에 개재되는 전도성 층을 갖는 기판, 기판 내의 캐비티, 캐비티 내에서 기판에 장착되는 다이, 및 기판의 대향하는 측면들 상에서 유전체 층들에 라미네이트되는 프리-프레그(pre-preg) 층들을 포함하는 EDS(embedded die substrate)와 관련된다. 적어도 하나의 단일-세그먼트 상호연결부(예를 들어, 하나의 전도성 재료의 하나의 연속적 길이로 플레이팅 및/또는 충전되는 홀)는 EDS의 백사이드 상의 프리-프레그 층, 기판의 유전체 층을 통해 다이로 연장된다. 단일-세그먼트 상호연결부는 다이의 제1 측면(예를 들어, 탑사이드) 상의 전도성 패드를 프리-프레그 층의 대향하는 제2 측면(예를 들어, 백사이드) 상의 전도성 패드에 전기적으로 및/또는 열적으로 커플링시킬 수 있다. 다이 내의 부분을 포함하는 단일-세그먼트 상호연결부는, 다이가 캐비티 내의 기판에 커플링(예를 들어, 장착)된 후 EDS의 백사이드 드릴링 공정 동안 형성될 수 있다. EDS의 백사이드 드릴링 공정 동안 사전-지정된 위치에서 단일-세그먼트 상호연결부(다이 내의 부분을 포함함)를 형성하는 것은, 예를 들어, EDS의 사전-지정된 위치에 대응하는 위치에서 이전에 형성된 TSV(through substrate via)를 갖는 다이의 사용에 비해, 다이 비용의 감소 및 다이의 EDS로의 통합 비용의 감소를 도출할 수 있다. 추가적으로, EDS의 백사이드 드릴링 공정 동안 사전-지정된 위치에서 단일-세그먼트 상호연결부(다이 내의 부분을 포함함)를 형성하는 것은 단일-세그먼트 상호연결부가 그 전체 길이를 따라 열 소산 접지 저항을 최소화하도록 선택될 수 있는 하나의 전도성 재료를 갖게 제조되도록 허용한다.
예시적인 임베디드 다이 기판 다이 타입들
[0046] EDS는 일반적으로 2가지 타입들의 다이 중 하나를 사용한다. 제1 타입의 다이는 다이의 탑사이드 표면 상에 입력/출력/접지/전력 패드들을 갖는다. EDS에서 제1 타입의 다이의 사용은 라우팅에 대한 문제들을 제시한다. 모든 라우팅은 다이의 탑사이드 표면 상에서 시작(또는 종료)할 수 있다. 제1 타입의 다이 아래의 EDS의 층들로의 라우팅은 다이로부터 및 다이 위에서 라우팅 업되는(routed up) 트레이스들을 사용할 수 있다. 다이로부터 및 다이 위에서 트레이스들을 라우팅 업하는 것은 2차원 및 3차원 공간 둘 모두에서 곤란할 수 있다. 라우팅 문제들을 해결하는데 수반되는 과도한 시간은 전체 설계 비용을 증가시킬 수 있다. 추가적인 트레이스들은, 개방된 또는 단축된 금속배선에 대한 기회들이 증가함에 따라 신뢰도를 감소시킬 수 있다. 추가적으로, EDS에서 제1 타입의 다이의 사용은, 적어도 부분적으로 트레이스들의 우회적 라우팅으로 인해 EDS의 열적 및/또는 전기적 요건들이 충족되지 않는다는 점에서 성능에 악영향을 미칠 수 있다. 예를 들어, 금속배선의 긴 루트들은 EDS 내의 다이로부터 열을 제거하는 것을 곤란하게 할 수 있다. 추가적으로, 금속배선의 긴 루트들은, 원치않는 전자기 에너지가 금속배선에 커플링되어 다이의 내부 회로에 대한 액세스를 획득할 수 있는 것을 더 용이하게 하여 다이의 동작을 간섭할 수 있다.
[0047] 제2 타입의 다이는 다이의 백사이드 표면 상의 적어도 일부의 입력/출력/접지/전력 패드들에 대한 액세스를 가질 수 있다. 백사이드 표면으로부터 패드들에 대한 액세스는 다이 내의 TSV들(through substrate vias)(또한 실리콘 관통 비아들로 공지됨)의 사용에 의해 달성된다. TSV들은 탑사이드 패드를 백사이드 패드에 상호연결시킬 수 있다. TSV는 다이 내의 2개의 전기적 노드들 사이의 수직 전기적 연결부로서 개념화될 수 있다. 2개의 대향하는 외부 표면들을 갖는 다이의 경우, 제1 노드는 다이의 제1(예를 들어, 탑사이드) 표면 상에 있을 수 있는 한편 제2 노드는 다이의 제2(예를 들어, 백사이드) 표면 상에 있을 수 있다. 이러한 경우에, TSV는 다이를 완전히 관통할 수 있다.
[0048] 다이의 TSV들은 파운드리(foundry)에서 다이 제조 동안 형성된다. 본 명세서에서 사용될 수 있는 바와 같이, "파운드리"라는 용어는 반도체 집적 회로들을 제조하는 반도체 제조 설비 또는 장소를 지칭한다. 파운드리에서 다이 내의 TSV들의 제조는, 적어도 증가된 다이 마스크 카운트 및 TSV들을 갖는 다이를 제조하기 위해 사용된 동작들의 수에서의 증가로 인해 다이 비용을 증가시킨다. 파운드리에서 TSV들의 다이로의 통합은 또한 수율과 연관된 비용들을 수반할 수 있다. 파운드리에서 생성되는 TSV들 중 일부는 적절히 제조되지 않을 수 있다. 예를 들어, 다이의 제1 측면 상의 제1 노드가 다이의 제2 측면 상의 제2 노드에 연결되지 않도록 TSV 내에 개방 회로가 존재할 수 있다. 파운드리에서 제조된 TSV들과 연관된 에러들로 인해, 수율이 감소될 수 있고 비용이 증가할 수 있다.
[0049] EDS에서 제2 타입의 다이(즉, TSV들을 갖는 다이들)의 사용은 다이에서 TSV의 통합으로 인해 높은 다이 비용을 초래한다(즉, TSV들을 갖도록 제조된 다이들은 TSV들 없이 제조된 다이들보다 더 비싸다). TSV들을 갖도록 제조된 다이들이 EDS 통합 동안 레이저 정지부들로서 동작하도록 다이의 탑사이드 및 백사이드 패드들 둘 모두 상에 금속 플레이팅을 사용한다는 점에서 추가적인 비용이 수반된다. 추가적으로, 금으로 형성된 TSV들과 관련하여, 금 TSV들과 연관된 열 전도는 구리에 의해 제공되는 열 전도만큼 양호하지 않다. 따라서, TSV들을 갖는 다이들을 사용하는 EDS의 열 소산 접지 저항은 원하는 만큼 낮지 않다.
예시적인 EDS(Embedded Die Substrate)
[0050] 도 1은 일 접근법에 따른 제1 타입의 다이(124)(예를 들어, TSV들을 갖지 않는 다이)를 구현하는 EDS(embedded die substrate)(100)의 일례의 단면도를 예시한다. EDS(100)는 중앙 전도성 층(104), 탑사이드 유전체 층(106) 및 백사이드 유전체 층(108)을 포함하는 코어 기판(102)을 포함할 수 있다.
[0051] 다이(124)를 홀딩하기 위한 캐비티(122)가 탑사이드 유전체 층(106) 및 중앙 전도성 층(104)에 형성될 수 있다. 캐비티(122)의 바닥은 캐비티(122)의 "플로어"로 지칭될 수 있다. 다이(124)는 캐비티(122)의 플로어에 커플링될 수 있다(예를 들어, 캐비티(122) 내의 백사이드 유전체 층(108)에 커플링될 수 있다). 캐비티(122)는 충전재(138)로 충전될 수 있다.
[0052] 다이(124)는 다이(124)의 탑사이드 표면 상에 제1 전도성 패드(128), 제2 전도성 패드(130), 제3 전도성 패드(132) 및 제4 전도성 패드(134)를 포함하는 복수의 전도성 패드들(128, 130, 132, 134)을 포함할 수 있다. 도 1의 다이(124)는 TSV들(예를 들어, 다이 제조 동안 파운드리에서 다이의 본체 내에 형성된 비아들)을 포함하지 않는다. 보호용 전도성 층(136)은 복수의 전도성 패드들(128, 130, 132, 134) 각각 상에 제공될 수 있다.
[0053] 탑사이드 라미네이트 층(140)은 탑사이드 유전체 층(106)에 제공될 수 있다. 백사이드 라미네이트 층(142)은 백사이드 유전체 층(108)에 제공될 수 있다.
[0054] 도 1의 예시적인 예시에서, 다이(124)의 탑사이드 상의 복수의 전도성 패드들(128, 130, 132, 134) 중 하나는 다이(124) 아래의 EDS(100)의 층의 노드(예를 들어, 전도성 패드 또는 트레이스)에 연결될 수 있다. 백사이드 라미네이트 층(142)의 백사이드 상에서 제2 전도성 패드(130)와 노드(146) 사이의 (전기적 및 열적 에너지에 대한) 예시적인 라우팅 경로(144)는 양방향 화살표로 예시되어 있다.
[0055] 다이(124)의 탑사이드 상의 다이(124)의 제2 전도성 패드(130)에 도달하기 위해 탑사이드 드릴링이 사용될 수 있다. 탑사이드 드릴링은 캐비티(122)를 충전하기 위해 사용되는 탑사이드 라미네이트 층(140) 충전재(138)를 통해 연장될 수 있다. 탑사이드 드릴링을 위해 레이저 드릴이 사용될 수 있다. 레이저 정지부의 목적으로, 보호용 전도성 층(136)은 다이(124)의 제2 전도성 패드(130)를 보호한다. 레이저 정지부(예를 들어, 보호용 전도성 층(136))는 레이저 드릴이 제2 전도성 패드(130)를 통해 다이(124)까지 관통하지 않도록 정지시킨다. 백사이드 드릴링은 노드(146)(예를 들어, 패드 또는 트레이스)로부터 코어 기판(102)의 중앙 전도성 층(104)을 향하는 경로를 개방할 수 있다.
[0056] 제2 전도성 패드(130)와 노드(146)(예를 들어, 패드 또는 트레이스) 사이에 전도 경로를 달성하기 위해, 다이(124) 위에 및 그 주위에 금속배선이 라우팅될 수 있다. 금속배선은 상호연결부(112)를 통해(탑사이드 라미네이트 층(140)을 통해) 위로 라우팅될 수 있다. 그 다음, 금속배선은 전도성 트레이스(148)에 의해 형성된 상호연결부의 일부를 따라 다이(124)의 에지를 지나 측방향으로 라우팅될 수 있다. 그 다음, 금속배선은 비아들 및 패드들의 다수의 수직 세그먼트들(예를 들어, 실질적으로 Z-축을 따라 정렬된 세그먼트들)을 통해 다이를 지나 아래로 라우팅될 수 있다. 예를 들어, 금속배선은 백사이드 라미네이트 층(142)의 노드(146)에 연결하기 전에 제1 비아 세그먼트(152), 제1 패드(154), 제2 비아 세그먼트(156), 제3 비아 세그먼트(158), 제2 패드(160) 및 제4 비아 세그먼트(162)를 통해 라우팅될 수 있다. 임의의 둘 이상의 커플링된 비아 세그먼트들은 본 명세서에서 "세그먼트화된 상호연결부"로 지칭될 수 있다. 방금 설명된 금속배선의 우회적 라우팅은 계획을 세우고 구현하기에 곤란할 수 있다. 우회적 라우팅은 EDS(100)의 제조에 비용을 추가할 수 있고, EDS(100)가 전기적 및/또는 열적 요건들을 충족하지 않는 것을 초래할 수 있다.
[0057] 도 2는 다른 접근법에 따른 제2 타입의 다이(224)(예를 들어, TSV들을 갖는 다이)를 구현하는 EDS(200)의 일례의 단면도를 예시한다. EDS(200)는 중앙 전도성 층(204), 탑사이드 유전체 층(206) 및 백사이드 유전체 층(208)을 포함하는 코어 기판(202)을 포함할 수 있다.
[0058] 다이(224)를 홀딩하기 위한 캐비티(222)가 탑사이드 유전체 층(206) 및 중앙 전도성 층(204)에 형성될 수 있다. 캐비티(222)의 바닥은 캐비티(222)의 "플로어"로 지칭될 수 있다. 다이(224)는 캐비티(222)의 플로어에 커플링될 수 있다(예를 들어, 캐비티(222) 내의 백사이드 유전체 층(208)에 커플링될 수 있다). 캐비티(222)는 충전재(238)로 충전될 수 있다.
[0059] 다이(224)는 다이(224)의 탑사이드 표면 상에 제1 전도성 패드(228), 제2 전도성 패드(230), 제3 전도성 패드(232) 및 제4 전도성 패드(234)를 포함하는 복수의 전도성 패드들(228, 230, 232, 234)을 포함할 수 있다. 도 2의 다이(224)는 제1 TSV(through substrate via)(264) 및 제2 TSV(266)를 포함한다. 제1 TSV(264) 및 제2 TSV(266)는 다이 제조 동안 파운드리에서 다이(224)의 본체 내에 형성된 비아들일 수 있다. 탑사이드 보호용 전도성 층(236)은 복수의 전도성 패드들(228, 230, 232, 234) 각각 상에 제공될 수 있다.
[0060] 탑사이드 라미네이트 층(240)은 탑사이드 유전체 층(206)에 제공될 수 있다. 백사이드 라미네이트 층(242)은 백사이드 유전체 층(208)에 제공될 수 있다.
[0061] 도 2의 예시적인 예시에서, 다이(224)는 제1 TSV(264)에 커플링된 제1 전도성 패드(228) 및 제2 TSV(266)에 커플링된 제4 전도성 패드(234)를 갖는 파운드리에서 제조된다. 제1 TSV(264) 및 제2 TSV(266)는 백사이드 전도성 패드(268)에 커플링된다. 즉, 다이(224)는 다이(224)의 본체 내에 제1 TSV(264) 및 제2 TSV(266)를 포함하고; 제1 TSV(264) 및 제2 TSV(266)는 파운드리에서 다이 제조 동안 다이(224)의 본체 내에 형성되었다. 이러한 구성에서, 제1 전도성 패드(228), 제1 TSV(264), 제4 전도성 패드(234), 제2 TSV(266) 및 백사이드 전도성 패드(268)는 금으로 형성될 수 있다.
[0062] 다이(224)의 탑사이드 상의 레이저 정지부의 목적으로, 탑사이드 보호용 전도성 층(236)은 복수의 전도성 패드들(228, 230, 232, 234)을 보호한다. 예를 들어, 탑사이드 드릴링 공정에서, 레이저 정지부(예를 들어, 탑사이드 보호용 전도성 층(236))는 레이저 드릴이 제2 전도성 패드(230)를 통해 다이(224)까지 관통하지 않도록 정지시킨다.
[0063] 다이(224)의 백사이드의 레이저 정지부의 목적으로, 백사이드 보호용 전도성 층(270)은 백사이드 전도성 패드(268)를 보호한다. 다이(224)에 백사이드 보호용 전도성 층(270)의 추가는 다이(224)에 대한 비용을 추가한다. 백사이드 보호용 전도성 층(270)은 EDS(200)의 백사이드로부터 코어 기판(202)의 중앙 전도성 층(204)을 향해 레이저 드릴링함으로써 형성되는 홀들에 대한 레이저 정지부로서 동작한다.
[0064] EDS 통합 동안의 백사이드 드릴링 공정 동안 형성될 수 있는 상호연결부들(272, 274)은 다이(224) 내로 및/또는 이를 통해 연장되지 않는다. 이들은 백사이드 전도성 패드(268) 상에 형성된 백사이드 보호용 전도성 층(270)(레이저 정지 층)에서 정지하는데, 이는, 예를 들어 EDS 통합 동안 다이(224) 내로 홀들(예를 들어, 다이 내로 그리고/또는 다이를 통해 연장되는 홀들, 다이를 관통하는 홀들)을 드릴링하는 것이 다이(224)를 손상시킬 수 있는 우려 때문이다. 예를 들어, EDS 통합 동안 다이(224)의 교체는 가능하지 않을 수 있기 때문에 EDS 통합 동안 다이(224)를 손상시키기 않는 것이 바람직하다. 손상된 다이의 결과는 EDS(200)의 완전한 손실일 수 있다.
[0065] EDS(200)에 대한 제2 접근법의 사용은 비용을 초래할 수 있다. TSV를 갖는 다이는 TSV를 갖지 않는 다이보다 비싸다. 또한, 앞서 언급된 바와 같이, 제1 TSV(264) 및 제2 TSV(266)는 금으로 형성될 수 있다. 반대로, 상호연결부들(272, 274)은 구리로 형성될 수 있다. 금의 열 전도도는 구리의 열 전도도보다 작다. 따라서, 백사이드 라미네이트 층(242)의 백사이드 상에서 다이(224)로부터 예를 들어, 패드 또는 트레이스(280)로의 열 에너지의 전달은 최적이 아니다.
[0066] 도 1 및 도 2에 예시된 예시적인 접근법들과 반대로, (파운드리에서가 아닌) EDS 통합 동안 다이 내로의 백사이드 드릴링에 의해 다이에 형성되는 적어도 하나의 단일-세그먼트 다이-관통 상호연결부를 갖는 예시적인 EDS는 파운드리 TSV 비용들을 감소시킴으로써 비용을 절감할 수 있고, 백사이드 드릴링에 대한 백사이드 구리 플레이팅 비용들을 감소시킬 수 있고, 금보다 양호한 열 전도도를 갖는 구리와 같은 도체로 전적으로 형성되는 단일-세그먼트 다이 관통 상호연결부를 사용함으로써 성능을 개선할 수 있다.
개선된 예시적인 EDS(Embedded Die Substrate)
[0067] 도 3은 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)를 포함하는 EDS(300)의 단면도를 예시한다.
[0068] "단일-세그먼트" 구조라는 용어는 본 명세서에서 일체형 구조, 분할불가능한 구조 및/또는 분할되지 않은 구조를 설명하기 위해 사용될 수 있다. 본 명세서에서 사용되는 바와 같이, "단일-세그먼트 다이-관통 상호연결부"라는 용어는 본 명세서에서 일체형, 분할불가능한 및/또는 분할되지 않은 상호연결부를 설명하기 위해 사용될 수 있고, 여기서 상호연결부의 일부는 EDS(300)의 하나의 층(예를 들어, 기판 층, 유전체 층, 라미네이트 층)의 적어도 일부 및 EDS(300)의 다이(324)를 통해 연장(예를 들어, 관통, 피어싱, 통과, 침투, 진입)된다. 단일-세그먼트 다이-관통 상호연결부의 예는, 정의된 제로가 아닌 높이를 갖는 측벽, 플레이팅된 홀, 및/또는 제1 단부(예를 들어, 제2 라미네이트 층(342)(예를 들어, 백사이드 라미네이트 층) 또는 제2 유전체 층(308)의 및/또는 내의 제1 단부) 및 원위 제2 단부(예를 들어, 제1 단부의 종점, EDS(300)의 다이(324)의 제1 전도성 패드(328)의 및/또는 내의, 또는 제1 전도성 패드(328) 상에 제공되는 보호용 전도성 층(336)(예를 들어, 레이저 정지부, 금속 층, 구리 층)의 및/또는 내의 제2 단부)를 갖는 하나의 전도성 재료로 형성된 충전된 홀을 갖는 기둥형 구조를 포함할 수 있다. 본 명세서에서 사용되는 바와 같이, 단일-세그먼트 다이-관통 상호연결부(예를 들어, 단일-세그먼트 다이-관통 제1 상호연결부(310))는 예를 들어, 제1 홀(310H)을 EDS(300)의 기판(302)을 통해, EDS(300)의 다이(324) 내로 그리고 다이(324)의 전도성 패드(328) 내로 드릴링하고 그리고/또는 제1 홀(310H) 내부로부터 전도성 패드(328)에 커플링시키는 하나의 전도성 재료로 제1 홀(310H)을 플레이팅 및/또는 충전함으로써 형성될 수 있다. 전도성 재료는 제1 홀(310H)의 측벽들을 플레이팅하고 그리고/또는 제1 홀(310H)을 완전히 충전할 수 있다. 일부 구현들에서, 제1 홀(310H)은 일정한 직경 또는 선형으로 감소하는 직경을 가질 수 있다(예를 들어, 홀을 드릴링하는 것은, 홀이 홀의 전체 길이를 따라 일정한 직경 또는 선형으로 감소하는 직경을 갖도록 구현된다).
[0069] 일부 구현들에서, 층들(예를 들어, 복수의 세그먼트들을 포함하는 전기적으로 전도성 층들)의 형성은 EDS(300)의 단일-세그먼트 다이-관통 상호연결부의 단면 분석 또는 평행 랩핑(p-랩핑)에서 검출되지 않을 것이다. 일부 구현들에서, 본 명세서에 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부는 예를 들어, 복수의 연결된(예를 들어, 인접된) 비아들의 적층체와 반대로 오직 하나의 세그먼트(예를 들어, 층)를 포함한다.
[0070] 단일-세그먼트 다이-관통 제1 상호연결부(310)는 그 전체 길이를 따라 전도성 재료로 플레이팅 및/또는 충전될 수 있다. 일부 구현들에서, 오직 하나의 전도성 재료가 사용된다. 즉, 일부 구현들에서, 하나의 전도성 재료가 단일-세그먼트 다이-관통 제1 상호연결부(310)의 전체 길이를 따라 분포된다. 하나의 전도성 재료는 일체형, 분할불가능한 및/또는 분할되지 않은 구조를 형성할 수 있다. 일부 구현들에서, 전도성 재료는 구리일 수 있다. 일부 구현들에서, 전도성 재료는 전도성 페이스트일 수 있다. 단일-세그먼트 다이-관통 제1 상호연결부(310)는, 다이(324)가 기판(302)에 커플링(예를 들어, 물리적으로 장착)된 후 EDS(300)의 백사이드 드릴링 공정 동안 형성될 수 있다. 일부 구현들에서, EDS(300)에서 사용되는 다이(324)는 단일-세그먼트 다이-관통 제1 상호연결부(310)에 대해 미리 지정된 위치에서 TSV 없이 파운드리에서 생성될 수 있다.
[0071] EDS(300)는 기판(302)을 포함할 수 있다. 기판(302)은 제1 측면(301) 및 대향하는 제2 측면(303)을 가질 수 있다. 기판(302)은 코어 기판일 수 있다. 기판(302)은 기판(302)의 제1 측면(301)의 제1 유전체 층(306)과 기판(302)의 제2 측면(303)의 제2 유전체 층(308) 사이에 개재된 전도성 층(304)을 포함할 수 있다. 전도성 층(304)은 구리와 같은 금속으로 형성될 수 있다. 전도성 층(304)은 EDS(300)의 다른 전도성 층들(예를 들어, M1 층(382), M2 층(384), M3 층(386), M4 층(388))보다 두꺼울 수 있다. 전도성 층(304)의 두께는 EDS(300)에 대한 강성 및/또는 구조적 지지를 제공할 수 있다. 전도성 층(304)은 EDS(300)의 접지 평면 또는 전력 평면으로 사용될 수 있다.
[0072] 대안적인 양상에서, 기판(302)은 코어 기판일 수 있다. 대안적인 양상에서, 기판(302)은 기판(302)의 제1 측면(301)의 제1 전도성 층(미도시)과 기판(302)의 제2 측면(303)의 제2 전도성 층(미도시) 사이에 개재된 유전체 층(미도시)을 포함할 수 있는 것으로 고려된다. 즉, 대안적인 양상에서, 기판(302)은 전도성 층들과 대향하는 측면들 상에 클래딩되는 비-전도성 유전체 층을 가질 수 있다. 적절한 절연체들은 유전체의 양 측면 상의 전도성 층들에 대한 단락을 방지하기 위해 다양한 층들을 통해 연장되는 상호연결부들 주위에 형성될 수 있다.
[0073] 기판(302) 내에 캐비티(322)가 정의될 수 있다. 본 명세서에서 설명되는 바와 같이, 캐비티(322)는 기판(302) 내의 측벽들에 의해 정의되는 개구 또는 보이드일 수 있다. 캐비티(322)는 기판(302)의 제1 측면(301)으로부터 기판(302) 내에 정의될 수 있다. 캐비티(322)는 기판에 형성될 수 있다. 캐비티(322)는 다이(324)를 홀딩하기에 충분할 만큼 클 수 있다. 캐비티(322)는 예를 들어, 포토리소그래픽, 기계적 및/또는 레이저 드릴링을 포함하는 방법들에 의해 형성될 수 있다. 캐비티(322)의 바닥은 캐비티(322)의 "플로어"로 지칭될 수 있다. 일부 구현들에서, 캐비티(322)는 제1 유전체 층(306) 및 전도성 층(304)이 없을 수 있고, 캐비티(322)의 플로어는 캐비티(322)에서 노출되는 제2 유전체 층(308)에 의해 정의될 수 있다.
[0074] 다이(324)는 능동 및/또는 수동 회로들/컴포넌트들을 포함할 수 있다. 다이(324)는 픽-앤드-플레이스(pick-and-place) 머신, 다이 본딩 머신 또는 칩 슈터(shooter)로서 통상적으로 설명되는 SMT(surface mount technology) 컴포넌트 배치 시스템을 사용하여 캐비티(322)의 플로어에 커플링될(예를 들어, 캐비티(322) 내의 제2 유전체 층(308)에 커플링될) 수 있다. 다이(324)는 예를 들어, 접착제, 솔더(solder) 또는 에폭시(326)를 사용하여 캐비티(322)의 플로어에 커플링될 수 있다.
[0075] 다이(324)는 캐비티(322)의 플로어의 원위에 있는 다이(324)의 측면 상에 제1 전도성 패드(328), 제2 전도성 패드(330), 제3 전도성 패드(332) 및 제4 전도성 패드(334)를 포함하는 복수의 전도성 패드들(328, 330, 332, 334)을 포함할 수 있다. 도 3의 예시적인 예시의 다이(324)는 다이(324)의 제조 동안 파운드리에서 다이(324) 내에 형성된 TSV들(through substrate vias)을 도시하지 않는다. 일부 구현들에서, 다이(324)는, 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)와 같은 단일-세그먼트 다이-관통 상호연결부에 대해 미리 지정된 위치에서가 아니라 다이 제조 동안 파운드리에서 다이(324) 내에 형성된 하나 이상의 TSV들을 포함할 수 있다.
[0076] 복수의 전도성 패드들(328, 330, 332, 334)은 임의의 전도성 재료(예를 들어, 금)로 형성될 수 있다. 보호용 전도성 층(336)은 복수의 전도성 패드들(328, 330, 332, 334) 각각 상에 프린팅, 적층, 형성 또는 그렇지 않으면 제공될 수 있다. 보호용 전도성 층(336)은 단일-세그먼트 다이-관통 제1 상호연결부(310), 제2 상호연결부(312), 제3 상호연결부(314) 및/또는 단일-세그먼트 다이-관통 제4 상호연결부(316)의 부분들의 형성에서 레이저 드릴링이 사용되는 경우 레이저 정지부로서 사용될 수 있다.
[0077] 캐비티(322)는 다이(324)를 캡슐화, 보호 및/또는 고정시키기 위해 충전재(338)로 충전될 수 있다. 충전재(338)는 예를 들어, 캡슐화 재료, 제1 유전체 층(306)을 형성하기 위해 사용되는 재료, 또는 제1 유전체 층(306)의 탑사이드 표면에 라미네이트되는 프리-프레그 재료와 같은 프리-프레그 재료일 수 있다.
[0078] 제1 라미네이트 층(340)(예를 들어, 탑사이드 라미네이트 층)은 제1 유전체 층(306)에 제공될 수 있다. 제2 라미네이트 층(342)(예를 들어, 백사이드 라미네이트 층)은 제2 유전체 층(308)에 제공될 수 있다. 제1 라미네이트 층(340) 및 제2 라미네이트 층(342) 각각은 프리-프레그(미리 침투된) 층으로 지칭될 수 있다. 제1 라미네이트 층(340) 및 제2 라미네이트 층(342) 각각은 하나 이상의 유전체 및 전기적으로 전도성 층들을 포함할 수 있다. 예를 들어, 프리-프레그 층들은 분사에 의해 이들의 각각의 표면들 상에 층들을 적층함으로써 제공될 수 있다. 프리-프레그 층들 및/또는 추가적인 층들을 기판(302) 상에 제공하기 위한 다른 방식들(예를 들어, 라미네이팅, 본딩, 부착, 접착, 형성)은 당업자들에게 공지되어 있다.
[0079] 도 3의 예시적인 예시에서, 다이(324)는 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)에 대해 미리 지정된 위치들에서 TSV들 없이 파운드리에서 제조될 수 있다. 다른 위치들의 TSV들은 선택적이다. 주어진 다이에서 TSV들의 수를 감소시키는 것은 다이의 비용을 감소시킬 수 있다. 파운드리에서 다이 제조 동안 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)에 대해 미리 지정된 위치들에서 TSV들을 형성하는 대신에, 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)는 기판(302) 및 다이(324)의 적어도 일부를 통한 백사이드 드릴링에 의해 EDS 통합을 통해 형성될 수 있다.
[0080] 제1 전도성 패드(328) 및 제4 전도성 패드(334)(단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)에 각각 커플링될 수 있음)는 다이(324)의 능동 및/또는 수동 회로들에 커플링될 수 있다. 마찬가지로, 제2 전도성 패드(330) 및 제3 전도성 패드(332)는 다이(324)의 능동 및/또는 수동 회로들에 커플링될 수 있다.
[0081] 제2 상호연결부(312) 및 제3 상호연결부(314)와 연관된 탑사이드 드릴링 공정과 관련하여, 레이저 정지부(예를 들어, 보호용 전도성 층(336))는 레이저 드릴에 의해 형성된 홀이 전도성 패드들(330, 332)(금으로 형성될 수 있음)을 통해 다이(324) 내로 관통하지 않도록 정지시킨다. 제2 상호연결부(312) 및 제3 상호연결부(314)는 다이(324) 내로 및/또는 이를 통해 연장되지 않는다.
[0082] 백사이드 드릴링 공정과 관련하여, 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)는 다이(324) 내로 및/또는 이를 통해 연장될 수 있다. 즉, 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)는, (적절한 경우) 제2 라미네이트 층(342), 제2 유전체 층(308)(예를 들어, 기판(302)에 형성된 캐비티(322)의 플로어)을 통해 그리고 캐비티(322)의 플로어에 커플링된 다이(324) 내로 및/또는 이를 통해 드릴링함으로써, 제1 홀(310H) 및 제4 홀(316H)에 각각 형성될 수 있다.
[0083] 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)와 연관된 백사이드 드릴링 공정과 관련하여, 다이(324)의 백사이드 상의 레이저 정지부는 존재하지 않음을 주목한다. 실제로, 레이저 정지부는 레이저 드릴로 구현되는 백사이드 드릴링 공정 동안 단일-세그먼트 다이-관통 제1 상호연결부(310) 및 단일-세그먼트 다이-관통 제4 상호연결부(316)의 형성을 방해할 수 있다. 적어도 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 위치들에서, 레이저 정지부의 제거는 비용을 절감할 수 있다.
[0084] 도 3의 예시적인 예시에서, 다이(324)의 탑사이드 상의 제2 전도성 패드(330) 및 제3 전도성 패드(332) 중 하나 이상은 다이(324) 아래의 EDS(300)의 층에서 제1 노드(364) 및 제4 노드(370)(예를 들어, 전도성 패드 또는 트레이스)에 연결될 수 있다. 이러한 연결을 달성하기 위한 라우팅 경로의 예는 도 1과 관련하여 앞서 제공되었고, 간략화를 위해 반복되지 않을 것이다.
[0085] 단일-세그먼트 다이-관통 제1 상호연결부(310)를 구현하는 이점들은, 제2 라미네이트 층(342) 상에서 제1 전도성 패드(328)(또는 제1 전도성 패드(328) 상의 보호용 전도성 층(336))로부터 하나의 전도성 재료(예를 들어, 구리)를 통한 M4 층(388) 패드 또는 트레이스(366)로의 전도 경로(376)의 제공을 포함할 수 있다. 전도 경로(376)는 다이(324) 및 다이(324)와 제2 라미네이트 층(342) 사이의 기판(302)의 일부를 통과할 수 있다. 단일-세그먼트 다이-관통 제1 상호연결부(310)가 하나의 전도성 재료로 제조될 수 있기 때문에, 전도성 재료는 열 소산 접지 저항을 최소화하고 열 전도도를 최대화하도록 선택될 수 있다. 전도 경로(376)는 양방향 화살표로 도 3에 도식적으로 예시되어 있다.
[0086] 도 3에 예시된 단일-세그먼트 다이-관통 제4 상호연결부(316)를 구현하는 이점들은 제2 유전체 층(308) 상에서 제4 전도성 패드(334)(또는 제4 전도성 패드(334) 상의 보호용 전도성 층(336))로부터 제3 노드(368)(예를 들어, M3 층(386) 제3 노드(368)(예를 들어, 패드, 트레이스))로의 전도 경로(378)를 포함할 수 있다. 전도 경로(378)는 다이(324) 및 다이(324)와 제2 라미네이트 층(342) 사이의 기판(302)의 일부를 통과할 수 있다. 단일-세그먼트 다이-관통 제4 상호연결부(316)가 하나의 전도성 재료로 제조될 수 있기 때문에, 전도성 재료는 열 소산 접지 저항을 최소화하고 열 전도도를 최대화하도록 선택될 수 있다. 전도 경로(378)는 양방향 화살표로 도 3에 도식적으로 예시되어 있다.
[0087] 본 명세서에 설명된 구조들 및 방법들을 구현하는 것은 예를 들어, 제1 전도성 패드(328)와 백사이드 패드 또는 트레이스(366) 사이에서 열 소산 접지 저항의 최소화 및 전도 경로들(예를 들어, 전도 경로(376))의 열 전도도의 최대화를 도출할 수 있다. 예를 들어, 구리로 형성된 단일-세그먼트 다이-관통 제1 상호연결부(310)를 사용하는 것은 (예를 들어, 도 2와 관련하여 설명된 예에서와 같은) 구리 플레이팅된 비아 세그먼트 상에 적층된 금 TSV 비아 세그먼트에 비해 대략 30 퍼센트의 열 전도도에서의 개선을 도출할 수 있다.
[0088] 요약하면, 일 양상에 따르면, EDS(300)와 같은 디바이스는 제1 측면(301) 및 대향하는 제2 측면(303)을 갖는 기판(302), 제1 측면(301)으로부터 기판(302) 내에 정의된 캐비티(322), 캐비티(322)의 플로어에 커플링된 다이(324), 캐비티(322)의 플로어의 원위에 있는 다이(324)의 측면 상의 전도성 패드를 갖는 다이(324)(예를 들어, 제4 전도성 패드(334))를 포함할 수 있다. EDS(300)는 기판(302)의 제2 측면(303), 다이(324) 및 전도성 패드(예를 들어, 제4 전도성 패드(334))를 통해 연장되고 그 내부에 (예를 들어, 제2 유전체 층(308) 내에) 정의되는 홀(예를 들어, 제4 홀(316H))을 더 포함할 수 있다. EDS(300)는 홀(예를 들어, 제4 홀(316H)) 내에서 그리고 전도성 패드(예를 들어, 제4 전도성 패드(334))와 기판(302)의 제2 측면(303) 사이에서 이를 통해 (예를 들어, 제2 유전체 층(308) 내에서) 연장되는 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(316))를 더 포함할 수 있다. 즉, 도 3의 EDS(300)의 일부 구현들에서, 홀(예를 들어, 제4 홀(316H))은 기판(302)의 제2 측면(303), 다이(324) 및 전도성 패드(예를 들어, 제4 전도성 패드(334))를 통해 (예를 들어, 제2 유전체 층(308) 내에서) 연속적일 수 있다. 일부 구현들에서, 홀(예를 들어, 제4 홀(316H))은 기판(302)의 제2 측면(303), 다이(324) 및 전도성 패드(예를 들어, 제4 전도성 패드(334))를 통해 (예를 들어, 제2 유전체 층(308) 내에서) 연장되는 선형 축을 따라 동심원일 수 있다. 일부 구현들에서, 홀(예를 들어, 제4 홀(316H))은 홀(예를 들어, 제4 홀(316H))의 길이를 따라 단일 선형 홀일 수 있다. 일부 구현들에서, 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(316)를 형성함)는 일체형 단일-세그먼트일 수 있다. 일부 구현들에서, 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(316)를 형성함)는 오직 하나의 층을 포함할 수 있다. 즉, 홀(예를 들어, 제4 홀(316H)) 내로 플레이팅된 및/또는 충전된 전도성 재료는 단일-세그먼트 다이-관통 상호연결부(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(316))로 식별될 수 있다.
[0089] 요약하면, 일 양상에 따르면, EDS(300)와 같은 디바이스는 제1 측면(301) 및 대향하는 제2 측면(303)을 갖는 기판(302), 제1 측면(301)으로부터 기판(302) 내에 정의된 캐비티(322), 캐비티(322)의 플로어에 커플링된 다이(324), 캐비티(322)의 플로어의 원위에 있는 다이(324)의 측면 상의 전도성 패드를 갖는 다이(324)(예를 들어, 제1 전도성 패드(328))를 포함할 수 있다. EDS(300)는 캐비티(322)의 플로어에 인접한 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308))에 커플링되는 라미네이트 층(예를 들어, 제2 라미네이트 층(342))을 더 포함할 수 있다. 일부 양상들에서, 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308))은 다이(324)와 라미네이트 층(예를 들어, 제2 라미네이트 층(342)) 사이에 개재될 수 있다. EDS(300)는 라미네이트 층(예를 들어, 제2 라미네이트 층(342)), 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308)), 다이(324) 및 전도성 패드(예를 들어, 제1 전도성 패드(328))를 통해 연장되고 그 내부에 정의되는 홀(예를 들어, 제1 홀(310H))을 더 포함할 수 있다. EDS(300)는 홀(예를 들어, 제1 홀(310H)) 내에서 그리고 라미네이트 층(예를 들어, 제2 라미네이트 층(342)), 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308)), 다이(324) 및 전도성 패드(예를 들어, 제1 전도성 패드(328)) 사이에서 이를 통해 연장되는 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제1 상호연결부(310))를 더 포함할 수 있다. 일부 구현들에서, 홀(예를 들어, 제1 홀(310H))은 라미네이트 층(예를 들어, 제2 라미네이트 층(342)), 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308)), 다이(324) 및 전도성 패드(예를 들어, 제1 전도성 패드(328))를 통해 연속적일 수 있다. 일부 구현들에서, 홀(예를 들어, 제1 홀(310H))은 라미네이트 층(예를 들어, 제2 라미네이트 층(342)), 기판(302)의 제2 측면(303)(예를 들어, 제2 유전체 층(308)), 다이(324) 및 전도성 패드(예를 들어, 제1 전도성 패드(328))를 통해 연장되는 선형 축을 따라 동심원일 수 있다. 일부 구현들에서, 홀(예를 들어, 제1 홀(310H))은 홀(예를 들어, 제1 홀(310H))의 길이를 따라 단일 선형 홀일 수 있다. 일부 구현들에서, 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제1 상호연결부(310)를 형성함)는 일체형 단일-세그먼트일 수 있다. 일부 구현들에서, 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제1 상호연결부(310)를 형성함)는 오직 하나의 층을 포함할 수 있다. 즉, 홀(예를 들어, 제1 홀(310H)) 내로 플레이팅된 및/또는 충전된 전도성 재료는 단일-세그먼트 다이-관통 상호연결부(예를 들어, 단일-세그먼트 다이-관통 제1 상호연결부(310))로 식별될 수 있다.
[0090] 적절한 절연체들은 예를 들어, 전도성 층(304)에 대한 단락을 방지하기 위한 다양한 층들 및/또는 접착제, 솔더 또는 에폭시(326)를 통해 연장되는 상호연결부들 주위에 형성될 수 있다.
[0091] 도 4는 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)를 포함하는 EDS(400)의 단면도를 예시한다. 도 3의 EDS(300)와 도 4의 EDS(400) 사이의 차이는, 모든 단일-세그먼트 다이-관통 상호연결부들이 동일한 층(예를 들어, M4 층(488))에 제1 단부들(411, 417)을 갖는다는 점이다. 따라서, 도 4의 양상에서, 단일-세그먼트 다이-관통 상호연결부들(410, 416)은 단일 백사이드 드릴링 공정 동안 형성될 수 있다.
[0092] EDS(400)는 기판(402)을 포함할 수 있다. 기판(402)은 제1 측면(401) 및 대향하는 제2 측면(403)을 가질 수 있다. 기판(402)은 코어 기판일 수 있다. 기판(402)은 기판(402)의 제1 측면(401)의 제1 유전체 층(406)과 기판(402)의 제2 측면(403)의 제2 유전체 층(408) 사이에 개재된 전도성 층(404)을 포함할 수 있다. 전도성 층(404)은 구리와 같은 금속으로 형성될 수 있다. 전도성 층(404)은 EDS(400)의 다른 전도성 층들(예를 들어, M1 층(482), M2 층(484), M3 층(486), M4 층(488))보다 두꺼울 수 있다. 전도성 층(404)의 두께는 EDS(400)에 대한 강성 및/또는 구조적 지지를 제공할 수 있다. 전도성 층(404)은 EDS(400)의 접지 평면 또는 전력 평면으로 사용될 수 있다.
[0093] 대안적인 양상에서, 기판(402)은 코어 기판일 수 있다. 대안적인 양상에서, 기판(402)은 기판(402)의 제1 측면(401)의 제1 전도성 층(미도시)과 기판(402)의 제2 측면(403)의 제2 전도성 층(미도시) 사이에 개재된 유전체 층(미도시)을 포함할 수 있는 것으로 고려된다. 즉, 대안적인 양상에서, 기판(402)은 전도성 층들과 대향하는 측면들 상에 클래딩되는 비-전도성 유전체 층을 가질 수 있다. 적절한 절연체들은 예를 들어, 유전체의 양 측면 상의 전도성 층들에 대한 단락을 방지하기 위해 다양한 층들을 통해 연장되는 상호연결부들 주위에 형성될 수 있다.
[0094] 기판(402) 내에 캐비티(422)가 정의될 수 있다. 본 명세서에서 설명되는 바와 같이, 캐비티(422)는 기판(402) 내의 측벽들에 의해 정의되는 개구 또는 보이드일 수 있다. 캐비티(422)는 기판(402)의 제1 측면(401)으로부터 기판(402) 내에 정의될 수 있다. 캐비티(422)는 기판에 형성될 수 있다. 캐비티(422)는 다이(424)를 홀딩하기에 충분할 만큼 클 수 있다. 캐비티(422)는 예를 들어, 포토리소그래픽, 기계적 및/또는 레이저 드릴링을 포함하는 방법들에 의해 형성될 수 있다. 캐비티(422)의 바닥은 캐비티(422)의 "플로어"로 지칭될 수 있다. 일부 구현들에서, 캐비티(422)는 제1 유전체 층(406) 및 전도성 층(404)이 없을 수 있고, 캐비티(422)의 플로어는 캐비티(422)에서 노출되는 제2 유전체 층(408)에 의해 정의될 수 있다.
[0095] 다이(424)는 능동 및/또는 수동 회로들/컴포넌트들을 포함할 수 있다. 다이(424)는 픽-앤드-플레이스(pick-and-place) 머신, 다이 본딩 머신 또는 칩 슈터로서 통상적으로 설명되는 SMT(surface mount technology) 컴포넌트 배치 시스템을 사용하여 캐비티(422)의 플로어에 커플링될(예를 들어, 캐비티(422) 내의 제2 유전체 층(408)에 커플링될) 수 있다. 다이(424)는 예를 들어, 접착제, 솔더(solder) 또는 에폭시(426)를 사용하여 캐비티(422)의 플로어에 커플링될 수 있다.
[0096] 다이(424)는 캐비티(422)의 플로어의 원위에 있는 다이(424)의 측면 상에 제1 전도성 패드(428), 제2 전도성 패드(430), 제3 전도성 패드(432) 및 제4 전도성 패드(434)를 포함하는 복수의 전도성 패드들(428, 430, 432, 434)을 포함할 수 있다. 도 4의 예시적인 예시의 다이(424)는 다이(424)의 제조 동안 파운드리에서 다이(424) 내에 형성된 어떠한 TSV들(through substrate vias)도 도시하지 않는다. 일부 구현들에서, 다이(424)는, 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)와 같은 단일-세그먼트 다이-관통 상호연결부에 대해 미리 지정된 위치에서가 아니라 다이 제조 동안 파운드리에서 다이(424) 내에 형성된 하나 이상의 TSV들을 포함할 수 있다.
[0097] 복수의 전도성 패드들(428, 430, 432, 434)은 임의의 전도성 재료(예를 들어, 금)로 형성될 수 있다. 보호용 전도성 층(436)은 복수의 전도성 패드들(428, 430, 432, 434) 각각 상에 프린팅, 적층, 형성 또는 그렇지 않으면 제공될 수 있다. 보호용 전도성 층(436)은 단일-세그먼트 다이-관통 제1 상호연결부(410), 제2 상호연결부(412), 제3 상호연결부(414) 및/또는 단일-세그먼트 다이-관통 제4 상호연결부(416)의 부분들의 형성에서 레이저 드릴링이 사용되는 경우 레이저 정지부로서 사용될 수 있다.
[0098] 캐비티(422)는 다이(424)를 캡슐화, 보호 및/또는 고정시키기 위해 충전재(438)로 충전될 수 있다. 충전재(438)는 예를 들어, 캡슐화 재료, 제1 유전체 층(406)을 형성하기 위해 사용되는 재료, 또는 제1 유전체 층(406)의 탑사이드 표면에 라미네이트되는 프리-프레그 재료와 같은 프리-프레그 재료일 수 있다.
[0099] 제1 라미네이트 층(440)(예를 들어, 탑사이드 라미네이트 층)은 제1 유전체 층(406)에 제공될 수 있다. 제2 라미네이트 층(442)(예를 들어, 백사이드 라미네이트 층)은 제2 유전체 층(408)에 제공될 수 있다. 제1 라미네이트 층(440) 및 제2 라미네이트 층(442) 각각은 프리-프레그(미리 침투된) 층으로 지칭될 수 있다. 제1 라미네이트 층(440) 및 제2 라미네이트 층(442) 각각은 하나 이상의 유전체 및 전기적으로 전도성 층들을 포함할 수 있다. 예를 들어, 프리-프레그 층들은 분사에 의해 이들의 각각의 표면들 상에 층들을 적층함으로써 제공될 수 있다. 프리-프레그 층들 및/또는 추가적인 층들을 기판(402) 상에 제공하기 위한 다른 방식들(예를 들어, 라미네이팅, 본딩, 부착, 접착, 형성)은 당업자들에게 공지되어 있다.
[00100] 도 4의 예시적인 예시에서, 다이(424)는 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)에 대해 미리 지정된 위치들에서 TSV들 없이 파운드리에서 제조될 수 있다. 다른 위치들의 TSV들은 선택적일 수 있다. 주어진 다이에서 TSV들의 수를 감소시키는 것은 다이의 비용을 감소시킬 수 있다. 파운드리에서 다이 제조 동안 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)에 대해 미리 지정된 위치들에서 TSV들을 형성하는 대신에, 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)는 기판(402) 및 다이(424)의 적어도 일부를 통한 백사이드 드릴링에 의해 EDS 통합을 통해 형성될 수 있다.
[00101] 제1 전도성 패드(428) 및 제4 전도성 패드(434)(단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)에 각각 커플링될 수 있음)는 다이(424)의 능동 및/또는 수동 회로들에 커플링될 수 있다. 마찬가지로, 제2 전도성 패드(430) 및 제3 전도성 패드(432)는 다이(424)의 능동 및/또는 수동 회로들에 커플링될 수 있다.
[00102] 제2 상호연결부(412) 및 제3 상호연결부(414)와 연관된 탑사이드 드릴링 공정과 관련하여, 레이저 정지부(예를 들어, 보호용 전도성 층(436))는 레이저 드릴에 의해 형성된 홀이 전도성 패드들(430, 432)(금으로 형성될 수 있음) 및 다이(424)를 통해 관통하지 않도록 정지시킨다. 제2 상호연결부(412) 및 제3 상호연결부(414)는 다이(424) 내로 및/또는 이를 통해 연장되지 않는다.
[00103] 백사이드 드릴링 공정과 관련하여, 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)는 다이(424) 내로 및/또는 이를 통해 연장될 수 있다. 즉, 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)는, 제2 라미네이트 층(442), 제2 유전체 층(408)(예를 들어, 기판(402)에 형성된 캐비티(422)의 플로어)을 통해 그리고 캐비티(422)의 플로어에 커플링된 다이(424) 내로 및/또는 이를 통해 드릴링함으로써, 각각의 제1 홀(410H) 및 제4 홀(416H)로부터 형성될 수 있다.
[00104] 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)와 연관된 백사이드 드릴링 공정과 관련하여, 다이(424)의 백사이드 상의 레이저 정지부는 존재하지 않음을 주목한다. 실제로, 레이저 정지부는 레이저 드릴로 구현되는 백사이드 드릴링 공정 동안 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)의 형성을 방해할 수 있다. 적어도 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 위치들에서, 레이저 정지부의 제거는 비용을 절감할 수 있다.
[00105] 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)를 구현하는 이점들은 하나의 전도성 재료(예를 들어, 구리)를 통한 전도 경로들(476, 478)의 제공을 포함할 수 있다. 단일-세그먼트 다이-관통 제1 상호연결부(410)와 연관된 전도 경로(476)는 제2 라미네이트 층(442) 상에서 제1 전도성 패드(428)(또는 제1 전도성 패드(428) 상의 보호용 전도성 층(436))으로부터 M4 층(488) 패드 또는 트레이스(467)로 연장될 수 있다. 단일-세그먼트 다이-관통 제4 상호연결부(416)와 연관된 전도 경로(478)는 제2 라미네이트 층(442) 상에서 제4 전도성 패드(434)(또는 제4 전도성 패드(434) 상의 보호용 전도성 층(436))으로부터 동일한 M4 층(488) 패드 또는 트레이스(467)로 연장될 수 있다. 전도 경로들(476, 478)은 다이(424), 다이(424)와 제2 라미네이트 층(442) 사이의 기판(402)의 일부 및 제2 라미네이트 층(442)을 통과할 수 있다. 단일-세그먼트 다이-관통 제1 상호연결부(410) 및 단일-세그먼트 다이-관통 제4 상호연결부(416)가 하나의 전도성 재료로 제조될 수 있기 때문에, 전도성 재료는 열 소산 접지 저항을 최소화하고 열 전도도를 최대화하도록 선택될 수 있다. 전도 경로들(476, 478)은 양방향 화살표들로 도 4에 도식적으로 예시되어 있다.
[00106] 본 명세서에 설명된 구조들 및 방법들을 구현하는 것은 예를 들어, 제2 라미네이트 층(442) 상에서 탑사이드 전도성 패드들(예를 들어, 제1 전도성 패드(428), 제4 전도성 패드(434))과 패드 또는 트레이스(467) 사이에서 열 소산 접지 저항의 최소화 및 전도 경로들(예를 들어, 전도 경로들(476, 478))의 열 전도도의 최대화를 도출할 수 있다. 예를 들어, 구리로 형성된 단일-세그먼트 다이-관통 상호연결부들(예를 들어, 410, 416)을 사용하는 것은 (예를 들어, 도 2와 관련하여 설명된 예에서와 같은) 구리 플레이팅된 비아 세그먼트 상에 적층된 금 TSV 비아 세그먼트에 비해 대략 30 퍼센트의 열 전도도에서의 개선을 도출할 수 있다.
[00107] 적절한 절연체들은 예를 들어, 전도성 층(404)에 대한 단락을 방지하기 위한 다양한 층들 및/또는 접착제, 솔더 또는 에폭시(426)를 통해 연장되는 상호연결부들 주위에 형성될 수 있다.
[00108] 도 5a는 본 명세서에서 설명된 양상들에 따른 EDS에 설치될 수 있는 다이(524)의 백사이드 평면도를 예시한다. 예를 들어, 다이(524)는 도 3, 도 4, 도 6a 및/또는 도 6b의 EDS에 설치될 수 있다. 다이(524)는 능동 및/또는 수동 회로로 채워진 다이(524)의 에지들의 인보드(inboard) 영역(525)을 가질 수 있다. 능동 및/또는 수동 회로로 채워진 영역(525)의 에지들은 가상의 파선으로 도 5a에 한정되어 있다. 다이(524)의 에지들과 능동 및/또는 수동 회로로 채워진 영역(525)의 에지들 사이에 가드 영역(527)이 설정될 수 있다. 일부 구현들에서, 가드 영역(527)에는 존재하더라도 아주 적은 회로가 존재한다.
[00109] 도 5b는 라인 5B-5B를 따라 취해진 도 5a의 다이(524)의 단면도를 예시한다. 도 5b는, 가드 영역(527)에 존재하더라도 아주 적은 회로가 존재하는 것을 도식적으로 예시한다. 일부 구현들에서, 단일-세그먼트 다이-관통 상호연결부들은 가드 영역(527)에 위치될 수 있다. 그러나, 단일-세그먼트 다이-관통 상호연결부들은 다이(524) 상의 어디에든 위치될 수 있다.
[00110] 도 6a는 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들(602)을 갖는 제1 EDS(600)의 백사이드 평면도를 예시한다. 가상의 파선은 능동 및/또는 수동 회로로 채워진 다이(624)의 에지들의 인보드 영역(625)을 한정한다. 원 내에 둘러싸인 "플러스" 심볼은 제1 위치들(602) 각각을 도식적으로 상징한다. 제1 위치들(602)은 다이(624)의 경계(예를 들어, 에지)에 인접하여 그 안에 위치된다. 지정된 제1 위치들(602)에 형성된 모든 단일-세그먼트 다이-관통 상호연결부들은 다이(624) 내로 및/또는 이를 통해 연장될 수 있다. 도 6a는 추가적으로 다이(624) 내로 및/또는 이를 통해 연장되지 않는 다른 상호연결부들의 형성을 위해 미리 지정된 제2 위치들(604)을 예시한다. 사각형 내에 둘러싸인 "플러스" 심볼은 제2 위치들(604) 각각을 도식적으로 상징한다. 제2 위치들(604)은 다이(624)의 경계 외부에 위치될 수 있거나 또는 다이(624)의 경계 내에 위치될 수 있다.
[00111] 제1 EDS(600)의 평면도는 백사이드 드릴링 공정 전의 스테이지에서 제시된다. 전기적 전도성 층(도 3의 M4 층(388)과 유사함)의 추가 이전에 제2 라미네이트 층(642)의 백사이드 표면의 표현이 예시되어 있다. 제1 EDS(600) 내에 임베디드 다이(624)의 아웃라인은 가상의 파선들로 제시되는데, 이는, 예시된 평면도에서 및 제1 EDS(600)에 커플링된 다이(624)에 있어서, 다이(624)는 제1 EDS(600)의 백사이드로부터 가시적이 아닐 것이기 때문이다. 추가적으로, 다이(624)가 그 내부에 상주하는 캐비티(622)(예를 들어, 측벽들에 의해 정의된 개구 또는 보이드)의 아웃라인은 가상의 파선들로 제시되는데, 이는 캐비티(622)가 유사하게 제1 EDS(600)의 백사이드로부터 가시적이 아닐 것이기 때문이다.
[00112] 일부 구현들에서, 백사이드 드릴링 공정 동안, 레이저 드릴은 제1 위치들(602) 각각에서 홀을 드릴링함으로써 복수의 홀들을 형성할 수 있다. 제1 위치들(602) 각각에 형성된 각각의 홀은 제2 라미네이트 층(642), 캐비티(622)의 플로어, 다이(624) 및 다이(624)의 탑사이드 상의 전도성 패드(미도시) 내로 및/또는 이를 통해 연장될 수 있고(다이(624)의 탑사이드 상의 전도성 패드(미도시)와 연관된 레이저 정지 층(미도시)의 하부측 표면을 추가로 노출시킬 수 있다).
[00113] 일부 구현들에서, 백사이드 드릴링 공정 동안, 레이저 드릴은 제2 위치들(604) 각각에서 홀을 드릴링함으로써 복수의 홀들을 형성할 수 있다. 제2 위치들(604) 각각에 형성된 각각의 홀은 다이(624) 내로 및/또는 이를 통해 연장되지 않는다.
[00114] 일부 구현들에서, 제1 위치들(602) 및 제2 위치들(604) 각각에서 홀들이 드릴링된 후, 전도성 재료는 홀들을 플레이팅 및/또는 충전하여 홀들 내에 상호연결부들을 형성하기 위해 사용될 수 있다. 전도성 재료는 홀들의 측벽들을 플레이팅하고 그리고/또는 홀들을 완전히 충전할 수 있다. 전도성 재료에 의한 홀들의 플레이팅 및/또는 충전은 홀들의 측벽들(및/또는 제1 위치들(602), 전도성 패드(미도시) 및/또는 다이(624)의 탑사이드 상의 레이저 정지부(미도시) 각각) 및 상호연결부의 나머지 상에서 노출된 금속배선의 에지들을 커플링할 수 있다. 예를 들어, M4 층의 패드들 및 트레이스들을 형성하기 위한 추가적인 금속배선은 제2 라미네이트 층(642)에 추가될 수 있다.
[00115] 도 6a에서, 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들(602)은 다이(624)의 외측 에지를 향해 위치된 것으로 예시되어 있다. 다이의 외측 에지 주위의 영역은 가드 영역(예를 들어, 도 5의 527)으로 지칭될 수 있다. 가드 영역은 다이(624) 상의 또는 내의 능동 및/또는 수동 회로의 관점에서, 다이의 에지들의 인보드 영역(625)보다 낮은 밀도를 가질 수 있다. 일부 구현들에서, 다이(624)는 제1 위치들(602)과 드릴(예를 들어, 레이저 드릴)의 오정렬을 제거하도록 설계될 수 있다. 일부 구현들에서, 단일-세그먼트 다이-관통 상호연결부들에 대한 드릴링 홀들과 함께 작업되는 드릴은 약 10 내지 200 um 또는 약 30 내지 100 um의 직경들의 홀들을 드릴링할 수 있는 레이저 드릴일 수 있지만; 제공되는 범위보다 작거나 큰 직경들이 허용가능하고 고려된다. 당업자들에게 공지된 바와 같이, 예를 들어, 홀들의 직경은 다이의 두께에 의존할 수 있다. 일부 구현들에서, 다이는 크기에서 약 1.5x1.5 mm 내지 약 10x10 mm 정도의 범위일 수 있고; 일 구현에서 다이는 약 2x2 mm일 수 있지만; 다이는 본 명세서에서 인용된 치수들로 제한되지 않으며 예를 들어 패키지 크기에 따라 더 크거나 더 작을 수 있다.
[00116] 도 6b는 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들(602)을 갖는 제2 EDS(601)의 백사이드 평면도를 예시한다. 가상의 파선은 능동 및/또는 수동 회로로 채워진 다이(624)의 에지들의 인보드 영역(625)을 한정한다. 도 6b의 컴포넌트들의 설명은 도 6a의 컴포넌트들과 동일하거나 유사하며, 간략화를 위해 반복되지 않을 것이다. 그러나, 도 6b에서, 단일-세그먼트 다이-관통 상호연결부들의 형성을 위해 미리 지정된 제1 위치들(602)은 다이(624)에 인접하게, 그리고 (예를 들어, 다이의 가드 영역의) 다이(624)의 외측 에지 상 및 다이(624)의 에지들의 인보드 영역(625)(예를 들어, 능동 및/또는 수동 회로의 높은 밀도를 갖는 영역) 내 둘 모두에 위치되는 것으로 예시되어 있다. 도 6b의 양상은, 다이(624) 상의 또는 내의 능동 및/또는 수동 회로의 밀도가 다이(624)의 에지들에 인접한 영역에서보다 다이(624)의 에지들의 인보드 영역(625) 내에서 더 클 수 있더라도, 다이(624)의 에지들의 인보드 영역(625) 내에 단일-세그먼트 다이-관통 상호연결부들을 수용하도록 다이(624)를 설계하는 것이 가능한 것을 예시하도록 의도된다.
EDS(Embedded Die Substrate) 디바이스를 제조하기 위한 예시적인 시퀀스
[00117] 도 7a 내지 도 7c는 본 명세서에서 설명된 양상들에 따른 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제공/제조하기 위한 예시적인 시퀀스를 예시한다. 일부 구현들에서, 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제공/제조하는 것은 몇몇 공정 스테이지들을 포함한다. 도 7(도 7a 내지 도 7c를 포함함)은 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제공/제조하기 위한 스테이지들의 예시적인 시퀀스를 예시한다. 일부 구현들에서, 도 7a 내지 도 7c의 예시적인 시퀀스는 도 3, 도 4, 도 6a 및/또는 도 6b의 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위해 사용될 수 있다. 그러나, 단순화의 목적으로, 도 7a 내지 도 7c는 도 3의 EDS를 제공/제조하는 상황에서 설명될 것이다.
[00118] 도 7a 내지 도 7c의 시퀀스는, 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제공하기 위한 시퀀스를 단순화 및/또는 명확화하기 위해 하나 이상의 스테이지들을 결합할 수 있음을 주목해야 한다. 일부 구현들에서, 공정 스테이지들의 순서는 변경 또는 수정될 수 있다.
[00119] 도 7a에 도시된 바와 같이, 스테이지 1은 기판(702)이 제공된 이후의 상태를 예시한다. 기판(702)은 코어 기판, 즉, 코어 층일 수 있다. 기판(702)은 양면일 수 있다. 기판(702)은 구리와 같은 금속으로 형성될 수 있는 전도성 층(704)을 포함할 수 있다. 전도성 층(704)은 EDS의 다른 전도성 층들(예를 들어, M1 층(782), M2 층(784), M3 층(786), M4 층(788))보다 두꺼울 수 있다. 전도성 층(704)의 두께는 EDS에 대한 강성 및/또는 구조적 지지를 제공할 수 있다. 전도성 층(704)은 EDS의 접지 평면 또는 전력 평면으로 사용될 수 있다. 기판(702)은 기판(702)의 제1 측면(701)의 제1 유전체 층(706)(예를 들어, 탑사이드 유전체 층) 및 기판(702)의 제2 측면(703)의 제2 유전체 층(708)(예를 들어, 백사이드 유전체 층)을 포함할 수 있다. 제1 유전체 층(706) 및 제2 유전체 층(708)은 이들 사이에 전도성 층(704)을 개재할 수 있다. 기판(702)은 공급기에 의해 형성 또는 제공될 수 있다.
[00120] 스테이지 2는 복수의 홀들(711H, 713H)이 기판(702)에 형성된 이후의 상태를 예시한다. 복수의 홀들(711H, 713H)은 기판(702)에 의해 정의될 수 있다. 복수의 홀들(711H, 713H)은 세그먼트화된 상호연결부를 수용할 수 있다. 복수의 홀들(711H, 713H)은 예를 들어, 포토리소그래피 공정, 기계적 공정 및/또는 레이저 드릴링 공정으로 형성될 수 있다.
[00121] 스테이지 3은, M2 층(784)(예를 들어, 금속 층)의 패드 또는 트레이스(715) 및 M3 층(786)(예를 들어, 금속 층)의 패드 또는 트레이스(717)가 기판(702) 상에 및/또는 내에 형성된 이후의 상태를 예시한다. 예시적인 예시에서, M2 층(784)의 패드 또는 트레이스(715)는 제1 유전체 층(706) 상에 형성될 수 있다. M3 층(786)의 패드 또는 트레이스(717)는 제2 유전체 층(708) 상에 및/또는 내에 형성될 수 있다. 복수의 홀들(711H, 713H))은 M2 층(784)의 패드 또는 트레이스(715) 및 M3 층(786)의 패드 또는 트레이스(717)에 대해 사용되는 동일한 금속과 같은 전도성 재료로 충전 및/또는 플레이팅될 수 있다. 제1 세그먼트화된 상호연결부(718)는 (복수의 홀들(711H, 713H) 내에서) 전도성 재료(711)와 전도성 재료(713)의 연결에 의해 패드 또는 트레이스(715)와 패드 또는 트레이스(717) 사이에 형성될 수 있다. 제1 세그먼트화된 상호연결부(718)는 복수의 홀들(711H, 713H)의 전도성 재료(711, 713)로 각각 형성된 세그먼트들(예를 들어, 층들)을 포함하기 때문에 "세그먼트화된" 상호연결부로 지칭된다. 세그먼트들 사이에 이음새(705)가 예시되어, 제1 세그먼트화된 상호연결부(718)가 스테이지 3의 완료 스테이지에 도시되는 한편, 홀(713H)의 전도성 재료(713)의 형성과 상이한 스테이지에서 상이한 시간에 홀(711H)의 전도성 재료(711)의 형성이 발생했을 수 있음을 표시한다. 제1 세그먼트화된 상호연결부(718)는 복수의 층들로 형성되고, 예를 들어, 각각의 층은 상이한 세그먼트로부터 형성된다.
[00122] 스테이지 4는 캐비티(722)(예를 들어, 측벽들에 의해 정의된 개구 또는 보이드)가 기판(702)에 형성된 이후의 상태를 예시한다. 캐비티(722)는 예를 들어, 포토리소그래피, 기계적 공정 및/또는 레이저 드릴링을 포함하는 방법들에 의해 형성될 수 있다. 캐비티(722)는 제1 측면(701)으로부터 기판(702) 내에 정의될 수 있다. 캐비티(722)는 제1 유전체 층(706) 및 전도성 층(704)으로부터 재료를 제거함으로써 형성될 수 있다. 일부 구현들에서, 캐비티(722)에는 제1 유전체 층(706) 및 전도성 층(704)이 없을 수 있다. 캐비티(722)의 폭 및 깊이는 캐비티(722) 내에 배치될 수 있는 다이(724)에 대한 공간을 제공하도록 선택될 수 있다. 일부 구현들에서, 캐비티(722)의 깊이는, 캐비티(722)의 바닥(예를 들어, 플로어)에 다이(724)를 커플링시키기 위해 사용될 수 있는 접착제, 솔더 또는 에폭시(726)의 두께 플러스 다이(724)의 높이보다 크거나 그와 동일할 수 있다. 따라서, 적어도 다이(724)의 높이에 따라, 기판(702)에 의해 정의되는 캐비티(722)를 형성하기 위해 기판(702)으로부터 더 많거나 더 적은 재료가 제거될 수 있다.
[00123] 일부 구현들에서, 전도성 층(704)의 일부분은 캐비티(722)에 남아 있을 수 있지만; 이러한 구현들에서 안티-패드 섹션 및/또는 절연된 섹션과 같은 조치들이 구현되어, 다이의 바닥 상의 금속배선 및/또는 캐비티(722)의 플로어를 관통하는 단일-세그먼트 다이-관통 상호연결의 금속배선이 전도성 층(704)과 원치않는 단락 회로를 형성하지 않는 것을 보장할 수 있다.
[00124] 일부 구현들에서, 제2 유전체 층(708)(예를 들어, 백사이드 유전체 층)의 일부분은 캐비티(722)의 형성 동안 제거될 수 있다. 일부 구현들에서, 캐비티(722)는, 기판(702)에 캐비티(722)를 정의하는 측벽들 내부로부터 제1 유전체 층(706), 전도성 층(704) 및 제2 유전체 층(708) 모두를 제거함으로써 형성될 수 있다. 이러한 구현들에서, 다이는 제2 유전체 층(708)에 인접한(예를 들어, 아래의) 층에 커플링될 수 있다.
[00125] 스테이지 5는, 다이(724)가 캐비티(722)의 플로어에 커플링된(예를 들어, 캐비티(722) 내의 제2 유전체 층(708)에 커플링된) 이후의 상태를 예시한다. 다이(724)는 예를 들어, 접착제, 솔더 또는 에폭시(726)를 사용하여 커플링될 수 있다. 다이(724)는 캐비티(722)의 플로어의 원위에 있는 다이(724)의 측면 상에 제1 전도성 패드(728), 제2 전도성 패드(730), 제3 전도성 패드(732) 및 제4 전도성 패드(734)를 포함하는 복수의 전도성 패드들(728, 730, 732, 734)을 포함할 수 있다. 복수의 전도성 패드들(728, 730, 732, 734)은 예를 들어, 금으로 형성될 수 있다. 복수의 전도성 패드들(728, 730, 732, 734) 각각은 패드 상에 적층, 플레이팅, 추가된 레이저 정지 층(736)(예를 들어, 보호용 전도성 층)을 가질 수 있다(예를 들어, 복수의 전도성 패드들(728, 730, 732, 734) 각각의 상단 상의 레이저 정지 층(736)). 레이저 정지 층(736)은 예를 들어, 구리일 수 있다.
[00126] 스테이지 5는, 다이(724)를 캡슐화, 보호 및/또는 고정시키기 위해 캐비티(722)가 충전재(738)를 수용한 이후의 상태를 추가로 예시한다. 충전재(738)는 적어도 부분적으로 다이(724)를 캡슐화할 수 있다. 일부 구현들에서, 충전재(738)는, 충전재(738)의 표면이 제1 유전체 층(706)의 탑사이드 표면과 실질적으로 동일 평면이 되도록 적용(예를 들어, 형성, 제공)될 수 있다.
[00127] 스테이지 6은 홀(716H)에 단일-세그먼트 다이-관통 제4 상호연결부(716)가 형성된 이후의 상태를 예시한다. 홀(716H)은 예를 들어, 제2 유전체 층(708)(예를 들어, 기판(702)의 일부인 기판(702)에 형성된 캐비티(722)의 플로어)을 통해 그리고 캐비티(722)의 플로어에 커플링된 다이(724) 내로 드릴링함으로써 형성될 수 있다. 홀(716H)은 기판(702)의 제2 측면(703)(예를 들어, 여기서 기판의 제2 측면은 제2 유전체 층(708)을 포함할 수 있음), 다이(724) 및 전도성 패드(734)를 통해 연장될 수 있고 그 내부에 정의될 수 있다. 예를 들어, 예시적인 예시에서, 홀(716H)은 기판(702)의 제2 유전체 층(708), 다이(724) 및 전도성 패드(734)를 통해 연장되고 그에 의해 정의된다. 일부 구현들에서, 홀(716H)은 전도성 패드(734) 상의 레이저 정지 층(736)에서 및/또는 내에서 종료될 수 있다. 전도성 재료(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(716)를 형성하는 전도성 재료)는 홀(716H)을 플레이팅 및/또는 충전하고 홀(716H) 내부로부터 전도성 패드(734)에 커플링된다. 전도성 재료는 캐비티의 플로어의 원위에 있는 제2 유전체 층(708)의 표면과 전도성 패드(734) 사이에 상호연결부(예를 들어, 단일-세그먼트 다이-관통 제4 상호연결부(716))를 형성한다. 패드 또는 트레이스(768)는 제2 유전체 층(708) 상에 및/또는 내에 형성될 수 있다.
[00128] 단일-세그먼트 다이-관통 제4 상호연결부(716)는 그 우측의 제1 세그먼트화된 상호연결부(718)와 대비될 수 있다. 단일-세그먼트 다이-관통 제4 상호연결부(716)는 일체형 단일-세그먼트, 일체형 구조, 분할불가능한 구조 및/또는 분할되지 않은 구조로서 설명될 수 있다. 단일-세그먼트 다이-관통 제4 상호연결부(716)는 기판(702), 다이(724) 및 전도성 패드(734)를 통해 연장되고 그 내부에 정의되는 구조로서 설명될 수 있다. 반대로, 제1 세그먼트화된 상호연결부(718)는 전도성 재료(711)의 제1 세그먼트 및 전도성 재료(713)의 제2 세그먼트의 적층된 세트로 형성되고, 다이(724) 및/또는 다이(724)의 탑사이드 상의 어떠한 전도성 패드 내로 및/또는 이를 통해 연장되지 않는다.
[00129] 스테이지 7은, 제1 유전체 층(706)에 제1 라미네이트 층(740)(예를 들어, 탑사이드 라미네이트 층)을 그리고 제2 유전체 층(708)에 제2 라미네이트 층(742)을 제공한 이후의 상태를 예시한다. 제1 라미네이트 층(740) 및 제2 라미네이트 층(742) 각각은 프리-프레그(미리 침투된) 층으로 지칭될 수 있다. 제1 라미네이트 층(740) 및 제2 라미네이트 층(742) 각각은 하나 이상의 유전체 및 전기적으로 전도성 층들을 포함할 수 있다. 예를 들어, 프리-프레그 층들은 분사에 의해 이들의 각각의 표면들 상에 층들을 적층함으로써 제공될 수 있다. 프리-프레그 층들 및/또는 추가적인 층들을 기판(702) 상에 제공하기 위한 다른 방식들(예를 들어, 라미네이팅, 본딩, 부착, 접착, 형성)은 당업자들에게 공지되어 있다.
[00130] 스테이지 8은, 제1 라미네이트 층(740)(예를 들어, 제1 프리-프레그 층) 상에서 시작하는 미리 지정된 위치들에서 드릴링함으로써 제1 탑사이드 아웃보드 홀(752H), 제1 탑사이드 인보드 홀(712H), 제2 탑사이드 인보드 홀(714H) 및 제2 탑사이드 아웃보드 홀(746H)을 포함하는 복수의 제1 홀들이 형성된 이후의 상태를 예시한다. 복수의 제1 홀들은 탑사이드 드릴링 공정 동안 형성될 수 있다. 제2 라미네이트 층(742)(예를 들어, 제2 프리-프레그 층) 상에서 시작하는 미리 지정된 위치들에서 드릴링함으로써 제1 아웃보드 홀(762H), 제2 아웃보드 홀(756H) 및 인보드 홀(710H)을 포함하는 복수의 제2 홀들이 형성될 수 있다. 복수의 제2 홀들은 백사이드 드릴링 공정 동안 형성될 수 있다.
[00131] 탑사이드 드릴링 프로세스 동안, 제1 탑사이드 인보드 홀(712H) 및 제2 탑사이드 인보드 홀(714H)은 제1 라미네이트 층(740) 및 캐비티(722) 내의 충전재(738)의 일부를 통해 연장된다. 제1 탑사이드 인보드 홀(712H) 및 제2 탑사이드 인보드 홀(714H)은 레이저 정지부 층(736)에서 종료된다. 제1 탑사이드 인보드 홀(712H) 및 제2 탑사이드 인보드 홀(714H)은 다이(724) 내로 및/또는 이를 통해 연장되지 않는다(그리고/또는 다이(724)에서 전도성 패드(730, 732) 내로 및/또는 이를 통해 연장되지 않는다). 제1 탑사이드 아웃보드 홀(752H) 및 제2 탑사이드 아웃보드 홀(746H)은 또한 제1 라미네이트 층(740)을 통해 연장된다. 제1 탑사이드 아웃보드 홀(752H)은 제1 유전체 층(706) 상의 패드 또는 트레이스(754) 상에서 종료된다. 제2 탑사이드 아웃보드 홀(746H)은 제1 유전체 층(706) 상의 패드 또는 트레이스(715) 상에서 종료된다.
[00132] 백사이드 드릴링 공정 동안, 제1 아웃보드 홀(762H)은 제2 라미네이트 층(742)을 통해 연장되고 그에 의해 정의되며 제2 유전체 층(708) 상의 M3 층(786)의 패드 또는 트레이스(760)에서 종료된다. 제2 아웃보드 홀(756H)은 제2 라미네이트 층(742)을 통해 연장되고 그에 의해 정의되며 제2 유전체 층(708) 상의 M3 층(786)의 패드 또는 트레이스(717)에서 종료된다. 백사이드 드릴링 공정 동안, 인보드 홀(710H)(단일-세그먼트 다이-관통 제1 상호연결부(710)를 형성하기 위해 전도성 재료로 플레이팅 및/또는 충전될 수 있음)은 제2 라미네이트 층(742), 기판(702)(예를 들어, 다이(724)와 제2 라미네이트 층(742)(예를 들어, 캐비티(722)의 플로어) 사이에 놓인 기판(702)의 일부인 제2 유전체 층(708)), 다이(724) 및 전도성 패드(728)를 통해 연장되고 그에 의해 정의된다. 예를 들어, 예시적인 예시에서, 인보드 홀(710H)은 제2 라미네이트 층(742), 기판(702)의 제2 유전체 층(708), 다이(724) 및 전도성 패드(728)를 통해 연장되고 그에 의해 정의된다. 인보드 홀(710H)은 전도성 패드(728) 상의 레이저 정지 층(736)에서 또는 내에서 종료된다.
[00133] 복수의 제1 홀들(제1 탑사이드 아웃보드 홀(752H), 제1 탑사이드 인보드 홀(712H), 제2 탑사이드 인보드 홀(714H) 및 제2 탑사이드 아웃보드 홀(746H)을 포함함) 및 복수의 제2 홀들(제1 아웃보드 홀(762H), 제2 아웃보드 홀(756H) 및 인보드 홀(710H)을 포함함)은 예를 들어, 포토리소그래피, 기계적 및/또는 레이저 드릴링을 포함하는 방법들에 의해 형성될 수 있다.
[00134] 스테이지 9는 인보드 홀(710H)에 단일-세그먼트 다이-관통 제1 상호연결부(710)를 형성하기 위해 전도성 재료가 사용된 이후의 상태를 예시한다. 전도성 재료는 기판(702)의 제2 측면(703) 원위에 있는 제2 라미네이트 층(742)의 표면(예를 들어, 여기서 기판의 제2 측면은 제2 유전체 층(708)을 포함할 수 있음)과 전도성 패드(734) 사이에 상호연결부(단일-세그먼트 다이-관통 제1 상호연결부(710))를 형성한다. 추가적으로, 스테이지 9는 제1 탑사이드 아웃보드 홀(752H)의 전도성 재료(752), 제1 탑사이드 인보드 홀(712H)의 전도성 재료(712), 제2 탑사이드 인보드 홀(714H)의 전도성 재료(714), 제2 탑사이드 아웃보드 홀(746H)의 전도성 재료(746), 제1 아웃보드 홀(762H)의 전도성 재료(762), 제2 아웃보드 홀(756H)의 전도성 재료(756)를 예시한다. 스테이지 9는 제1 라미네이트 층(740) 상에 및/또는 내에 형성되는 M1 층(782) 및 제2 라미네이트 층(742) 상에 및/또는 내에 형성되는 M4 층(788)을 추가로 예시한다. M1 층(782)은 제1 수평 트레이스(790) 및 제2 수평 트레이스(792)를 포함할 수 있다. M4 층(788)은 제1 노드(764), 제2 노드(766) 및 제4 노드(770)(예를 들어, 여기서 노드는 전도성 패드 또는 트레이스일 수 있음)를 포함할 수 있다.
[00135] 다이(724)를 기판(702)에 커플링시키기 위해 사용되는 접착제, 솔더 또는 에폭시(726)가 없는 안티-패드 섹션 및/또는 절연된 섹션과 같은 가드 영역(미도시)이 구현될 수 있고, 예를 들어, 접착제, 솔더 또는 에폭시(726)가 전기적으로 전도성이면 접착제, 솔더 또는 에폭시(726)에 대한 단락 회로를 차단하기 위해 단일-세그먼트 다이-관통 제1 상호연결부(710) 및 단일-세그먼트 다이-관통 제4 상호연결부(716) 주위에 제공될 수 있다.
[00136] 일부 구현들에서, 몇몇 EDS들은 코어 기판 상에 동시에 제조될 수 있고, 코어 기판을 개별적인 EDS들로 커팅하기 위해 싱귤레이션 공정이 수행될 수 있다.
EDS(Embedded Die Substrate)를 제조하기 위한 예시적인 방법
[00137] 도 8은 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하는 예시적인 방법의 흐름도(800)를 예시한다. 일부 구현들에서, 도 8의 예시적인 방법은 도 3, 도 4, 도 6a 및/또는 도 6b의 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위해 사용될 수 있다. 그러나, 단순화의 목적으로, 도 8은 도 3의 EDS를 제공/제조하는 상황에서 설명될 것이다.
[00138] 도 8에 제시된 블록들의 시퀀스는, 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 동작들을 결합할 수 있음을 주목해야 한다. 일부 구현들에서, 블록들의 순서는 변경 또는 수정될 수 있다.
[00139] 기판이 제공될 수 있다(802). 기판은 제1 측면 및 대향하는 제2 측면을 가질 수 있다. 기판은 양면일 수 있다. 기판은 코어 기판(예를 들어, 코어 층)일 수 있다. 기판은 구리와 같은 금속으로 형성될 수 있는 전도성 층을 포함할 수 있다. 기판은 기판의 제1 측면 상에 제1 유전체 층(예를 들어, 탑사이드 유전체 층)을 포함할 수 있고, 기판의 제2 측면 상에 제2 유전체 층(예를 들어, 백사이드 유전체 층)을 포함할 수 있다. 제1 유전체 층 및 제2 유전체 층은 이들 사이에 전도성 층을 개재할 수 있다.
[00140] 복수의 상호연결부들을 수용하기 위해 기판에 복수의 홀들이 형성될 수 있다(804). 예를 들어, 복수의 홀들을 형성하기 위해 포토리소그래피 공정, 기계적 공정 및/또는 레이저 드릴링 공정이 사용될 수 있다. 일부 구현들에서, 복수의 홀들은 레이저 드릴을 사용하여 형성될 수 있다.
[00141] 상호연결부들을 형성하기 위해 복수의 홀들에 금속배선(예를 들어, 전도성 재료)이 제공될 수 있고(806), 패드들 및/또는 트레이스들을 형성하기 위해 제1 유전체 층 및 제2 유전체 층 상에 패터닝될 수 있다.
[00142] 기판에 캐비티가 형성될 수 있다(808). 기판 내에 캐비티가 정의될 수 있다. 본 명세서에서 설명되는 바와 같이, 캐비티는 기판 내의 측벽들에 의해 정의되는 개구 또는 보이드일 수 있다. 캐비티는 기판의 제1 측면으로부터 기판 내에 형성 및 정의될 수 있다. 캐비티는 제1 유전체 층 및 전도성 층으로부터 재료를 제거함으로써 형성될 수 있다. 캐비티의 폭 및 깊이는 캐비티 내에 배치될 수 있는 다이에 대한 공간을 제공하도록 선택될 수 있다. 일부 구현들에서, 캐비티의 깊이는, 캐비티의 바닥(또는 플로어)에 다이를 커플링시키는 접착제, 솔더 또는 에폭시의 두께 플러스 다이의 높이보다 크거나 그와 동일할 수 있다.
[00143] 캐비티의 플로어에 다이가 커플링될 수 있다(예를 들어, 캐비티 내에 노출된 제2 유전체 층에 커플링될 수 있다)(810). 다이는 캐비티의 플로어에 커플링된 제1 측면 및 캐비티의 플로어의 원위에 있는 대향하는 제2 측면을 가질 수 있다. 다이는 예를 들어, 접착제, 솔더 또는 에폭시를 사용하여 커플링될 수 있다. 다이는 복수의 전도성 패드들을 포함할 수 있다. 복수의 전도성 패드들은 예를 들어, 금으로 형성될 수 있다. 다이는 캐비티(다이의 대향하는 제2 측면)의 플로어의 원위에 있는 다이의 측면 상에 적어도 하나의 전도성 패드를 가질 수 있다. 복수의 전도성 패드들 각각은 패드의 상단 상에 적층, 플레이팅, 추가되는 레이저 정지 층을 가질 수 있다. 레이저 정지 층은 구리와 같은 금속의 도포 층일 수 있다. 레이저 정지 층의 금속은 아래에 있는 전도성 패드의 금속과 상이할 수 있다.
[00144] 캐비티는 다이를 캡슐화, 보호 및/또는 고정시키기 위해 충전재를 수용할 수 있다(812). 충전재는 적어도 부분적으로 다이를 캡슐화할 수 있다. 일부 구현들에서, 충전재는, 충전재의 표면이 제1 유전체 층의 표면과 실질적으로 동일 평면이 되도록 적용(예를 들어, 형성, 제공)될 수 있다.
[00145] 기판, 다이 및 전도성 패드를 통해 연장하도록 드릴링함으로써 홀이 형성(예를 들어, 제공)될 수 있다(814) 예를 들어, 홀은 기판의 제2 측면(예를 들어, 다이가 커플링된 기판의 층, 캐비티의 플로어로서 설명되는 표면을 갖는 기판의 층, 제2 유전체 층을 포함하는 기판의 층)을 통해 연장될 수 있고 그 내부에서 정의될 수 있으며, 캐비티의 플로어에 커플링된 다이 내로 및/또는 이를 통해 연장되고 캐비티의 플로어의 원위에 있는 다이의 측면 상의 전도성 패드 내로 및/또는 이를 통해 연장될 수 있다. 일부 구현들에서, 홀은 다이 내로 및/또는 이를 통해 연장될 수 있고, 다이 상의 전도성 패드의 표면에서 종료되거나 이를 노출시킬 수 있다. 전도성 패드의 표면은 전도성 패드의 하부 표면일 수 있다. 전도성 패드의 하부 표면은 실질적으로 다이의 상단과 전도성 패드의 바닥 사이의 계면을 따라 놓인 평면에 있을 수 있다.
[00146] 홀을 플레이팅 및/또는 충전하고 홀 내부로부터 전도성 패드에 커플링시키기 위해 전도성 재료가 제공될 수 있다(816). 전도성 재료는 홀의 측벽들을 플레이팅하고 그리고/또는 홀을 완전히 충전할 수 있다. 기판의 제2 유전체 층, 다이를 통해 및 그 내부에 그리고 전도성 패드 내로 및/또는 이를 통해 연장되고 정의되는 홀은 한번에 또는 다른 말로 하나의 공정 동안 또는 하나의 액션에서 형성될 수 있다. EDS의 제2 유전체 층으로부터, 다이를 통해 및 캐비티의 플로어에 커플링된 다이의 측면 원위에 있는 다이의 측면 상의 전도성 패드 내로 및/또는 이를 통해 연장될 수 있는 전도성 재료는 일체형, 분할불가능한 및/또는 분할되지 않은 구조일 수 있다. 따라서, 전도성 재료는 기판, 다이 및 전도성 패드를 통해 연장되고, 일체형, 분할불가능한 및/또는 분할되지 않은 세그먼트(예를 들어, 하나의 구조, 하나의 세그먼트, 단일 세그먼트)로서 형성될 수 있기 때문에, 단일-세그먼트 다이-관통 상호연결부로서 지칭될 수 있다. 추가적으로, 홀은 EDS 통합 동안, 예를 들어, EDS 통합 동안의 백사이드 드릴링 공정(예를 들어, 동작, 액션) 동안 형성된다. 이전에 언급된 바와 같이, 엔티티들은 다이를 손상시키는 우려로 인해 EDS 통합 동안 다이 내로 홀들을 드릴링하는 것을 꺼려한다. 그러나, 본 명세서에서 설명된 양상들은 다이로부터 적어도 일부 TSV를 제거함으로써(따라서 다이 마스크 카운트 및 다이를 제조하는데 사용되는 동작들의 수를 감소시킴으로써) 다이의 비용을 감소시킬 수 있음이 발견되었다. 추가적으로, 본 명세서에서 설명되는 양상들에 따라 형성되는 단일-세그먼트 다이-관통 상호연결부는 하나의 전도성 재료로부터 단일-세그먼트로서 형성될 수 있기 때문에, 금과 같이 다이에 TSV의 제조를 위해 사용되는 재료보다 양호한 열 전도도를 갖는 전도성 재료로 형성될 수 있다. 예를 들어, 일부 구현들에서 단일-세그먼트 다이-관통 상호연결부의 형성을 위해 사용될 수 있는 전도성 재료는 구리일 수 있다. 구리 단일-세그먼트 다이-관통 상호연결부의 열 전도도는 GaAs(gallium arsenide) 다이를 위한 금보다 30 퍼센트만큼 양호하고 벌크/SOI(Silicon-On-Insulator) CMOS(SOI CMOS)을 위한 텅스텐(W)보다 100 퍼센트만큼 양호한 열 전도도를 갖는 것으로 발견되었다.
[00147] 제1 유전체 층에 제1 라미네이트 층이 제공될 수 있고, 제2 유전체 층에 제2 라미네이트 층이 제공될 수 있다(818).
[00148] 적절한 경우 탑사이드 드릴링 공정이 수행될 수 있다(820).
[00149] 적절한 경우 추가적인 백사이드 드릴링이 수행될 수 있고(822), 여기서 백사이드 드릴링은 적절한 경우 추가적인 단일-세그먼트 다이-관통 상호연결부들에 대한 추가적인 홀들의 형성을 포함할 수 있다. 백사이드 드릴링 공정 동안 추가적인 층(제2 라미네이트 층)이 전체 EDS 구조에 추가되었기 때문에, 단일-세그먼트 다이-관통 상호연결부로서 지정된 홀은 제2 라미네이트 층, 다이와 제2 라미네이트 층(예를 들어, 캐비티의 플로어) 사이의 기판의 층(들), 다이 및 다이의 탑사이드 상의 전도성 패드를 통해 연장되고 그 내부에 정의될 수 있다.
일부 구현들에서, 홀은 전도성 패드 상의 레이저 정지 층에서 종료될 수 있다.
[00150] 패드들 및/또는 트레이스들을 패터닝하기 위해, 제1 라미네이트 층 상에 및/또는 내에 M1 층(예를 들어, 전도성 재료/전기적으로 전도성 층/금속배선 층)이 형성될 수 있고, 제2 라미네이트 층들 상에 및/또는 내에 M4 층이 형성될 수 있다(824).
[00151] 도 9는 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하기 위한 예시적인 방법의 다른 흐름도(900)를 예시한다. 일부 구현들에서, 도 9의 예시적인 방법은 도 3, 도 4, 도 6a 및/또는 도 6b의 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위해 사용될 수 있다. 그러나, 단순화의 목적으로, 도 9는 도 3의 EDS를 제공/제조하는 상황에서 설명될 것이다.
[00152] 도 9에 제시된 블록들의 시퀀스는, 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 동작들을 결합할 수 있음을 주목해야 한다. 일부 구현들에서, 블록들의 순서는 변경 또는 수정될 수 있다.
[00153] 제1 측면 및 대향하는 제2 측면을 갖는 기판이 제공될 수 있다(902). 기판 내에 정의되는 캐비티(예를 들어, 기판 내의 측벽들에 의해 정의되는 개구 또는 보이드)는 기판 내에 형성될 수 있다(904). 기판 내에 정의되는 캐비티는 기판의 제1 측면으로부터 형성될 수 있다. 다이는 캐비티의 플로어에 커플링될 수 있고(906), 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 갖는다. 선택적으로, 충전재가 캐비티에 추가될 수 있다(908). 충전재는 예를 들어 다이를 캡슐화, 보호 및/또는 고정시키도록 작용할 수 있다.
[00154] 기판, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 드릴링하는 공정이 수행될 수 있다(910). 홀은 전도성 패드의 표면(예를 들어, 홀 내부로부터 액세스되는/가시적인 전도성 패드의 표면)을 노출시킬 수 있다. 홀 내부로부터 전도성 패드에 커플링시키는 전도성 재료로 홀이 플레이팅 및/또는 충전될 수 있다(912). 일부 구현들에서, 다이는 홀을 드릴링하기 전에 캐비티의 플로어에 커플링될 수 있다. 일부 구현들에서, 홀을 드릴링하는 것은 한번에 수행될 수 있다. 즉, 홀의 전체 길이는 하나의 공정(예를 들어, 백사이드 드릴링 공정) 동안 형성될 수 있다. 일부 구현들에서, 홀은 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이 되도록 형성될 수 있다. 일부 구현들에서, 홀은 홀의 길이를 따라 단일 선형 홀이 되도록 형성될 수 있다. 일부 구현들에서, 홀을 플레이팅 및/또는 충전하는 전도성 재료는 일체형 단일-세그먼트로서 형성될 수 있다. 일부 구현들에서, 전도성 재료는 기판, 다이 및 전도성 패드의 제2 측면 사이에서 및 이를 통해 연장될 수 있고, 오직 하나의 층(예를 들어, 하나의 전도성 재료의 오직 하나의 세그먼트, 하나의 전도성 재료의 오직 하나의 층)으로 형성될 수 있다. 일부 구현들에서, 전도성 재료는 캐비티의 플로어의 원위에 있는 기판의 제2 측면의 표면과 전도성 패드 사이에 상호연결부를 형성할 수 있다. 일부 구현들에서, 전도성 재료는 기판의 백사이드 표면 상의 홀의 개구와 전도성 패드 사이에 상호연결부를 형성할 수 있다. 일부 구현들에서, 상호연결부는 단일 세그먼트(예를 들어, 단일-세그먼트 다이-관통 상호연결부)로서 형성될 수 있다. 일부 구현들에서, 상호연결부는 일체형, 분할불가능한 및/또는 분할되지 않은 구조이다.
[00155] 도 10은 단일-세그먼트 다이-관통 상호연결부를 포함하는 EDS를 제조하기 위한 예시적인 방법의 다른 흐름도(1000)를 예시한다. 일부 구현들에서, 도 10의 예시적인 방법은 도 3, 도 4, 도 6a 및/또는 도 6b의 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위해 사용될 수 있다. 그러나, 단순화의 목적으로, 도 10은 도 4의 EDS를 제공/제조하는 상황에서 설명될 것이다.
[00156] 도 10에 제시된 블록들의 시퀀스는, 단일-세그먼트 다이-관통 상호연결부들을 포함하는 EDS를 제조하기 위한 방법을 단순화 및/또는 명확화하기 위해 하나 이상의 동작들을 결합할 수 있음을 주목해야 한다. 일부 구현들에서, 블록들의 순서는 변경 또는 수정될 수 있다.
[00157] 제1 측면 및 대향하는 제2 측면을 갖는 기판이 제공될 수 있다(1002). 기판 내에 정의되는 캐비티(예를 들어, 기판 내의 측벽들에 의해 정의되는 개구 또는 보이드)는 기판에 형성될 수 있다(1004). 기판 내에 정의되는 캐비티는 기판의 제1 측면으로부터 형성될 수 있다. 다이는 캐비티의 플로어에 커플링될 수 있고(1006), 다이는 캐비티의 플로어의 원위에 있는 다이의 측면 상에 전도성 패드를 갖는다. 선택적으로, 충전재가 캐비티에 추가될 수 있다(1008). 충전재는 예를 들어 다이를 캡슐화, 보호 및/또는 고정시키도록 작용할 수 있다.
[00158] 라미네이트 층(예를 들어, 제2 라미네이트 층)은 기판의 제2 측면(예를 들어, 기판의 백사이드)에 커플링될 수 있다(1010). 선택적으로 제1 라미네이트 층은 기판의 제1 측면(예를 들어, 기판의 탑사이드)에 커플링될 수 있다(1012).
[00159] 제2 라미네이트 층, 기판, 다이 및 전도성 패드를 통해 연장되고 그 내부에 정의되는 홀을 드릴링하는 공정이 수행될 수 있다(1014). 홀은 전도성 패드의 표면(예를 들어, 홀 내부로부터 액세스되는/가시적인 전도성 패드의 표면)을 노출시킬 수 있다. 홀 내부로부터 전도성 패드에 커플링시키는 전도성 재료로 홀이 플레이팅 및/또는 충전될 수 있다(1016).
[00160] 일부 구현들에서, 다이는 캐비티의 플로어에 커플링될 수 있고, 라미네이트 층은 홀을 드릴링하기 전에 기판의 제2 측면에 커플링될 수 있다. 일부 구현들에서, 홀을 드릴링하는 것은 한번에 수행될 수 있다. 즉, 홀의 전체 길이는 하나의 공정(예를 들어, 백사이드 드릴링 공정) 동안 형성될 수 있다. 일부 구현들에서, 홀은 라미네이트 층, 기판의 제2 측면, 다이 및 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이 되도록 형성될 수 있다. 일부 구현들에서, 홀은 홀의 길이를 따라 단일 선형 홀이 되도록 형성될 수 있다. 일부 구현들에서, 홀을 플레이팅 및/또는 충전하는 전도성 재료는 일체형 단일-세그먼트로서 형성될 수 있다. 일부 구현들에서, 전도성 재료는 라미네이트 층, 기판, 다이 및 전도성 패드의 제2 측면 사이에서 및 이를 통해 연장될 수 있고, 오직 하나의 층(예를 들어, 하나의 전도성 재료의 오직 하나의 세그먼트, 하나의 전도성 재료의 오직 하나의 층)으로 형성될 수 있다. 일부 구현들에서, 전도성 재료는 캐비티의 플로어의 원위에 있는 라미네이트 층의 표면과 전도성 패드 사이에 상호연결부를 형성할 수 있다. 일부 구현들에서, 전도성 재료는 제2 라미네이트 층의 백사이드 표면 상의 홀의 개구와 전도성 패드 사이에 상호연결부를 형성할 수 있다. 일부 구현들에서, 상호연결부는 단일 세그먼트(예를 들어, 단일-세그먼트 다이-관통 상호연결부)로서 형성될 수 있다. 일부 구현들에서, 상호연결부는 일체형, 분할불가능한 및/또는 분할되지 않은 구조이다.
예시적인 전자 디바이스들
[00161] 도 11은 단일-세그먼트 다이-관통 상호연결부를 포함하는 임의의 전술된 EDS와 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스(1102), 랩탑 컴퓨터 디바이스(1104), 고정 위치 단말 디바이스(1106), 웨어러블 디바이스(1108)와 같은 전자 디바이스들은 본 명세서에 설명된 바와 같이 단일-세그먼트 다이-관통 상호연결부들(1100)을 포함하는 EDS를 포함할 수 있다. 도 11에 예시된 전자 디바이스들은 예시적이다. 예를 들어, 본 명세서에서 설명된 바와 같은 단일-세그먼트 다이-관통 상호연결부들(1100)을 포함하는 EDS는 모바일 디바이스, 핸드-헬드 PCS(personal communication system) 유닛, 개인 휴대 정보 단말, 휴대용 데이터 단말, GPS(global positioning system) 가능 디바이스, 내비게이션 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 고정 위치 단말(예를 들어, 검침 장비), 통신 디바이스, 모바일 폰, 스마트폰, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스(예를 들어, 시계, 안경), IoT(Internet of things) 디바이스, 랩탑 컴퓨터, 서버, 라우터, 자동차에서 구현되는 전자 디바이스(예를 들어, 자율 자동차를 포함함), 또는 데이터 또는 컴퓨터 명령들을 저장 또는 검색하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들의 그룹을 포함하지만 이에 제한되는 것은 아닌 다른 전자 디바이스들에 통합될 수 있다.
[00162] 도 3, 도 4, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 내지 도 7c, 도 8, 도 9 및/또는 도 10에 예시된 컴포넌트들, 프로세스들, 특징들 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 특징 또는 기능으로 재배열 및/또는 결합되거나, 몇몇 컴포넌트들, 프로세스들 또는 기능들에서 구현될 수 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들 및/또는 기능들은 또한 본 개시를 벗어나지 않으면서 추가될 수 있다. 도 3, 도 4, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 내지 도 7c, 도 8, 도 9 및/또는 도 10 및 본 개시의 이들의 대응하는 설명들은 다이들 및/또는 IC들로 제한되지 않음을 또한 주목해야 한다. 일부 구현들에서, 도 3, 도 4, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 내지 도 7c, 도 8, 도 9 및/또는 도 10 및 이들의 대응하는 설명들은 집적된 디바이스들을 제조, 생성, 제공 및/또는 생산하기 위해 사용될 수 있다. 일부 구현들에서, 디바이스는 다이, 집적된 디바이스, 다이 패키지, 집적 회로(IC), 디바이스 패키지, 집적 회로(IC) 패키지, 웨이퍼, 반도체 디바이스, PoP(package on package) 디바이스, 임베디드 다이 기판 및/또는 인터포저를 포함할 수 있다.
[00163] "예시적인"이라는 단어는, "예, 예증 또는 예시로서 기능하는" 것을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에 설명된 임의의 구현 또는 양상은 본 개시의 다른 양상들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 유사하게, "양상들"이라는 용어는, 본 개시의 모든 양상들이 논의된 특성, 이점 또는 동작 모드를 포함한다는 것을 요구하지는 않는다. 용어 "커플링된"은, 2개의 오브젝트들 사이에서의 직접적인 또는 간접적인 커플링을 지칭하기 위해 본 명세서에서 사용된다. 예를 들어, 오브젝트 A가 오브젝트 B를 물리적으로 터치하고 오브젝트 B가 오브젝트 C를 터치하면, 오브젝트들 A 및 C는, 그들이 서로를 물리적으로 직접 터치하지 않더라도, 서로 커플링된 것으로 여전히 고려될 수 있다.
[00164] 또한, 본 명세서에 포함된 다양한 개시들 흐름도, 흐름 다이어그램, 구조도, 또는 블록도로서 도시되는 프로세스로서 설명될 수 있음을 주목한다. 흐름도가 순차적인 프로세스로서 동작들을 설명할 수 있지만, 동작들의 대부분은 병렬로 또는 동시에 수행될 수 있다. 또한, 동작들의 순서는 재배열될 수 있다. 프로세스는, 그의 동작들이 완료되는 경우 종결된다.
[00165] 본 명세서에 설명된 본 개시의 다양한 특성들은 본 개시를 벗어나지 않으면서 상이한 시스템들에서 구현될 수 있다. 본 개시의 전술한 양상들은 단지 예들일 뿐이며, 본 개시를 제한하는 것으로서 해석되지 않음을 주목해야 한다. 본 발명의 양상들의 설명은, 청구항들의 범위를 제한하는 것이 아니라 예시적인 것으로 의도된다. 그러므로, 본 교시들은, 다른 타입들의 장치들에 용이하게 적용될 수 있으며, 많은 대안들, 변형들, 및 변경들은 당업자들에게 명백할 것이다.

Claims (28)

  1. 임베디드 다이 기판으로서,
    제1 측면 및 대향하는 제2 측면을 갖는 기판 ― 상기 기판은 전도성 층, 상기 전도성 층의 제1 표면에 커플링된 제1 유전체 층 및 상기 전도성 층의 대향하는 제2 표면에 커플링된 제2 유전체 층을 포함하는 코어 기판임 ―;
    상기 기판 내에 정의되는 캐비티 ― 상기 캐비티에는 상기 제1 유전체 층 및 상기 전도성 층이 없고, 상기 캐비티의 플로어는 상기 제2 유전체 층에 의해 정의되며, 상기 캐비티의 측벽들은 상기 제1 유전체 층 및 상기 전도성 층의 동일 평면(coplanar) 표면들에 의해 정의됨 ―;
    상기 캐비티의 플로어에 커플링되는 다이 ― 상기 다이는 상기 캐비티의 플로어의 원위에 있는 상기 다이의 일 측면(side) 상에 전도성 패드를 가짐 ―;
    상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장(extend)되고 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 내부에 정의되는 홀; 및
    상기 홀 내에 있고, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 사이에서 이들을 통해 연장되는 전도성 재료를 포함하는, 임베디드 다이 기판.
  2. 제1 항에 있어서,
    상기 홀은 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연속적인, 임베디드 다이 기판.
  3. 제1 항에 있어서,
    상기 홀은 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되는 선형 축을 따라 동심원인, 임베디드 다이 기판.
  4. 제1 항에 있어서,
    상기 홀은 상기 홀의 길이를 따라 단일 선형 홀인, 임베디드 다이 기판.
  5. 제1 항에 있어서,
    상기 전도성 재료는 일체형 단일-세그먼트인, 임베디드 다이 기판.
  6. 제1 항에 있어서,
    상기 전도성 재료는 오직 하나의 층을 포함하는, 임베디드 다이 기판.
  7. 제1 항에 있어서,
    상기 전도성 재료는 상기 전도성 패드 내부로 부터 상기 전도성 패드에 커 플링되고, 상기 캐비티의 플로어의 원위에 있는 상기 전도성 패드의 일 측면에서 종료되는, 임베디드 다이 기판.
  8. 임베디드 다이 기판으로서,
    제1 측면 및 대향하는 제2 측면을 갖는 기판 ― 상기 기판은 전도성 층, 상기 전도성 층의 제1 표면에 커플링된 제1 유전체 층 및 상기 전도성 층의 대향하는 제2 표면에 커플링된 제2 유전체 층을 포함하는 코어 기판임 ―;
    상기 기판 내에 정의되는 캐비티 ― 상기 캐비티에는 상기 제1 유전체 층 및 상기 전도성 층이 없고, 상기 캐비티의 플로어는 상기 제2 유전체 층에 의해 정의되고, 상기 캐비티의 측벽들은 상기 제1 유전체 층 및 상기 전도성 층의 동일 평면(coplanar) 표면들에 의해 정의됨 ―;
    상기 캐비티의 플로어에 커플링되는 다이 ― 상기 다이는 상기 캐비티의 플로어의 원위에 있는 상기 다이의 일 측면 상에 전도성 패드를 가짐 ―;
    상기 기판의 제2 측면에 커플링되는 라미네이트 층 ― 상기 제2 유전체 층은 상기 다이와 상기 라미네이트 층 사이에 개재됨 ―;
    상기 라미네이트 층, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되고 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 내부에 정의되는 홀; 및
    상기 홀 내에 있고, 상기 라미네이트 층, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 사이에서 이들을 통해 연장되는 전도성 재료를 포함하는, 임베디드 다이 기판.
  9. 제8 항에 있어서,
    상기 홀은 상기 라미네이트 층, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연속적인, 임베디드 다이 기판.
  10. 제8 항에 있어서,
    상기 홀은 상기 라미네이트 층, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되는 선형 축을 따라 동심원인, 임베디드 다이 기판.
  11. 제8 항에 있어서,
    상기 홀은 상기 홀의 길이를 따라 단일 선형 홀인, 임베디드 다이 기판.
  12. 제8 항에 있어서,
    상기 전도성 재료는 일체형 단일-세그먼트인, 임베디드 다이 기판.
  13. 제8 항에 있어서,
    상기 전도성 재료는 오직 하나의 층을 포함하는, 임베디드 다이 기판.
  14. 제8 항에 있어서,
    상기 임베디드 다이 기판은 모바일 디바이스, 핸드헬드 PCS(personal communication system) 유닛, 개인 휴대 정보 단말, 휴대용 데이터 단말, GPS(global positioning system) 가능 디바이스, 내비게이션 디바이스, 셋탑 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 고정 위치 단말, 통신 디바이스, 모바일 폰, 스마트폰, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, IoT(Internet of things) 디바이스, 랩탑 컴퓨터, 서버, 라우터, 및 자동차에 구현되는 전자 디바이스 중 적어도 하나를 포함하는 그룹으로부터 선택되는 디바이스에 통합되는, 임베디드 다이 기판.
  15. 임베디드 다이 기판으로서,
    제1 측면 및 대향하는 제2 측면을 갖는 기판 ― 상기 기판은 전도성 층, 상기 전도성 층의 제1 표면에 커플링된 제1 유전체 층 및 상기 전도성 층의 대향하는 제2 표면에 커플링된 제2 유전체 층을 포함하는 코어 기판임 ―;
    상기 기판 내에 정의되는 캐비티 ― 상기 캐비티에는 상기 제1 유전체 층 및 상기 전도성 층이 없고, 상기 캐비티의 플로어는 상기 제2 유전체 층에 의해 정의되며, 상기 캐비티의 측벽들은 상기 제1 유전체 층 및 상기 전도성 층의 동일 평면(coplanar) 표면들에 의해 정의됨 ―;
    상기 캐비티의 플로어에 커플링되는 다이 ― 상기 다이는 상기 캐비티의 플로어의 원위에 있는 상기 다이의 일 측면 상에 전도성 패드를 가짐 ―; 및
    상기 기판 및 상기 다이를 관통하고 상기 전도성 패드를 상기 기판의 제2 측면 상의 상기 전도성 패드에 대향하는 노드에 커플링시키는 상호연결부를 위한 수단을 포함하는, 임베디드 다이 기판.
  16. 제15 항에 있어서,
    상기 상호연결부를 위한 수단은,
    상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되고 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 내부에 정의되는 홀; 및
    상기 홀 내에 있고, 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 사이에서 이들을 통해 연장되는 전도성 재료를 포함하는, 임베디드 다이 기판.
  17. 제15 항에 있어서,
    상기 상호연결부를 위한 수단은 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연속적인, 임베디드 다이 기판.
  18. 제15 항에 있어서,
    상기 상호연결부를 위한 수단은 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되는 선형 축을 따라 동심원인, 임베디드 다이 기판.
  19. 제16 항에 있어서,
    상기 상호연결부를 위한 수단은 상기 홀의 길이를 따라 단일 선형 홀을 포함하는, 임베디드 다이 기판.
  20. 제15 항에 있어서,
    상기 상호연결부를 위한 수단은, 상기 전도성 패드 내부로부터 상기 전도성 패드에 커플링시키고 상기 캐비티의 플로어의 원위에 있는 상기 전도성 패드의 일 측면 상에서 종료되는 일체형 단일-세그먼트로서 형성되는 전도성 재료를 포함하는, 임베디드 다이 기판.
  21. 임베디드 다이 기판을 제조하는 방법으로서,
    제1 측면 및 대향하는 제2 측면을 갖는 기판을 제공하는 단계 ― 상기 기판은 전도성 층, 상기 전도성 층의 제1 표면에 커플링된 제1 유전체 층 및 상기 전도성 층의 대향하는 제2 표면에 커플링된 제2 유전체 층을 포함하는 코어 기판임 ―;
    상기 기판 내에 정의되는 캐비티를 형성하는 단계 ― 상기 캐비티에는 상기 제1 유전체 층 및 상기 전도성 층이 없고, 상기 캐비티의 플로어는 상기 제2 유전체 층에 의해 정의되며, 상기 캐비티의 측벽들은 상기 제1 유전체 층 및 상기 전도성 층의 동일 평면(coplanar) 표면들에 의해 정의됨 ―;
    상기 캐비티의 플로어에 다이를 커플링시키는 단계 ― 상기 다이는 상기 캐비티의 플로어의 원위에 있는 상기 다이의 일 측면 상에 전도성 패드를 가짐 ―;
    상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되고 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 내부에 정의되는 홀을 드릴링하는 단계; 및
    상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 사이에서 이들을 통해 연장되고 상기 홀 내부로부터 상기 전도성 패드에 커플링되는 전도성 재료로 상기 홀을 플레이팅(plating)하거나 충전(filling)하는 것 중 적어도 하나를 수행하는 단계를 포함하는, 방법.
  22. 제21 항에 있어서,
    상기 다이는 상기 홀을 드릴링하기 전에 상기 캐비티의 플로어에 커플링되는, 방법.
  23. 제21 항에 있어서,
    상기 홀을 드릴링하는 단계는 한번에 수행되는, 방법.
  24. 제21 항에 있어서,
    상기 홀은 상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드를 통해 연장되는 선형 축을 따라 동심원이 되도록 형성되는, 방법.
  25. 제21 항에 있어서,
    상기 홀은 상기 홀의 길이를 따라 단일 선형 홀이 되도록 형성되는, 방법.
  26. 제21 항에 있어서,
    상기 전도성 재료는 일체형 단일-세그먼트로서 형성되는, 방법.
  27. 제21 항에 있어서,
    상기 제2 유전체 층, 상기 다이 및 상기 전도성 패드 사이에서 이들을 통해 연장되는 상기 전도성 재료는 오직 하나의 층으로 형성되는, 방법.
  28. 제21 항에 있어서,
    상기 기판의 제2 측면에 라미네이트 층을 커플링시키는 단계를 더 포함하고,
    상기 홀은 상기 라미네이트 층을 통해 연장되고 그 내부에 정의되도록 추가로 드릴링되고, 상기 전도성 재료는 상기 라미네이트 층 사이에서 이를 통해 추가로 연장되는, 방법.
KR1020187029732A 2016-03-18 2017-03-16 임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법 KR102213034B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/074,750 US10325855B2 (en) 2016-03-18 2016-03-18 Backside drill embedded die substrate
US15/074,750 2016-03-18
PCT/US2017/022829 WO2017161199A1 (en) 2016-03-18 2017-03-16 Backside drill embedded die substrate

Publications (2)

Publication Number Publication Date
KR20180124932A KR20180124932A (ko) 2018-11-21
KR102213034B1 true KR102213034B1 (ko) 2021-02-04

Family

ID=58455674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029732A KR102213034B1 (ko) 2016-03-18 2017-03-16 임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법

Country Status (9)

Country Link
US (1) US10325855B2 (ko)
EP (1) EP3430644B1 (ko)
JP (1) JP6679748B2 (ko)
KR (1) KR102213034B1 (ko)
CN (1) CN109075154B (ko)
BR (1) BR112018068970B1 (ko)
ES (1) ES2821728T3 (ko)
TW (1) TWI692048B (ko)
WO (1) WO2017161199A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373893B2 (en) 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
EP3688798A4 (en) * 2017-09-29 2021-05-19 INTEL Corporation SEMI-CONDUCTOR ENCLOSURE WITH EMBEDDED CONNECTIONS
EP3732719A4 (en) * 2017-12-29 2021-11-17 Intel Corporation MICROELECTRONIC ARRANGEMENTS
TWI733056B (zh) * 2018-09-19 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11342243B2 (en) * 2018-09-25 2022-05-24 Intel Corporation Thermal management solutions for embedded integrated circuit devices
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210072940A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 전자부품 내장기판
US11289404B2 (en) * 2020-01-17 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
US11367673B2 (en) * 2020-09-02 2022-06-21 Intel Corporation Semiconductor package with hybrid through-silicon-vias
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
US20240145445A1 (en) * 2021-03-09 2024-05-02 Sony Semiconductor Solutions Corporation Semiconductor device, method for manufacturing semiconductor device, and electronic device
US20230154829A1 (en) * 2021-11-18 2023-05-18 Qualcomm Incorporated Recess structure for padless stack via

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US20080048310A1 (en) 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
US20110204505A1 (en) 2010-02-23 2011-08-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TMV and TSV in WLCSP Using Same Carrier
US20150318246A1 (en) 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004186422A (ja) 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR101486420B1 (ko) 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR101484786B1 (ko) 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2610269A1 (en) * 2011-12-28 2013-07-03 Saudi Basic Industries Corporation Catalyst composition and method for preparing the same
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20130337648A1 (en) 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
CN104851847B (zh) * 2014-02-14 2017-09-08 恒劲科技股份有限公司 封装装置及其制作方法
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
DE102014112407B4 (de) 2014-04-30 2016-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung
US9252127B1 (en) * 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US20080048310A1 (en) 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
US20110204505A1 (en) 2010-02-23 2011-08-25 Stats Chippac, Ltd. Semiconductor Device and Method of Forming TMV and TSV in WLCSP Using Same Carrier
US20150318246A1 (en) 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same

Also Published As

Publication number Publication date
KR20180124932A (ko) 2018-11-21
WO2017161199A1 (en) 2017-09-21
TW201737394A (zh) 2017-10-16
JP2019511120A (ja) 2019-04-18
TWI692048B (zh) 2020-04-21
US20170271266A1 (en) 2017-09-21
BR112018068970A2 (pt) 2019-03-06
CN109075154B (zh) 2022-06-03
ES2821728T3 (es) 2021-04-27
JP6679748B2 (ja) 2020-04-15
US10325855B2 (en) 2019-06-18
EP3430644B1 (en) 2020-07-01
BR112018068970B1 (pt) 2023-01-31
EP3430644A1 (en) 2019-01-23
CN109075154A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
KR102213034B1 (ko) 임베디드 다이 기판 및 임베디드 다이 기판을 제조하는 방법
JP6609633B2 (ja) 半導体装置
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
KR20130038404A (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
JP2011086767A (ja) 半導体装置及び半導体装置の製造方法
JP6377178B2 (ja) 埋込型パッケージ基板コンデンサ
US9105562B2 (en) Integrated circuit package and packaging methods
CN111933590B (zh) 封装结构和封装结构制作方法
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
US9425116B2 (en) Integrated circuit package and a method for manufacturing an integrated circuit package
TW201731070A (zh) 混合式微電子基材及其製造方法
EP3414776B1 (en) Integrated device comprising flexible connector between integrated circuit (ic) packages
US8829361B2 (en) Wiring board and mounting structure using the same
JP2008124072A (ja) 半導体装置
KR20170138644A (ko) Pop 구조의 반도체 어셈블리 및 이를 포함하는 전자 장치
JP2016219535A (ja) 電子回路装置
JP4099072B2 (ja) 部品内蔵モジュール
CN117642854A (zh) 玻璃贴片集成到电子装置封装中
TW201731354A (zh) 混合式微電子基板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant