JP2019511120A - バックサイドドリリング埋込みダイ基板 - Google Patents

Abstract

デバイスおよび製作方法が提供される。デバイスは、第１の面と反対側の第２の面とを有する基板と、第１の面から基板内に画定されるキャビティと、キャビティのフロアに結合され、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有するダイとを含む。基板の第２の面に結合された積層が含められてもよい。穴が、デバイスの各層、ダイ、および導電性パッドを貫通するように１度にドリリングされてもよい。この穴は、積層（存在する場合）、基板の第２の面、ダイ、および導電性パッド内を通って延び、積層、基板の第２の面、ダイ、および導電性パッド内に画定される。穴内に位置し、積層（設けられる場合）と基板の第２の面とダイと導電性パッドとの間を、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる導電性材料が塗布される。

Description

関連出願の相互参照
本出願は、２０１６年３月１８日に米国特許商標庁に出願された非仮出願第１５／０７４，７５０号の優先権および利益を主張し、その内容全体が、以下に全文が完全に記載されるかのように、すべての適用可能な目的のために参照により本明細書に組み込まれている。

様々な特徴は概して、埋込みダイ基板に関し、より詳細には、ダイ内部から導電性パッドを露出させるためにバックサイドドリリングプロセスの間にダイが貫通される埋込みダイ基板に関する。

ハンドヘルド電子デバイスおよび装着型電子デバイスに対する需要が引き続き増大している。ハンドヘルド電子デバイスの例には、モバイル携帯電話、撮像デバイス（たとえば、カメラ）、音楽デバイス（たとえば、ＭＰ３プレーヤ）、および上述のデバイスのうちの１つまたは複数の機能を組み込んだデバイスが含まれる。装着型電子デバイスの例には、撮像デバイス、ビデオディスプレイ、およびインターネットアクセス端末の機能を組み込んだ眼鏡が含まれる。装着型デバイスのさらなる例には、ユーザの生理学的パラメータ（たとえば、心拍数、血中酸素濃度、睡眠中の落ち着きのなさ）および／または地理的位置を監視／記録／送信するデバイスの機能が組み込まれる場合がある手首装着型デバイスが含まれる。手首装着型デバイスには、追加または代替として、カラーディスプレイを有するモバイル携帯デバイスの機能が組み込まれる場合がある。多くのハンドヘルド電子デバイスおよび装着型電子デバイスには、何らかの形態のワイヤレス通信が組み込まれる。ユーザは、電子デバイスのイタレーションごとに新しい機能、メモリの追加および性能の向上を期待している。さらに、ユーザは、新しい機能、追加のメモリ、および向上した性能が組み込まれるにもかかわらずユーザのデバイスのサイズが変わらないかまたは小さくなることを期待している。

サイズを小さくするために、デバイスは、トランジスタ密度を高くしおよび／またはデバイス内に組み込まれるダイのサイズを小さくするように設計される場合がある。少なくとも保護および集積を目的として、ダイをパッケージ内に実装することができる。パッケージサイズを小さくするために、ダイをパッケージ内にワイヤボンディングする手法はフリップチップボンディングに移行している。デバイスの全体的なサイズを小さくするためにボールグリッドアレイなどのパッケージ形態も使用される。

ダイ／パッケージの垂直集積も、電子デバイスの全体的なサイズを小さくする助けになっている。垂直集積構成では、ダイ／パッケージが互いに積層される場合がある。垂直に積層されたダイ／パッケージの例には、パッケージオンパッケージ（ＰｏＰ）構造が含まれる。ＰｏＰ構造は、ボールグリッドアレイパッケージの垂直スタックで構成される場合がある。

垂直集積に使用される別の構造は、埋込みダイ基板または埋込み積層基板（本明細書では一貫性のために埋込みダイ基板（ＥＤＳ）と呼ばれる）と呼ばれる。ＥＤＳは多層基板を使用する場合がある。垂直サイズを小さくするために、多層基板の上部に能動ダイおよび／または能動／受動構成要素を取り付ける代わりに、多層基板のキャビティ内に能動ダイおよび／または能動／受動構成要素が取り付けられる。

ＥＤＳを使用すると垂直サイズは小さくなることがあるが、実装における問題は解消しない。たとえば、ＥＤＳ実装形態では、ダイのトップサイド（たとえば、第１の面）上のパッドに、ダイの反対側のバックサイド（たとえば、第２の面）に隣接するノードから到達できるように、製作コストがかかるダイが使用される場合がある。したがって、たとえば、ＥＤＳ実装形態において使用されるダイのコストを減らし、それにもかかわらずダイのバックサイドに隣接するノードからダイのトップサイド上のパッドに到達できるようにすることが望ましい。

本明細書に開示された態様は、埋込みダイ基板などのデバイスを製作するデバイスおよび方法を提供する。

一態様によれば、デバイスは、第１の面と反対側の第２の面とを有する基板を含んでもよい。デバイスは、第１の面から基板内に画定されたキャビティとキャビティのフロアに結合されたダイとをさらに含んでもよい。ダイは、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有してもよい。デバイスは、基板の第２の面、ダイ、および導電性パッド内を通って延び、基板の第２の面、ダイ、および導電性パッド内に画定される穴をさらに含んでもよい。デバイスは、この穴内に位置し、基板の第２の面と導電性パッドとの間を、基板の第２の面および導電性パッド内を通って延びる導電性材料をまたさらに含んでもよい。導電性材料は、相互接続部を形成することがあり、または相互接続部と呼ばれることがある。より具体的な用語では、導電性材料は、単一セグメントダイ貫通相互接続部を形成することがあり、または単一セグメントダイ貫通相互接続部と呼ばれることがある。

いくつかの実装形態では、基板は、基板の第１の面における第１の誘電体層と基板の第２の面における第２の誘電体層との間にはさまれた導電層を含むコア基板である。いくつかの例では、基板がそのようなコア基板であるとき、キャビティは、第１の誘電体層および導電層を含んでおらず、キャビティのフロアは、キャビティ内に露出された第２の誘電体層によって画定される。

一態様では、この穴は、基板の第２の面、ダイ、および導電性パッド内を通って連続している。一態様では、この穴は、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心である。一態様では、この穴は、穴の長さに沿った単一の直線穴である。

一態様では、導電性材料はユニタリー単一セグメントである。導電性材料は１つの層のみを含む。

別の態様によれば、デバイスは、第１の面と反対側の第２の面とを有する基板を含んでもよい。デバイスは、第１の面から基板内に画定されたキャビティとキャビティのフロアに結合されたダイとをさらに含んでもよい。ダイは、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有してもよい。デバイスは、基板の第２の面に結合された積層をまたさらに含んでもよい。そのような態様では、基板の第２の面は、ダイと積層との間にはさまれる。デバイスは、積層、基板の第２の面、ダイ、および導電性パッド内を通って延び、積層、基板の第２の面、ダイ、および導電性パッド内に画定される穴をさらに含んでもよい。デバイスは、この穴内に位置し、積層と基板の第２の面とダイと導電性パッドとの間を、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる導電性材料をまたさらに含んでもよい。導電性材料は、相互接続部を形成することがあり、または相互接続部と呼ばれることがある。より具体的な用語では、導電性材料は、単一セグメントダイ貫通相互接続部を形成することがあり、または単一セグメントダイ貫通相互接続部と呼ばれることがある。

いくつかの実装形態では、基板は、基板の第１の面における第１の誘電体層と基板の第２の面における第２の誘電体層との間にはさまれた導電層を含むコア基板である。

一態様では、この穴は、積層、基板の第２の面、ダイ、および導電性パッド内を通って連続している。一態様では、この穴は、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心である。一態様では、この穴は、穴の長さに沿った単一の直線穴である。

一態様では、導電性材料はユニタリー単一セグメントである。導電性材料は１つの層のみを含む。

一態様では、デバイスは、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末、ポータブルデータ端末、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、固定ロケーション端末、通信デバイス、モバイル電話、スマートフォン、タブレットコンピュータ、コンピュータ、装着型デバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、ルータ、自動車に実装される電子デバイスのうちの少なくとも１つを含む群から選択されるデバイスに組み込まれる。

別の態様によれば、デバイスは、第１の面と反対側の第２の面とを有する基板を含んでもよい。デバイスは、第１の面から基板内に画定されたキャビティとキャビティのフロアに結合されたダイとをさらに含んでもよい。ダイは、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有してもよい。デバイスは、基板およびダイを貫通し、基板の第２の面上の導電性パッドと反対側のノードに導電性パッドを結合する相互接続部のための手段をさらに含んでもよい。一例によれば、相互接続部のための手段は、基板の第２の面、ダイ、および導電性パッド内を通って延び、基板の第２の面、ダイ、および導電性パッド内に画定される穴を含んでもよく、この穴内に位置し、基板の第２の面と導電性パッドとの間を、基板の第２の面および導電性パッド内を通って延びる導電性材料をさらに含んでもよい。別の例によれば、相互接続部のための手段は、基板の第２の面、ダイ、および導電性パッド内を通って連続している。さらに別の例によれば、相互接続部のための手段は、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心であってもよい。別の例では、相互接続部のための手段は、穴の長さに沿った単一の直線穴を含む。さらに別の例では、相互接続部のための手段は、導電性パッド内から導電性パッドに結合するユニタリー単一セグメントとして形成される導電性材料を含む。

本明細書で説明する別の態様は、埋込みダイ基板を製作する方法を提供する。この方法は、第１の面と反対側の第２の面とを有する基板を用意するステップを含む。この方法は、第１の面から基板内に画定されるキャビティを形成するステップをさらに含む。この方法は、キャビティのフロアにダイを結合するステップであって、ダイがキャビティのフロアに対して遠位側のダイの面上に導電性パッドを有する、ステップをさらに含む。一態様では、この方法は、基板の第２の面、ダイ、および導電性パッド内を通って延び、基板の第２の面、ダイ、および導電性パッド内に画定される穴をドリリングするステップをさらに含む。この方法は、基板の第２の面とダイと導電性パッドとの間を、基板の第２の面、ダイ、および導電性パッド内を通って延び、穴内から導電性パッドに結合する導電性材料によって穴をめっきしおよび／または充填するステップをまたさらに含む。

いくつかの実装形態では、ダイは、キャビティのフロアに結合され、その後穴がドリリングされる。一態様では、穴のドリリングは１度に実行される。したがって、この穴は、１回のプロセスにおいて基板の第２の面、ダイ、および導電性パッドを貫通するようにドリリングされる。一態様では、この穴は、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心であるように形成される。一態様では、この穴は、穴の長さに沿った単一の直線穴であるように形成される。

一態様では、導電性材料はユニタリー単一セグメントとして形成される。いくつかの実装形態では、基板の第２の面とダイと導電性パッドとの間を、基板の第２の面、ダイ、および導電性パッド内を通って延びる導電性材料は、１つだけの層として形成される。別の態様では、この方法は、基板の第２の面に積層を結合するステップであって、穴が、積層内を通って延びて積層内に画定されるようにさらにドリリングされ、導電性材料が、積層内を通ってさらに延びる、ステップをさらに含んでもよい。

本明細書で説明する別の態様は、埋込みダイ基板を製作する別の方法を提供する。この方法は、第１の面と反対側の第２の面とを有する基板を用意するステップを含む。この方法は、第１の面から基板内に画定されるキャビティを形成するステップをさらに含む。この方法は、キャビティのフロアにダイを結合するステップであって、ダイがキャビティのフロアに対して遠位側のダイの面上に導電性パッドを有する、ステップをまたさらに含む。この方法は、基板の第２の面に積層を結合するステップをまたさらに含む。一態様では、この方法は、積層、基板の第２の面、ダイ、および導電性パッド内を通って延び、積層、基板の第２の面、ダイ、および導電性パッド内に画定される穴をドリリングするステップをさらに含む。この方法は、積層と基板の第２の面とダイと導電性パッドとの間を、積層、基板の第２の面、ダイ、および導電性パッド内を通って延び、穴内から導電性パッドに結合する導電性材料によって穴をめっきしおよび／または充填するステップをまたさらに含む。

いくつかの実装形態では、ダイがキャビティのフロアに結合され、積層が基板の第２の面に結合され、その後穴がドリリングされる。一態様では、穴のドリリングは１度に行われる。一態様では、この穴は、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心であるように形成される。一態様では、この穴は、穴の長さに沿った単一の直線穴であるように形成される。

一態様では、導電性材料はユニタリー単一セグメントとして形成される。いくつかの実装形態では、積層と基板の第２の面とダイと導電性パッドとの間を、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる導電性材料は、１つだけの層として形成される。一例では、導電性材料は、基板の第２の面の遠位側の積層の表面と導電性パッドとの間の相互接続部を形成する。

様々な特徴、性質、および利点は、以下に記載された詳細な説明を図面と併せて検討したときに明らかになることがあり、図面全体にわたって、同様の参照符号はそれに対応して同一視する。

１手法による第１の種類のダイを実装する埋込みダイ基板（ＥＤＳ）の一例の断面図である。 別の手法による第２の種類のダイを実装するＥＤＳの一例の断面図である。 本明細書で説明する態様による第１の単一セグメントダイ貫通相互接続部と第２の単一セグメントダイ貫通相互接続部とを含むＥＤＳの断面図である。 本明細書で説明する態様による第１の単一セグメントダイ貫通相互接続部と第２の単一セグメントダイ貫通相互接続部とを含む別のＥＤＳの断面図である。 本明細書で説明する態様によるＥＤＳに設置される場合があるダイのバックサイド平面図である。 線５Ｂ−５Ｂに沿った図５Ａのダイの断面図である。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置を有する第１のＥＤＳのバックサイド平面図である。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置を有する第２のＥＤＳのバックサイド平面図である。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を含むＥＤＳを提供する／製作するための段階の例示的なシーケンスを示す図である（図７Ａ〜図７Ｃを含む）。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の流れ図である。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の別の流れ図である。 本明細書で説明する態様による単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の別の流れ図である。 単一セグメントダイ貫通相互接続部を含む前述のＥＤＳのいずれかと統合されることがある様々な電子デバイスを示す図である。

以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、態様がこれらの具体的な詳細なしに実践される場合があることが、当業者によって理解されよう。たとえば、回路は、不必要な詳細で態様を曖昧にすることを避けるために、ブロック図で示されることがある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を曖昧にしないために、詳細に示されないことがある。

いくつかの実装形態では、ダイの高さは、本開示の図に示す、ダイのＺ方向に沿って規定されてもよい。いくつかの実装形態では、ダイのＺ方向は、ダイの第１の面（たとえば、トップサイド）と反対側の第２の面（たとえば、バックサイド）との間の軸に沿って画定されてもよい。トップサイド（または上）およびバックサイド（または底）という用語は任意に割り当てられてもよいが、一例として、ダイのトップサイド面は、入力／出力接続パッドの大部分を含む部分であってもよく、一方、ダイのバックサイド面は、基板に接合されるか、接着されるか、またはその他の方法で取り付けられる部分であってもよい。いくつかの実装形態では、ダイのトップサイド部分がダイのバックサイドであってよく、ダイのバックサイド部分がダイのトップサイドであってもよい。トップサイド部分がより低いバックサイド部分に対してより高い部分であってもよい。バックサイド部分がより高いトップサイド部分に対してより低い部分であってもよい。トップサイド部分およびバックサイド部分のさらなる例について以下でさらに説明する。ダイのＸ−Ｙ方向は、ダイの横方向および／またはフットプリントを指す場合がある。Ｘ−Ｙ方向の例について、本開示の図に示し、かつ／または以下でさらに説明する。本開示の図のうちの多くにおいて、ＥＤＳのダイおよび各部は、Ｘ−Ｚ断面またはＸ−Ｚ平面を横切って示される場合がある。ただし、いくつかの実装形態では、ＥＤＳのダイおよび各部は、Ｙ−Ｚ断面またはＹ−Ｚ平面を横切って表されることがある。

いくつかの実装形態では、相互接続部とは、２つの点、要素、および／または構成要素の間の電気結合および／または熱結合を可能または容易にする、ダイ、ＥＤＳ、デバイス、またはパッケージの要素または構成要素である。いくつかの実装形態では、相互接続部は、トレースならびに／あるいはめっきされた穴および／または充填された穴（たとえば、ビア）を含んでもよい。いくつかの実装形態では、相互接続部は、直列接続された複数のビアなどのカスケード接続されたセグメント（層）から形成されてもよく、そのような相互接続部は、本明細書ではセグメント化された相互接続部と呼ばれることがある。少なくとも処理時の別個の工程中に別個のセグメントが形成される場合があるので、セグメント化された相互接続部は、セグメント（たとえば、層）間のシームを含んでもよい。したがって、ビアのカスケード接続されたスタックから形成されたセグメント化された相互接続部などのセグメント化された相互接続部は、セグメント化された相互接続部の長さを横切るセグメント化された相互接続部の長さに沿って、セグメント間にシームを有してもよい。これに対して、いくつかの実装形態では、相互接続部が１つのセグメントのみ（たとえば、１つの層のみ）から形成される場合があり、そのような相互接続部は、本明細書では単一セグメント相互接続部と呼ばれる場合がある（すなわち、セグメント化されていない相互接続部）。単一セグメント相互接続部は、単一セグメント相互接続部の長さを横切る単一セグメント相互接続部の長さに沿って、シームを有さない場合がある。いくつかの実装形態では、相互接続部は、第１のノードから第２のノードへの信号（たとえば、データ信号、接地信号、電力信号）のための電気経路を形成するように構成されてもよい導電性の材料によって製作されてもよい。いくつかの実装形態では、相互接続部は、第１のノードから第２のノードへの熱経路を形成するように構成されてもよい熱伝導性材料によって製作されてもよい。相互接続部は、導電性および／または熱伝導性を有してもよい。相互接続部は、回路の一部であってもよい。導電性材料の例の非排他的リストは、金、銀、および銅を含む。導電性材料は、導電性ペーストであってもよい。

本明細書で使用されるドリリング（たとえば、穴を掘ること）は、たとえば、フォトリソグラフィプロセス、機械的プロセス、および／またはレーザードリリングプロセスを含むプロセスによって実施されてもよい。

本明細書で使用される穴は、対象物内に形成された側壁によって画定された対象物におけるキャビティ、開口部、または空隙であってもよい。

多層デバイスでは、最上メタライゼーション層を第１のメタライゼーション層または“Ｍ１”層として特定するのが通例である。各下部メタライゼーション層は通例１ずつ増分される。本明細書で提示する例示的なＥＤＳは、４つのメタライゼーション層（Ｍ１、Ｍ２、Ｍ３、Ｍ４）を含むように示されている。しかし、本明細書で説明する態様によるＥＤＳは、任意の数のメタライゼーション層を備えてもよい。本明細書では、ＥＤＳのメタライゼーション層の数を制限することは意図されていない。

概要
いくつかの特徴は、向かい合う誘電体層間にはさまれた導電層を有する基板と、基板内のキャビティと、キャビティ内で基板に取り付けられたダイと、基板の両側で誘電体層と貼り合わせられたプリプレグ層とを含む埋込みダイ基板（ＥＤＳ）に関する。少なくとも１つの単一セグメント相互接続部（たとえば、ある連続的な長さのある導電性材料によってめっきされおよび／または充填された穴）が、ＥＤＳのバックサイドのプリプレグ層、基板の誘電体層を貫通してダイ内部に延びている。単一セグメント相互接続部は、ダイの第１の面（たとえば、トップサイド）上の導電性パッドをプリプレグ層の反対側の第２の面（たとえば、バックサイド）上の導電性パッドに電気的および／または熱的に結合することができる。ダイの一部を含む単一セグメント相互接続部は、ダイがキャビティ内で基板に結合され（取り付けられ）た後にＥＤＳのバックサイドドリリングプロセスの間に形成されてもよい。ＥＤＳのバックサイドドリリングプロセスの間に事前指定された位置に単一セグメント相互接続部（ダイ内の部分を含む）を形成すると、たとえば、ＥＤＳにおける事前指定された位置に対応する位置にあらかじめ形成された基板貫通ビア（ＴＳＶ）を含むダイを使用する場合と比較して、ダイのコストを削減し、ダイをＥＤＳに組み込むコストを削減することができる。さらに、ＥＤＳのバックサイドドリリングプロセスの間に事前指定された位置に単一セグメント相互接続部（ダイ内の部分を含む）を形成すると、熱放散接地抵抗を最小限に抑える材料を選択することができる１つの導電材料によって単一セグメント相互接続部をその全長に沿って製作することが可能になる。

例示的な埋込みダイ基板ダイタイプ
ＥＤＳは一般に、２種類のダイのうちの一方を使用する。第１の種類のダイは、ダイのトップサイド面上に入力／出力／接地／電力パッドを有する。ＥＤＳにおいて第１の種類のダイを使用すると、配線に関する問題が生じる。すべての配線は、ダイのトップサイド面から始まる（または終わる）ことができる。第１の種類のダイの下方のＥＤＳの層への配線は、ダイから上にダイを越えて配線されるトレースを使用してもよい。トレースをダイから上にダイを越えて配線することは、２次元空間と３次元空間のどちらでも困難である場合がある。配線問題を解決するうえで伴う余分な時間によって、全体的な構成のコストが増すことがある。トレースを追加すると、メタライゼーションの開路または短絡の可能性が増すことに起因して信頼性が低下することがある。さらに、ＥＤＳにおいて第１の種類のダイを使用すると、性能が悪影響を受ける場合があり、少なくとも部分的に、トレースが遠回りに配線されることに起因してＥＤＳの熱的要件および／または電気的要件が満たされなくなることがある。たとえば、メタライゼーションの配線が長いと、ＥＤＳ内のダイから熱を除去することが困難になる場合がある。さらに、メタライゼーションの配線が長いと、不要な電磁エネルギーが、メタライゼーションに結合し、それによってダイの内部回路に到達し、ダイの動作に干渉する可能性が高くなる。

第２の種類のダイは、ダイのバックサイド面上に少なくともいくつかの入力／出力／接地／電力パッドに到達する場合がある。バックサイド面からパッドへの到達は、ダイにおける基板貫通ビア（ＴＳＶ）（シリコン貫通ビアとも呼ばれる）を使用することによって実現される。ＴＳＶは、トップサイドパッドをバックサイドパッドと相互接続することができる。ＴＳＶは、ダイにおける２つの電気ノード間の垂直電気接続部として概念化されてもよい。２つの互いに向かい合う外面を有するダイの場合、第１のノードがダイの第１の（たとえば、トップサイド）面上に位置してもよく、一方、第２のノードがダイの第２の（たとえば、バックサイド）面上に位置してもよい。そのような場合、ＴＳＶは、ダイを完全に通過してもよい。

ダイのＴＳＶは、鋳物工場におけるダイ製作時に形成される。本明細書で使用する「鋳物工場」という用語は、半導体製作設備または半導体集積回路を製造する場所を指す。鋳物工場においてダイにおけるＴＳＶを製作すると、少なくともダイマスク数の増加およびＴＳＶを有するダイを製作するのに使用される工程の数の増加に起因してダイのコストが増す。鋳物工場においてダイにＴＳＶを組み込むと、歩留まりに関連するコストが生じる。鋳物工場において製作されるＴＳＶのいくつかは、適切に製作されないことがある。たとえば、ＴＳＶ内に開路が生じることがあり、それによって、ダイの第１の面上の第１のノードがダイの第２の面上の第２のノードに接続されなくなる。鋳物工場において製作されるＴＳＶに関連するエラーに起因して、歩留まりが低下することがあり、コストが生じる場合がある。

ＥＤＳにおいて第２の種類のダイ（すなわち、ＴＳＶを有するダイ）を使用すると、ダイにＴＳＶが組み込まれることに起因してダイのコストが高くなる（すなわち、ＴＳＶを有するように製作されるダイは、ＴＳＶを有さないように製作されるダイよりもコストが高い）。ＴＳＶを有するように製作されるダイでは、ダイのトップサイドパッドとバックサイドパッドとの両方に、ＥＤＳ組込み時にレーザーストップとして働くように金属めっきを使用するので、追加のコストが生じる。さらに、金から形成されるＴＳＶに関連して、金製ＴＳＶに関連する熱伝導は、銅によってもたらされる熱伝導ほど良好ではない。したがって、ＴＳＶを有するダイを使用するＥＤＳにおける熱放散接地抵抗は、望まれるほど低くならない。

例示的な埋込みダイ基板（ＥＤＳ）
図１は、１手法による第１の種類のダイ１２４（たとえば、ＴＳＶを有さないダイ）を実装する埋込みダイ基板（ＥＤＳ）１００の一例の断面図である。ＥＤＳ１００は、中央導電層１０４と、トップサイド誘電体層１０６と、バックサイド誘電体層１０８とを含むコア基板１０２を含むことができる。

ダイ１２４を保持するためのキャビティ１２２は、トップサイド誘電体層１０６および中央導電層１０４内に形成することができる。キャビティ１２２の底部は、キャビティ１２２の「フロア」と呼ばれることがある。ダイ１２４は、キャビティ１２２のフロアに結合されてもよい（たとえば、キャビティ１２２内のバックサイド誘電体層１０８に結合される）。キャビティ１２２は、フィラー材料１３８によって充填されてもよい。

ダイ１２４は、ダイ１２４のトップサイド面上に第１の導電性パッド１２８、第２の導電性パッド１３０、第３の導電性パッド１３２、および第４の導電性パッド１３４を含む複数の導電性パッド１２８、１３０、１３２、１３４を含んでもよい。図１のダイ１２４はＴＳＶ（たとえば、ダイ製作時に鋳物工場においてダイの本体内に形成されるビア）を含まない。複数の導電性パッド１２８、１３０、１３２、１３４の各々に保護導電層１３６が設けられてもよい。

トップサイド誘電体層１０６にトップサイド積層１４０が設けられてもよい。バックサイド誘電体層１０８にバックサイド積層１４２が設けられてもよい。

図１の例示的な図では、ダイ１２４のトップサイド上の複数の導電性パッド１２８、１３０、１３２、１３４のうちの１つが、ダイ１２４の下方のＥＤＳ１００の層におけるノード（たとえば、導電性パッドまたはトレース）に接続されてもよい。第２の導電性パッド１３０とバックサイド積層１４２のバックサイド上のノード１４６との間の（電気エネルギーおよび熱エネルギー用の）例示的な配線経路１４４が、両矢印によって示されている。

トップサイドドリリングを使用してダイ１２４のトップサイドのダイ１２４の第２の導電性パッド１３０に到達してもよい。トップサイドドリリングは、トップサイド積層１４０、およびキャビティ１２２を充填するために使用されるフィラー材料１３８内を通って延びてもよい。トップサイドドリリングにレーザードリルが使用されてもよい。レーザーストップを目的として、保護導電層１３６は、ダイ１２４の第２の導電性パッド１３０を保護する。レーザーストップ（たとえば、保護導電層１３６）は、レーザードリルが第２の導電性パッド１３０を貫通してダイ１２４に進入するのを阻止する。バックサイドドリリングは、ノード１４６（たとえば、パッドまたはトレース）からコア基板１０２の中央導電層１０４に向かう経路を開放してもよい。

第２の導電性パッド１３０とノード１４６（たとえば、パッドまたはトレース）との間の導電性経路を実現するには、ダイ１２４の上および周りにメタライゼーションを配線することができる。メタライゼーションは、相互接続部１１２を介して（トップサイド積層１４０を介して）配線することができる。メタライゼーションは次いで、横方向においてダイ１２４の縁部を越えて、導電性トレース１４８によって形成される相互接続部の一部に沿って配線することができる。メタライゼーションは次いで、下方にダイを越えて、ビアおよびパッドの複数の垂直セグメント（たとえば、実質的にＺ軸に沿って揃えられたセグメント）を貫通するように配線することができる。たとえば、メタライゼーションは、第１のビアセグメント１５２、第１のパッド１５４、第２のビアセグメント１５６、第３のビアセグメント１５８、第２のパッド１６０、および第４のビアセグメント１６２を貫通し、その後バックサイド積層１４２のノード１４６に接合するように配線することができる。任意の２つ以上の結合されたビアセグメントは、本明細書では「セグメント化された相互接続部」と呼ばれることがある。前述のメタライゼーションの遠回りの配線は、計画および実装が困難である場合がある。この遠回りの配線によって、ＥＤＳ１００の製作コストが増すことがあり、ＥＤＳ１００が電気的要件および／または熱的要件を満たさなくなる場合がある。

図２は、別の手法による第２の種類のダイ２２４（たとえば、ＴＳＶを有するダイ）を実装する埋込みダイ基板（ＥＤＳ）２００の一例の断面図である。ＥＤＳ２００は、中央導電層２０４と、トップサイド誘電体層２０６と、バックサイド誘電体層２０８とを含むコア基板２０２を含むことができる。

ダイ２２４を保持するためのキャビティ２２２は、トップサイド誘電体層２０６および中央導電層２０４内に形成することができる。キャビティ２２２の底部は、キャビティ２２２の「フロア」と呼ばれることがある。ダイ２２４は、キャビティ２２２のフロアに結合されてもよい（たとえば、キャビティ２２２内のバックサイド誘電体層２０８に結合される）。キャビティ２２２は、フィラー材料２３８によって充填されてもよい。

ダイ２２４は、ダイ２２４のトップサイド面上に第１の導電性パッド２２８、第２の導電性パッド２３０、第３の導電性パッド２３２、第４の導電性パッド２３４を含む複数の導電性パッド２２８、２３０、２３２、２３４を含んでもよい。図２のダイ２２４は、第１の基板貫通ビア（ＴＳＶ）２６４と第２のＴＳＶ２６６とを含む。第１のＴＳＶ２６４および第２のＴＳＶ２６６は、ダイ製作時に鋳物工場においてダイ２２４の本体内に形成されるビアであってもよい。複数の導電性パッド２２８、２３０、２３２、２３４の各々にトップサイド保護導電層２３６が設けられてもよい。

トップサイド誘電体層２０６にトップサイド積層２４０が設けられてもよい。バックサイド誘電体層２０８にバックサイド積層２４２が設けられてもよい。

図２の例示的な図では、第１のＴＳＶ２６４に結合された第１の導電性パッド２２８と、第２のＴＳＶ２６６に結合された第４の導電性パッド２３４とを有するダイ２２４が鋳物工場において製作される。第１のＴＳＶ２６４および第２のＴＳＶ２６６は、バックサイド導電性パッド２６８に結合される。すなわち、ダイ２２４は、ダイ２２４の本体内の第１のＴＳＶ２６４と第２のＴＳＶ２６６とを含む。第１のＴＳＶ２６４および第２のＴＳＶ２６６は、鋳物工場におけるダイ製作時にダイ２２４の本体内に形成された。そのような構成では、第１の導電性パッド２２８、第１のＴＳＶ２６４、第４の導電性パッド２３４、第２のＴＳＶ２６６、およびバックサイド導電性パッド２６８は金から形成されてもよい。

ダイ２２４のトップサイドのレーザーストップを目的として、トップサイド保護導電層２３６が、複数の導電性パッド２２８、２３０、２３２、２３４を保護する。たとえば、トップサイドドリリングプロセスにおいて、レーザーストップ（たとえば、トップサイド保護導電層２３６）は、レーザードリルが第２の導電性パッド２３０を貫通してダイ２２４に進入するのを阻止する。

ダイ２２４のバックサイドのレーザーストップを目的として、バックサイド保護導電層２７０が、バックサイド導電性パッド２６８を保護する。バックサイド保護導電層２７０をダイ２２４に追加すると、ダイ２２４のコストが増す。バックサイド保護導電層２７０は、ＥＤＳ２００のバックサイドからコア基板２０２の中央導電層２０４に向かうレーザードリリングによって形成される穴のためのレーザーストップとして働く。

相互接続部２７２、２７４は、ＥＤＳ組込み時のバックサイドドリリングプロセス中に形成されてもよく、ダイ２２４内には延びずおよび／またはダイ２２４内を通って延びることがない。相互接続部は、たとえば、ＥＤＳ組込み時にダイ２２４に穴（たとえば、ダイ内まで延びおよび／またはこのダイ内を通って延びる穴、ダイを貫通する穴）をドリリングすると、ダイ２２４を損傷する恐れがあるので、バックサイド導電性パッド２６８上に形成されたバックサイド保護導電層２７０（レーザーストップ層）において停止する。たとえば、ＥＤＳ組込み時にダイ２２４を交換することは不可能である場合があるので、ＥＤＳ組込み時にダイ２２４を損傷しないことが望ましい。ダイを損傷すると、ＥＤＳ２００が完全に失われる。

ＥＤＳ２００に第２の手法を使用するにはコストがかかる場合がある。ＴＳＶを有するダイは、ＴＳＶを有さないダイよりもコストが高い。さらに、上述のように、第１のＴＳＶ２６４および第２のＴＳＶ２６６は金から形成されてもよい。これに対して、相互接続部２７２、２７４は銅から形成されてもよい。金の熱伝導率は銅の熱伝導率よりも低い。したがって、ダイ２２４からたとえばバックサイド積層２４２のバックサイドのパッドまたはトレース２８０への熱エネルギーの伝達は最適ではない。

図１および図２に示す例示的な手法に対して、（鋳物工場で行われるのではない）ＥＤＳ組込み時のダイ内へのバックサイドドリリングによってダイ内に形成される少なくとも１つの単一セグメントダイ貫通相互接続部を有する例示的なＥＤＳは、鋳物工場ＴＳＶコストを減らすことによってコストを節約する場合があり、バックサイドドリリングに関するバックサイド銅めっきコストを減らすことがあり、金よりも高い熱伝導率を有する銅などの導体で全体的に形成された単一セグメントダイ貫通相互接続部を使用することによって性能を向上させることがある。

改良された例示的な埋込みダイ基板（ＥＤＳ）
図３は、本明細書で説明する態様による第１の単一セグメントダイ貫通相互接続部３１０と第４の単一セグメントダイ貫通相互接続部３１６とを含むＥＤＳ３００の断面図を示す。

「単一セグメント」構造という用語は、本明細書では、ユニタリー構造、不可分構造、および／または未分割構造を表すために使用されることがある。本明細書で使用する「単一セグメントダイ貫通相互接続部」という用語は、本明細書では、ユニタリー相互接続部、不可分相互接続部、および／または未分割相互接続部を表すために使用されることがあり、この場合、相互接続部の一部は、ＥＤＳ３００の１つの層（たとえば、基板層、誘電体層、積層）およびＥＤＳ３００のダイ３２４の少なくとも一部内を通って延びる（たとえば、それを貫通する、それを貫く、それに入り込む、それを通過する、それに進入する）。単一セグメントダイ貫通相互接続部の一例は、規定された非ゼロ高さを有する側壁を有する柱状構造、めっきされた穴、および／または第１の端部（たとえば、第２の積層３４２（たとえば、バックサイド積層）もしくは第２の誘電体層３０８の所の第１の端部および／または第２の積層３４２もしくは第２の誘電体層３０８内の第１の端部）と、第２の遠位端部（たとえば、第１の端部の終端、ＥＤＳ３００のダイ３２４の第１の導電性パッド３２８の所の第２の端部および／または第１の導電性パッド３２８内の第２の端部、あるいは第１の導電性パッド３２８上に設けられた保護導電層３３６（たとえば、レーザーストップ、金属層、銅層）の所の第２の端部および／または保護導電層３３６内の第２の端部）とを有する１つの導電性材料から形成された充填された穴を含んでもよい。本明細書で使用される単一セグメントダイ貫通相互接続部（たとえば、第１の単一セグメントダイ貫通相互接続部３１０）は、たとえば、ＥＤＳ３００の基板３０２を介してＥＤＳ３００のダイ３２４内およびダイ３２４の導電性パッド３２８内に第１の穴３１０Ｈをドリリングし、第１の穴３１０Ｈ内から導電性パッド３２８に結合する１つの導電性材料によって第１の穴３１０Ｈをめっきしおよび／または充填することによって形成されてもよい。導電性材料は、第１の穴３１０Ｈの側壁をめっきしおよび／または第１の穴３１０Ｈを完全に充填してもよい。いくつかの実装形態では、第１の穴３１０Ｈは、一定の直径または線形に減少する直径を有してもよい（たとえば、穴が全長に沿って一定の直径または線形に減少する直径を有するように穴のドリリングが実施される）。

いくつかの実装形態では、ＥＤＳ３００の単一セグメントダイ貫通相互接続部の断面分析または並列ラッピング（ｐ−ラッピング）では層の形成（たとえば、複数のセグメントを備える導電層）は検出されない。いくつかの実装形態では、本明細書で説明する態様による単一セグメントダイ貫通相互接続部は、たとえば、複数の接合された（たとえば、突き合わされた）ビアのスタックとは異なり、１つのセグメント（たとえば、層）のみを含む。

第１の単一セグメントダイ貫通相互接続部３１０は、その全長に沿って導電性材料によってめっきされおよび／または充填されてもよい。いくつかの実装形態では、１つの導電性材料のみが使用される。言い換えれば、いくつかの実装形態では、単一セグメントダイ貫通相互接続部３１０の全長に沿って１つの導電性材料が分散される。１つの導電性材料が、ユニタリー構造、不可分構造、および／または未分割構造を形成してもよい。いくつかの実装形態では、導電性材料は銅であってもよい。いくつかの実装形態では、導電性材料は、導電性ペーストであってもよい。第１の単一セグメントダイ貫通相互接続部３１０は、ダイ３２４が基板３０２に結合された（たとえば、物理的に取り付けられた）後にＥＤＳ３００のバックサイドドリリングプロセスの間に形成されてもよい。いくつかの実装形態では、ＥＤＳ３００において使用されるダイ３２４は、鋳物工場において第１の単一セグメントダイ貫通相互接続部３１０用に事前指定された位置にＴＳＶを設けずに作製されてもよい。

ＥＤＳ３００は、基板３０２を含んでもよい。基板３０２は、第１の面３０１と反対側の第２の面３０３とを有してもよい。基板３０２は、コア基板であってもよい。基板３０２は、基板３０２の第１の面３０１における第１の誘電体層３０６と基板３０２の第２の面３０３における第２の誘電体層３０８との間にはさまれた導電層３０４を含んでもよい。導電性層３０４は、銅などの金属から形成されてもよい。導電層３０４は、ＥＤＳ３００内の他の導電層（たとえば、Ｍ１層３８２、Ｍ２層３８４、Ｍ３層３８６、Ｍ４層３８８）よりも厚くてもよい。導電層３０４の厚さは、ＥＤＳ３００に剛性および／または構造的支持をもたらすことがある。導電層３０４は、ＥＤＳ３００の接地平面または電力面として使用されてもよい。

代替態様では、基板３０２は、コア基板であってもよい。代替態様では、基板３０２は、基板３０２の第１の面３０１における第１の導電層（図示せず）と基板３０２の第２の面３０３における第２の導電層（図示せず）との間にはさまれた誘電体層（図示せず）を含んでもよいことが企図される。言い換えれば、代替態様では、基板３０２は、両側を導電層で覆われた非導電性誘電体層を有してもよい。誘電体の各側の導電層への短絡を防止するために、様々な層内を通って延びる相互接続部の周りに適切な絶縁体が形成されてもよい。

基板３０２内にキャビティ３２２が形成されてもよい。本明細書で説明するように、キャビティ３２２は、基板３０２内の側壁によって画定される開口部または空隙であってもよい。キャビティ３２２は、基板３０２の第１の面３０１から基板３０２内に画定されてもよい。キャビティ３２２は、基板内に形成されてもよい。キャビティ３２２は、ダイ３２４を保持するのに十分な大きさを有してもよい。キャビティ３２２は、たとえば、フォトリソグラフィックプロセス、機械的プロセス、および／またはレーザードリリングプロセスを含む方法によって形成されてもよい。キャビティ３２２の底部は、キャビティ３２２の「フロア」と呼ばれることがある。いくつかの実装形態では、キャビティ３２２は、第１の誘電体層３０６および導電層３０４を含んでいなくてもよく、キャビティ３２２のフロアは、キャビティ３２２内に露出された第２の誘電体層３０８によって画定されてもよい。

ダイ３２４は、能動および／または受動回路／構成要素を含んでもよい。ダイ３２４は、一般にピックアンドプレースマシン、ダイボンディングマシン、またはチップシューターと呼ばれる表面実装技術（ＳＭＴ）構成要素配置システムを使用してキャビティ３２２のフロアに結合されてもよい（たとえば、キャビティ３２２内の第２の誘電体層３０８に結合されてもよい）。ダイ３２４は、たとえば、接着剤、はんだ、またはエポキシ３２６を使用してキャビティ３２２のフロアに結合されてもよい。

ダイ３２４は、キャビティ３２２のフロアに対して遠位側のダイ３２４の面上に第１の導電性パッド３２８、第２の導電性パッド３３０、第３の導電性パッド３３２、および第４の導電性パッド３３４を含む複数の導電性パッド３２８、３３０、３３２、３３４を含んでもよい。図３における例示的な図のダイ３２４は、ダイ３２４の製作時に鋳物工場においてダイ３２４内に形成された基板貫通ビア（ＴＳＶ）を示していない。いくつかの実装形態では、ダイ３２４は、製作時に鋳物工場においてダイ３２４内に形成された１つまたは複数のＴＳＶを含んでもよい。ただし、第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６などの単一セグメントダイ貫通相互接続部用に事前指定された位置にはＴＳＶは含まれない。

複数の導電性パッド３２８、３３０、３３２、３３４は、任意の導電性材料（たとえば、金）から形成されてもよい。複数の導電性パッド３２８、３３０、３３２、３３４の各々に保護導電層３３６が印刷されてもよく、堆積されてもよく、形成されてもよく、または他の方法で設けられてもよい。保護導電層３３６は、第１の単一セグメントダイ貫通相互接続部３１０、第２の相互接続部３１２、第３の相互接続部３１４、および／または第４の単一セグメントダイ貫通相互接続部３１６の一部を形成する際にレーザードリリングが使用される場合にレーザーストップとして使用されてもよい。

キャビティ３２２は、ダイ３２４をカプセル化し、保護し、および／または不動化するためにフィラー材料３３８によって充填されている。フィラー材料３３８は、たとえば、カプセル化材料、すなわち、第１の誘電体層３０６を形成するために使用される材料、または第１の誘電体層３０６のトップサイド面に積層されるプリプレグ材料などのプリプレグ材料であってもよい。

第１の誘電体層３０６に第１の積層３４０（たとえば、トップサイド積層）が設けられてもよい。第２の誘電体層３０８に第２の積層３４２（たとえば、バックサイド積層）が設けられてもよい。第１の積層３４０および第２の積層３４２の各々は、プリプレグ（予備含浸された）層と呼ばれることがある。第１の積層３４０および第２の積層３４２の各々は、１つまたは複数の誘電および導電層を含んでもよい。プリプレグ層は、たとえば、各層を噴霧によってそれぞれの表面上に堆積させることによって設けられてもよい。当業者には、基板３０２上にプリプレグ層および／または追加の層を設けるための他の方法（たとえば、積層、接合、取付け、接着、形成）が知られている。

図３の例示的な図では、ダイ３２４は、第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６用に事前指定された位置にＴＳＶを設けないように鋳物工場において製作されてもよい。他の位置におけるＴＳＶは省略可能である。所与のダイにおけるＴＳＶの数を少なくすると、ダイのコストが削減されることがある。鋳物工場におけるダイ製作時に第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６用に事前指定された位置にＴＳＶを形成するのではなく、基板３０２およびダイ３２４の少なくとも一部をバックサイドドリリングすることによって、ＥＤＳ組込み時に第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６を形成してもよい。

ダイ３２４の能動回路および／または受動回路に（それぞれ、第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６に結合することができる）第１の導電性パッド３２８および第４の導電性パッド３３４が結合されてもよい。同様に、ダイ３２４の能動回路および／または受動回路に第２の導電性パッド３３０および第３の導電性パッド３３２が結合されてもよい。

第２の相互接続部３１２および第３の相互接続部３１４に関連するトップサイドドリリングプロセスに関連して、レーザーストップ（たとえば、保護導電層３３６）は、レーザードリルによって形成される穴が（金から形成される場合がある）導電性パッド３３０、３３２を貫通することおよびダイ３２４内まで延びることを阻止する。第２の相互接続部３１２および第３の相互接続部３１４は、ダイ３２４内まで延びずおよび／またはダイ３２４内を通って延びることはない。

バックサイドドリリングプロセスに関連して、第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６は、ダイ３２４内まで延びおよび／またはダイ３２４内を通って延びる。言い換えれば、第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６は、第２の積層３４２（必要に応じて）、第２の誘電体層３０８（たとえば、基板３０２内に形成されたキャビティ３２２のフロア）を貫通し、キャビティ３２２のフロアに結合されたダイ３２４内に進入しおよび／またはダイ３２４を貫通するようにドリリングすることによって、それぞれの第１の穴３１０Ｈおよび第４の穴３１６Ｈ内に形成されてもよい。

第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６に関連するバックサイドドリリングプロセスに関連して、ダイ３２４のバックサイドのレーザースポットは存在しないことに留意されたい。そればかりでなく、レーザーストップは、レーザードリルによって実施されるバックサイドドリリングプロセスの間に第１の単一セグメントダイ貫通相互接続部３１０および第４の単一セグメントダイ貫通相互接続部３１６の形成を妨げることがある。少なくとも単一セグメントダイ貫通相互接続部を形成するために事前指定された位置のレーザーストップを無くすと、コストが節約されることがある。

図３の例示的な図では、ダイ３２４のトップサイド上の第２の導電性パッド３３０および第３の導電性パッド３３２のうちの１つまたは複数が、ダイ３２４の下方のＥＤＳ３００の層における第１のノード３６４および第４のノード３７０（たとえば、導電性パッドまたはトレース）に接続されてもよい。そのような接続を実現するための配線経路の例は、上記で図１に関連して提示されており、これについては説明を完結するために繰り返さない。

第１の単一セグメントダイ貫通相互接続部３１０を実装することの利点には、第１の導電性パッド３２８（または第１の導電性パッド３２８上の保護導電層３３６）から第２の積層３４２上のＭ４層３８８のパッドまたはトレース３６６まである導電性材料（たとえば、銅）内を通る伝導経路３７６が設けられることが含まれる場合がある。伝導経路３７６は、ダイ３２４と、ダイ３２４と第２の積層３４２との間の基板３０２の部分を通過することができる。単一セグメントダイ貫通相互接続部３１０を１つの伝導材料で作ることができるので、伝導材料としては、熱放散接地抵抗を最小限に抑え熱伝導率を最大にする材料を選択することができる。伝導経路３７６は、図３において両矢印によって示されている。

図３に示す第４の単一セグメントダイ貫通相互接続部３１６を実装することの利点には、第４の導電性パッド３３４（または第４の導電性パッド３３４上の保護導電層３３６）から第２の誘電体層３０８上の第３のノード３６８（たとえば、Ｍ３層３８６の第３のノード３６８（たとえば、パッド、トレース））までの伝導経路３７８を含めてもよい。伝導経路３７８は、ダイ３２４と、ダイ３２４と第２の積層３４２との間の基板３０２の部分を通過することができる。第４の単一セグメントダイ貫通相互接続部３１６を１つの伝導材料で作ることができるので、伝導材料としては、熱放散接地抵抗を最小限に抑え熱伝導率を最大にする材料を選択することができる。伝導経路３７８は、図３において両矢印によって示されている。

本明細書で説明する構造および方法を実施すると、たとえば、第１の導電性パッド３２８とバックサイドパッドまたはトレース３６６との間の伝導経路（たとえば、伝導経路３７６）の熱放散接地抵抗を最小限に抑え、かつ熱伝導率を最大にすることができる。たとえば、銅から形成された第１の単一セグメントダイ貫通相互接続部３１０を使用すると、（たとえば、図２に関連して説明した例と同様に）銅めっきされたビアセグメント上に積層された金製ＴＳＶビアセグメントに対して熱伝導率を約３０％向上させることができる。

要約すると、一態様によれば、ＥＤＳ３００などのデバイスは、第１の面３０１および反対側の第２の面３０３を有する基板３０２と、第１の面３０１から基板３０２内に画定されたキャビティ３２２と、キャビティ３２２のフロアに結合され、キャビティ３２２のフロアに対して遠位側のダイ３２４の面上に導電性パッド（たとえば、第４の導電性パッド３３４）を有するダイ３２４とを含んでもよい。ＥＤＳ３００は、基板３０２の（たとえば、第２の誘電体層３０８内の）第２の面３０３、ダイ３２４、および導電性パッド（たとえば、第４の導電性パッド３３４）内を通って延び、基板３０２の第２の面３０３、ダイ３２４、および導電性パッド内に画定された穴（たとえば、第４の穴３１６Ｈ）をさらに含んでもよい。ＥＤＳ３００は、穴（たとえば、第４の穴３１６Ｈ）内に位置し、基板３０２の（たとえば、第２の誘電体層３０８内の）第２の面３０３と導電性パッド（たとえば、第４の導電性パッド３３４）との間を、基板３０２の第２の面３０３および導電性パッド内を通って延びる導電性材料（たとえば、第４の単一セグメントダイ貫通相互接続部３１６）をさらに含んでもよい。言い換えれば、図３のＥＤＳ３００のいくつかの実装形態では、穴（たとえば、第４の穴３１６Ｈ）は、基板３０２の（たとえば、第２の誘電体層３０８内の）第２の面３０３、ダイ３２４、および導電性パッド（たとえば、第４の導電性パッド３３４）内を通って連続していてもよい。いくつかの実装形態では、穴（たとえば、第４の穴３１６Ｈ）は、基板３０２の（たとえば、第２の誘電体層３０８内の）第２の面３０３、ダイ３２４、および導電性パッド（たとえば、第４の導電性パッド３３４）内を通って延びる直線軸に沿って同心であってもよい。いくつかの実装形態では、穴（たとえば、第４の穴３１６Ｈ）は、穴（たとえば、第４の穴３１６Ｈ）の長さに沿った単一の直線穴であってもよい。いくつかの実装形態では、（たとえば、第４の単一セグメントダイ貫通相互接続部３１６を形成する）導電性材料は、ユニタリー単一セグメントであってもよい。いくつかの実装形態では、（たとえば、第４の単一セグメントダイ貫通相互接続部３１６を形成する）導電性材料は、１つの層のみを含んでもよい。言い換えれば、穴（たとえば、第４の穴３１６Ｈ）内にめっきされおよび／または充填される導電性材料は、単一セグメントダイ貫通相互接続部（たとえば、第４の単一セグメントダイ貫通相互接続部３１６）として識別されてもよい。

要約すると、一態様によれば、ＥＤＳ３００などのデバイスは、第１の面３０１および反対側の第２の面３０３を有する基板３０２と、第１の面３０１から基板３０２内に画定されたキャビティ３２２と、キャビティ３２２のフロアに結合され、キャビティ３２２のフロアに対して遠位側のダイ３２４の面上に導電性パッド（たとえば、第１の導電性パッド３２８）を有するダイ３２４とを含んでもよい。ＥＤＳ３００は、キャビティ３２２のフロアに隣接する、基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）に結合された積層（たとえば、第２の積層３４２）をさらに含んでもよい。いくつかの態様では、基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）は、ダイ３２４と積層（たとえば、第２の積層３４２）との間にはさまれてもよい。ＥＤＳ３００は、積層（たとえば、第２の積層３４２）、基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）、ダイ３２４、および導電性パッド（たとえば、第１の導電性パッド３２８）内を通って延び、積層、基板３０２の第２の面３０３、ダイ３２４、および導電性パッド内に画定された穴（たとえば、第１の穴３１０Ｈ）をさらに含んでもよい。ＥＤＳ３００は、穴（たとえば、第１の穴３１０Ｈ）内に位置し、積層（たとえば、第２の積層３４２）と基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）とダイ３２４と導電性パッド（たとえば、第１の導電性パッド３２８）との間を、積層、基板３０２の第２の面３０３、および導電性パッド内を通って延びる導電性材料（たとえば、第１の単一セグメントダイ貫通相互接続部３１０）をさらに含んでもよい。いくつかの実装形態では、穴（たとえば、第１の穴３１０Ｈ）は、積層（たとえば、第２の積層３４２）、基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）、ダイ３２４、および導電性パッド（たとえば、第１の導電性パッド３２８）内を通って連続していてもよい。いくつかの実装形態では、穴（たとえば、第１の穴３１０Ｈ）は、積層（たとえば、第２の積層３４２）、基板３０２の第２の面３０３（たとえば、第２の誘電体層３０８）、ダイ３２４、および導電性パッド（たとえば、第１の導電性パッド３２８）内を通って延びる直線軸に沿って同心であってもよい。いくつかの実装形態では、穴（たとえば、第１の穴３１０Ｈ）は、穴（たとえば、第１の穴３１０Ｈ）の長さに沿った単一の直線穴であってもよい。いくつかの実装形態では、（たとえば、第１の単一セグメントダイ貫通相互接続部３１０を形成する）導電性材料は、ユニタリー単一セグメントであってもよい。いくつかの実装形態では、（たとえば、第１の単一セグメントダイ貫通相互接続部３１０を形成する）導電性材料は、１つの層のみを含んでもよい。言い換えれば、穴（たとえば、第１の穴３１０Ｈ）内にめっきされおよび／または充填される導電性材料は、単一セグメントダイ貫通相互接続部（たとえば、第１の単一セグメントダイ貫通相互接続部３１０）として識別されてもよい。

導電層３０４および／または接着剤、はんだ、もしくはエポキシ３２６への短絡を防止するために、様々な層内を通って延びる相互接続部の周りに適切な絶縁体が形成されてもよい。

図４は、本明細書で説明する態様による第１の単一セグメントダイ貫通相互接続部４１０と第４の単一セグメントダイ貫通相互接続部４１６とを含むＥＤＳ４００の断面図を示す。図３のＥＤＳ３００と図４のＥＤＳ４００との間の差は、すべての単一セグメントダイ貫通相互接続部が同じ層（たとえば、Ｍ４層４８８）に第１の端部４１１、４１７を有することである。したがって、図４の態様では、単一セグメントダイ貫通相互接続部（４１０、４１６）は、単一のバックサイドドリリングプロセスの間に形成されてもよい。

ＥＤＳ４００は、基板４０２を含んでもよい。基板４０２は、第１の面４０１と反対側の第２の面４０３とを有してもよい。基板４０２は、コア基板であってもよい。基板４０２は、基板４０２の第１の面４０１における第１の誘電体層４０６と基板４０２の第２の面４０３における第２の誘電体層４０８との間にはさまれた導電層４０４を含んでもよい。導電性層４０４は、銅などの金属で形成されてもよい。導電層４０４は、ＥＤＳ４００内の他の導電層（たとえば、Ｍ１層４８２、Ｍ２層４８４、Ｍ３層４８６、Ｍ４層４８８）よりも厚くてもよい。導電層４０４の厚さは、ＥＤＳ４００に剛性および／または構造的支持をもたらすことがある。導電層４０４は、ＥＤＳ４００の接地平面または電力面として使用されてもよい。

代替態様では、基板４０２は、コア基板であってもよい。代替態様では、基板４０２は、基板４０２の第１の面４０１における第１の導電層（図示せず）と基板４０２の第２の面４０３における第２の導電層（図示せず）との間にはさまれた誘電体層（図示せず）を含んでもよいことが企図される。言い換えれば、代替態様では、基板４０２は、両側を導電層で覆われた非導電性誘電体層を有してもよい。たとえば、誘電体の各側の導電層への短絡を防止するために、様々な層内を通って延びる相互接続部の周りに適切な絶縁体が形成されてもよい。

基板４０２内にキャビティ４２２が形成されてもよい。本明細書で説明するように、キャビティ４２２は、基板４０２内の側壁によって画定された開口部または空隙であってもよい。キャビティ４２２は、基板４０２の第１の面４０１から基板４０２内に画定されてもよい。キャビティ４２２は、基板内に形成されてもよい。キャビティ４２２は、ダイ４２４を保持するのに十分な大きさを有してもよい。キャビティ４２２は、たとえば、フォトリソグラフィックプロセス、機械的プロセス、および／またはレーザードリリングプロセスを含む方法によって形成されてもよい。キャビティ４２２の底部は、キャビティ４２２の「フロア」と呼ばれることがある。いくつかの実装形態では、キャビティ４２２は、第１の誘電体層４０６および導電層４０４を含んでいなくてもよく、キャビティ４２２のフロアは、キャビティ４２２内に露出された第２の誘電体層４０８によって画定されてもよい。

ダイ４２４は、能動および／または受動回路／構成要素を含んでもよい。ダイ４２４は、一般にピックアンドプレースマシン、ダイボンディングマシン、またはチップシューターと呼ばれる表面実装技術（ＳＭＴ）構成要素配置システムを使用して（たとえば、キャビティ４２２内の第２の誘電体層４０８に結合された）キャビティ４２２のフロアに結合されてもよい。ダイ４２４は、たとえば、接着剤、はんだ、またはエポキシ４２６を使用してキャビティ４２２のフロアに結合されてもよい。

ダイ４２４は、キャビティ４２２のフロアの遠位側のダイ４２４の面上に第１の導電性パッド４２８、第２の導電性パッド４３０、第３の導電性パッド４３２、第４の導電性パッド４３４を含む複数の導電性パッド４２８、４３０、４３２、４３４を含んでもよい。図４における例示的な図のダイ４２４は、ダイ４２４の製作時に鋳物工場においてダイ４２４内に形成された基板貫通ビア（ＴＳＶ）を示していない。いくつかの実装形態では、ダイ４２４は、製作時に鋳物工場においてダイ４２４内に形成された１つまたは複数のＴＳＶを含んでもよい。ただし、第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６などの単一セグメントダイ貫通相互接続部用に事前指定された位置にはＴＳＶは含まれない。

複数の導電性パッド４２８、４３０、４３２、４３４は、任意の導電性材料（たとえば、金）で形成されてもよい。複数の導電性パッド４２８、４３０、４３２、４３４の各々に保護導電層４３６が印刷されてもよく、堆積されてもよく、形成されてもよく、または他の方法で設けられてもよい。保護導電層４３６は、第１の単一セグメントダイ貫通相互接続部４１０、第２の相互接続部４１２、第３の相互接続部４１４、および／または第４の単一セグメントダイ貫通相互接続部４１６の一部を形成する際にレーザードリリングが使用される場合にレーザーストップとして使用されてもよい。

キャビティ４２２は、ダイ４２４をカプセル化し、保護し、および／または不動化するためにフィラー材料４３８によって充填されている。フィラー材料４３８は、たとえば、カプセル化材料、すなわち、第１の誘電体層４０６を形成するために使用される材料、または第１の誘電体層４０６のトップサイド面に積層されるプリプレグ材料などのプリプレグ材料であってもよい。

第１の誘電体層４０６に第１の積層４４０（たとえば、トップサイド積層）が設けられてもよい。第２の誘電体層４０８に第２の積層４４２（たとえば、バックサイド積層）が設けられてもよい。第１の積層４４０および第２の積層４４２の各々は、プリプレグ（予備含浸された）層と呼ばれることがある。第１の積層４４０および第２の積層４４２の各々は、１つまたは複数の誘電および導電層を含んでもよい。プリプレグ層は、たとえば、各層を噴霧によってそれぞれの表面上に堆積させることによって設けられてもよい。当業者には、基板４０２上にプリプレグ層および／または追加の層を設けるための他の方法（たとえば、積層、接合、取付け、接着、形成）が知られている。

図４の例示的な図では、ダイ４２４は、第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６用に事前指定された位置にＴＳＶを設けないように鋳物工場において製作することができる。他の位置におけるＴＳＶは省略可能であってもよい。所与のダイにおけるＴＳＶの数を少なくすると、ダイのコストが削減されることがある。鋳物工場におけるダイ製作時に第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６用に事前指定された位置にＴＳＶを形成するのではなく、基板４０２およびダイ４２４の少なくとも一部をバックサイドドリリングすることによって、ＥＤＳ組込み時に第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６を形成してもよい。

ダイ４２４の能動回路および／または受動回路に（それぞれ、第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６に結合することができる）第１の導電性パッド４２８および第４の導電性パッド４３４が結合されてもよい。同様に、ダイ４２４の能動回路および／または受動回路に第２の導電性パッド４３０および第３の導電性パッド４３２が結合されてもよい。

第２の相互接続部４１２および第３の相互接続部４１４に関連するトップサイドドリリングプロセスに関連して、レーザーストップ（たとえば、保護導電層４３６）は、レーザードリルによって形成される穴が（金から形成される場合がある）導電性パッド４３０、４３２およびダイ４２４を貫通することを阻止する。第２の相互接続部４１２および第３の相互接続部４１４は、ダイ４２４内まで延びずおよび／またはダイ４２４内を通って延びることはない。

バックサイドドリリングプロセスに関連して、第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６は、ダイ４２４内に延びおよび／またはダイ４２４内を通って延びる。言い換えれば、第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６は、第２の積層４４２、第２の誘電体層４０８（たとえば、基板４０２内に形成されたキャビティ４２２のフロア）を貫通し、キャビティ４２２のフロアに結合されたダイ４２４内に進入しおよび／またはダイ４２４を貫通するようにドリリングすることによって、それぞれの第１の穴４１０Ｈおよび第４の穴４１６Ｈ内に形成されてもよい。

第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６に関連するバックサイドドリリングプロセスに関連して、ダイ４２４のバックサイドのレーザーストップは存在しないことに留意されたい。そればかりでなく、レーザーストップは、レーザードリルによって実施されるバックサイドドリリングプロセスの間に第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６の形成を妨げることがある。少なくとも単一セグメントダイ貫通相互接続部を形成するために事前指定された位置のレーザーストップを無くすと、コストが節約されることがある。

第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６を実装することの利点には、１つの導電性材料（たとえば、銅）内を通る伝導経路４７６、４７８を設けることを含んでもよい。第１の単一セグメントダイ貫通相互接続部４１０に関連する伝導経路４７６は、第１の導電性パッド４２８（または第１の導電性パッド４２８上の保護導電層４３６）から第２の積層４４２上のＭ４層４８８のパッドまたはトレース４６７まで延びることができる。第４の単一セグメントダイ貫通相互接続部４１６に関連する伝導経路４７８は、第４の導電性パッド４３４（または第４の導電性パッド４３４上の保護導電層４３６）から第２の積層４４２上の同じＭ４層４８８のパッドまたはトレース４６７まで延びることができる。伝導経路４７６、４７８は、ダイ４２４と、ダイ４２４と第２の積層４４２との間の基板４０２の部分と、第２の積層４４２とを通過することができる。第１の単一セグメントダイ貫通相互接続部４１０および第４の単一セグメントダイ貫通相互接続部４１６を１つの伝導材料で作ることができるので、伝導材料としては、熱放散接地抵抗を最小限に抑え熱伝導率を最大にする材料を選択することができる。伝導経路４７６、４７８は、図４において両矢印によって示されている。

本明細書で説明する構造および方法を実施すると、たとえば、トップサイド導電性パッド（たとえば、第１の導電性パッド４２８、第４の導電性パッド４３４）と第２の積層４４２上のパッドまたはトレース４６７との間の伝導経路（たとえば、伝導経路４７６、４７８）の熱放散接地抵抗を最小限に抑え、かつ熱伝導率を最大にすることができる。たとえば、銅から形成された単一セグメントダイ貫通相互接続部（たとえば、４１０、４１６）を使用すると、（たとえば、図２に関連して説明した例と同様に）銅めっきされたビアセグメント上に積層された金製ＴＳＶビアセグメントに対して熱伝導率を約３０％向上させることができる。

導電層４０４および／または接着剤、はんだ、もしくはエポキシ４２６への短絡を防止するために、様々な層内を通って延びる相互接続部の周りに適切な絶縁体が形成されてもよい。

図５Ａは、本明細書で説明する態様によるＥＤＳに設置される場合があるダイ５２４のバックサイド平面図を示す。たとえば、ダイ５２４は、図３、図４、図６Ａ、および／または図６ＢのＥＤＳに設置されてもよい。ダイ５２４は、能動回路および／または受動回路が存在する領域５２５をダイ５２４の縁部の内側に有してもよい。能動回路および／または受動回路が存在する領域５２５の縁部は、図５Ａにおいて点線によって区画されている。ダイ５２４の縁部と能動回路および／または受動回路が存在する領域５２５の縁部との間のガード領域５２７が確立されてもよい。いくつかの実装形態では、ガード領域５２７には回路がほとんど存在しない。

図５Ｂは、線５Ｂ−５Ｂに沿った図５Ａのダイ５２４の断面図を示す。図５Ｂは、ガード領域５２７には回路がほとんど存在しないことを示す。いくつかの実装形態では、ガード領域５２７内に単一セグメントダイ貫通相互接続部が配置されてもよい。しかし、ダイ５２４上のどこかに単一セグメントダイ貫通相互接続部が配置されてもよい。

図６Ａは、単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置６０２を有する第１のＥＤＳ６００のバックサイド平面図を示す。点線は、能動回路および／または受動回路が存在する領域６２５をダイ６２４の縁部の内側に区画している。円で囲まれた「＋」記号は、第１の位置６０２の各々を表している。第１の位置６０２は、ダイ６２４の境界に隣接しかつ境界（たとえば、縁部）内に配置される。指定された第１の位置６０２に形成されたすべての単一セグメントダイ貫通相互接続部は、ダイ６２４内まで延びおよび／またはダイ６２４内を通って延びてもよい。図６Ａは、ダイ６２４内まで延びずおよび／またはダイ６２４内を通って延びることのない、他の相互接続部を形成するために事前指定された第２の位置６０４をさらに示す。正方形で囲まれた「＋」記号は、第２の位置６０４の各々を表している。第２の位置６０４は、ダイ６２４の境界の外側に位置してもよく、またはダイ６２４の境界内に位置してもよい。

第１のＥＤＳ６００の平面図は、バックサイドドリリングプロセスよりも前の段階を示す。（図３のＭ４層３８８と同様の）導電層を追加する前の、第２の積層６４２のバックサイド面が表されている。この平面図では、ダイ６２４が第１のＥＤＳ６００に結合される場合でも、ダイ６２４は第１のＥＤＳ６００のバックサイドから見えないので、第１のＥＤＳ６００内に埋め込まれたダイ６２４の概略図が点線で示されている。さらに、キャビティ６２２も同様に第１のＥＤＳ６００のバックサイドから見えないので、ダイ６２４が内部に存在するキャビティ６２２（たとえば、側壁によって画定される開口部または空隙）の概略図が点線で示されている。

いくつかの実装形態では、バックサイドドリリングプロセスの間に、レーザードリルが第１の位置６０２の各々において穴をドリリングすることによって複数の穴を形成してもよい。第１の位置６０２の各々に形成された各穴は、第２の積層６４２、キャビティ６２２のフロア、ダイ６２４、およびダイ６２４のトップサイド上の導電性パッド（図示せず）の内部まで延び、ならびに／あるいは第２の積層６４２、キャビティ６２２のフロア、ダイ６２４、および上記の導電性パッド内を通って延びてもよい（さらに、ダイ６２４のトップサイド上の導電性パッド（図示せず）に関連するレーザーストップ層（図示せず）の下面を露出させてもよい）。

いくつかの実装形態では、バックサイドドリリングプロセスの間に、レーザードリルが第２の位置６０４の各々において穴をドリリングすることによって複数の穴を形成してもよい。第２の位置６０４に形成された各穴は、ダイ６２４内まで延びずおよび／またはダイ６２４内を通って延びることはない。

いくつかの実装形態では、第１の位置６０２および第２の位置６０４の各々において穴がドリリングされた後、導電性材料を使用して穴をめっきしおよび／または充填し、したがって、穴内に相互接続部を形成してもよい。導電性材料は、穴の側壁をめっきしおよび／または穴を完全に充填してもよい。穴を導電性材料によってめっきしおよび／または充填することにより、穴の側壁上に（および／または第１の位置６０２の各々、ダイ６２４のトップサイド上の導電性パッド（図示せず）および／またはレーザーストップ（図示せず）において）露出されるメタライゼーションの縁部と相互接続部の残りの部分が結合されてもよい。たとえば、Ｍ４層のパッドおよびトレースを形成するための追加のメタライゼーションが第２の積層６４２に追加されてもよい。

図６Ａにおいて、単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置６０２は、ダイ６２４の外縁部の近くに配置されるように示されている。ダイの外縁部の周りの領域はガード領域（たとえば、図５、５２７）と呼ばれることがある。ガード領域は、ダイ６２４上またはダイ６２４内の能動回路および／または受動回路に関して、ダイの縁部の内側の領域６２５よりも密度が低くてもよい。いくつかの実装形態では、ダイ６２４は、ドリル（たとえば、レーザードリル）と第１の位置６０２とのずれを許容するように構成されてもよい。いくつかの実装形態では、単一セグメントダイ貫通相互接続部用の穴をドリリングすることが課されたドリルは、レーザードリルであってよく、約１０ｕｍから２００ｕｍの間または約３０ｕｍから１００ｕｍの間の直径の穴をドリリングすることができるが、提示された範囲よりも小さいかまたは大きい直径が許容されかつ企図される。当業者に知られているように、たとえば、穴の直径はダイの厚さによって決まってもよい。いくつかの実装形態では、ダイは、サイズの範囲が約１．５×１．５ｍｍ〜約１０×１０ｍｍ程度であってもよく、一実装形態では、ダイは約２×２ｍｍであってもよいが、ダイは本明細書に記載された寸法に限定されず、たとえば、パッケージサイズに応じてそれより大きくてもよくあるいは小さくてもよい。

図６Ｂは、単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置６０２を有する第２のＥＤＳ６０１のバックサイド平面図を示す。点線は、能動回路および／または受動回路が存在する領域６２５をダイ６２４の縁部の内側に区画している。図６Ｂの構成の説明は、図６Ａの構成要素と同じであるかまたは同様であり、この説明については、簡潔のために繰り返さない。しかし、図６Ｂでは、単一セグメントダイ貫通相互接続部を形成するために事前指定された第１の位置６０２は、ダイ６２４に隣接するように配置されるとともに、（たとえば、ダイ６２４のガード領域内の）ダイ６２４の外縁部上とダイ６２４の縁部の内側の領域６２５（たとえば、高密度の能動回路および／または受動回路を有する領域）内に配置されるように示されている。図６Ｂの態様は、ダイ６２４上またはダイ６２４内の能動回路および／または受動回路の密度は、ダイ６２４の縁部に隣接する領域内よりもダイ６２４の縁部の内側の領域６２５内の方が高い場合があるにもかかわらず、ダイ６２４の縁部の内側の領域６２５内に単一セグメントダイ貫通相互接続部を収容するようにダイ６２４を設計することが可能であることを示すことが意図されている。

埋込みダイ基板（ＥＤＳ）デバイスを製作するための例示的なシーケンス
図７Ａ〜図７Ｃは、本明細書で説明する態様による単一セグメントダイ貫通相互接続部を含むＥＤＳを提供する／製作するための段階の例示的なシーケンスを示す。いくつかの実装形態では、単一セグメントダイ貫通相互接続部を含むＥＤＳを提供する／製作することはいくつかのプロセス段階を含む。図７は、単一セグメントダイ貫通相互接続部を含むＥＤＳを提供する／製作するための段階の例示的なシーケンスを示す図である（図７Ａ〜図７Ｃを含む）。いくつかの実装形態では、図３、図４、図６Ａ、および／または図６Ｂの単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するために図７Ａ〜図７Ｃの例示的なシーケンスが使用されてもよい。しかしながら、簡略化のために、図７Ａ〜図７Ｃについては、図３のＥＤＳを提供する／製作することの文脈において説明する。

図７Ａ〜図７Ｃのシーケンスでは、単一セグメントダイ貫通相互接続部を含むＥＤＳを提供するためのシーケンスを単純化しおよび／または明確にするために、１つまたは複数の段階を組み合わせてもよいことに留意されたい。いくつかの実装形態では、プロセス段階の順序は変更または修正されてもよい。

図７Ａに示されるように、段階１は、基板７０２が用意された後の状態を示す。基板７０２は、コア基板（たとえば、コア層）であってもよい。基板７０２は、両面基板であってもよい。基板７０２は、銅などの金属から形成されてもよい導電層７０４を含んでもよい。導電層７０４は、ＥＤＳ内の他の導電層（たとえば、Ｍ１層７８２、Ｍ２層７８４、Ｍ３層７８６、Ｍ４層７８８）よりも厚くてもよい。導電層７０４の厚さは、ＥＤＳに剛性および／または構造的支持をもたらすことがある。導電層７０４は、ＥＤＳの接地平面または電力面として使用されてもよい。基板７０２は、基板７０２の第１の面７０１における第１の誘電体層７０６（たとえば、トップサイド誘電体層）と基板７０２の第２の面７０３における第２の誘電体層７０８（たとえば、バックサイド誘電体層）とを含んでもよい。第１の誘電体層７０６と第２の誘電体層７０８は、間に導電層７０４をはさんでもよい。基板７０２は、形成されてもよく、または供給元によって提供されてもよい。

段階２は、基板７０２に複数の穴７１１Ｈ、７１３Ｈが形成された後の状態を示す。複数の穴７１１Ｈ、７１３Ｈは基板７０２によって画定されてもよい。複数の穴７１１Ｈ、７１３Ｈは、セグメント化された相互接続部を収容することができる。複数の穴７１１Ｈ、７１３Ｈは、たとえば、フォトリソグラフィプロセス、機械的プロセス、および／またはレーザードリリングプロセスによって形成されてもよい。

段階３は、基板７０２上および／または基板７０２内にＭ２層７８４（たとえば、金属層）のパッドまたはトレース７１５およびＭ３層７８６（たとえば、金属層）のパッドまたはトレース７１７が形成された後の状態を示す。例示的な図では、Ｍ２層７８４のパッドまたはトレース７１５は第１の誘電体層７０６上に形成されてもよい。Ｍ３層７８６のパッドまたはトレース７１７は第２の誘電体層７０８上および／または第２の誘電体層７０８内に形成されてもよい。複数の穴７１１Ｈ、７１３Ｈには、Ｍ２層７８４のパッドまたはトレース７１５およびＭ３層７８６のパッドまたはトレース７１７に使用される金属と同じ金属などの導電性材料が充填されおよび／またはめっきされてもよい。（複数の穴７１１Ｈ、７１３Ｈ内で）導電性材料７１１と導電性材料７１３を接続することによってパッドまたはトレース７１５とパッドまたはトレース７１７との間に第１のセグメント化された相互接続部７１８が形成されてもよい。第１のセグメント化された相互接続部７１８は、（それぞれ）複数の穴７１１Ｈ、７１３Ｈ内の導電性材料７１１、７１３から形成されたセグメント（たとえば、層）から構成されるので、「セグメント化」相互接続部と呼ばれる。第１のセグメント化相互接続部７１８は段階３における完全な状態で示されているが、穴７１３Ｈにおける導電性材料７１３の形成とは異なる段階、異なる時間に穴７１１Ｈにおける導電性材料７１１の形成が行われている場合があることを示すシーム７０５がセグメント間に示されている。第１のセグメント化相互接続部７１８は、複数の層から形成され、たとえば、各層は異なるセグメントから形成される。

段階４は、基板７０２内にキャビティ７２２（たとえば、側壁によって画定される開口部または空隙）が形成された後の状態を示す。キャビティ７２２は、たとえば、フォトリソグラフィ、機械的プロセス、および／またはレーザードリリングを含む方法によって形成されてもよい。キャビティ７２２は、の第１の面７０１から基板７０２内に画定されてもよい。キャビティ７２２は、第１の誘電体層７０６および導電層７０４から材料を除去することによって形成されてもよい。いくつかの実装形態では、キャビティ７２２は第１の誘電体層７０６および導電層７０４を含んでいなくてもよい。キャビティ７２２の幅および深さとしては、キャビティ７２２内に配置することができるダイ７２４用の空間を形成する幅および深さが選択されてもよい。いくつかの実装形態では、キャビティ７２２の深さは、ダイ７２４の高さに、キャビティ７２２の底部（たとえば、フロア）にダイ７２４を結合するのに使用される場合がある接着剤、はんだ、またはエポキシ７２６の厚さを加えた値以上であってもよい。したがって、少なくともダイ７２４の高さに応じて、上記よりも多い材料または上記よりも少ない材料を基板７０２から除去し、基板７０２によって画定されるキャビティ７２２を形成してもよい。

いくつかの実装形態では、導電層７０４のある部分がキャビティ７２２内に残ってもよいが、そのような実装形態では、ダイの底部上のメタライゼーションおよび／またはキャビティ７２２のフロアを貫通する単一セグメントダイ貫通相互接続部のメタライゼーションが導電層７０４との不要な短絡回路を形成しないようにアンチパッド部分および／または絶縁部分などの手段が実装されてもよい。

いくつかの実装形態では、キャビティ７２２を形成する間に第２の誘電体層７０８（たとえば、バックサイド誘電体層）のある部分が除去されてもよい。いくつかの実装形態では、キャビティ７２２は、基板７０２におけるキャビティ７２２を画定する側壁内から第１の誘電体層７０６、導電層７０４、および第２の誘電体層７０８のすべてを除去することによって形成されてもよい。そのような実装形態では、ダイは、第２の誘電体層７０８（の下方）に隣接する層に結合されてもよい。

段階５は、ダイ７２４が、キャビティ７２２のフロアに結合された（たとえば、キャビティ７２２内の第２の誘電体層７０８に結合された）後の状態を示す。ダイ７２４は、たとえば、接着剤、はんだ、またはエポキシ７２６を使用して結合されてもよい。ダイ７２４は、キャビティ７２２のフロアの遠位側のダイ７２４の面上に第１の導電性パッド７２８、第２の導電性パッド７３０、第３の導電性パッド７３２、および第４の導電性パッド７３４を含む複数の導電性パッド７２８、７３０、７３２、７３４を含んでもよい。複数の導電性パッド７２８、７３０、７３２、７３４は、たとえば金から形成されてもよい。複数の導電性パッド７２８、７３０、７３２、７３４の各々は、パッド上に堆積され、めっきされ、または追加されるレーザーストップ層７３６（たとえば、保護導電層）（たとえば、複数の導電性パッド７２８、７３０、７３２、７３４の各々上のレーザーストップ層７３６）を有してもよい。第１のレーザーストップ層７３６は、たとえば、銅であってもよい。

段階５は、キャビティ７２２がダイ７２４をカプセル化し、保護し、および／または不動化するためにフィラー材料７３８を受け入れた後の状態をさらに示す。フィラー材料７３８は、ダイ７２４を少なくとも部分的にカプセル化する場合がある。いくつかの実装形態では、フィラー材料７３８は、フィラー材料７３８の表面が第１の誘電体層７０６のトップサイド面と実質的に共面になるように塗布され（たとえば、形成され、設けられ）てもよい。

段階６は、穴７１６Ｈ内に第４の単一セグメントダイ貫通相互接続部７１６が形成された後の状態を示す。穴７１６Ｈは、たとえば、第２の誘電体層７０８（たとえば、基板７０２の一部、基板７０２内に形成されたキャビティ７２２のフロア）を貫通し、キャビティ７２２のフロアに結合されたダイ７２４に進入するようにドリリングすることによって形成されてもよい。穴７１６Ｈは、基板７０２の第２の面７０３（たとえば、基板の第２の面は第２の誘電体層７０８を含んでもよい）、ダイ７２４、および導電性パッド７３４内を通って延びてもよく、かつ基板７０２の第２の面７０３、ダイ７２４、および導電性パッド７３４内に画定されてもよい。たとえば、例示的な図では、穴７１６Ｈは、基板７０２の第２の誘電体層７０８、ダイ７２４、および導電性パッド７３４内を通って延び、基板７０２の第２の誘電体層７０８、ダイ７２４、および導電性パッド７３４内に画定される。いくつかの実装形態では、穴７１６Ｈは、導電性パッド７３４上のレーザーストップ層７３６の所で終わり、および／またはレーザーストップ層７３６内で終わってもよい。導電性材料（たとえば、第４の単一セグメントダイ貫通相互接続部７１６を形成する導電性材料）が、穴７１６Ｈをめっきしおよび／または充填しており、穴７１６Ｈ内から導電性パッド７３４に結合している。導電性材料は、キャビティのフロアに対して遠位側の第２の誘電体層７０８の表面と導電性パッド７３４との間に相互接続部（第４の単一セグメントダイ貫通相互接続部７１６）を形成している。第２の誘電体層７０８上および／または第２の誘電体層７０８内にパッドまたはトレース７６８が形成されてもよい。

第４の単一セグメントダイ貫通相互接続部７１６の右側には、対照的な第１のセグメント化相互接続部７１８が位置している。第４の単一セグメントダイ貫通相互接続部７１６は、ユニタリー単一セグメント、ユニタリー構造、不可分構造、および／または未分割構造と呼ばれることもある。第４の単一セグメントダイ貫通相互接続部７１６は、基板７０２、ダイ７２４、および導電性パッド７３４内を通って延び、基板７０２、ダイ７２４、および導電性パッド７３４内に画定される構造と呼ばれることもある。これに対して、第１のセグメント化相互接続部７１８は、導電性材料７１１の第１のセグメントおよび導電性材料７１３の第２のセグメントの積層セットから形成されており、ダイ７２４および／またはダイ７２４のトップサイド上の任意の導電性パッド内まで延びずならびに／あるいはダイ７２４および／または導電性パッド内を通って延びることはない。

段階７は、第１の誘電体層７０６に第１の積層７４０（たとえば、トップサイド積層）を設け、第２の誘電体層７０８に第２の積層７４２を設けた後の状態を示す。第１の積層７４０および第２の積層７４２の各々は、プリプレグ（予備含浸された）層と呼ばれることがある。第１の積層７４０および第２の積層７４２の各々は、１つまたは複数の誘電および導電層を含んでもよい。プリプレグ層は、たとえば、各層を噴霧によってそれぞれの表面上に堆積させることによって設けられてもよい。当業者には、基板７０２上にプリプレグ層および／または追加の層を設けるための他の方法（たとえば、積層、接合、取付け、接着、形成）が知られている。

段階８は、第１の積層７４０（たとえば、第１のプリプレグ層）から事前指定された位置をドリリングすることによって第１のトップサイド外側穴７５２Ｈと、第１のトップサイド内側穴７１２Ｈと、第２のトップサイド内側穴７１４Ｈと、第２のトップサイド外側穴７４６Ｈとを含む第１の複数の穴が形成された後の状態を示す。第１の複数の穴は、トップサイドドリリングプロセスの間に形成されてもよい。第２の積層７４２（たとえば、第２のプリプレグ層）から事前指定された位置をドリリングすることによって、第１の外側穴７６２Ｈと、第２の外側穴７５６Ｈと、内側穴７１０Ｈとを含む第２の複数の穴が形成されてもよい。第２の複数の穴は、バックサイドドリリングプロセスの間に形成されてもよい。

トップサイドドリリングプロセスの間に、第１のトップサイド内側穴７１２Ｈおよび第２のトップサイド内側穴７１４Ｈは、第１の積層７４０およびキャビティ７２２内のフィラー材料７３８の部分内を通って延びる。第１のトップサイド内側穴７１２Ｈおよび第２のトップサイド内側穴７１４Ｈは、レーザーストップ層７３６層の所で終わる。第１のトップサイド内側穴７１２Ｈおよび第２のトップサイド内側穴７１４Ｈはダイ７２４内まで延びずおよび／またはダイ７２４内を通って延びることはない（ならびに／あるいはダイ７２４の所の導電性パッド７３０、７３２内まで延びずおよび／または導電性パッド７３０、７３２内を通って延びることはない）。第１のトップサイド外側穴７５２Ｈおよび第２のトップサイド外側穴７４６Ｈも、第１の積層７４０内を通って延びる。第１のトップサイド外側穴７５２Ｈは、第１の誘電体層７０６上のパッドまたはトレース７５４上で終わる。第２のトップサイド外側穴７４６Ｈは、第１の誘電体層７０６上のパッドまたはトレース７１５上で終わる。

バックサイドドリリングプロセスの間に、第１の外側穴７６２Ｈは、第２の積層７４２内を通って延び、第２の積層７４２によって画定され、第２の誘電体層７０８上のＭ３層７８６のパッドまたはトレース７６０の所で終わる。第２の外側穴７５６Ｈは、第２の積層７４２内を通って延び、第２の積層７４２によって画定され、第２の誘電体層７０８上のＭ３層７８６のパッドまたはトレース７１７の所で終わる。バックサイドドリリングプロセスの間に、（第１の単一セグメントダイ貫通相互接続部７１０を形成するように導電性材料によってめっきしおよび／または充填することができる）内側穴７１０Ｈは、第２の積層７４２、基板７０２（たとえば、第２の誘電体層７０８、ダイ７２４と第２の積層７４２（たとえば、キャビティ７２２のフロア）との間に位置する基板７０２の一部）、ダイ７２４、および導電性パッド７２８内を通って延び、第２の積層７４２、基板７０２、ダイ７２４、および導電性パッド７２８によって画定される。たとえば、例示的な図では、内側穴７１０Ｈは、第２の積層７４２、基板７０２の第２の誘電体層７０８、ダイ７２４、および導電性パッド７２８内を通って延び、第２の積層７４２、第２の誘電体層７０８、ダイ７２４、および導電性パッド７２８によって画定される。内側穴７１０Ｈは、導電性パッド７２８上のレーザーストップ層７３６の所で終わり、および／またはレーザーストップ層７３６内で終わってもよい。

複数の第１の穴（第１のトップサイド外側穴７５２Ｈ、第１のトップサイド内側穴７１２Ｈ、第２のトップサイド内側穴７１４Ｈ、および第２のトップサイド外側穴７４６Ｈを含む）ならびに第２の複数の穴（第１の外側穴７６２Ｈ、第２の外側穴７５６Ｈ、および内側穴７１０Ｈを含む）は、たとえばフォトリソグラフィプロセス、機械的プロセス、および／またはレーザードリリングプロセスを含む方法によって形成されてもよい。

段階９は、導電性材料を使用して内側穴７１０Ｈ内に第１の単一セグメントダイ貫通相互接続部７１０が形成された後の状態を示す。導電性材料は、基板７０２の第２の面７０３に対して遠位側の第２の積層７４２の表面（たとえば、基板の第２の面は第２の誘電体層７０８を含んでもよい）と導電性パッド７３４との間に相互接続部（第１の単一セグメントダイ貫通相互接続部７１０）を形成する。さらに、段階９は、第１のトップサイド外側穴７５２Ｈ内の導電性材料７５２、第１のトップサイド内側穴７１２Ｈ内の導電性材料７１２、第２のトップサイド内側穴７１４Ｈ内の導電性材料７１４、第２のトップサイド外側穴７４６Ｈ内の導電性材料７４６、第１の外側穴７６２Ｈ内の導電性材料７６２、第２の外側穴７５６Ｈ内の導電性材料７５６を示す。ステージ９は、第１の積層７４０上および／または第１の積層７４０内に形成されたＭ１層７８２、ならびに第２の積層７４２上および／または第２の積層７４２内に形成されたＭ４層７８８をさらに示す。Ｍ１層７８２は、第１の水平トレース７９０と第２の水平トレース７９２とを含む場合がある。Ｍ４層７８８は、第１のノード７６４と、第２のノード７６６と、第４のノード７７０とを含んでもよい（たとえば、ノードは導電性パッドであってもまたは導電性トレースであってもよい）。

ダイ７２４を基板７０２に結合するために使用される接着剤、はんだ、またはエポキシ７２６を含まないアンチパッド部分および／または絶縁部分などのガード領域（図示せず）が、実装されてもよく、たとえば、接着剤、はんだ、またはエポキシ７２６が導電性である場合に接着剤、はんだ、またはエポキシ７２６への短絡を妨げるために第１の単一セグメントダイ貫通相互接続部７１０および第４の単一セグメントダイ貫通相互接続部７１６の周りに設けられてもよい。

いくつかの実装形態では、いくつかのＥＤＳがコア基板上に同時に製作されてもよく、コア基板を個々のＥＤＳに切り分けるためにシンギュレーションプロセスが実行されてもよい。

埋込みダイ基板（ＥＤＳ）を製作するための例示的な方法
図８は、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の流れ図８００を示す。いくつかの実装形態では、図３、図４、図６Ａ、および／または図６Ｂの単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するために図８の例示的な方法が使用されてもよい。しかしながら、簡略化のために、図８については、図３のＥＤＳを提供する／製作することの文脈において説明する。

図８に提示されたブロックのシーケンスでは、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための方法を単純化しおよび／または明確にするために、１つまたは複数の工程を組み合わせてもよいことに留意されたい。いくつかの実装形態では、ブロックの順序は変更または修正されてもよい。

基板が用意されてもよい（８０２）。基板は、第１の面と反対側の第２の面とを有してもよい。基板は、両面基板であってもよい。基板は、コア基板（たとえば、コア層）であってもよい。基板は、銅などの金属から形成されてもよい導電層を含んでもよい。基板は、基板の第１の面（たとえば、トップサイド誘電体層）上に第１の誘電体層を含んでもよく、基板の第２の面（たとえば、バックサイド誘電体層）上に第２の誘電体層を含んでもよい。第１の誘電体層と第２の誘電体層は、間に導電層をはさんでもよい。

複数の相互接続部を収容するように基板に複数の穴が形成されてもよい（８０４）。たとえば、フォトリソグラフィプロセス、機械的プロセス、および／またはレーザードリリングプロセスを使用して複数の穴が形成されてもよい。いくつかの実装形態では、複数の穴は、レーザードリルを使用して形成されてもよい。

メタライゼーション（たとえば、導電性材料）を複数の穴に塗布して相互接続部を形成してもよく（８０６）、第１の誘電体層および第２の誘電体層上にパターン化してパッドおよび／またはトレースを形成してもよい。

基板内にキャビティが形成されてもよい（８０８）。基板内にキャビティが形成されてもよい。本明細書で説明するように、キャビティは、基板内の側壁によって画定される開口部または空隙であってもよい。キャビティは、基板の第１の面から基板内に形成および画定されてもよい。キャビティは、第１の誘電体層および導電層から材料を除去することによって形成されてもよい。キャビティの幅および深さとしては、キャビティ内に配置されてもよいダイ用の空間を形成する幅および深さが選択されてもよい。いくつかの実装形態では、キャビティの深さは、ダイの高さに、キャビティの底部（またはフロア）にダイを結合する接着剤、はんだ、またはエポキシの厚さを加えた値以上であってもよい。

ダイは、キャビティのフロアに結合されてもよい（たとえば、キャビティ内に露出された第２の誘電体層に結合される）（８１０）。ダイは、キャビティのフロアに結合された第１の面とキャビティのフロアに対して遠位側の、反対側の第２の面とを有してもよい。ダイは、たとえば、接着剤、はんだ、またはエポキシを使用して結合されてもよい。ダイは、複数の導電性パッドを含んでもよい。複数の導電性パッドは、たとえば金から形成されてもよい。ダイは、キャビティのフロアに対して遠位側のダイの面（ダイの反対側の第２の面）上に少なくとも１つの導電性パッドを有してもよい。複数の導電性パッドの各々は、パッド上に堆積され、めっきされ、追加されたレーザーストップ層を有してもよい。レーザーストップ層は、銅などの金属のカバー層であってもよい。レーザーストップ層の金属は、下方の導電性パッドの金属とは異なっていてもよい。

キャビティは、ダイをカプセル化し、保護し、および／または不動化するためにフィラー材料を受け入れてもよい（８１２）。フィラー材料は、ダイを少なくとも部分的にカプセル化する場合がある。いくつかの実装形態では、フィラー材料は、フィラー材料の表面が第１の誘電体層の表面と実質的に共面になるように塗布され（たとえば、形成され、設けられ）てもよい。

基板、ダイ、および導電性パッド内を通って延びるようにドリリングによって穴が形成されてもよい（８１４）（たとえば、設けられてもよい）。たとえば、穴は、基板の第２の面（たとえば、ダイが結合された基板の層、キャビティのフロアと呼ばれる表面を有する基板の層、第２の誘電体層を含む基板の層）内を通って延び、基板の第２の面内に画定され、キャビティのフロアに結合されたダイ内まで延びおよび／またはこのダイ内を通って延び、かつキャビティのフロアに対して遠位側のダイの面上の導電性パッド内まで延びおよび／またはこの導電性パッド内を通って延びてもよい。いくつかの実装形態では、穴は、ダイ内まで延びおよび／またはこのダイ内を通って延び、ダイ上の導電性パッドの表面の所で終わるかあるいはこの表面を露出させてもよい。導電性パッドの表面は、導電性パッドの下面であってもよい。導電性パッドの下面は、ダイの上部と導電性パッドの底部との間の界面に実質的に沿って位置する平面内に位置してもよい。

穴をめっきしおよび／または充填して穴内から導電性パッドに結合するように導電性材料が塗布されてもよい（８１６）。導電性材料は、穴の側壁をめっきしおよび／または穴を完全に充填してもよい。穴は、基板の第２の誘電体層およびダイ内を通って延び、基板の第２の誘電体層およびダイ内に画定され、導電性パッド内まで延びおよび／またはこの導電性パッド内を通って延び、一度に形成されてもよく、あるいは言い換えれば、１つのプロセスの間または１つの措置内で形成されてもよい。導電性材料は、ＥＤＳの第２の誘電体層からダイ内を通って延び、キャビティのフロアに結合されたダイの面に対して遠位側のダイの面上の導電性パッド内まで延びおよび／またはこの導電性パッド内を通って延びてもよく、ユニタリー構造、不可分構造、および／または未分割構造であってもよい。したがって、導電性材料は、基板、ダイ、および導電性パッド内を通って延び、ユニタリーセグメント、不可分セグメント、および／または未分割セグメント（たとえば、１つの構造、１つのセグメント、単一のセグメント）として形成されてもよいので、単一セグメントダイ貫通相互接続部と呼ばれることがある。さらに、穴は、ＥＤＳ組込みの間、たとえば、ＥＤＳ組込み時のバックサイドドリリングプロセス（たとえば、工程、措置）の間に形成される。前記のように、各エンティティは、ダイを損傷する恐れがあるのでＥＤＳ組込みの間にダイに穴をドリリングすることを嫌う。しかし、本明細書で説明する態様が、ダイから少なくともいくらかのＴＳＶを除去する（それによってダイマスク数およびダイを製作するうえで使用される工程の数を少なくする）ことによってダイのコストを削減する場合があることがわかっている。さらに、本明細書で説明する態様に従って形成される単一セグメントダイ貫通相互接続部は１つの導電性材料から単一セグメントとして形成される場合があるので、金などの、ダイ内にＴＳＶを製作するために使用される材料よりも高い熱伝導率を有する導電性材料から形成することができる。たとえば、いくつかの実装形態では、単一セグメントダイ貫通相互接続部の形成に使用される場合がある導電性材料は銅であってもよい。銅単一セグメントダイ貫通相互接続部の熱伝導率は、ヒ化ガリウム（ＧａＡｓ）ダイ用の金よりも３０％高く、バルク／シリコンオンインシュレータ（ＳＯＩ）ＣＭＯＳ（ＳＯＩ ＣＭＯＳ）用のタングステンよりも１００％高いことがわかっている。

第１の誘電体層に第１の積層が設けられ、第２の誘電体層に第２の積層が設けられてもよい（８１８）。

必要に応じてトップサイドドリリングプロセスが実行されてもよい（８２０）。

必要に応じてさらなるバックサイドドリリングが実行されてもよく（８２２）、バックサイドドリリングは、必要に応じてさらなる単一セグメントダイ貫通相互接続部用の追加の穴を形成することを含んでもよい。バックサイドドリリングプロセスの間に全体的なＥＤＳ構造にさらなる層（第２の積層）が追加されたので、単一セグメントダイ貫通相互接続部として指定された穴が、第２の積層、ダイと第２の積層（たとえば、キャビティのフロア）との間の基板の層、ダイ、およびダイのトップサイド上の導電性パッド内を通って延び、第２の積層、上記の基板の層、ダイ、および上記の導電性パッド内に画定されてもよい。いくつかの実装形態では、穴は、導電性パッド上のレーザーストップ層の所で終わってもよい。

第１の積層上および／または第１の積層内にＭ１層（たとえば、導電性材料／導電層／メタライゼーション層）が形成されてもよく、パッドおよび／またはトレースをパターン化するように第２の積層上および／または第２の積層内にＭ４層が形成されてもよい（８２４）。

図９は、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の別の流れ図９００を示す。いくつかの実装形態では、図３、図４、図６Ａ、および／または図６Ｂの単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するために図９の例示的な方法が使用されてもよい。しかしながら、簡略化のために、図９については、図３のＥＤＳを提供する／製作することの文脈において説明する。

図９に提示されたブロックのシーケンスでは、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための方法を単純化しおよび／または明確にするために、１つまたは複数の工程を組み合わせてもよいことに留意されたい。いくつかの実装形態では、ブロックの順序は変更または修正されてもよい。

第１の面と反対側の第２の面とを有する基板が用意されてもよい（９０２）。基板内に画定されるキャビティ（たとえば、基板内に側壁によって画定される開口部または空隙）が基板内に形成されてもよい（９０４）。基板内に画定されるキャビティは、基板の第１の面から形成される。キャビティのフロアにダイが結合されてもよく（９０６）、このダイは、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有する。場合によっては、キャビティにフィラー材料が付加されてもよい（９０８）。フィラー材料は、たとえばダイをカプセル化し、保護し、および／または不動化するように働いてもよい。

基板、ダイ、および導電性パッド内を通って延び、基板、ダイ、および導電性パッド内に画定される穴をドリリングするプロセスが実行されてもよい（９１０）。穴は、導電性パッドの表面（たとえば、穴内から到達でき／見える導電性パッドの表面）を露出させてもよい。穴は、穴内から導電性パッドに結合する導電性材料によってめっきされおよび／または充填されてもよい（９１２）。いくつかの実装形態では、ダイは、キャビティのフロアに結合されてもよく、その後穴がドリリングされる。いくつかの実装形態では、穴のドリリングは１度に実行されてもよい。言い換えれば、１回のプロセス（たとえば、バックサイドドリリングプロセス）の間に穴の全長が形成されてもよい。いくつかの実装形態では、この穴は、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心であるように形成されてもよい。いくつかの実装形態では、この穴は、穴の長さに沿った単一の直線穴であるように形成されてもよい。いくつかの実装形態では、穴をめっきしおよび／または充填する導電性材料は、ユニタリー単一セグメントとして形成されてもよい。いくつかの実装形態では、導電性材料は、基板の第２の面とダイと導電性パッドとの間を延び、基板の第２の面、ダイ、および導電性パッド内を通って延びてもよく、１つだけの層（たとえば、１つの導電性材料の１つだけのセグメント、１つの導電性材料の１つだけの層）として形成されてもよい。いくつかの実装形態では、導電性材料は、キャビティのフロアに対して遠位側の基板の第２の面の表面と導電性パッドとの間の相互接続部を形成してもよい。いくつかの実装形態では、導電性材料は、基板のバックサイド面上の穴の開口部と導電性パッドとの間の相互接続部を形成してもよい。いくつかの実装形態では、相互接続部は単一のセグメント（たとえば、単一セグメントダイ貫通相互接続部）として形成されてもよい。いくつかの実装形態では、相互接続部は、ユニタリー構造、不可分構造、および／または未分割構造である。

図１０は、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための例示的な方法の別の流れ図１０００を示す。いくつかの実装形態では、図３、図４、図６Ａ、および／または図６Ｂの単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するために図１０の例示的な方法が使用されてもよい。しかしながら、簡略化のために、図１０については、図４のＥＤＳを提供する／製作することの文脈において説明する。

図１０に提示されたブロックのシーケンスでは、単一セグメントダイ貫通相互接続部を含むＥＤＳを製作するための方法を単純化しおよび／または明確にするために、１つまたは複数の工程を組み合わせてもよいことに留意されたい。いくつかの実装形態では、ブロックの順序は変更または修正されてもよい。

第１の面と反対側の第２の面とを有する基板が用意されてもよい（１００２）。基板内に画定されるキャビティ（たとえば、基板内に側壁によって画定される開口部または空隙）が基板内に形成されてもよい（１００４）。基板内に画定されるキャビティは、基板の第１の面から形成されてもよい。キャビティのフロアにダイが結合されてもよく（１００６）、このダイは、キャビティのフロアに対して遠位側のダイの面上に導電性パッドを有する。場合によっては、キャビティにフィラー材料が付加されてもよい（１００８）。フィラー材料は、たとえばダイをカプセル化し、保護し、および／または不動化するように働いてもよい。

基板の第２の面（たとえば、基板のバックサイド）に積層（たとえば、第２の積層）が結合されてもよい（１０１０）。場合によっては、基板の第１の面（たとえば、基板のトップサイド）に第１の積層が結合されてもよい（１０１２）。

第２の積層、基板、ダイ、および導電性パッド内を通って延び、第２の積層、基板、ダイ、および導電性パッド内に画定される穴をドリリングするプロセスが実行されてもよい（１０１４）。穴は、導電性パッドの表面（たとえば、穴内から到達でき／見える導電性パッドの表面）を露出させてもよい。穴は、穴内から導電性パッドに結合する導電性材料によってめっきされおよび／または充填されてもよい（１０１６）。

いくつかの実装形態では、ダイがキャビティのフロアに結合されてもよく、積層が基板の第２の面に結合されてもよく、その後穴がドリリングされる。いくつかの実装形態では、穴のドリリングは１度に行われてもよい。言い換えれば、１回のプロセス（たとえば、バックサイドドリリングプロセス）の間に穴の全長が形成されてもよい。いくつかの実装形態では、この穴は、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びる直線軸に沿って同心であるように形成されてもよい。いくつかの実装形態では、この穴は、穴の長さに沿った単一の直線穴であるように形成されてもよい。いくつかの実装形態では、穴をめっきしおよび／または充填する導電性材料は、ユニタリー単一セグメントとして形成されてもよい。いくつかの実装形態では、導電性材料は、積層と基板の第２の面とダイと導電性パッドとの間を延び、積層、基板の第２の面、ダイ、および導電性パッド内を通って延びてもよく、１つだけの層（たとえば、１つの導電性材料の１つだけのセグメント、１つの導電性材料の１つだけの層）として形成されてもよい。いくつかの実装形態では、導電性材料は、キャビティのフロアに対して遠位側の積層の表面と導電性パッドとの間の相互接続部を形成してもよい。いくつかの実装形態では、導電性材料は、第２の積層のバックサイド面上の穴の開口部と導電性パッドとの間の相互接続部を形成してもよい。いくつかの実装形態では、相互接続部は単一のセグメント（たとえば、単一セグメントダイ貫通相互接続部）として形成されてもよい。いくつかの実装形態では、相互接続部は、ユニタリー構造、不可分構造、および／または未分割構造である。

例示的な電子デバイス
図１１は、単一セグメントダイ貫通相互接続部を含む前述のＥＤＳのいずれかと統合されることがある様々な電子デバイスを示す。たとえば、モバイル電話デバイス１１０２、ラップトップコンピュータデバイス１１０４、固定ロケーション端末デバイス１１０６、装着型デバイス１１０８などの電子デバイスが、本明細書で説明するような単一セグメントダイ貫通相互接続部１１００を含むＥＤＳを含んでよい。図１１に示す電子デバイスは例示的なデバイスである。たとえば、本明細書で説明する単一セグメントダイ貫通相互接続部１１００を含むＥＤＳは、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末、ポータブルデータ端末、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、固定ロケーション端末（たとえば、メーター読取り機器）、通信デバイス、モバイル電話、スマートフォン、タブレットコンピュータ、コンピュータ、装着型デバイス（たとえば、腕時計、眼鏡）、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、ルータ、自動車（たとえば、自律型自動車を含む）に実装される電子デバイス、またはデータもしくはコンピュータ命令を記憶するかもしくは取り込む任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイスの群を含む他の電子デバイスに組み込まれてもよい。

図３、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ〜図７Ｃ、図８、図９、および／または図１０に示す構成要素、プロセス、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、プロセス、特徴、または機能として再構成されおよび／または組み合わされてもよく、あるいはいくつかの構成要素、プロセス、または機能として具現化されてもよい。本開示から逸脱することなく、追加の要素、構成要素、プロセス、および／または機能が追加されてもよい。本開示における図３、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ〜図７Ｃ、図８、図９、および／または図１０と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実施態様では、図３、図４、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ〜図７Ｃ、図８、図９、および／または図１０ならびにその対応する説明を使用して、集積デバイスを製造し、作成し、提供し、および／または生産してもよい。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、ダイパッケージ、集積回路（ＩＣ）、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、埋込みダイ基板、および／またはインターポーザを含んでもよい。

「例示的」という語は、本明細書では「例、事例、または例示としての働きをすること」を意味するために使用される。本明細書で「例示的」として説明されている任意の実施形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点、または動作モードを含むことを必要としない。「結合される」という用語は、２つの物体間の直接的または間接的な結合を指すために本明細書において使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡとＣはやはり、直接的に物理的に互いに接触しない場合であっても、互いに結合されると見なされることがある。

加えて、本明細書に含まれる様々な開示が、フローチャート、フロー図、構造図、またはブロック図として示されるプロセスと呼ばれる場合があることに留意されたい。フローチャートは工程を逐次プロセスとして説明することがあるが、工程の多くは同時にまたは並行して実行することができる。加えて、工程の順序は並べ替えられてよい。プロセスは、その工程が完了するときに終了される。

本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実施することができる。本開示の上記の態様が例にすぎず、本開示を限定するものとして解釈すべきでないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、多くの代替、修正、および変形が当業者には明らかであろう。

１００ 埋込みダイ基板（ＥＤＳ）
１０２ コア基板
１０４ 中央導電層
１０６ トップサイド誘電体層
１０８ バックサイド誘電体層
１１２ 相互接続部
１２２ キャビティ
１２４ ダイ
１２８、１３０、１３２、１３４ 導電性パッド
１３６ 保護導電層
１３８ フィラー材料
１４０ トップサイド積層
１４２ バックサイド積層
１４４ 配線経路
１４６ ノード
１４８ 導電トレース
１５２ 第１のビアセグメント
１５４ 第１のパッド
１５６ 第２のビアセグメント
１５８ 第３のビアセグメント
１６０ 第２のパッド
１６２ 第４のビアセグメント
２００ ＥＤＳ
２０２ コア基板
２０４ 中央導電層
２０６ トップサイド誘電体層
２０８ バックサイド誘電体層
２２２ キャビティ
２２４ ダイ
２２８、２３０、２３２、２３４ 導電性パッド
２３６ トップサイド保護導電層
２３８ フィラー材料
２４０ トップサイド積層
２４２ バックサイド積層
２６４ 第１の基板貫通ビア（ＴＳＶ）
２６６ 第２のＴＳＶ
２６８ バックサイド導電性パッド
２７０ バックサイド保護導電層
２７２、２７４ 相互接続部
２８０ パッドまたはトレース
３００ ＥＤＳ
３０１ 第１の面
３０２ 基板
３０３ 第２の面
３０４ 導電層
３０６ 第１の誘電体層
３０８ 第２の誘電体層
３１０ 第１の単一セグメントダイ貫通相互接続部
３１０Ｈ 第１の穴
３１２ 第２の相互接続部
３１４ 第３の相互接続部
３１６ 第４の単一セグメントダイ貫通相互接続部
３１６Ｈ 第４の穴
３２２ キャビティ
３２４ ダイ
３２６ 接着剤、はんだ、またはエポキシ
３２８ 第１の導電性パッド
３３０、３３２、３３４ 導電性パッド
３３６ 保護導電性パッド
３３８ フィラー材料
３４０ 第１の積層
３４２ 第２の積層
３６４ 第１のノード
３６６ バックサイドパッドまたはトレース
３７０ 第４のノード
３７６ 伝導経路
３７８ 伝導経路
３８２ Ｍ１層
３８４ Ｍ２層
３８６ Ｍ３層
３８８ Ｍ４層
４００ ＥＤＳ
４０１ 第１の面
４０２ 基板
４０３ 第２の面
４０４ 導電層
４０６ 第１の誘電体層
４０８ 第２の誘電体層
４１０ 第１の相互接続部
４１０Ｈ 第１の穴
４１１、４１７ 第１の端部
４１２ 第２の相互接続部
４１４ 第３の相互接続部
４１６ 第４の相互接続部
４１６Ｈ 第４の穴
４２２ キャビティ
４２４ ダイ
４２６ 接着剤、はんだ、またはエポキシ
４２８、４３０、４３２、４３４ 導電性パッド
４３６ 保護導電性パッド
４３８ フィラー材料
４４０ 第１の積層
４４２ 第２の積層
４６７ パッドまたはトレース
４７６、４７８ 伝導経路
４８２ Ｍ１層
４８４ Ｍ２層
４８６ Ｍ３層
４８８ Ｍ４層
５２４ ダイ
５２５ 領域
５２７ ガード領域
６００ 第１のＥＤＳ
６０２ 第１の位置
６０４ 第２の位置
６２４ 領域
６２５ 領域
７０１ 第１の面
７０２ 基板
７０３ 第２の面
７０４ 導電層
７０６ 第１の誘電体層
７０８ 第２の誘電体層
７１０ 第１の単一セグメントダイ貫通相互接続部
７１０Ｈ 内側穴
７１１、７１３ 導電性材料
７１１Ｈ、７１３Ｈ 穴
７１２Ｈ 第１のトップサイド内側穴
７１４Ｈ 第２のトップサイド内側穴
７１５ パッドまたはトレース
７１６ 第４の単一セグメントダイ貫通相互接続部
７１７ パッドまたはトレース
７１８ 第１のセグメント化相互接続部
７２２ キャビティ
７２４ ダイ
７２６ 接着剤、はんだ、またはエポキシ
７２８、７３０、７３２、７３４ 導電性パッド
７３６ レーザーストップ層
７３８ フィラー材料
７４０ 第１の積層
７４２ 第２の積層
７４６Ｈ 第２のトップサイド外側穴
７５２ 導電性材料
７５２Ｈ 第１のトップサイド外側穴
７５６Ｈ 第２の外側穴
７６０ パッドまたはトレース
７６２ 導電性材料
７６２Ｈ 第１の外側穴
７６４ 第１のノード
７６６ 第２のノード
７７０ 第４のノード
７８２ Ｍ１層
７８４ Ｍ２層
７８６ Ｍ３層
７８８ Ｍ４層
７９０ 第１の水平トレース
７９２ 第２の水平トレース
Ｍ１、Ｍ２、Ｍ３、Ｍ４ メタライゼーション層
１１００ 単一セグメントダイ貫通相互接続部
１１０２ モバイル電話デバイス
１１０６ ラップトップコンピュータデバイス
１１０８ 装着型デバイス

Claims (30)

1. 第１の面と反対側の第２の面とを有する基板と、
   前記第１の面から前記基板内に画定されるキャビティと、
   前記キャビティのフロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
   前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延び、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内に画定される穴と、
   前記穴内に位置し、前記基板の前記第２の面と前記導電性パッドとの間を、前記基板の前記第２の面および前記導電性パッド内を通って延びる導電性材料とを備えるデバイス。
2. 前記基板は、前記基板の前記第１の面における第１の誘電体層と前記基板の前記第２の面における第２の誘電体層との間にはさまれた導電層を含むコア基板である、請求項１に記載のデバイス。
3. 前記キャビティは前記第１の誘電体層および前記導電層を含んでおらず、
   キャビティの前記フロアは、前記キャビティ内に露出された前記第２の誘電体層によって画定される、請求項２に記載のデバイス。
4. 前記穴は、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って連続している、請求項１に記載のデバイス。
5. 前記穴は、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項１に記載のデバイス。
6. 前記穴は、前記穴の長さに沿った単一の直線穴である、請求項１に記載のデバイス。
7. 前記導電性材料は、ユニタリー単一セグメントである、請求項１に記載のデバイス。
8. 前記導電性材料は、１つの層のみを含む、請求項１に記載のデバイス。
9. 第１の面と反対側の第２の面とを有する基板と、
   前記第１の面から前記基板内に画定されるキャビティと、
   前記キャビティのフロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
   前記基板の前記第２の面に結合された積層であって、前記基板の前記第２の面が、前記ダイと前記積層との間にはさまれる積層と、
   前記積層、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延び、前記積層、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内に画定される穴と、
   前記穴内に位置し、前記積層と前記基板の前記第２の面と前記ダイと前記導電性パッドとの間を、前記積層、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる導電性材料とを備えるデバイス。
10. 前記基板は、前記基板の前記第１の面における第１の誘電体層と前記基板の前記第２の面における第２の誘電体層との間にはさまれた導電層を含むコア基板である、請求項９に記載のデバイス。
11. 前記穴は、前記積層、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って連続している、請求項９に記載のデバイス。
12. 前記穴は、前記積層、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項９に記載のデバイス。
13. 前記穴は、前記穴の長さに沿った単一の直線穴である、請求項９に記載のデバイス。
14. 前記導電性材料は、ユニタリー単一セグメントである、請求項９に記載のデバイス。
15. 前記導電性材料は、１つの層のみを含む、請求項９に記載のデバイス。
16. 前記デバイスは、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末、ポータブルデータ端末、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、固定ロケーション端末、通信デバイス、モバイル電話、スマートフォン、タブレットコンピュータ、コンピュータ、装着型デバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、ルータ、自動車に実装される電子デバイスのうちの少なくとも１つを含む群から選択されるデバイスに組み込まれる、請求項９に記載のデバイス。
17. 第１の面と反対側の第２の面とを有する基板と、
    前記第１の面から前記基板内に画定されるキャビティと、
    前記キャビティのフロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
    前記基板および前記ダイを貫通し、前記導電性パッドを前記基板の前記第２の面上の、前記導電性パッドと反対側のノードに結合する相互接続部のための手段とを備えるデバイス。
18. 前記相互接続部のための前記手段は、
    前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延び、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内に画定される穴と、
    前記穴内に位置し、前記基板の前記第２の面と前記導電性パッドとの間を、前記基板の前記第２の面および前記導電性パッド内を通って延びる導電性材料とを備える、請求項１７に記載のデバイス。
19. 前記相互接続部のための前記手段は、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って連続している、請求項１７に記載のデバイス。
20. 前記相互接続部のための前記手段は、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項１７に記載のデバイス。
21. 前記相互接続部のための前記手段は、前記穴の長さに沿った単一の直線穴を含む、請求項１７に記載のデバイス。
22. 前記相互接続部のための前記手段は、前記導電性パッド内から前記導電性パッドに結合するユニタリー単一セグメントとして形成される導電性材料を含む、請求項１７に記載のデバイス。
23. 埋込みダイ基板を製作する方法であって、
    第１の面と反対側の第２の面とを有する基板を用意するステップと、
    前記第１の面から前記基板内に画定されるキャビティを形成するステップと、
    前記キャビティのフロアにダイを結合するステップであって、前記ダイが、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有する、ステップと、
    前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延び、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内に画定される穴をドリリングするステップと、
    前記基板の前記第２の面と前記ダイと前記導電性パッドとの間を、前記基板の第２の面、前記ダイ、および前記導電性パッド内を通って延び、前記穴内から前記導電性パッドに結合する導電性材料によって前記穴をめっきしおよび／または充填するステップとを含む方法。
24. 前記ダイは、前記穴をドリリングするステップの前に、前記キャビティの前記フロアに結合される請求項２３に記載の方法。
25. 前記穴をドリリングするステップは、１度に実行される、請求項２３に記載の方法。
26. 前記穴は、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心であるように形成される、請求項２３に記載の方法。
27. 前記穴は、前記穴の長さに沿った単一の直線穴であるように形成される、請求項２３に記載の方法。
28. 前記導電性材料は、ユニタリー単一セグメントとして形成される、請求項２３に記載の方法。
29. 前記基板の前記第２の面と前記ダイと前記導電性パッドとの間を、前記基板の前記第２の面、前記ダイ、および前記導電性パッド内を通って延びる前記導電性材料は、１つだけの層として形成される、請求項２３に記載の方法。
30. 前記基板の前記第２の面に積層を結合するステップをさらに含み、
    前記穴は、前記積層内を通って延びて前記積層内に画定されるようにさらにドリリングされ、前記導電性材料は、前記積層内を通ってさらに延びる、請求項２３に記載の方法。