JP2019511120A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019511120A5 JP2019511120A5 JP2018549181A JP2018549181A JP2019511120A5 JP 2019511120 A5 JP2019511120 A5 JP 2019511120A5 JP 2018549181 A JP2018549181 A JP 2018549181A JP 2018549181 A JP2018549181 A JP 2018549181A JP 2019511120 A5 JP2019511120 A5 JP 2019511120A5
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- die
- conductive
- cavity
- conductive pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 21
- 239000004020 conductor Substances 0.000 claims 13
- 238000005553 drilling Methods 0.000 claims 3
- 230000001808 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
Claims (28)
- 第1の面と反対側の第2の面とを有する基板であって、
導電層と、前記導電層の第1の表面に結合された第1の誘電体層と、前記導電層の反対側の第2の表面に結合された第2の誘電体層とを含むコア基板である基板と、
前記基板内に画定されるキャビティであって、
前記第1の誘電体層および前記導電層を含んでおらず、
前記キャビティのフロアが、前記第2の誘電体層によって画定され、
前記キャビティの側壁が、前記第1の誘電体層および前記導電層の共平面により画定される、キャビティと、
前記キャビティの前記フロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延び、前記第2の誘電体層、前記ダイ、および前記導電性パッド内に画定される穴と、
前記穴内に位置し、前記第2の誘電体層と前記ダイと前記導電性パッドとの間を、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる導電性材料とを備えるデバイス。 - 前記穴は、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って連続している、請求項1に記載のデバイス。
- 前記穴は、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項1に記載のデバイス。
- 前記穴は、前記穴の長さに沿った単一の直線穴である、請求項1に記載のデバイス。
- 前記導電性材料は、ユニタリー単一セグメントである、請求項1に記載のデバイス。
- 前記導電性材料は、1つの層のみを含む、請求項1に記載のデバイス。
- 前記導電性材料は、前記導電性パッド内から前記導電性パッドに結合し、前記キャビティの前記フロアに対して遠位側の前記導電性パッドの面の所で終わる、請求項1に記載のデバイス。
- 第1の面と反対側の第2の面とを有する基板であって、
導電層と、前記導電層の第1の表面に結合された第1の誘電体層と、前記導電層の反対側の第2の表面に結合された第2の誘電体層とを含むコア基板である基板と、
前記基板内に画定されるキャビティであって、
前記第1の誘電体層および前記導電層を含んでおらず、
前記キャビティのフロアが、前記第2の誘電体層によって画定され、
前記キャビティの側壁が、前記第1の誘電体層および前記導電層の共平面により画定される、キャビティと、
前記キャビティの前記フロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
前記基板の前記第2の面に結合された積層であって、前記第2の誘電体層が、前記ダイと前記積層との間にはさまれる積層と、
前記積層、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延び、前記積層、前記第2の誘電体層、前記ダイ、および前記導電性パッド内に画定される穴と、
前記穴内に位置し、前記積層と前記第2の誘電体層と前記ダイと前記導電性パッドとの間を、前記積層、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる導電性材料とを備えるデバイス。 - 前記穴は、前記積層、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って連続している、請求項8に記載のデバイス。
- 前記穴は、前記積層、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項8に記載のデバイス。
- 前記穴は、前記穴の長さに沿った単一の直線穴である、請求項8に記載のデバイス。
- 前記導電性材料は、ユニタリー単一セグメントである、請求項8に記載のデバイス。
- 前記導電性材料は、1つの層のみを含む、請求項8に記載のデバイス。
- 前記デバイスは、モバイルデバイス、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末、ポータブルデータ端末、全地球測位システム(GPS)対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、固定ロケーション端末、通信デバイス、モバイル電話、スマートフォン、タブレットコンピュータ、コンピュータ、装着型デバイス、モノのインターネット(IoT)デバイス、ラップトップコンピュータ、サーバ、ルータ、自動車に実装される電子デバイスのうちの少なくとも1つを含む群から選択されるデバイスに組み込まれる、請求項8に記載のデバイス。
- 第1の面と反対側の第2の面とを有する基板であって、
導電層と、前記導電層の第1の表面に結合された第1の誘電体層と、前記導電層の反対側の第2の表面に結合された第2の誘電体層とを含むコア基板である基板と、
前記基板内に画定されるキャビティであって、
前記第1の誘電体層および前記導電層を含んでおらず、
前記キャビティのフロアが、前記第2の誘電体層によって画定され、
前記キャビティの側壁が、前記第1の誘電体層および前記導電層の共平面により画定される、キャビティと、
前記キャビティの前記フロアに結合されたダイであって、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有するダイと、
前記基板および前記ダイを貫通し、前記導電性パッドを前記基板の前記第2の面上の、前記導電性パッドと反対側のノードに結合する相互接続部のための手段とを備えるデバイス。 - 前記相互接続部のための前記手段は、
前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延び、前記第2の誘電体層、前記ダイ、および前記導電性パッド内に画定される穴と、
前記穴内に位置し、前記第2の誘電体層と前記ダイと前記導電性パッドとの間を、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる導電性材料とを備える、請求項15に記載のデバイス。 - 前記相互接続部のための前記手段は、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って連続している、請求項15に記載のデバイス。
- 前記相互接続部のための前記手段は、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心である、請求項15に記載のデバイス。
- 前記相互接続部のための前記手段は、前記穴の長さに沿った単一の直線穴を含む、請求項15に記載のデバイス。
- 前記相互接続部のための前記手段は、前記導電性パッド内から前記導電性パッドに結合し、前記キャビティの前記フロアに対して遠位側の前記導電性パッドの面の所で終わるユニタリー単一セグメントとして形成される導電性材料を含む、請求項15に記載のデバイス。
- 埋込みダイ基板を製作する方法であって、
第1の面と反対側の第2の面とを有する基板を用意するステップであって、
前記基板が、導電層と、前記導電層の第1の表面に結合された第1の誘電体層と、前記導電層の反対側の第2の表面に結合された第2の誘電体層とを含むコア基板である、ステップと、
前記基板内に画定されるキャビティを形成するステップであって、
前記キャビティが、前記第1の誘電体層および前記導電層を含んでおらず、
前記キャビティのフロアが、前記第2の誘電体層によって画定され、
前記キャビティの側壁が、前記第1の誘電体層および前記導電層の共平面により画定される、ステップと、
前記キャビティの前記フロアにダイを結合するステップであって、前記ダイが、前記キャビティの前記フロアに対して遠位側の前記ダイの面上に導電性パッドを有する、ステップと、
前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延び、前記第2の誘電体層、前記ダイ、および前記導電性パッド内に画定される穴をドリリングするステップと、
前記第2の誘電体層と前記ダイと前記導電性パッドとの間を、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延び、前記穴内から前記導電性パッドに結合する導電性材料によって前記穴をめっきし、および/または充填するステップとを含む方法。 - 前記ダイは、前記穴をドリリングするステップの前に、前記キャビティの前記フロアに結合される、請求項21に記載の方法。
- 前記穴をドリリングするステップは、1度に実行される、請求項21に記載の方法。
- 前記穴は、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる直線軸に沿って同心であるように形成される、請求項21に記載の方法。
- 前記穴は、前記穴の長さに沿った単一の直線穴であるように形成される、請求項21に記載の方法。
- 前記導電性材料は、ユニタリー単一セグメントとして形成される、請求項21に記載の方法。
- 前記第2の誘電体層と前記ダイと前記導電性パッドとの間を、前記第2の誘電体層、前記ダイ、および前記導電性パッド内を通って延びる前記導電性材料は、1つだけの層として形成される、請求項21に記載の方法。
- 前記基板の前記第2の面に積層を結合するステップをさらに含み、
前記穴は、前記積層内を通って延びて前記積層内に画定されるようにさらにドリリングされ、前記導電性材料は、前記積層内を通ってさらに延びる、請求項21に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/074,750 | 2016-03-18 | ||
US15/074,750 US10325855B2 (en) | 2016-03-18 | 2016-03-18 | Backside drill embedded die substrate |
PCT/US2017/022829 WO2017161199A1 (en) | 2016-03-18 | 2017-03-16 | Backside drill embedded die substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019511120A JP2019511120A (ja) | 2019-04-18 |
JP2019511120A5 true JP2019511120A5 (ja) | 2019-09-12 |
JP6679748B2 JP6679748B2 (ja) | 2020-04-15 |
Family
ID=58455674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018549181A Active JP6679748B2 (ja) | 2016-03-18 | 2017-03-16 | バックサイドドリリング埋込みダイ基板 |
Country Status (9)
Country | Link |
---|---|
US (1) | US10325855B2 (ja) |
EP (1) | EP3430644B1 (ja) |
JP (1) | JP6679748B2 (ja) |
KR (1) | KR102213034B1 (ja) |
CN (1) | CN109075154B (ja) |
BR (1) | BR112018068970B1 (ja) |
ES (1) | ES2821728T3 (ja) |
TW (1) | TWI692048B (ja) |
WO (1) | WO2017161199A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10373893B2 (en) * | 2017-06-30 | 2019-08-06 | Intel Corporation | Embedded bridge with through-silicon vias |
US10504865B2 (en) * | 2017-09-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of manufacturing the same |
CN111052364A (zh) * | 2017-09-29 | 2020-04-21 | 英特尔公司 | 具有嵌入式互连的半导体封装 |
EP3732719A4 (en) * | 2017-12-29 | 2021-11-17 | Intel Corporation | MICROELECTRONIC ARRANGEMENTS |
TWI733056B (zh) * | 2018-09-19 | 2021-07-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
US11342243B2 (en) * | 2018-09-25 | 2022-05-24 | Intel Corporation | Thermal management solutions for embedded integrated circuit devices |
US11322428B2 (en) * | 2019-12-02 | 2022-05-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
KR20210072940A (ko) * | 2019-12-10 | 2021-06-18 | 삼성전기주식회사 | 전자부품 내장기판 |
US11289404B2 (en) | 2020-01-17 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
TW202201673A (zh) * | 2020-03-17 | 2022-01-01 | 新加坡商安靠科技新加坡控股私人有限公司 | 半導體裝置和製造半導體裝置的方法 |
US11715699B2 (en) | 2020-03-17 | 2023-08-01 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing semiconductor devices |
US11824031B2 (en) * | 2020-06-10 | 2023-11-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure with dielectric structure covering upper surface of chip |
TWI731745B (zh) * | 2020-07-15 | 2021-06-21 | 欣興電子股份有限公司 | 內埋式元件結構及其製造方法 |
KR20220013703A (ko) * | 2020-07-27 | 2022-02-04 | 삼성전기주식회사 | 전자부품 내장기판 |
US11367673B2 (en) * | 2020-09-02 | 2022-06-21 | Intel Corporation | Semiconductor package with hybrid through-silicon-vias |
TWI759095B (zh) * | 2021-02-04 | 2022-03-21 | 欣興電子股份有限公司 | 封裝結構及其製作方法 |
EP4307360A1 (en) * | 2021-03-09 | 2024-01-17 | Sony Semiconductor Solutions Corporation | Semiconductor device, method for manufacturing semiconductor device, and electronic device |
US20230154829A1 (en) * | 2021-11-18 | 2023-05-18 | Qualcomm Incorporated | Recess structure for padless stack via |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020020898A1 (en) * | 2000-08-16 | 2002-02-21 | Vu Quat T. | Microelectronic substrates with integrated devices |
US6744135B2 (en) * | 2001-05-22 | 2004-06-01 | Hitachi, Ltd. | Electronic apparatus |
JP2004186422A (ja) | 2002-12-03 | 2004-07-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
KR100716815B1 (ko) * | 2005-02-28 | 2007-05-09 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조방법 |
US20080048310A1 (en) | 2006-08-25 | 2008-02-28 | Phoenix Precision Technology Corporation | Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure |
KR101486420B1 (ko) | 2008-07-25 | 2015-01-26 | 삼성전자주식회사 | 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법 |
KR101484786B1 (ko) * | 2008-12-08 | 2015-01-21 | 삼성전자주식회사 | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 |
US8822281B2 (en) | 2010-02-23 | 2014-09-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
EP2610269A1 (en) * | 2011-12-28 | 2013-07-03 | Saudi Basic Industries Corporation | Catalyst composition and method for preparing the same |
JP5955023B2 (ja) * | 2012-02-23 | 2016-07-20 | 京セラ株式会社 | 部品内蔵印刷配線板及びその製造方法 |
US10049964B2 (en) * | 2012-03-23 | 2018-08-14 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units |
US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
US20130337648A1 (en) | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
US9147663B2 (en) * | 2013-05-28 | 2015-09-29 | Intel Corporation | Bridge interconnection with layered interconnect structures |
CN104851847B (zh) * | 2014-02-14 | 2017-09-08 | 恒劲科技股份有限公司 | 封装装置及其制作方法 |
US9202803B2 (en) * | 2014-03-28 | 2015-12-01 | Intel Corporation | Laser cavity formation for embedded dies or components in substrate build-up layers |
DE102014112407B4 (de) | 2014-04-30 | 2016-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung |
US9331021B2 (en) * | 2014-04-30 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip-on-wafer package and method of forming same |
US9252127B1 (en) * | 2014-07-10 | 2016-02-02 | Invensas Corporation | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture |
US9653438B2 (en) * | 2014-08-21 | 2017-05-16 | General Electric Company | Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof |
-
2016
- 2016-03-18 US US15/074,750 patent/US10325855B2/en active Active
-
2017
- 2017-03-16 JP JP2018549181A patent/JP6679748B2/ja active Active
- 2017-03-16 CN CN201780029547.6A patent/CN109075154B/zh active Active
- 2017-03-16 TW TW106108653A patent/TWI692048B/zh active
- 2017-03-16 BR BR112018068970-0A patent/BR112018068970B1/pt active IP Right Grant
- 2017-03-16 WO PCT/US2017/022829 patent/WO2017161199A1/en active Application Filing
- 2017-03-16 EP EP17714617.2A patent/EP3430644B1/en active Active
- 2017-03-16 KR KR1020187029732A patent/KR102213034B1/ko active IP Right Grant
- 2017-03-16 ES ES17714617T patent/ES2821728T3/es active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019511120A5 (ja) | ||
US10950537B2 (en) | Land side and die side cavities to reduce package z-height | |
JP6193415B2 (ja) | ビルドアップ層に埋め込まれたロジックダイ及びその他コンポーネント | |
JP6271004B2 (ja) | 基板における埋込みブリッジ構造 | |
TWI673843B (zh) | 具有後端被動元件的積體電路晶粒及相關方法 | |
KR102052294B1 (ko) | 수동 부품용 중첩체 기판을 구비한 다이 패키지 | |
JP2018523925A5 (ja) | ||
TWI585917B (zh) | 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體 | |
JP2016536787A5 (ja) | ||
US10070525B2 (en) | Internal to internal coaxial via transition structures in package substrates | |
CN105556648A (zh) | 集成电路封装衬底 | |
TWI585931B (zh) | 用於多晶粒之封裝總成組態及相關技術 | |
US9659852B2 (en) | Semiconductor package | |
TW201330129A (zh) | 致能無凸塊增層式(bbul)封裝體上之封裝體疊加(pop)墊表面修整層之技術 | |
US9177831B2 (en) | Die assembly on thin dielectric sheet | |
JP2017508281A5 (ja) | ||
TWI721030B (zh) | 混合式微電子基材、其製造方法及電子系統 | |
TW201618249A (zh) | 具有包含終止層的窄因子通孔的電子封裝 | |
TWI795072B (zh) | 在導電連接件的形成中使用貴金屬 | |
TW201711151A (zh) | 具有集中絕緣電線的封裝總成 | |
JP2018518828A5 (ja) | ||
JP2019510368A5 (ja) | ||
TWI506745B (zh) | 電子裝置及電子裝置製造方法 | |
US11694987B2 (en) | Active package substrate having anisotropic conductive layer | |
TWI712125B (zh) | 固態裝置微型化之技術 |