JP2018518828A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018518828A5 JP2018518828A5 JP2017555753A JP2017555753A JP2018518828A5 JP 2018518828 A5 JP2018518828 A5 JP 2018518828A5 JP 2017555753 A JP2017555753 A JP 2017555753A JP 2017555753 A JP2017555753 A JP 2017555753A JP 2018518828 A5 JP2018518828 A5 JP 2018518828A5
- Authority
- JP
- Japan
- Prior art keywords
- insulated wire
- wire
- die
- insulated
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 239000004593 Epoxy Substances 0.000 description 7
- 125000003700 epoxy group Chemical group 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- JDZUWXRNKHXZFE-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,4,6-trichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl JDZUWXRNKHXZFE-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- MTCPZNVSDFCBBE-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,6-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl MTCPZNVSDFCBBE-UHFFFAOYSA-N 0.000 description 3
- 229920000742 Cotton Polymers 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000011528 polyamide (building material) Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000011188 CEM-1 Substances 0.000 description 1
- 239000011190 CEM-3 Substances 0.000 description 1
- 210000001503 Joints Anatomy 0.000 description 1
- 108060007621 SMA2 Proteins 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000001808 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000000051 modifying Effects 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 101700080016 sma-4 Proteins 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Description
本開示の実施形態は、概して、集積回路(IC)パッケージ・アセンブリのための相互接続の分野に関し、より具体的には、ワイヤボンドの構成及び方法に関する。
いくつかの用途では、フリップチップ実装ではなくワイヤボンディングが、ダイとPCBとの相互接続又はダイとパッケージとの相互接続として使用される。しかしながら、典型的なワイヤボンディング技術を用いて形成された相互接続は、誘導インピーダンスの不連続性及び配線同士の間の高いクロストークのため、高い挿入損失、リターン損失、又はマージン損失、及びチャネル共振等の信号完全性の問題を有する可能性がある。
実施形態は、添付図面と併せて以下の詳細な説明によって容易に理解されるであろう。この説明を容易にするために、同様の参照符号は同様の構造要素を指す。実施形態は、添付図面の図において限定ではなく例として示される。
本開示のいくつかの実施形態は、集合化された(gathered)絶縁ボンドワイヤを含む集積回路(IC)パッケージ・アセンブリ、並びに関連する技術及び構成について記載する。以下の説明では、例示的な実施態様の様々な態様を、当業者がその仕事の内容を他の当業者に伝えるために一般的に用いられる用語を使用して説明する。しかしながら、当業者には、本開示の実施形態が、記載された態様のうちの一部のみを用いて実施し得ることは明らかであろう。説明の目的のために、例示的な実施態様の完全な理解を与えるために、特定の数、材料、及び構成が示される。しかしながら、当業者には、本開示の実施形態が特定の詳細なしに実施し得ることは明らかであろう。他の例では、例示的な実施態様を不明瞭にしないために、周知の特徴は、省略され又は簡略化される。
以下の詳細な説明では、本明細書の一部を形成する添付図面を参照し、ここで同様の参照符号が、図面全体に亘って同様の部分を指し、図面は、本開示の主題を実施することができる例示的な実施形態を示す。本開示の範囲から逸脱することなく、他の実施形態を利用することができ、構造的又は論理的変更を行うことができることを理解されたい。本開示の目的のために、表現「A及び/又はB」は、(A)、(B)、又は(A及びB)を意味する。本開示の目的のために、表現「A、B及び/又はC」は、(A)、(B)、(C)、(A及びB)、(A及びC)、(B及びC)、又は(A、B、及びC)を意味する。
本明細書では、上部/底部、内/外、上/下等の遠近画法ベースの記述を使用することがある。そのような説明は、単に説明を容易にするために使用されており、本明細書に記載された実施形態の適用を特定の向きに制限することを意図するものではない。
本明細書では、「実施形態では」又は「複数の実施形態では」又は「いくつかの実施形態では」という表現を使用することがあるが、これらの表現は、それぞれが同じ又は異なる実施形態の1つ又は複数を指すことができる。さらに、本開示の実施形態に関して使用される用語「備える、有する、含む(comprising)」、「含む、有する(including)」、「有する、含む(having)」等は同義語である。
本明細書では、その派生語とともに「〜と結合される」という用語を使用することがある。「結合される」は、以下の1つ又は複数を意味し得る。「結合される」とは、2つ以上の要素が直接的に物理的接触又は電気的接触していることを意味し得る。しかしながら、「結合される」とは、2つ以上の要素が互いに間接的に接触しているが、依然として互いに協働又は相互作用していることを意味し、且つ1つ又は複数の他の要素が、互いに結合された要素同士の間に結合又は接続されることを意味し得る。
図1は、いくつかの実施形態による、リボン構成の集合化された絶縁ワイヤを含む例示的な集積回路(IC)パッケージ・アセンブリ100の上面図を概略的に示す。いくつかの実施形態では、ICパッケージ・アセンブリ100は、パッケージ(「パッケージ基板」と呼ばれることもある)と電気的及び/又は物理的に結合され得る1つ又は複数のICダイ(以後、「ダイ102」と呼ぶ)を含むことができる。いくつかの実施形態では、ダイ102は、プリント回路基板(PCB)104と電気的に結合することができる。
実施形態では、ダイ102は、一般に、半導体基板、1つ又は複数のデバイス層、及び1つ又は複数の相互接続層を含むことができる。いくつかの実施形態では、半導体基板は、例えばシリコン等のバルク半導体材料から実質的に構成してもよい。デバイス層は、トランジスタ装置等の能動デバイスが半導体基板上に形成された領域を表すことができる。デバイス層は、例えば、チャネル本体及び/又はトランジスタ装置のソース/ドレイン領域等の構造を含むことができる。相互接続層は、デバイス層の能動デバイスとの間で電気信号を経路指定するように構成された相互接続構造を含むことができる。例えば、相互接続層は、電気経路及び/又は接点を提供するためのトレンチ及び/又はビアを含むことができる。いくつかの実施形態では、ダイレベル相互接続構造は、ダイ102と他の電気デバイスとの間で電気信号を経路指定するように構成することができる。電気信号は、例えば、ダイ102の動作に関連して使用される入力/出力(I/O)信号、及び/又は電力/接地信号を含むことができる。
回路基板104は、エポキシラミネート等の絶縁材料から構成されるプリント回路基板(PCB)であってもよい。例えば、回路基板104は、ポリテトラフルオロエチレン、難燃材4(FR−4)、FR−1、綿紙等のフェノール綿紙材料、及びCEM−1又はCEM−3等のエポキシ材料、又はエポキシ樹脂プリプレグ材料を用いて一緒に積層された織りガラス材料等の材料から構成される電気絶縁層を含むことができる。トレース102、トレンチ、又はビア等の相互接続構造(図示せず)を、絶縁層を貫通させて形成して、回路基板104を通してダイ102の電気信号を送ることができる。他の実施形態では、回路基板104は、他の適切な材料で構成してもよい。いくつかの実施形態では、回路基板104は、コンピュータ装置内のマザーボード又は他のPCB(例えば、図11のPCB1142)であってもよい。
ダイ102は、相補型金属酸化物半導体(CMOS)装置の形成に関連して使用される薄膜堆積、リソグラフィ、エッチング等の半導体製造技術を用いて半導体材料(例えば、シリコン)から製造された個別の製品を表すことができる。いくつかの実施形態では、ダイ102は、無線周波数(RF)ダイであってもよく、このダイを含んでもよく、又はそのダイの一部であってもよい。他の実施形態では、ダイは、プロセッサ、メモリ、システムオンチップ(SoC)、又は特定用途向け集積回路(ASIC)であってもよく、これを含んでもよく、又はその一部であってもよい。図示されるように、ダイ102は、複数のダイパッド106を含むことができ、複数のダイパッド106は、第1のダイパッド108、第2のダイパッド109、第3のダイパッド110、第4のダイパッド111、第5のダイパッド112、第6のダイパッド113、及び第7のダイパッド114を含んでもよい。PCB104は、複数のPCBパッド116を含むことができ、複数のPCBパッド116は、第1のPCBパッド118、第2のPCBパッド119、第3のPCBパッド120、第4のPCBパッド121、第5のPCBパッド122、第6のPCBパッド123、及び第7のPCBパッド124を含んでもよい。
いくつかの実施形態では、ダイ102は、複数のダイパッド106を複数のPCBパッド116に電気的に結合する第1の複数の絶縁ワイヤ126及び第2の複数の絶縁ワイヤ127によって、PCB104と電気的に結合することができる。様々な実施形態では、絶縁ワイヤの使用により、ボンドワイヤを短絡させることなく接触させることができる。いくつかの実施形態では、第1の複数の絶縁ワイヤ126は、第1の絶縁ワイヤ128、第2の絶縁ワイヤ129、第3の絶縁ワイヤ130、及び第4の絶縁ワイヤ131を含んでもよい。様々な実施形態では、第2の複数の絶縁ワイヤ127は、第5の絶縁ワイヤ132、第6の絶縁ワイヤ133、第7の絶縁ワイヤ134、及び第8の絶縁ワイヤ135を含んでもよい。いくつかの実施形態では、第1の絶縁ワイヤ128、第4の絶縁ワイヤ131、第5の絶縁ワイヤ132、及び第8の絶縁ワイヤ135は、接地(Vss)ワイヤであってもよい。第2の絶縁ワイヤ129及び第3の絶縁ワイヤ130は、第1の差動信号線のペア(例えば、それぞれSig+及びSig-)であってもよい。第6の絶縁ワイヤ133及び第7の絶縁ワイヤ134は、第2の差動信号線のペアであってもよい。いくつかの実施形態では、差動信号線のペアではなく又はこれに加えて、シングルエンド方式絶縁ワイヤを使用してもよい。いくつかの実施形態では、第1の絶縁ワイヤ128、第2の絶縁ワイヤ129、第3の絶縁ワイヤ130、又は第4の絶縁ワイヤ131の少なくとも1つは、700ミクロン以下の長さであってもよい。いくつかの実施形態では、絶縁ワイヤは、約650ミクロンの長さであってもよい。しかしながら、他の実施形態では、絶縁ワイヤは、これより長くても短くてもよい。
図示されるように、いくつかの実施形態では、第1の絶縁ワイヤ128は、第1のダイパッド108に結合された第1の端部と、第1のPCBパッド118に結合された第2の端部とを有することができる。第2の絶縁ワイヤ129は、第2のダイパッド109に結合された第1の端部と、第2のPCBパッド119に結合された第2の端部とを有することができる。第3の絶縁ワイヤ130は、第3のダイパッド110に結合された第1の端部と、第3のPCBパッド120に結合された第2の端部とを有することができる。第4の絶縁ワイヤ131は、第4のダイパッド111に結合された第1の端部と、第4のPCBパッド121に結合された第2の端部とを有することができる。第5の絶縁ワイヤ132は、第4のダイパッド111に結合された第1の端部と、第4のPCBパッド121に結合された第2の端部とを有することができる。第6の絶縁ワイヤ133は、第5のダイパッド112に結合された第1の端部と、第5のPCBパッド122に結合された第2の端部とを有することができる。第7の絶縁ワイヤ134は、第6のダイパッド113に結合された第1の端部と、第6のPCBパッド123に結合された第2の端部とを有することができる。様々な実施形態では、第8の絶縁ワイヤ135は、第7のダイパッド114に結合された第1の端部と、第7のPCBパッド124に結合された第2の端部とを有することができる。いくつかの実施形態では、第4の絶縁ワイヤ131及び第5の絶縁ワイヤ132の両方が第4のダイパッド111及び第4のPCBパッドに結合されて示されているように、2つ以上の絶縁ワイヤを同じダイパッド及び/又はPCBパッドに結合してもよい。様々な実施形態では、各ダイパッド及び/又はPCBパッドを2つ以上の絶縁ワイヤと結合することができない。
いくつかの実施形態では、異なるダイパッド又は異なるPCBパッド上の絶縁ワイヤのボンディング位置同士の間の距離は、約200ミクロンであってもよい。例えば、いくつかの実施形態では、第1のダイパッド108上の第1の絶縁ワイヤ128と、第2のダイパッド109上の第2の絶縁ワイヤ129との間の距離は、約200ミクロンであってもよく、第2のPCBパッド119上の第2の絶縁ワイヤ129と、第3のPCBパッド120上の第3の絶縁ワイヤ130との間の距離は、約200ミクロンであってもよい。いくつかの実施形態では、ボンディング位置における絶縁ワイヤの間隔は、200ミクロン未満又は200ミクロンより大きくてもよい。様々な実施形態では、ボンディングパッドにおける差動ペア間(pair-to-pair)ピッチは、約600ミクロンであってもよいが、いくつかの実施形態では、異なり得る。
いくつかの実施形態では、第1の複数の絶縁ワイヤ126及び第2の複数の絶縁ワイヤ127は、ワイヤボンディングにより複数のダイパッド106及び複数のPCBパッド116と結合することができる。様々な実施形態では、絶縁ワイヤは、ボールボンディング又はウェッジボンディングしてもよい。図示されるように、第1の複数の絶縁ワイヤ126は、集合領域136に沿って平行に延びてもよく、第2の複数の絶縁ワイヤ127は、集合領域137に沿って平行に延びてもよい。いくつかの実施形態では、絶縁ワイヤの集合領域の位置は、信号接地ボンドワイヤのペア又は差動信号線のペアによって形成される1つ又は複数のワイヤループ領域を低減することができ、集合領域に一緒に配置されていない典型的なワイヤ配置と比較して、インピーダンス不連続性及びクロストークを低減することができる。いくつかの実施形態では、低減されたワイヤループ領域及び改善された信号完全性によって、典型的なワイヤ配置よりも長いボンドワイヤ長さが可能になり、ボンドワイヤ構成の設計において更なる柔軟性を可能にする。ループ面積が減少すると、信号線の自己インダクタンス及び相互インダクタンスが減少し、信号線の自己キャパシタンス及び相互キャパシタンスが増大し、インピーダンス及びクロストークを減少させることができる。
いくつかの実施形態では、複数の絶縁ワイヤ126は、第2の絶縁ワイヤ129の外面が第1の絶縁ワイヤ128の外面及び第3の絶縁ワイヤ130の外面と接触し、第3の絶縁ワイヤ130の外面が第4の絶縁ワイヤ131の外面とも接触することができるように集合領域136にリボン構成とすることができる。いくつかの実施形態では、第1の絶縁ワイヤ128は、集合領域136の少なくとも一部に沿って第2の絶縁ワイヤ129に接触し、第3の絶縁ワイヤ130は、集合領域136の少なくとも一部に沿って、第2の絶縁ワイヤ129と第4の絶縁ワイヤ131との両方に接触する。
複数の絶縁ワイヤ126が集合領域136で接触しているように示されるが、いくつかの実施形態では、絶縁ワイヤ126は、互いに接触しなくてもよいが、第2の絶縁ワイヤ129の外面が、集合領域136の第1の位置において、第1の絶縁ワイヤ128の外面から第2の絶縁ワイヤ129の断面方向の外径未満の距離に位置し、且つ第2の絶縁ワイヤ129の外面が、集合領域136の第2の位置において、第3の絶縁ワイヤ130の外面から第2の絶縁ワイヤ129の断面方向の外径未満の距離に位置するように配置してもよい。様々な実施形態では、エポキシ系材料等の接着剤によって、集合領域136及び/又は集合領域137の少なくとも一部を覆ってもよい。いくつかの実施形態では、第2の絶縁ワイヤの第1及び第3の絶縁ワイヤの外面に対する位置に関して比較される第2の絶縁ワイヤ129の断面方向の外径は、第2の絶縁ワイヤ129の断面方向の最大の外径であってもよい。様々な実施形態では、第2の絶縁ワイヤの第1及び第3の絶縁ワイヤの外面に対する位置に関して比較される第2の絶縁ワイヤの断面方向の外径は、第1の絶縁ワイヤに対する距離を測定するときに第1の絶縁ワイヤの外面に最も近い第2の絶縁ワイヤの位置における、及び第3の絶縁ワイヤに対する距離を測定するときに第3の絶縁ワイヤの外面に最も近い第2の絶縁ワイヤの位置における、第2の絶縁ワイヤの断面方向の外径であってもよい。
いくつかの実施形態では、ICパッケージ・アセンブリ100は、シリコンフォトニクスモジュールの一部として含まれるか、シリコンフォトニクスモジュールと結合させてもよく、シリコンフォトニクスモジュールのドライバICモジュール及び/又はレシーバであってもよい。他の実施形態では、ICパッケージ・アセンブリ100は、例えば、フリップチップ及び/又はワイヤボンディング構成の適切な組合せ、インターポーザ、システム・イン・パッケージ(SiP)及び/又はパッケージ・オン・パッケージ(PoP)構成を含むマルチチップパッケージ構成を含む広範な他の適切な構成を含んでもよい。いくつかの実施形態では、ダイ102とICパッケージ・アセンブリ100の他の構成要素との間で電気信号を送るための他の適切な技術を使用してもよい。
図2は、いくつかの実施形態による、リボン構成であってもよい集合化された絶縁ワイヤを含む例示的なICパッケージ・アセンブリ200の側面図を概略的に示す。いくつかの実施形態では、ICパッケージ・アセンブリ200は、パッケージ203(「パッケージ基板」と呼ばれることもある)と電気的及び/又は物理的に結合された1つ又は複数のICダイ(以後、「ダイ202」と呼ぶ)を含むことができる。いくつかの実施形態では、ダイ202はPCB204と電気的に結合してもよい。いくつかの実施形態では、パッケージ203は存在しなくてもよい。様々な実施形態では、パッケージ203は、フリップチップ構成でPCB204上に実装された別のICダイを含むことができ、それによって、ダイ202は、チップオンチップ(COC)構成の他のダイを含むパッケージ203と共にPCB204上に実装される。
様々な実施形態では、ダイ202は、複数の集合化された絶縁ワイヤを使用してPCB204に結合され、ここで第1の端部がダイ上の複数のダイパッドにワイヤボンディングされ、第2の端部がPCB204上の複数のPCBパッドにワイヤボンディングされる。図示されるように、複数の絶縁ワイヤは絶縁ワイヤ206を含むことができ、複数のダイパッドはダイパッド208を含むことができ、複数のPCBパッドはPCBパッド210を含むことができる。いくつかの実施形態では、ICパッケージ・アセンブリ200は、図1に示されるICパッケージ・アセンブリ100の側面図であってもよく、ここでダイ202がダイ102に対応し、PCB204がPCB104に対応し、絶縁ワイヤ206が第1の絶縁ワイヤ128に対応し、ダイパッド208が第1のダイパッド108に対応し、PCBパッド210が第1のPCBパッド118に対応する。
パッケージ203は、ダイ202との間で電気信号を送るように構成された、例えばトレース、パッド、スルーホール、ビア、又は配線等の電気配線機能を含むことができる。例えば、パッケージ203は、ダイ202とパッケージ・アセンブリ内に統合された無線通信用コンポーネントとの間、又はダイ202と回路基板204との間、又はダイ202とパッケージ203と結合された他の電気部品(例えば、別のダイ、インターポーザ、インターフェース、無線通信用コンポーネント)との間で電気信号を送るように構成することができる。いくつかの実施形態では、パッケージ203は、無線通信用の統合された構成要素を有する多層パッケージ・アセンブリを含んでもよい。無線通信は、例えば、携帯装置及び/又は無線ディスプレイ間の短距離無線データ転送、又はピア(peer)装置間の高速無線通信を含んでもよい。
はんだボール等のパッケージレベルの相互接続部をパッケージ203及び/又は回路基板204に結合して、パッケージ203と回路基板204との間で電気信号をさらに経路指定するように構成された対応するはんだ接合部を形成することができる。他の実施形態では、パッケージ203を回路基板204に物理的及び/又は電気的に結合する他の適切な技術を使用してもよい。
図3は、いくつかの実施形態による、千鳥(staggered)構成のダイパッドを含むICパッケージ・アセンブリ300の上面図を概略的に示す。様々な実施形態では、ICパッケージ・アセンブリ300は、PCB304に電気的及び/又は物理的に結合された1つ又は複数のICダイ302を含むことができる。いくつかの実施形態では、ダイ302は、複数のダイパッド306を含むことができ、複数のダイパッド306は、図示されるように千鳥構成で配置された第1のダイパッド308、第2のダイパッド310、第3のダイパッド312、及び第4のダイパッド314を含んでもよい。様々な実施形態では、複数のダイパッド306は、第1の方向に間隔を空けて配置してもよく、ダイパッドの少なくとも1つは、他のダイパッドの少なくとも1つに対して第2の方向に間隔を空けて配置してもよい。いくつかの実施形態では、第1の方向は、複数の絶縁ワイヤ326を横切る方向に対応し、第2の方向は、第1の方向に直交する方向に対応してもよく、又は複数の絶縁ワイヤ326の少なくとも1つに沿った長手方向に対応してもよい。図示されるように、いくつかの実施形態では、第1のダイパッド308及び第3のダイパッド312は、第1の方向に互いに間隔を空けて配置してもよく、第2のダイパッド310及び第4のダイパッド314は、第1の方向に互いに間隔を空けて配置してもよい。図示されるように、いくつかの実施形態では、第1のダイパッド308及び第3のダイパッド312は、第2の方向に第2のダイパッド310及び第4のダイパッド314から間隔を空けて配置してもよい。
PCB304は、複数のPCBパッド316を含むことができ、複数のPCBパッド316は、第1のPCBパッド318、第2のPCBパッド320、第3のPCBパッド322、及び第4のPCBパッド324を含んでもよい。いくつかの実施形態では、複数のPCBパッド316は、千鳥構成で配置することができる。様々な実施形態では、複数のPCBパッド316は、第1の方向に間隔を空けて配置してもよく、複数のPCBパッド316の少なくとも1つは、他の複数のPCBパッドの少なくとも1つに対して第2の方向に間隔を空けて配置してもよい。いくつかの実施形態では、第1の方向は、複数の絶縁ワイヤ326を横切る方向に対応してもよく、第2の方向は、第1の方向に直交する方向に対応してもよく、又は複数の絶縁ワイヤ326の少なくとも1つに沿った長手方向に対応してもよい。図示されるように、様々な実施形態では、第1のPCBパッド318及び第3のPCBパッド322は、第1の方向に互いに間隔を空けて配置してもよく、第2のPCBパッド320及び第4のPCBパッド324は、第1の方向に互いに間隔を空けて配置してもよい。図示されるように、いくつかの実施形態では、第1のPCBパッド318及び第3のPCBパッド322は、第2の方向に第2のPCBパッド320及び第4のPCBパッド324から間隔を空けて配置してもよい。
いくつかの実施形態では、ダイ302は、複数のダイパッド306を複数のPCBパッド316に電気的に結合する複数の絶縁ワイヤ326によって、PCB304と電気的に結合することができる。様々な実施形態では、複数の絶縁ワイヤ326は、複数のダイパッド306及び複数のPCBパッド316がどこに配置されるかを示すために、部分的に透過X線ビューで示されている。図示されるように、第1の絶縁ワイヤ328は、第1のダイパッド308にワイヤボンディングされた第1の端部と、第1のPCBパッド318にワイヤボンディングされた第2の端部とを有することができる。第2の絶縁ワイヤ330は、第2のダイパッド310にワイヤボンディングされた第1の端部と、第2のPCBパッド320にワイヤボンディングされた第2の端部とを有することができる。第3の絶縁ワイヤ332は、第3のダイパッド312にワイヤボンディングされた第1の端部と、第3のPCBパッド322にワイヤボンディングされた第2の端部とを有することができる。第4の絶縁ワイヤ334は、第4のダイパッド314にワイヤボンディングされた第1の端部と、第4のPCBパッド324にワイヤボンディングされた第2の端部とを有することができる。様々な実施形態では、ダイパッド306及びPCBパッド316を千鳥構成で位置付けすることにより、複数の絶縁ワイヤ326がそれらワイヤの長さのより大きい部分に亘って延びる集合領域を有することができ、絶縁ワイヤ同士の間のループ領域を減少させ、様々な電気的性能特性を改善することができる。
図4は、いくつかの実施形態による、リボン構成の複数の集合化された絶縁ワイヤ400の側断面図を概略的に示す。いくつかの実施形態では、複数の集合化された絶縁ワイヤ400は、第1の絶縁ワイヤ402、第2の絶縁ワイヤ404、第3の絶縁ワイヤ406、及び第4の絶縁ワイヤ408を含むことができる。いくつかの実施形態では、絶縁ワイヤ402、404、406、及び408のそれぞれは、例えば、銅、金、又は他の導電性材料で製造され得るボンドワイヤコア410、412、414、又は416をそれぞれ含むことができる。様々な実施形態では、絶縁ワイヤ402、404、406、及び408のそれぞれは、例えばエポキシ又はポリアミド系材料で形成された絶縁コーティング418、420、422、又は424をそれぞれ有することができる。様々な実施形態では、各絶縁ワイヤは、ボンドワイヤコアの内径と、絶縁コーティングを含む外径とを有することができる。いくつかの実施形態では、図示されるように、各絶縁ワイヤの内径及び外径は、各ワイヤについて同じであり、内径はD1、外径はD2で示される。いくつかの実施形態では、内径及び/又は外径はワイヤ同士の間で変化してもよい。いくつかの実施形態では、外径D2は、約25ミクロンであってもよい。様々な実施形態では、外径は、これより小さくても大きくてもよい。外径D2及び内径D1は、縮尺通りには示されていない。いくつかの実施形態では、絶縁コーティングは、図示されるよりもボンドワイヤコアに対して薄くても厚くてもよい。
いくつかの実施形態では、第1の絶縁ワイヤ402は、第1の位置426で第2の絶縁ワイヤ402と接触してもよく、第2の絶縁ワイヤ404は、第2の位置428で第3の絶縁ワイヤ406と接触してもよく、第3の絶縁ワイヤ406は、第3の位置430で第4の絶縁ワイヤ408と接触してもよい。様々な実施形態では、複数の絶縁ワイヤ400は、図1又は図3に関して図示され説明される、集合領域136の第1の複数の絶縁ワイヤ126の断面、集合領域137の第2の複数の絶縁ワイヤ127の断面、又は集合領域336の複数の絶縁ワイヤ326の断面に対応してもよい。
図5は、いくつかの実施形態による、積重ね(stacked)構成の集合化された絶縁ワイヤを含むICパッケージ・アセンブリ500の上面図を概略的に示す。様々な実施形態では、ICパッケージ・アセンブリ500は、PCB504と電気的及び/又は物理的に結合され得る1つ又は複数のダイ502を含むことができる。いくつかの実施形態では、ダイ502は、複数のダイパッド506を含むことができ、複数のダイパッド506は、第1のダイパッド508、第2のダイパッド510、及び第3のダイパッド512を含んでもよい。PCB504は、複数のPCBパッド516を含むことができ、複数のPCBパッド516は、第1のPCBパッド518、第2のPCBパッド520、及び第3のPCBパッド522を含んでもよい。
いくつかの実施形態では、ダイ502は、複数のダイパッド506を複数のPCBパッド516に電気的に結合する複数の絶縁ワイヤ526によって、PCB504と電気的に結合することができる。図示されるように、第1の絶縁ワイヤ528は、第1のダイパッド508に結合された第1の端部と、第1のPCBパッド518に結合された第2の端部とを有することができる。第2の絶縁ワイヤ530は、第2のダイパッド510に結合された第1の端部と、第2のPCBパッド520に結合された第2の端部とを有することができる。第3の絶縁ワイヤ532は、第3のダイパッド512に結合された第1の端部と、第3のPCBパッド522に結合された第2の端部とを有することができる。
いくつかの実施形態では、複数の絶縁ワイヤ526は、ワイヤボンディングにより複数のダイパッド506及び複数のPCBパッド516と結合することができる。様々な実施形態では、絶縁ワイヤ526は、ボールボンディング又はウェッジボンディングしてもよい。図示されるように、複数の絶縁ワイヤ526は、集合領域536に沿って平行に延びることができる。いくつかの実施形態では、複数の絶縁ワイヤ526は、第1の絶縁ワイヤ528の外面が、集合領域536の少なくとも一部に沿って、第2の絶縁ワイヤ530の外面と第3の絶縁ワイヤ532の外面との両方に接触することができ、第2の絶縁ワイヤ530の外面も、集合領域536の少なくとも一部に沿って、第1の絶縁ワイヤ528の外面と第3の絶縁ワイヤ532の外面との両方に接触することができるように集合領域536において積重ね構成としてもよい。
複数の絶縁ワイヤ526が集合領域536で接触しているように示されるが、いくつかの実施形態では、絶縁ワイヤ526は、互いに接触しなくてもよいが、第2の絶縁ワイヤ530の外面が、集合領域536の第1の位置において、第1の絶縁ワイヤ528の外面から第2の絶縁ワイヤ530の断面方向の外径未満の距離に位置し、第2の絶縁ワイヤ530の外面が、集合領域536の第2の位置において、第3の絶縁ワイヤ532の外面から第2の絶縁ワイヤ530の断面方向の外径未満の距離に位置し、且つ第1の絶縁ワイヤ528の外面が、集合領域536の第3の位置において、第3の絶縁ワイヤ532の外面から第1の絶縁ワイヤ528の断面方向の外径未満の距離に位置するように配置してもよい。様々な実施形態では、例えば、エポキシ系材料等の接着剤によって、集合領域536の少なくとも一部を覆ってもよい。
いくつかの実施形態では、第1の絶縁ワイヤ528及び第3の絶縁ワイヤ532は、差動信号線のペアであってもよく、第2の絶縁ワイヤ530は、接地(Vss)ワイヤであってもよい。様々な実施形態では、第2の絶縁ワイヤ530は、第1の絶縁ワイヤ528及び第3の絶縁ワイヤ532よりも短くてもよい。第2の絶縁ワイヤ530が第1の絶縁ワイヤ528及び第3の絶縁ワイヤ532の上に延びるように示されているが、いくつかの実施形態では、第2の絶縁ワイヤ530は、第1の絶縁ワイヤ528及び第3の絶縁ワイヤ532の下に延びてもよい。いくつかの実施形態では、追加の接地線を差動信号線のペアの周りに追加又は積み重ねてもよい。
図6は、いくつかの実施形態による、千鳥構成のダイパッドと積重ね構成の集合化された絶縁ワイヤを含む例示的なICパッケージ・アセンブリ600の上面図を概略的に示す。様々な実施形態では、ICパッケージ・アセンブリ600は、PCB604と電気的及び/又は物理的に結合された1つ又は複数のダイ602を含むことができる。いくつかの実施形態では、ダイ602は、複数のダイパッド606を含むことができ、複数のダイパッド606は、第1のダイパッド608、第2のダイパッド610、及び第3のダイパッド612を含んでもよい。PCB604は、複数のPCBパッド616を含むことができ、複数のPCBパッド616は、第1のPCBパッド618、第2のPCBパッド620、及び第3のPCBパッド622を含んでもよい。
いくつかの実施形態では、ダイ602は、複数のダイパッド606を複数のPCBパッド616に電気的に結合する複数の絶縁ワイヤ626によって、PCB604と電気的に結合することができる。図示されるように、第1の絶縁ワイヤ628は、第1のダイパッド608に結合された第1の端部と、第1のPCBパッド618に結合された第2の端部とを有することができる。第2の絶縁ワイヤ630は、第2のダイパッド610に結合された第1の端部と、第2のPCBパッド620に結合された第2の端部とを有することができる。第3の絶縁ワイヤ632は、第3のダイパッド612に結合された第1の端部と、第3のPCBパッド622に結合された第2の端部とを有することができる。
いくつかの実施形態では、複数のダイパッド606又は複数のPCBパッド616のうちの少なくとも1つは、ダイパッド又はPCBパッドのうちの少なくとも1つが、複数の絶縁ワイヤ626のうちの少なくとも1つに対して長手方向に延びる方向に、他のダイパッド又はPCBバッドの少なくとも1つから間隔を空けて配置された構成で配置してもよい。図示されるように、様々な実施形態では、第1のダイパッド608、第2のダイパッド610、及び第3のダイパッド612は、複数の絶縁ワイヤ626に沿った長手方向に延びる方向に沿って互いに間隔を空けて配置してもよい。いくつかの実施形態では、図示されるように、第1のPCBパッド618、第2のPCBパッド620、及び第3のPCBパッド622は、同様に、複数の絶縁ワイヤ626に沿った長手方向に延びる方向に沿って互いに間隔を空けて配置してもよい。
いくつかの実施形態では、複数の絶縁ワイヤ626は、ワイヤボンディングにより複数のダイパッド606及び複数のPCBパッド616と結合することができる。様々な実施形態では、絶縁ワイヤ626は、ボールボンディング又はウェッジボンディングしてもよい。図示されるように、複数の絶縁ワイヤ626は、集合領域636に沿って平行に延びることができる。いくつかの実施形態では、複数の絶縁ワイヤ626は、第1の絶縁ワイヤ628の外面が、集合領域636の少なくとも一部に沿って、第2の絶縁ワイヤ630の外面と第3の絶縁ワイヤ632の外面との両方に接触し、第2の絶縁ワイヤ630の外面も、集合領域636の少なくとも一部に沿って、第1の絶縁ワイヤ628の外面と第3の絶縁ワイヤ632の外面との両方に接触するように集合領域636において積重ね構成とすることができる。
図7は、いくつかの実施形態による、積重ね構成の集合化された絶縁ワイヤ700の側断面図を概略的に示す。いくつかの実施形態では、複数の集合化された絶縁ワイヤ700は、第1の絶縁ワイヤ702、第2の絶縁ワイヤ704、及び第3の絶縁ワイヤ706を含むことができる。様々な実施形態では、絶縁ワイヤ702、704、及び706のそれぞれは、例えば、銅、金、又は他の導電性材料から製造されるボンドワイヤコア708、710、又は712をそれぞれ含むことができる。様々な実施形態では、絶縁ワイヤ702、704、及び706のそれぞれは、例えば、エポキシ又はポリアミド系材料で形成された絶縁コーティング714、716、又は718をそれぞれ有することができる。様々な実施形態では、各絶縁ワイヤは、ボンドワイヤコアの内径と、絶縁コーティングを含む外径とを有することができる。いくつかの実施形態では、図示されるように、各絶縁ワイヤの内径及び外径は、各ワイヤについて同じであってもよい。いくつかの実施形態では、内径及び/又は外径は、ワイヤ同士の間で変化してもよい。
いくつかの実施形態では、第1の絶縁ワイヤ702は、第1の位置720で第2の絶縁ワイヤ704と接触することができ、第1の絶縁ワイヤ702は、第2の位置722で第3の絶縁ワイヤ706と接触することができ、第2の絶縁ワイヤ704は、第3の位置724で第3の絶縁ワイヤ706と接触することができる。様々な実施形態では、複数の絶縁ワイヤ700は、図5に関して図示及び説明した集合領域536の複数の絶縁ワイヤ526の断面、又は図6に関して図示及び説明した集合領域636の複数の絶縁ワイヤ626の断面に対応してもよい。
図8は、いくつかの実施形態による、パッケージ基板に結合される集合化された絶縁ワイヤを含む例示的なICパッケージ・アセンブリ800の上面図を概略的に示す。様々な実施形態では、ICパッケージ・アセンブリ800は、パッケージ803(「パッケージ基板」と呼ばれることもある)と電気的及び/又は物理的に結合された1つ又は複数のダイ802を含むことができる。いくつかの実施形態では、ダイ802は、複数のダイパッド806を含むことができ、複数のダイパッド806は、第1のダイパッド808、第2のダイパッド810、第3のダイパッド812、及び第4のダイパッド814を含んでもよい。パッケージ803は、複数の基板パッド816を含むことができ、複数の基板パッド816は、第1の基板パッド818、第2の基板パッド820、第3の基板パッド822、及び第4の基板パッド824を含んでもよい。
いくつかの実施形態では、ダイ802は、複数のダイパッド806を複数の基板パッド816に電気的に結合する複数の絶縁ワイヤ826によって、パッケージ803と電気的に結合することができる。図示されるように、第1の絶縁ワイヤ828は、第1のダイパッド808に結合された第1の端部と、第1のPCBパッド818に結合された第2の端部とを有することができる。第2の絶縁ワイヤ830は、第2のダイパッド810に結合された第1の端部と、第2のPCBパッド820に結合された第2の端部とを有することができる。第3の絶縁ワイヤ832は、第3のダイパッド812に結合された第1の端部と、第3のPCBパッド822に結合された第2の端部とを有することができる。第4の絶縁ワイヤ834は、第4のダイパッド814に結合された第1の端部と、第4のPCBパッド824に結合された第2の端部とを有することができる。
様々な実施形態では、複数の絶縁ワイヤ826は、ワイヤボンディングにより複数のダイパッド806及び複数のPCBパッド816に結合することができる。いくつかの実施形態では、絶縁ワイヤ826は、ボールボンディング又はウェッジボンディングしてもよい。図示されるように、複数の絶縁ワイヤ826は、集合領域836に沿って平行に延びることができる。いくつかの実施形態では、複数の絶縁ワイヤ826は、第2の絶縁ワイヤ830の外面が、第1の絶縁ワイヤ828の外面及び第3の絶縁ワイヤ832の外面と接触し、第3の絶縁ワイヤ832の外面も、第4の絶縁ワイヤ834の外面と接触するように集合領域836においてリボン構成とすることができる。
複数の絶縁ワイヤ826が集合領域836で接触しているように示されるが、いくつかの実施形態では、絶縁ワイヤ826は、互いに接触しなくてもよいが、第2の絶縁ワイヤ830の外面が、集合領域836の第1の位置で、第1の絶縁ワイヤ828の外面から第2の絶縁ワイヤ830の断面方向の外径未満の距離に位置し、且つ第2の絶縁ワイヤ830の外面が、集合領域836の第2の位置で、第3の絶縁ワイヤ832の外面から第2の絶縁ワイヤ830の断面方向の外径未満の距離に位置するように配置してもよい。様々な実施形態では、エポキシ系材料等の接着剤によって、集合領域836の少なくとも一部を覆ってもよい。
図9は、いくつかの実施形態による、パッケージ基板と結合された集合化された絶縁ワイヤを含む例示的なICパッケージ・アセンブリ900の側面図を概略的に示す。様々な実施形態では、ICパッケージ・アセンブリ900は、パッケージ903(「パッケージ基板」と呼ばれることもある)と電気的及び/又は物理的に結合された1つ又は複数のICダイ(以後、「ダイ902」と呼ぶ)を含むことができる。いくつかの実施形態では、パッケージ903は、PCB904と電気的に結合することができる。様々な実施形態では、パッケージ903は、フリップチップ構成でPCB904上に実装された別のICダイを含むことができ、それによって、ダイ902は、チップオンチップ(COC)構成の他のダイを含むパッケージ903と共にPCB904上に実装される。いくつかの実施形態では、パッケージ903は、PCB904と電気的に結合されたビア912を含むことができ、及び/又はパッケージ・アセンブリは、パッケージ基板上の基板パッド916及びPCB904上のPCBパッド918にワイヤボンディングされた絶縁ワイヤ914を含む複数のワイヤによって、PCB904と電気的に結合することができる。
様々な実施形態では、ダイ902は、ダイ上の複数のダイパッドにワイヤボンディングされた第1の端部と、パッケージ903上の複数の基板パッドにワイヤボンディングされた第2の端部とを有する複数の集合化された絶縁ワイヤを使用して、パッケージ903と結合することができる。図示されるように、複数の絶縁ワイヤは絶縁ワイヤ906を含むことができ、複数のダイパッドはダイパッド908を含むことができ、複数の基板パッドは基板パッド910を含むことができる。いくつかの実施形態では、ICパッケージ・アセンブリ900は、図8に示されるICパッケージ・アセンブリ800の側面図であり、ここでダイ902はダイ802に対応し、パッケージ903はパッケージ803に対応し、PCB904はPCB804に対応し、絶縁ワイヤ906は第1の絶縁ワイヤ828に対応し、ダイパッド908は第1のダイパッド808に対応し、基板パッド910は第1の基板パッド818に対応する。
図10は、様々な実施形態による、ICパッケージ・アセンブリ(例えば、図1、2、3、5、6、8、又は9のICパッケージ・アセンブリ100、200、300、500、600、800、又は900)を製造する方法1000のフロー図を概略的に示す。方法1000は、図2〜図9に関連して説明した構成及び技術に適合することができ、逆もまた同様である。
ブロック1002において、ICダイを提供することができる。ICダイは、例えば、図1、2、3、5、6、8、又は9に関して説明したICダイ102、ダイ202、ダイ302、ダイ502、ダイ602、ダイ802、又はダイ902等のダイであってもよい。いくつかの実施形態では、提供されるICダイは、既にダイパッドを含んでいてもよい。しかしながら、様々な実施形態では、プロセス1000は、ダイ上にダイパッドを形成することを含むことができる。いくつかの実施形態では、ダイパッドは、例えば、図3のダイ302又は図6のダイ602に関して説明したような千鳥構成で形成してもよい。
ブロック1004において、絶縁ワイヤの第1の端部は、ICダイ上のダイパッドにワイヤボンディングされてもよい。判定ブロック1006において、絶縁ワイヤの追加の第1の端部をICダイにワイヤボンディングすべきかどうかが判定される。判定ブロック1006において、絶縁ワイヤの追加の第1の端部をICダイにワイヤボンディングすべきであると判定された場合に、プロセス1000はブロック1004に戻り、そこで別の絶縁ワイヤの第1の端部がダイ上のダイパッドにワイヤボンディングされる。判定ブロック1006において、絶縁ワイヤの追加の第1の端部がICダイをワイヤボンディングすべきでない判定された場合に、プロセス1000はブロック1008に進み、そこで第1の端部がICダイにワイヤボンディングされた絶縁ワイヤの第2の端部をプリント回路基板(PCB)上のパッドにワイヤボンディングすることができる。判定ブロック1010において、絶縁ワイヤの追加の第2の端部をPCBにワイヤボンディングすべきかどうかが判定される。
判定ブロック1010において、絶縁ワイヤの追加の第2の端部をPCBにワイヤボンディングすべきであると判定された場合に、プロセス1000はブロック1008に戻り、そこで別の絶縁ワイヤの第2の端部をPCBにワイヤボンディングしてもよい。いくつかの実施形態では、絶縁ワイヤの第2の端部は、PCBではなくパッケージ基板にワイヤボンディングしてもよい。判定ブロック1010において、絶縁ワイヤの追加の第2の端部をワイヤボンディングすべきでないと判定された場合に、プロセス1000はブロック1012に進み、そこで絶縁ワイヤを集合させる(gathered together)ことができる。いくつかの実施形態では、絶縁ワイヤは、ワイヤボンディング後に絶縁ワイヤを集合させるのではなく、ワイヤボンディング前又はワイヤボンディング中に集合化された構成で配線することができる。ブロック1014において、集合化された絶縁ワイヤに接着剤を塗布してもよい。
本開示の実施形態は、所望するように構成するための任意の適切なハードウェア及び/又はソフトウェアを使用するシステムに実装することができる。図11は、いくつかの実施形態による、本明細書に記載されるような集合化された絶縁ワイヤを有するICパッケージ・アセンブリ1101(例えば、図1、2、3、5、6、8又は9のICパッケージ・アセンブリ100、200、300、500、600、800、又は900)を含む例示的なコンピュータ装置1100を概略的に示す。ICパッケージ・アセンブリ1101は、誘電体構造202等の2層誘電構造を有する基板1104を含むことができる。基板1104は、例えば、図1、2、3、5、6、8、又は9に関して説明したダイ102、ダイ202、ダイ302、ダイ502、ダイ602、ダイ802、又はダイ902と同様であり得るダイ1102に結合することができる。いくつかの実施形態では、ダイ1102は、コンピュータ装置1100のプロセッサを含むことができる。いくつかの実施形態では、用語「プロセッサ」は、レジスタ及び/又はメモリからの電子データを処理してその電子データを他の電子データに変換し、レジスタ及び/又はメモリに格納することができる任意の装置又は装置の一部を指すことができる。様々な実施形態では、プロセッサは、1つ又は複数の処理コアを含むことができる。
いくつかの実施形態では、少なくとも1つの通信チップ1106は、ICパッケージ・アセンブリ1101と物理的及び電気的に結合することができる。いくつかの実施形態では、通信チップ1106は、ICパッケージ・アセンブリ1101の一部(例えば、追加のダイ又はICパッケージ・アセンブリ1101のビルドアップ層に埋め込まれている)であってもよい。様々な実施形態では、コンピュータ装置1100は、いくつかの実施形態においてハウジング1108内にあってよいプリント回路基板(PCB)1142等の基板を含むことができる。いくつかの実施形態では、基板はマザーボードであってもよい。いくつかの実施形態では、ICパッケージ・アセンブリ1101又は通信チップ1106は、PCB1142上に配置してもよい。様々な実施形態では、ダイ1102は、図1〜図10に関して説明したように、集合化された絶縁ワイヤを用いてPCB1142又は基板1104にワイヤボンディングしてもよい。いくつかの実施形態では、コンピュータ装置1100の様々なコンポーネントは、PCB1142を使用せずに、互いに結合してもよい。
その用途に応じて、コンピュータ装置1100は、PCB1142と物理的に又は電気的に結合される、又は結合されない他のコンポーネントを含むことができる。これらの他のコンポーネントは、揮発性メモリ(例えば、ダイナミックランダムアクセスメモリ1109、「DRAM」とも呼ばれる)、不揮発性メモリ(例えば、読み出し専用メモリ1110、「ROM」とも呼ばれる)、フラッシュメモリ1112、入出力コントローラ1114、デジタル信号プロセッサ(図示せず)、暗号プロセッサ(図示せず)、グラフィックプロセッサ1116、1つ又は複数のアンテナ1118、ディスプレイ(図示せず)、タッチスクリーン・ディスプレイ1120、タッチスクリーン・コントローラ1122、バッテリ1124、オーディオコーデック(図示せず)、ビデオコーデック(図示せず)、チップセット(図示せず)、電力増幅器(図示せず)、全地球測位システム(GPS)装置1128、コンパス1140、加速度計(図示せず)、ジャイロスコープ(図示せず)、スピーカー1132、カメラ1134、又は大容量記憶装置(例えば、ハードディスクドライブ、ソリッドステートドライブ、CD(Compact Disc)、DVD(Digital Versatile Disk)等を含むが、これらに限定されるものではない。いくつかの実施形態では、システムオンチップ(SoC)を形成するために、様々な構成要素を他の構成要素と統合してもよい。いくつかの実施形態では、DRAM1109等のいくつかのコンポーネントをICパッケージ・アセンブリ1101に埋め込んでもよい。
通信チップ1106によって、コンピュータ装置1100との間でデータを転送するための無線通信を可能にすることができる。用語「無線」及びその派生語は、非固体媒体を介して変調された電磁放射線を用いてデータを通信することができる回路、デバイス、システム、方法、技術、通信チャネルを説明するために使用される。この用語は、関連するデバイスがワイヤを含まないことを意味するものではないが、いくつかの実施形態ではワイヤを含まないことがある。通信チップ1106は、WiGig、Wi−Fi(IEEE802.11ファミリ)、IEEE802.16規格(例えば、IEEE802.16−2005改正)、改正、更新、及び/又は改訂版を含むLTE(Long-Term Evolution)(アドバンストLTEプロジェクト、UMB(Ultra Mobile Broadband)プロジェクト「3GPP2」とも呼ばれる)等を含む米国電気電子学会(IEEE)規格を含むが、これらに限定されない多数の無線規格又はプロトコルで実装してもよい。IEEE802.16準拠の広帯域無線アクセス(BWA)ネットワークは、一般にWiMAXネットワークと呼ばれ、これは、IEEE802.16規格の適合性及び相互運用性試験をパスする製品の認証マークであるWorldwide Interoperability for Microwave Accessを表す略語である。通信チップ1106は、GSM(Global System for Mobile Communication)、汎用パケット無線サービス(GPRS)、ユニバーサル移動通信システム(UMTS)、高速パケットアクセス(HSPA)、進化型HSPA(E-HSPA)、又はLTEネットワークに従って動作することができる。通信チップ906は、EDGE(Enhanced Data for GSM Evolution)、GERAN(GSM EDGE Radio Access Network)、ユニバーサル地上無線アクセスネットワーク(UTRAN)、又は進化型UTRAN(E-UTRAN)に従って動作することができる。通信チップ1106は、符号分割多元接続(CDMA)、時分割多元接続(TDMA)、DECT(Digital Enhanced cordless Telecommunications)、EV−DO(Evolution-Data Optimized)、その派生物、だけでなく、3G、4G、5G、及びそれ以降に指定される他の無線プロトコルに従って動作することができる。他の実施形態では、通信チップ1106は、他の無線プロトコルに従って動作してもよい。
コンピュータ装置1100は、複数の通信チップ1106を含むことができる。例えば、第1の通信チップ1106は、WiGig、Wi−Fi、及びBluetooth(登録商標)等の短距離無線通信専用であり、第2の通信チップ1106は、GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV−DO等の広域無線通信専用であってもよい。
様々な実施態様では、コンピュータ装置1100は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末(PDA)、ウルトラモバイルPC、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット、デジタルカメラ、ポータブル音楽プレーヤ、又はデジタルビデオレコーダであってもよい。いくつかの実施形態では、コンピュータ装置1100はモバイルコンピュータ装置であってもよい。更なる実施態様では、コンピュータ装置1100は、データを処理する他の電子装置であってもよい。
実施例
実施例1は、集積回路(IC)パッケージ・アセンブリを含むことができ、このICパッケージ・アセンブリは、ICダイと;第1のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第1の絶縁ワイヤと;断面方向の外径を有し、且つ第2のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第2の絶縁ワイヤと;第3のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第3の絶縁ワイヤと;を有しており、
第1、第2、及び第3のダイパッドは、ICダイ上に配置され、且つ互いに離間しており;第2の絶縁ワイヤの外面は、第1の位置において第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、第2の位置において第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
実施例1は、集積回路(IC)パッケージ・アセンブリを含むことができ、このICパッケージ・アセンブリは、ICダイと;第1のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第1の絶縁ワイヤと;断面方向の外径を有し、且つ第2のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第2の絶縁ワイヤと;第3のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第3の絶縁ワイヤと;を有しており、
第1、第2、及び第3のダイパッドは、ICダイ上に配置され、且つ互いに離間しており;第2の絶縁ワイヤの外面は、第1の位置において第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、第2の位置において第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
実施例2は、実施例1の主題を含むことができ、第1、第2、及び第3の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第3の絶縁ワイヤとの両方に接触し;第2の絶縁ワイヤは、集合領域の少なくとも一部に沿って第1の絶縁ワイヤと第3の絶縁ワイヤとの両方に接触する。
実施例3は、実施例2の主題を含むことができ、第2の絶縁ワイヤは、第1の絶縁ワイヤ及び第3の絶縁ワイヤよりも短い。
実施例4は、実施例2の主題を含むことができ、第1の絶縁ワイヤは接地線であり、第2及び第3の絶縁ワイヤは差動信号線のペアである。
実施例5は、実施例1の主題を含むことができ、第4のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第4の絶縁ワイヤをさらに含み、
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
実施例6は、実施例5の主題を含むことができ、第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され;第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される。
実施例7は、実施例5の主題を含むことができ、第1及び第4の絶縁ワイヤは接地線であり、第2及び第3の絶縁ワイヤは差動信号線のペアである。
実施例8は、実施例2〜7のいずれか1つの主題を含むことができ、第1、第2、及び第3の絶縁ワイヤの少なくとも1つが700ミクロン以下の長さである。
実施例9は、実施例2〜7のいずれか1つの主題を含むことができ、パッケージ基板をさらに有しており、
第1の絶縁ワイヤは、第1の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含み;第2の絶縁ワイヤは、第2の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含み;第3の絶縁ワイヤは、第3の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含む。
第1の絶縁ワイヤは、第1の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含み;第2の絶縁ワイヤは、第2の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含み;第3の絶縁ワイヤは、第3の基板パッドにおいてパッケージ基板にワイヤボンディングされた第2の端部を含む。
実施例10は、実施例2〜7のいずれか1つの主題を含むことができ、プリント回路基板(PCB)をさらに有しており、
第1の絶縁ワイヤは、第1のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含み;第2の絶縁ワイヤは、第2のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含み;第3の絶縁ワイヤは、第3のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含む。
第1の絶縁ワイヤは、第1のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含み;第2の絶縁ワイヤは、第2のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含み;第3の絶縁ワイヤは、第3のPCBパッドにおいてPCBにワイヤボンディングされた第2の端部を含む。
実施例11は、集積回路(IC)パッケージ・アセンブリを製造する方法を含むことができ、この方法は、ICダイを提供するステップと;第1のパッドにおいて第1の絶縁ワイヤの第1の端部をICダイにワイヤボンディングするステップと;第2のパッドにおいて断面方向の外径を有する第2の絶縁ワイヤの第1の端部をICダイにワイヤボンディングするステップと;第3のパッドにおいて第3の絶縁ワイヤの第1の端部をICダイにワイヤボンディングするステップと;集合領域に沿って第1、第2、及び第3のワイヤを集合させるステップと、を含み、
第1、第2、及び第3のパッドは、互いに離間しており;第2の絶縁ワイヤの外面は、集合領域の少なくとも一部に沿って第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、集合領域の少なくとも一部に沿って第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
第1、第2、及び第3のパッドは、互いに離間しており;第2の絶縁ワイヤの外面は、集合領域の少なくとも一部に沿って第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、集合領域の少なくとも一部に沿って第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
実施例12は、実施例11の主題を含むことができ、第1、第2、及び第3の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第3の絶縁ワイヤとの両方に接触する。
実施例13は、実施例12の主題を含むことができ、第1の絶縁ワイヤは接地線であり、第2及び第3の絶縁ワイヤは差動信号線のペアである。
実施例14は、実施例11の主題を含むことができ、第4のダイパッドにおいて第4の絶縁ワイヤの第1の端部をICにワイヤボンディングするステップをさらに含み、
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
実施例15は、実施例14の主題を含むことができ、第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され;第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される。
実施例16は、実施例14の主題を含むことができ、第1及び第4の絶縁ワイヤは接地線であり、第2及び第3の絶縁ワイヤは差動信号線のペアである。
実施例17は、実施例12〜16のいずれか1つの主題を含むことができ、第1、第2、及び第3の絶縁ワイヤの少なくとも1つが700ミクロン以下の長さである。
実施例18は、実施例12〜16のいずれか1つの主題を含むことができ、第1の基板パッドにおいて第1の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと;第2の基板パッドにおいて第2の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと;第3の基板パッドにおいて第3の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと;をさらに含む。
実施例19は、回路基板と;回路基板に結合された集積回路(IC)パッケージ・アセンブリと;を有するコンピュータ装置を含むことができ、ICパッケージ・アセンブリは、ICダイと;第1のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第1の絶縁ワイヤと;断面方向の外径を有し、且つ第2のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第2の絶縁ワイヤと;第3のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第3の絶縁ワイヤと;を含み、
第1、第2、及び第3のダイパッドはICダイ上に配置され;第2の絶縁ワイヤの外面は、第1の位置において第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、第2の位置において第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
第1、第2、及び第3のダイパッドはICダイ上に配置され;第2の絶縁ワイヤの外面は、第1の位置において第1の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置し;第2の絶縁ワイヤの外面は、第2の位置において第3の絶縁ワイヤの外面から第2の絶縁ワイヤの断面方向の外径未満の距離に位置する。
実施例20は、実施例19の主題を含むことができ、第1の絶縁ワイヤは、回路基板にワイヤボンディングされた第2の端部を含み;第2の絶縁ワイヤは、回路基板にワイヤボンディングされた第2の端部を含み;第3の絶縁ワイヤは、回路基板にワイヤボンディングされた第2の端部を含む。
実施例21は、実施例20の主題を含むことができ、第1、第2、及び第3の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第3の絶縁ワイヤとの両方に接触し;第2の絶縁ワイヤは、集合領域の少なくとも一部に沿って第1の絶縁ワイヤと第3の絶縁ワイヤとの両方に接触する。
実施例22は、実施例20の主題を含むことができ、ICパッケージ・アセンブリは、第4のダイパッドにおいてICダイにワイヤボンディングされた第1の端部を有する第4の絶縁ワイヤをさらに含み、
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び;第1の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤに接触し;第3の絶縁ワイヤは、集合領域の少なくとも一部に沿って第2の絶縁ワイヤと第4の絶縁ワイヤとの両方に接触する。
実施例23は、実施例22の主題を含むことができ、第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され;第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される。
実施例24は、実施例19〜23のいずれか1つの主題を含むことができ、第1の絶縁ワイヤは接地線であり;第2及び第3の絶縁ワイヤは差動信号線のペアである。
実施例25は、実施例19〜23のいずれか1つの主題を含むことができ、コンピュータ装置は、回路基板、ディスプレイ、タッチスクリーン・ディスプレイ、タッチスクリーン・コントローラ、バッテリ、全地球測位システム装置、コンパス、スピーカー、又はカメラを含み、これらに結合されるモバイルコンピュータ装置である。
様々な実施形態は、上記の接続形式(例えば、「及び」は「及び/又は」)で記載された実施形態の代替実施形態を含む上記実施形態の任意の適切な組合せを含み得る。さらに、いくつかの実施形態は、実行されたときに、上記の実施形態のいずれかの動作をもたらす命令を格納する1つ又は複数の製品(例えば、非一時的なコンピュータ可読媒体)を含むことができる。さらに、いくつかの実施形態は、上述の実施形態の様々な動作を実行するための任意の適切な手段を有する装置又はシステムを含むことができる。
要約に記載されていることを含めて、図示された実施態様の上記説明は、網羅的であること又は本開示の実施形態を開示された厳密な形態に限定することを意図したものではない。特定の実施態様及び実施例は、説明の目的で本明細書に記載しているが、当業者が認識するように、本開示の範囲内で様々な均等な変更が可能である。
Claims (25)
- 集積回路(IC)パッケージ・アセンブリであって、当該ICパッケージ・アセンブリは、
ICダイと、
第1のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第1の絶縁ワイヤと、
断面方向の外径を有し、且つ第2のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第2の絶縁ワイヤと、
第3のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第3の絶縁ワイヤと、を有しており、
前記第1、第2、及び第3のダイパッドは、前記ICダイ上に配置され、且つ互いに離間しており、
前記第2の絶縁ワイヤの外面は、第1の位置において前記第1の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置し、
前記第2の絶縁ワイヤの外面は、第2の位置において前記第3の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置する、
ICパッケージ・アセンブリ。 - 前記第1、第2、及び第3の絶縁ワイヤは、集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第3の絶縁ワイヤとの両方に接触し、
前記第2の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第1の絶縁ワイヤと前記第3の絶縁ワイヤとの両方に接触する、
請求項1に記載のICパッケージ・アセンブリ。 - 前記第2の絶縁ワイヤは、前記第1の絶縁ワイヤ及び前記第3の絶縁ワイヤよりも短い、請求項2に記載のICパッケージ・アセンブリ。
- 前記第1の絶縁ワイヤは接地線であり、前記第2及び第3の絶縁ワイヤは差動信号線のペアである、請求項2に記載のICパッケージ・アセンブリ。
- 第4のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第4の絶縁ワイヤをさらに有し、
前記第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤに接触し、
前記第3の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第4の絶縁ワイヤとの両方に接触する、
請求項1に記載のICパッケージ・アセンブリ。 - 前記第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され、
前記第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、前記第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される、
請求項5に記載のICパッケージ・アセンブリ。 - 前記第1及び第4の絶縁ワイヤは接地線であり、前記第2及び第3の絶縁ワイヤは差動信号線のペアである、請求項5に記載のICパッケージ・アセンブリ。
- 前記第1、第2、及び第3の絶縁ワイヤの少なくとも1つが700ミクロン以下の長さである、請求項2乃至7のいずれか一項に記載のICパッケージ・アセンブリ。
- パッケージ基板をさらに有しており、
第1の絶縁ワイヤは、第1の基板パッドにおいて前記パッケージ基板にワイヤボンディングされた第2の端部を含み、
第2の絶縁ワイヤは、第2の基板パッドにおいて前記パッケージ基板にワイヤボンディングされた第2の端部を含み、
第3の絶縁ワイヤは、第3の基板パッドにおいて前記パッケージ基板にワイヤボンディングされた第2の端部を含む、
請求項2乃至7のいずれか一項に記載のICパッケージ・アセンブリ。 - プリント回路基板(PCB)をさらに有しており、
第1の絶縁ワイヤは、第1のPCBパッドにおいて前記PCBにワイヤボンディングされた第2の端部を含み、
第2の絶縁ワイヤは、第2のPCBパッドにおいて前記PCBにワイヤボンディングされた第2の端部を含み、
第3の絶縁ワイヤは、第3のPCBパッドにおいて前記PCBにワイヤボンディングされた第2の端部を含む、
請求項2乃至7のいずれか一項に記載のICパッケージ・アセンブリ。 - 集積回路(IC)パッケージ・アセンブリを製造する製造方法であって、当該製造方法は、
ICダイを提供するステップと、
第1のパッドにおいて第1の絶縁ワイヤの第1の端部を前記ICダイにワイヤボンディングするステップと、
第2のパッドにおいて断面方向の外径を有する第2の絶縁ワイヤの第1の端部を前記ICダイにワイヤボンディングするステップと、
第3のパッドにおいて第3の絶縁ワイヤの第1の端部を前記ICダイにワイヤボンディングするステップと、
集合領域に沿って前記第1、第2、及び第3のワイヤを集合させるステップと、を含み、
前記第1、第2、及び第3のパッドは、互いに離間しており、
前記第2の絶縁ワイヤの外面は、集合領域の少なくとも一部に沿って前記第1の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置し、
前記第2の絶縁ワイヤの外面は、前記集合領域の少なくとも一部に沿って前記第3の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置する、
ICパッケージ・アセンブリの製造方法。 - 前記第1、第2、及び第3の絶縁ワイヤは、前記集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第3の絶縁ワイヤとの両方に接触する、
請求項11に記載のICパッケージ・アセンブリの製造方法。 - 前記第1の絶縁ワイヤは接地線であり、前記第2及び第3の絶縁ワイヤは差動信号線のペアである、請求項12に記載のICパッケージ・アセンブリの製造方法。
- 第4のダイパッドにおいて第4の絶縁ワイヤの第1の端部を前記ICダイにワイヤボンディングするステップをさらに含み、
第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤに接触し、
前記第3の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第4の絶縁ワイヤとの両方に接触する、
請求項11に記載のICパッケージ・アセンブリの製造方法。 - 前記第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され、
前記第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、前記第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される、
請求項14に記載のICパッケージ・アセンブリの製造方法。 - 前記第1及び第4の絶縁ワイヤは接地線であり、前記第2及び第3の絶縁ワイヤは差動信号線のペアである、請求項14に記載のICパッケージ・アセンブリの製造方法。
- 前記第1、第2、及び第3の絶縁ワイヤの少なくとも1つが700ミクロン以下の長さである、請求項12乃至16のいずれか一項に記載のICパッケージ・アセンブリの製造方法。
- 第1の基板パッドにおいて前記第1の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと、
第2の基板パッドにおいて前記第2の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと、
第3の基板パッドにおいて前記第3の絶縁ワイヤの第2の端部をパッケージ基板にワイヤボンディングするステップと、をさらに含む、
請求項12乃至16のいずれか一項に記載のICパッケージ・アセンブリの製造方法。 - コンピュータ装置であって、当該コンピュータ装置は、
回路基板と、
該回路基板に結合された集積回路(IC)パッケージ・アセンブリと、を有しており、
前記ICパッケージ・アセンブリは、
ICダイと、
第1のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第1の絶縁ワイヤと、
断面方向の外径を有し、且つ第2のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第2の絶縁ワイヤと、
第3のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第3の絶縁ワイヤと、を含み、
前記第1、第2、及び第3のダイパッドは前記ICダイ上に配置され、
前記第2の絶縁ワイヤの外面は、第1の位置において前記第1の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置し、
前記第2の絶縁ワイヤの外面は、第2の位置において前記第3の絶縁ワイヤの外面から前記第2の絶縁ワイヤの断面方向の外径未満の距離に位置する、
コンピュータ装置。 - 前記第1の絶縁ワイヤは、前記回路基板にワイヤボンディングされた第2の端部を含み、
前記第2の絶縁ワイヤは、前記回路基板にワイヤボンディングされた第2の端部を含み、
前記第3の絶縁ワイヤは、前記回路基板にワイヤボンディングされた第2の端部を含む、
請求項19に記載のコンピュータ装置。 - 前記第1、第2、及び第3の絶縁ワイヤは、集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第3の絶縁ワイヤとの両方に接触し、
前記第2の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第1の絶縁ワイヤと前記第3の絶縁ワイヤとの両方に接触する、
請求項20に記載のコンピュータ装置。 - 前記ICパッケージ・アセンブリは、第4のダイパッドにおいて前記ICダイにワイヤボンディングされた第1の端部を有する第4の絶縁ワイヤをさらに含み、
前記第1、第2、第3、及び第4の絶縁ワイヤは、集合領域に沿って平行に延び、
前記第1の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤに接触し、
前記第3の絶縁ワイヤは、前記集合領域の少なくとも一部に沿って前記第2の絶縁ワイヤと前記第4の絶縁ワイヤとの両方に接触する、
請求項20に記載のコンピュータ装置。 - 前記第1、第2、第3、及び第4のダイパッドは、第1の方向に間隔を空けて配置され、
前記第1、第2、第3、及び第4のダイパッドのうちの少なくとも1つは、前記第1、第2、第3、及び第4のダイパッドのうちの他の少なくとも1つに対して第2の方向に間隔を空けて配置される、
請求項22に記載のコンピュータ装置。 - 前記第1の絶縁ワイヤは接地線であり、前記第2及び第3の絶縁ワイヤは差動信号線のペアである、請求項19乃至23のいずれか一項に記載のコンピュータ装置。
- 前記コンピュータ装置は、前記回路基板、ディスプレイ、タッチスクリーン・ディスプレイ、タッチスクリーン・コントローラ、バッテリ、全地球測位システム装置、コンパス、スピーカー、又はカメラを含み、これらに結合されるモバイルコンピュータ装置である、
請求項19乃至23のいずれか一項に記載のコンピュータ装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2015/038109 WO2016209286A1 (en) | 2015-06-26 | 2015-06-26 | Package assembly with gathered insulated wires |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018518828A JP2018518828A (ja) | 2018-07-12 |
JP2018518828A5 true JP2018518828A5 (ja) | 2018-08-23 |
Family
ID=57585304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017555753A Pending JP2018518828A (ja) | 2015-06-26 | 2015-06-26 | 集合化された絶縁ワイヤを含むパッケージ・アセンブリ |
Country Status (8)
Country | Link |
---|---|
US (1) | US9935036B2 (ja) |
EP (1) | EP3314651B1 (ja) |
JP (1) | JP2018518828A (ja) |
KR (1) | KR102422980B1 (ja) |
CN (1) | CN108064417B (ja) |
SG (1) | SG11201708367SA (ja) |
TW (1) | TWI741983B (ja) |
WO (1) | WO2016209286A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10734321B2 (en) * | 2017-09-28 | 2020-08-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of manufacturing same |
US11562979B2 (en) | 2018-06-27 | 2023-01-24 | Mitsubishi Electric Corporation | Power module and method of manufacturing the same, and power conversion apparatus |
JP6971952B2 (ja) | 2018-11-07 | 2021-11-24 | 三菱電機株式会社 | 半導体装置 |
TWI763110B (zh) | 2020-11-04 | 2022-05-01 | 瑞昱半導體股份有限公司 | 球柵陣列封裝及其封裝基板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818949A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 半導体装置 |
JP2880734B2 (ja) * | 1989-08-31 | 1999-04-12 | 株式会社東芝 | 集積回路及びその接続回路 |
JP3690342B2 (ja) * | 2001-12-10 | 2005-08-31 | 凸版印刷株式会社 | ボンディングワイヤ及びそれを用いた半導体装置 |
JP4271435B2 (ja) * | 2002-12-09 | 2009-06-03 | シャープ株式会社 | 半導体装置 |
US20040119172A1 (en) * | 2002-12-18 | 2004-06-24 | Downey Susan H. | Packaged IC using insulated wire |
US6812580B1 (en) * | 2003-06-09 | 2004-11-02 | Freescale Semiconductor, Inc. | Semiconductor package having optimized wire bond positioning |
US20060175712A1 (en) * | 2005-02-10 | 2006-08-10 | Microbonds, Inc. | High performance IC package and method |
US7675168B2 (en) * | 2005-02-25 | 2010-03-09 | Agere Systems Inc. | Integrated circuit with staggered differential wire bond pairs |
US7626123B2 (en) * | 2005-12-12 | 2009-12-01 | Raytheon Sarcos, Llc | Electrical microfilament to circuit interface |
US7538413B2 (en) * | 2006-12-28 | 2009-05-26 | Micron Technology, Inc. | Semiconductor components having through interconnects |
US7825527B2 (en) * | 2008-06-13 | 2010-11-02 | Altera Corporation | Return loss techniques in wirebond packages for high-speed data communications |
US7718471B1 (en) * | 2008-11-12 | 2010-05-18 | White Electronic Designs Corporation | Method and apparatus for stacked die package with insulated wire bonds |
US9184151B2 (en) * | 2011-03-11 | 2015-11-10 | Cypress Semiconductor Corporation | Mixed wire bonding profile and pad-layout configurations in IC packaging processes for high-speed electronic devices |
US8723338B2 (en) * | 2012-08-15 | 2014-05-13 | Stats Chippac Ltd. | Integrated circuit packaging system with array contacts and method of manufacture thereof |
US9078352B2 (en) * | 2012-10-29 | 2015-07-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low inductance flex bond with low thermal resistance |
US9613877B2 (en) | 2013-10-10 | 2017-04-04 | UTAC Headquarters Pte. Ltd. | Semiconductor packages and methods for forming semiconductor package |
-
2015
- 2015-06-26 CN CN201580081254.3A patent/CN108064417B/zh active Active
- 2015-06-26 JP JP2017555753A patent/JP2018518828A/ja active Pending
- 2015-06-26 KR KR1020187002391A patent/KR102422980B1/ko active IP Right Grant
- 2015-06-26 EP EP15896572.3A patent/EP3314651B1/en active Active
- 2015-06-26 WO PCT/US2015/038109 patent/WO2016209286A1/en active Application Filing
- 2015-06-26 SG SG11201708367SA patent/SG11201708367SA/en unknown
- 2015-06-26 US US15/036,385 patent/US9935036B2/en active Active
-
2016
- 2016-05-17 TW TW105115218A patent/TWI741983B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6067802B2 (ja) | 相互接続ルーティング構成及び関連技術 | |
US9589866B2 (en) | Bridge interconnect with air gap in package assembly | |
US20200051901A1 (en) | Land side and die side cavities to reduce package z-height | |
JP6789945B2 (ja) | クロストーク低減のためのグランドビアのクラスタ化 | |
US20070018292A1 (en) | Packaging for high speed integrated circuits | |
US11545434B2 (en) | Vertical die-to-die interconnects bridge | |
TWI741983B (zh) | 具有集中絕緣電線的封裝總成 | |
JP2018518828A5 (ja) | ||
KR20150007990A (ko) | 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법 | |
US11037879B2 (en) | Semiconductor device | |
US10971440B2 (en) | Semiconductor package having an impedance-boosting channel | |
JP4764277B2 (ja) | 高速集積回路用のパッケージング | |
JP5950683B2 (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
US20230119525A1 (en) | Package substrate with power delivery network | |
US11039537B1 (en) | Electronic component embedded substrate | |
WO2018118307A1 (en) | Capacitor loop structure |