TWI795072B - 在導電連接件的形成中使用貴金屬 - Google Patents

在導電連接件的形成中使用貴金屬 Download PDF

Info

Publication number
TWI795072B
TWI795072B TW110142080A TW110142080A TWI795072B TW I795072 B TWI795072 B TW I795072B TW 110142080 A TW110142080 A TW 110142080A TW 110142080 A TW110142080 A TW 110142080A TW I795072 B TWI795072 B TW I795072B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
noble metal
dielectric
subject matter
Prior art date
Application number
TW110142080A
Other languages
English (en)
Other versions
TW202211418A (zh
Inventor
克里斯多夫 傑西
史吉特 莫賀吉
丹尼爾 柏格斯壯
泰亞斯威 英道
弗拉佛 格理葛
拉馬南 契必安
詹姆斯 克拉克
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202211418A publication Critical patent/TW202211418A/zh
Application granted granted Critical
Publication of TWI795072B publication Critical patent/TWI795072B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Conductive Materials (AREA)

Abstract

本發明之一實施例中，用於微電子組件的導電連接件可由作為黏著/濕潤層的貴金屬層形成，貴金屬層設置在障壁內襯與導電填充材料之間。在進一步的實施例中，導電連接件可具有直接設置在障壁內襯上的貴金屬導電填充材料。將貴金屬用做黏著/濕潤層或用做導電填充材料可改善縫隙填充和黏著，可使得導電連接件實質上沒有空隙，進而相對於沒有用做黏著/濕潤層或導電填充材料之貴金屬之導電連接件改善導電連接件的電性能。

Description

在導電連接件的形成中使用貴金屬
本發明描述的實施例係有關於微電子裝置之領域，且更具體而言，係關於製造微電子連接件，例如使用於微電子裝置之形成的接觸結構及導電路徑結構。
微電子產業持續地努力以產生用於在各種電子產品中使用的較以往更快和更小的微電子裝置，包含但不限於可攜式產品，例如可攜式電腦、數位相機、電子平板電腦、行動電話等。隨著例如為微電子晶粒及微電子基板之組件的尺寸縮小，例如為接觸結構及導電路徑(導線和導孔)的導電連接件的尺寸也必須縮小。然而，縮小導電連接件的尺寸可能導致高電阻率，起因為在導電連接件中因不良的金屬黏著及/或不良的間隙填充所形成的空隙。如此的高電阻率可能導致電連接件無法攜帶用於微電子裝置之操作的有效電信號。因此，需要發展導電連接件以及製造導電連接件的方法，其能夠攜帶有效電信號。
100:導電連接件
110:介電材料層
112:開口
114:側壁
120:導電區
122:部分
130:障壁內襯
140:導電填充材料
145:空隙
150:貴金屬層
160:導電連接件
170:貴金屬導電填充材料
180:導電連接件
200:計算裝置
202:板材
204:處理器
206A:通訊晶片
206B:通訊晶片
208:揮發性記憶體
210:非揮發性記憶體
212:快閃記憶體
214:中央處理單元
216:晶片組
T1:厚度
T2:厚度
本發明之標的在說明書的最後部分中特別地指出及清楚地主張。本發明之前述及其它特徵將透過以下的描述及所附的申請專利範圍，結合所附的圖式，而變得更充分明顯。應理解的是，所附的圖式僅描述幾個依據本發明的實施例，因而不應被認為是對本發明之範圍的限制。本發明將透過使用所附的圖式而與額外的特性及細節一同描述，以使得本發明的優點可更容易地被確定，其中：
圖1說明所屬技術領域中所知的微電子連接件之側面橫截面圖。
圖2至圖7說明依據本發明之一實施例之形成導電連接件的方法之側面橫截面圖。
圖8至圖10說明依據本發明之另一實施例之形成導電連接件的方法之側面橫截面圖。
圖11說明依據本發明之一實施方式的計算裝置。
【發明內容及實施方式】
在以下詳細描述中，參考所附藉由說明的方式顯示具體的實施例之圖式，其中所主張的標的能夠被實現。這些實施例以充分的細節描述，使得本發明所屬技術領域中具有通常知識者能夠實現該標的。應理解的是，各種實施例，即便不相同，不必然表示其為相互排斥。舉例 而言，本文所描述的與一實施例結合的特定特徵、結構或特性，可以被實施在其他的實施例中而不脫離所主張的標的之精神和範圍。本說明書中參考「一實施例」或「實施例」表示與該實施例結合的特定特徵、結構或特性被包含在本描述中的至少一實施方式中。因此，使用「一實施例」或「在一實施例中」之用語並不必然參考相同的實施例。除此之外，應理解的是，各個所揭露的實施例中的個別元件的位置或排列可以被修改而不脫離所主張的標的之精神和範圍。因此，以下詳細描述不應具有限制意義，且該標的之範圍僅由被適當解釋的附加申請專利範圍及附加的申請專利範圍所賦予的全部等同範圍所定義。在圖式中，相似的數字表示相同或相似的元件或功能且遍及數個視圖，並且其中所描述的元件不必然彼此按比例，而是，個別的元件可以被放大或縮小，以便使得在本描述的上下文中可更容易理解該元件。
本文中所使用的「之上」、「至」、「之間」及「上」之用詞可指一層或組件相對於另一層或組件的相對位置。一層/組件在另一層/組件「之上」或「上」或接合「至」另一層/組件可以是直接接觸該另一層/組件或具有一或更多介於中間的層/組件。一層/組件在複數個層/組件「之間」可以是直接接觸該等層/組件或可具有一或更多介於中間的層/組件。
微電子裝置通常由各種微電子組件製造而成，微電子組件包含但不限於至少一微電子晶粒(例如微 處理器、晶片組、圖形裝置、無線裝置、記憶體裝置、特殊應用積體電路等)、至少一被動組件(例如電阻器、電容器、電感器等)、以及至少一微電子基板(例如內插件、主機板等)，用以安裝該些組件。電信號、電力輸送及接地線透過可形成在微電子組件中或在微電子組件上的導電連接件提供。所屬技術領域中具有通常知識者將理解，上述導電連接件可包含接觸結構(例如輸送電信號至閘極電極的接觸結構)、用於互連各種微電子組件的導電路徑結構(例如藉由導孔而連接的複數個形成在介電材料的層上的導線)、或任何其他可用於電信號、電力輸送及/或接地線的結構。
圖1說明所屬技術領域中所知的導電連接件100之部分。導電連接件100可延伸通過介電材料層100以接觸導電區120。導電連接件100可包括鄰接介電材料層110及導電區120的障壁內襯130，以及鄰接障壁內襯130的導電填充材料140。然而，障壁內襯130可能無法提供充分的黏著力及濕潤給導電填充材料140，因而至少一空隙145可能形成在導電連接件100中。相較於不具有空隙的導電連接件，這些空隙145可能增加導電連接件100的電阻。
本發明之實施例包含具有貴金屬層的導電連接件，該貴金屬層做為黏著/濕潤層並被設置在障壁內襯與導電填充材料之間。在本發明之進一步的實施例中，導電連接件可具有直接設置在障壁內襯上的貴金屬導電填充 材料。將貴金屬用做黏著/濕潤層或用做導電填充材料可改善縫隙填充和黏著，可使得導電連接件實質上沒有空隙，進而相對於沒有用做黏著/濕潤層或導電填充材料之貴金屬之導電連接件改善導電連接件的電性能。
圖2至圖6說明依據本發明之一實施例之製造導電連接件的方法。如圖2所示，介電材料層110可形成在導電區120之上。介電材料層110可以是任何合適的介電材料，包含但不限於，二氧化矽(SiO2)、氮氧化矽(SiOxNy)、以及氮化矽(Si3N4)和碳化矽(SiC)、液晶聚合物、環氧樹脂、雙馬來酰亞胺三嗪樹脂(bismaleimide triazine resin)、聚醯亞胺材料、以及類似物，除此之外，還有低K和超低K介電質(介電常數約小於3.6)，包含但不限於碳摻雜介電質、氟摻雜介電質、多孔介電質、有機聚合物介電質、矽基聚合物介電質以及類似物。介電材料層110可以由任何已知的技術形成，包含但不限於，化學氣相沉積、物理氣相沉積、塗佈、貼合以及類似技術。
應理解的是，導電區120可以是任何合適的微電子結構。在一實施例中，導電區120可以是電晶體結構，例如電晶體閘極電極。在此實施例中，導電區120可以是功函數金屬，包含但不限於，鈦、鋁、鉭、鋯、以及類似物。在另一實施例中，導電區120可以是導電路徑結構之部分，例如前端及/或後端金屬層。在此實施例中，導電區120可包含但不限於，銅、銀、鎳、金、鋁、鎢、 鈷，以及其合金和類似物。
如圖3所示，至少一開口112，例如溝槽或通孔，可以被形成通過介電材料層110以暴露導電區120之部分122。所屬技術領域中具有通常知識者將理解，開口112可以是溝槽之部分及自溝槽延伸。開口112可以由任何已知的技術形成，例如光微影、蝕刻以及雷射消熔。
如圖4所示，障壁內襯130可以形成在開口112之側壁114上，除此之外，還可以在導電區120之暴露的部分122上。所屬技術領域中具有通常知識者將理解，障壁內襯130可以用以防止用於形成導電填充材料140之材料遷移至鄰近的介電材料層110中，及/或被用做成核層，用於隨後的導電填充材料之沉積。障壁內襯120可由任何合適的材料製成，包含但不限於，鈦、鉭、鎢、鉬、及其氮化物，以及類似物。障壁內襯120可由任何已知的製程形成，包含但不限於，物理氣相沉積、化學氣相沉積、原子層沉積、無電電鍍、電鍍，以及類似的製程。在本發明之一實施例中，障壁內襯130可由共形沉積製程形成，產生實質上共形的障壁內襯130。
如圖5所示，貴金屬層150可以被形成在障壁內襯130上。在一實施例中，貴金屬層150可包括釕、鉑、鈀、銠、錸以及銥。在一實施例中，貴金屬層150可由任何已知的製程沉積，包含但不限於，物理氣相沉積、化學氣相沉積、原子層沉積、無電電鍍、電鍍，以及類似的製程。在本發明之一實施例中，貴金屬層150可由共形 沉積製程形成，產生實質上共形的貴金屬層150。
如圖6所示，可將導電填充材料140沉積在開口112中以鄰接貴金屬層150。導電填充材料140可由任何合適的導電材料製成，包含但不限於，金屬，例如鈷、釕、鉑、鈀、錸、銥、鉬、鎳、矽、鎢、銀，以及其合金或其組合物，除此之外，還有其硼化物、碳化物、矽化物以及氮化物。在一實施例中，導電填充材料140可由任何已知的製程形成，包含但不限於，物理氣相沉積、化學氣相沉積、原子層沉積、無電電鍍、電鍍，以及類似的製程。
如圖7所示，任何導電填充材料140、貴金屬層150以及障壁內襯130可能延伸至介電材料層110之上且至開口112之外側(參考圖2)，其可例如藉由化學機械拋光而被移除，以便形成至少一導電連接件160。
如圖2至圖7所示，本發明之實施例可產生導電連接件160之實質上無空隙之形態。此為貴金屬具有高黏著及濕潤屬性之結果。因此，導電填充材料140將填充開口112(參考圖2)且黏附至貴金屬層150。在圖2至圖7所示的具體實施例中，導電區120可包括鈦，障壁內襯130可包括氮化鈦，貴金屬層150可包括釕，其可被共形沉積至約1及50埃之間的厚度T1(參考圖5)，以及導電填充材料140可以是鈷。可理解的是，空斷可被形成在每個金屬層、內襯、材料及區之間。
在本發明之另一實施例中，導電填充材料140 可以是貴金屬，其可使圖5至圖7之貴金屬層150之形成變成非必需的。如圖8所示，障壁內襯130可以形成在開口112之側壁114上，除此之外，還可以形成在導電區120之暴露的部分122上，如與圖4相關的討論。
如圖9所示，可將貴金屬導電填充材料170沉積在開口112中以鄰接障壁內障130。貴金屬導電填充材料170可包括釕、鉑、鈀、銠、錸以及銥。
如圖10所示，任何貴金屬導電填充材料170以及障壁內襯130可能延伸至介電材料層110之上且至開口112之外側(參考圖8)，其可例如藉由化學機械拋光而被移除，以便形成至少一導電連接件180。
如圖8至圖10所示，本發明之實施例可產生導電連接件180之實質上無空隙之形態。此為貴金屬具有高黏著及濕潤屬性之結果，如先前討論地。在圖8至圖10所示的具體實施例中，導電區120可包括鈦，障壁內襯130可包括氮化鈦，以及貴金屬導電填充材料170可包括釕，其可藉由填充製程而被沉積至約1及1000埃之間的厚度T2(參考圖9)。可理解的是，空斷可被形成在每個金屬層、內襯、材料及區之間。
圖11說明依據本發明之一實施方式的計算裝置200。計算裝置200容置板材202。板材可包含數個微電子組件，包含但不限於處理器204、至少一通訊晶片206A、206B、揮發性記憶體208(例如，DRAM)、非揮發性記憶體210(例如，ROM)、快閃記憶體212、圖形 處理器或中央處理單元214、數位信號處理器(圖未示)、密碼處理器(圖未示)、晶片組216、天線、顯示器(觸控螢幕顯示器)、觸控螢幕控制器、電池、音頻編解碼器(圖未示)、視訊編解碼器(圖未示)、功率放大器(AMP)、全球定位系統(GPS)裝置、羅盤、加速器(圖未示)、陀螺儀(圖未示)、揚聲器(圖未示)、相機以及大量儲存裝置(圖未示)(例如硬碟機、光碟(CD)、數位光碟(DVD)等)。任何微電子組件可物理性及電性的耦接至板材202。在一些實施例中，至少一微電子組件可為處理器204之部分。
通訊晶片使得能夠實現用於至計算裝置或來自計算裝置之資料傳送之無線通訊。用詞「無線」連同其衍生詞可用於描述電路、裝置、系統、方法、技術、通訊通道等，其可透過使用通過非固態介質的調變電磁輻射傳遞資料。此用詞不必然意味關聯的裝置不含有任何的導線，儘管在一些實施例中其可能沒有導線。通訊晶片可實現任何數目的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(long term evolution；LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及其衍生物，以及任何其他指定用作3G、4G、5G及在此之後之技術的無線協定。計算裝置可包含複數個通訊晶片。舉例而言，第一通訊晶片可專用於較短範圍的無線通訊，例如Wi-Fi和 藍牙，而第二通訊晶片可專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
用詞「處理器」可以指處理來自暫存器及/或記憶體的電子資料以便將該電子資料轉變成其他可儲存在暫存器及/或記憶體中的電子資料的任何裝置或裝置的部分。
任何在計算裝置200中的微電子組件可包含導電連接件，包括在導電區之上的介電材料層，開口延伸通過介電材料層至導電區的部分，在開口的側壁及導電區上的障壁內襯，以及在障壁內襯上的貴金屬，如本文所述。
在不同的實施方式中，計算裝置可以是膝上型電腦、連網小筆電、筆記型電腦、超薄型筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超行動個人電腦、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步的實施方式中，計算裝置可以是任何其他的處理資料的電子裝置。
應理解的是，本文所描述的標的不必然限制至圖1至圖11所說明的特定應用。標的可應用至其他的微電子裝置及組合應用，也可以被所屬技術領域中具有通常知識者所理解。
以下範例涉及進一步的實施例，其中，範例1 是一種導電連接件，包括在導電區之上的介電材料層，延伸通過介電材料層至導電區之部分的開口，在開口的側壁上且在導電區上的障壁內襯，及在障壁內襯上的貴金屬。
在範例2中，範例1的標的可選擇地包含貴金屬，包括選自由釕、鉑、鈀、銠、錸以及銥所組成的群組之材料。
在範例3中，範例1的標的可選擇地包含障壁內襯上的貴金屬，包括在障壁內襯上的共形貴金屬層。
在範例4中，範例3的標的可選擇地包含在共形貴金屬層上的導電填充材料。
在範例5中，範例4的標的可選擇地包含導電填充材料，包括選自由鈷、釕、鉑、鈀、錸、銥、鉬、鎳、矽、鎢、銀、以及其合金、硼化物、碳化物、矽化物以及氮化物所組成的群組之材料。
在範例6中，範例1的標的可選擇地包含障壁內襯上的貴金屬填充開口。
在範例7中，範例1至6任一者的標的可選擇地包含障壁內襯，包括選自包括鈦、鉭、鎢、鉬、以及其氮化物的群組之材料。
在範例8中，範例1至6任一者的標的可選擇地包含導電區，包括電晶體之部分。
在範例9中，範例8的標的可選擇地包含電晶體之部分，包括功函數金屬。
在範例10中，範例1至6任一者的標的可選 擇地包含導電區，包括導電路徑之部分。
以下範例涉及進一步的實施例，其中，範例11是一種製造導電連接件的方法，包括形成介電材料層在導電區之上，形成開口通過介電材料層，以便暴露導電區之部分，形成障壁內襯在開口的側壁上以及在導電區的暴露的部分上，以及沉積貴金屬在障壁內襯上。
在範例12中，範例11的標的可選擇地包含沉積貴金屬，包括沉積選自由釕、鉑、鈀、銠、錸以及銥所組成的群組之材料。
在範例13中，範例11的標的可選擇地包含沉積貴金屬在障壁內襯上，包括形成在障壁內襯上的共形貴金屬層。
在範例14中，範例13的標的可選擇地包含沉積導電填充材料在共形貴金屬層上。
在範例15中，範例14的標的可選擇地包含沉積導電填充材料，包括選自由鈷、釕、鉑、鈀、錸、銥、鉬、鎳、矽、鎢、銀、以及其合金、硼化物、碳化物、矽化物以及氮化物所組成的群組之材料。
在範例16中，範例11的標的可選擇地包含沉積貴金屬在障壁內襯上，包括以貴金屬填充開口。
在範例17中，範例11至16任一者的標的可選擇地包含形成障壁內襯，包括形成選自包括鈦、鉭、鎢、鉬、以及其氮化物的群組之材料的障壁內襯。
在範例18中，範例11至16任一者的標的可 選擇地包含形成在導電區之上的介電材料層，包括形成介電質層在導電區之上，其中，導電區包括電晶體之部分。
在範例19中，範例18的標的可選擇地包含形成在導電區之上的介電材料層，包括形成介電質層在導電區之上，其中，導電區包括功函數金屬之電晶體之部分。
在範例20中，範例11至16任一者的標的可選擇地包含形成在導電區之上的介電材料層，包括形成介電材料層在導電區之上，其中，導電區包括電晶體之部分，導電區包括導電路徑之部分。
以下範例涉及進一步的實施例，其中，範例21是一種電子系統，包括板材以及附接至板材的微電子組件，其中微電子組件及板材之至少一者包含導電連接件，包括在導電區之上的介電材料層，延伸通過介電材料層至導電區之部分的開口，在開口的側壁上且在導電區上的障壁內襯，以及在障壁內襯上的貴金屬。
在範例22中，範例21的標的可選擇地包含貴金屬，包括選自由釕、鉑、鈀、銠、錸以及銥所組成的群組之材料。
在範例23中，範例21的標的可選擇地包含障壁內襯上的貴金屬，包括在障壁內襯上的共形貴金屬層。
在範例24中，範例23的標的可選擇地包含在共形貴金屬層上的導電填充材料。
在範例25中，範例24的標的可選擇地包含導電填充材料，包括選自由鈷、釕、鉑、鈀、錸、銥、鉬、鎳、矽、鎢、銀、以及其合金、硼化物、碳化物、矽化物以及氮化物所組成的群組之材料。
在範例26中，範例21的標的可選擇地包含障壁內襯上的貴金屬填充開口。
在範例27中，範例21至26任一者的標的可選擇地包含障壁內襯，包括選自包括鈦、鉭、鎢、鉬、以及其氮化物的群組之材料。
在範例28中，範例21至26任一者中的標的可選擇地包含導電區，包括電晶體之部分。
在範例29中，範例28的標的可選擇地包含電晶體之部分，包括功函數金屬。
在範例30中，範例21至26任一者的標的可選擇地包含導電區，包括導電路徑之部分。
經由本說明書詳細的實施例描述，將可理解，藉由所附申請專利範圍界定之本發明並不受以上描述之特定細節所限制，許多顯而易見的變化形式是可能的，而不脫離本發明的精神或範圍。
110:介電材料層
112:開口
114:側壁
120:導電區
130:障壁內襯
140:導電填充材料
150:貴金屬層
160:導電連接件

Claims (5)

  1. 一種微電子裝置結構，包括：介電材料層，在導電區之上，其中該介電材料層包括延伸穿過該介電材料層到該導電區的部分的開口；以及導電連接件，該導電連接件包括：第一材料，包括鈷；第二材料，包括釕；以及第三材料，是氮化鈦或氮化鉭，其中該第三材料在該介電材料層的該開口的側壁與該第二材料之間，並且其中該第二材料在該第一材料與該第三材料之間，其中該導電區是導電路徑結構的一部分，並且其中該第二材料直接接觸該第三材料。
  2. 如請求項1的微電子裝置結構，其中該第二材料直接接觸該第一材料。
  3. 如請求項1的微電子裝置結構，其中該介電質包括碳摻雜介電質、氟摻雜介電質、多孔介電質、有機聚合物介電質或矽基聚合物介電質。
  4. 如請求項1的微電子裝置結構，其中該導電連接件是第二導電連接件上的第一導電連接件，並且其中該第二導電連接件包括銅、銀、鎳、金、鋁、鎢或鈷。
  5. 如請求項1的微電子裝置結構，其中實質上所有的該第二材料都在該第一材料與該第三材料之間。
TW110142080A 2015-06-03 2016-04-26 在導電連接件的形成中使用貴金屬 TWI795072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/033930 WO2016195672A1 (en) 2015-06-03 2015-06-03 The use of noble metals in the formation of conductive connectors
WOPCT/US15/33930 2015-06-03

Publications (2)

Publication Number Publication Date
TW202211418A TW202211418A (zh) 2022-03-16
TWI795072B true TWI795072B (zh) 2023-03-01

Family

ID=57441400

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110142080A TWI795072B (zh) 2015-06-03 2016-04-26 在導電連接件的形成中使用貴金屬
TW105112952A TWI769133B (zh) 2015-06-03 2016-04-26 在導電連接件的形成中使用貴金屬

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105112952A TWI769133B (zh) 2015-06-03 2016-04-26 在導電連接件的形成中使用貴金屬

Country Status (6)

Country Link
US (1) US11094587B2 (zh)
EP (2) EP4297084A3 (zh)
KR (2) KR20200131352A (zh)
CN (1) CN107889539A (zh)
TW (2) TWI795072B (zh)
WO (1) WO2016195672A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108428691B (zh) * 2018-03-14 2020-01-24 上海华虹宏力半导体制造有限公司 接触插塞及半导体器件的形成方法
US10971398B2 (en) * 2018-10-26 2021-04-06 International Business Machines Corporation Cobalt interconnect structure including noble metal layer
US11676898B2 (en) * 2020-06-11 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier for semiconductor device and method
KR20230078804A (ko) * 2020-10-02 2023-06-02 어플라이드 머티어리얼스, 인코포레이티드 시임 감소 또는 제거를 위한 방법들 및 장치들

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802706A (en) * 2006-03-24 2008-01-01 Ibm Structure and method of forming electrodeposited contacts
US20090212433A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Structure and process for metallization in high aspect ratio features

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969422A (en) 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US20060113675A1 (en) * 2004-12-01 2006-06-01 Chung-Liang Chang Barrier material and process for Cu interconnect
US8222746B2 (en) 2006-03-03 2012-07-17 Intel Corporation Noble metal barrier layers
JP2007266083A (ja) 2006-03-27 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
US7694413B2 (en) 2006-06-30 2010-04-13 Intel Corporation Method of making a bottomless via
US20080296768A1 (en) * 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
US7470617B2 (en) * 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
US20090169760A1 (en) 2007-12-31 2009-07-02 Rohan Akolkar Copper metallization utilizing reflow on noble metal liners
US9299643B2 (en) * 2008-09-29 2016-03-29 Cypress Semiconductor Corporation Ruthenium interconnect with high aspect ratio and method of fabrication thereof
US8242600B2 (en) 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
US8541301B2 (en) * 2011-07-12 2013-09-24 International Business Machines Corporation Reduction of pore fill material dewetting
US20140061918A1 (en) * 2011-12-27 2014-03-06 Christopher Jezewski METHOD OF FORMING LOW RESISTIVITY TaNx/Ta DIFFUSION BARRIERS FOR BACKEND INTERCONNECTS
US8803253B2 (en) * 2012-09-11 2014-08-12 Texas Instruments Incorporated Replacement metal gate process for CMOS integrated circuits
US9287138B2 (en) * 2012-09-27 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET low resistivity contact formation method
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US20140209984A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Semiconductor Device With Multi Level Interconnects And Method Of Forming The Same
EP2779224A3 (en) 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US20150179508A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Tantalum-Based Copper Barriers and Methods for Forming the Same
US9406615B2 (en) * 2013-12-24 2016-08-02 Intel Corporation Techniques for forming interconnects in porous dielectric materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802706A (en) * 2006-03-24 2008-01-01 Ibm Structure and method of forming electrodeposited contacts
US20090212433A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Structure and process for metallization in high aspect ratio features

Also Published As

Publication number Publication date
CN107889539A (zh) 2018-04-06
EP4297084A3 (en) 2024-03-20
TWI769133B (zh) 2022-07-01
EP3304579A1 (en) 2018-04-11
EP3304579A4 (en) 2018-12-19
KR20180015124A (ko) 2018-02-12
US20180151423A1 (en) 2018-05-31
TW201709462A (zh) 2017-03-01
EP3304579B1 (en) 2023-12-20
KR20200131352A (ko) 2020-11-23
TW202211418A (zh) 2022-03-16
US11094587B2 (en) 2021-08-17
EP4297084A2 (en) 2023-12-27
WO2016195672A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
TWI673843B (zh) 具有後端被動元件的積體電路晶粒及相關方法
US10903114B2 (en) Decoupled via fill
TWI552291B (zh) 用於電子系統的高導電率、高頻率之通孔
TWI697993B (zh) 使通孔自對準至緊密間距金屬互連層的頂部及底部的結構及方法
TWI795072B (zh) 在導電連接件的形成中使用貴金屬
JP6416276B2 (ja) Ｔｓｖ接続された背部側分離
CN103890940A (zh) 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构
TW201707143A (zh) 微電子導電路線及其製造方法
US20230369192A1 (en) Dual trace thickness for single layer routing
EP3353803A1 (en) Ultra thin helmet dielectric layer for maskless air gap and replacement ild processes
US11723188B2 (en) Replacement metal COB integration process for embedded DRAM
US11201114B2 (en) Methods of forming thin film resistor structures utilizing interconnect liner materials
US11728265B2 (en) Selective deposition of embedded thin-film resistors for semiconductor packaging
TW202114114A (zh) 一維垂直邊緣阻斷（ｖｅｂ）通孔及插塞
EP3420584B1 (en) Methods of fabricating conductive connectors having a ruthenium/aluminum-containing liner