CN104094679A - 元器件内置基板 - Google Patents

元器件内置基板 Download PDF

Info

Publication number
CN104094679A
CN104094679A CN201380007306.3A CN201380007306A CN104094679A CN 104094679 A CN104094679 A CN 104094679A CN 201380007306 A CN201380007306 A CN 201380007306A CN 104094679 A CN104094679 A CN 104094679A
Authority
CN
China
Prior art keywords
components
parts
chip type
type electronic
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380007306.3A
Other languages
English (en)
Other versions
CN104094679B (zh
Inventor
足立登志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104094679A publication Critical patent/CN104094679A/zh
Application granted granted Critical
Publication of CN104094679B publication Critical patent/CN104094679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的元器件内置基板包括：具有搭载面(4)和包围搭载面(4)周围的周面的树脂基板；搭载在搭载面(4)上的第一搭载元器件(10)；搭载在搭载面(4)上且与第一搭载元器件(10)间隔设置的第二搭载元器件(11)；以及配置在树脂基板内的第一内置芯片型电子元器件，第一内置芯片型电子元器件设置在靠近树脂基板的周面的位置上，搭载面(4)具有第一区域(R1)和第二区域(R2、R3)，该第一区域(R1)位于第一搭载元器件(10)与第二搭载元器件(11)之间，且在与第一搭载元器件(10)和第二搭载元器件(11)的排列方向相交叉的交叉方向上延伸，该第二区域(R2、R3)位于第一区域(R1)的外侧，当从搭载面(4)的上方俯视元器件内置基板时，第一内置芯片型电子元器件横跨第一区域(R1)和第二区域(R2、R3)而设置。

Description

元器件内置基板
技术领域
本发明涉及元器件内置基板，尤其涉及内部搭载有电子元器件的元器件内置基板。
背景技术
近年来，移动通信终端、笔记本电脑等各种电子设备正在往高功能化和小型化发展，随之而来的是在电子设备中搭载半导体模块等。
例如日本专利特开2005-197389号公报中记载的半导体模块包括：具有绝缘层和导体层的基板、设置在基板周边部的增强部、以及设置在基板的元器件搭载区域中的电子元器件。
在该半导体模块中，设置于周边部的增强部对基板的周边部进行增强，从而抑制基板的端面产生裂纹。
另外，日本专利特开2005-197354号公报中记载的半导体模块包括：多层基板、形成在多层基板的元器件搭载面上的空腔；以及设置在该空腔中的电子元器件。上述空腔一直延伸到多层基板的侧面，空腔的端部在多层基板的侧面上呈开放状态。
现有技术文献
专利文献
专利文献1：日本专利特开2005－197389号公报
专利文献2：日本专利特开2005－197354号公报
发明内容
发明所要解决的技术问题
但是，日本专利特开2005-197389号公报中记载的半导体模块需要设置增强部，存在电子元器件的搭载面积会减小的问题。
而日本专利特开2005-197354号公报中记载的半导体模块中形成了空腔，反而容易产生裂纹。
本申请发明是鉴于上述情况而完成的，其目的在于提供一种结构简单且能够抑制裂纹产生的元器件内置基板。
解决技术问题所采用的技术方案
本发明所涉及的元器件内置基板包括：具有搭载面和包围搭载面周围的周面的树脂基板；搭载在搭载面上的第一搭载元器件；搭载在搭载面上且与第一搭载元器件间隔设置的第二搭载元器件；以及配置在树脂基板内的一个以上的第一内置芯片型电子元器件。所述第一内置芯片型电子元器件设置在靠近树脂基板的周面的位置上。所述搭载面包括第一区域和第二区域，所述第一区域是被夹在第一搭载元器件和第二搭载元器件之间的区域，且在与第一搭载元器件和第二搭载元器件的排列方向相交叉的交叉方向上延伸，所述第二区域位于第一区域的外侧。从所述搭载面的上方俯视时，第一内置芯片型电子元器件横跨第一区域和第二区域而设置。
优选的是，还具备一个以上的第二内置芯片型电子元器件，该第二内置芯片型电子元器件设置在所述树脂基板内，并且从搭载面的上方俯视时，该第二内置芯片型电子元器件横跨第一区域和第二区域而设置。
优选的是，从搭载面的上方俯视时，所述第二内置芯片型电子元器件从第一搭载元器件的下方横跨至第二搭载元器件的下方。
优选的是，所述第一内置芯片型电子元器件的尺寸比第二内置芯片型电子元器件的尺寸要大。
优选的是，所述第一内置芯片型电子元器件设置在比第一搭载元器件及第二搭载元器件更靠近树脂基板的周面的位置上。
优选的是，所述周面包括在交叉方向上排列的第一侧面和与第一侧面相对的第二侧面。所述第一内置芯片型电子元器件包括：设置在比第二搭载元器件更靠近第一侧面的位置上的第一芯片型电子元器件、以及设置在比第一搭载元器件更靠近第二侧面的位置上的第二芯片型电子元器件。
优选的是，所述树脂基板包括位于搭载面相反侧的下表面。所述第一内置芯片型电子元器件设置在比下表面更靠近搭载面的位置上。优选的是，所述第一内置芯片型电子元器件包括：第三芯片型电子元器件、以及设置在比第三芯片型电子元器件更靠近搭载面的位置上的第四芯片型电子元器件。
优选的是，所述第四芯片型电子元器件的尺寸比第三芯片型电子元器件的尺寸要大。
发明效果
根据本发明所涉及的元器件内置基板，能够抑制裂纹产生。
附图说明
图1是表示本实施方式1所涉及的电子设备1的一部分的俯视图。
图2是图1所示的II-II线的剖视图。
图3是图1所示的III-III线的剖视图。
图4是表示形成第一层树脂层30的工序的剖视图。
图5是表示形成第二层树脂层35的工序的剖视图。
图6是表示形成第三层树脂层38的工序的剖视图。
图7是表示形成第四层树脂层40的工序的剖视图。
图8是表示形成第五层树脂层44的工序的剖视图。
图9是表示形成第六层树脂层47的工序的剖视图。
图10是表示形成第七层树脂层49的工序的剖视图。
图11是表示形成第八层的树脂层51的工序的剖视图。
图12是表示形成最上层树脂层53的工序的剖视图。
图13是表示将多个树脂层层叠起来的工序的剖视图。
图14是表示图13所示的工序之后的工序的剖视图。
图15是表示图14所示的工序之后的制造工序的剖视图。
图16是表示图15所示的工序之后的制造工序的剖视图。
图17是表示图16所示的工序之后的制造工序的剖视图。
图18是表示本实施方式2所涉及的电子设备1a的俯视图。
图19是图18所示的XIX-XIX线的剖视图。
图20是图18所示的XX-XX线的剖视图。
图21是表示本实施方式3所涉及的电子设备1b的俯视图。
图22是表示本实施方式4所涉及的电子设备1c的俯视图。
图23是图22所示的XXIII-XXIII线的剖视图。
图24是图22所示的XXIV-XXIV线的剖视图。
图25是表示本实施方式5所涉及的电子设备1d及元器件内置基板3d的俯视图。
图26是图25所示的XXVI-XXVI线的剖视图。
图27是图25所示的XXVII-XXVII线的剖视图。
图28是表示实施方式6所涉及的电子设备1e的俯视图。
具体实施方式
对本发明所涉及的树脂基板及具备该树脂基板的电子设备进行说明。
实施方式1
图1是表示本实施方式1所涉及的电子设备1的一部分的俯视图，图2是图1所示的II-II线的剖视图。图3是图1所示的III-III线的剖视图。
如图1所示，电子设备1包括电路基板2、以及安装在该电路基板2的主表面上的元器件内置基板3。电路基板2的主表面上形成有电路布线37，元器件内置基板3通过焊锡等接合构件26与电路布线37相连接。
图2中，元器件内置基板3包括：具有搭载面4的树脂基板5、形成在搭载面4上的表面导体6、形成在树脂基板5内的内部导体8、以及设置在搭载面上并通过焊锡等接合构件9与表面导体6相连接的安装元器件10及安装元器件11。
元器件内置基板3具备设置在树脂基板5内的芯片型电子元器件12、13、14。
树脂基板5在图1等所示的例子中，形成为方形，其横向长度L1例如为6.5mm左右，其纵向长度例如为5mm左右。
树脂基板5的周面包括在排列方向D1上排列的侧面20和侧面21、以及在方向D2上排列的侧面22和侧面23。
树脂基板5通过将多个树脂层层叠之后，在加压的状态下加热而形成。树脂层的构成材料采用环氧树脂之类的热固化性树脂、或聚酰亚胺或液晶聚合物之类的热塑性树脂等。由于层叠或压接容易实现多层化，因此优选使用聚酰亚胺或液晶聚合物之类的热塑性树脂。尤其是液晶聚合物材料的Q值较高，其吸水性也较小，因此，适合用作为高频电路用模块所使用的芯片元器件内置树脂基板的树脂层的材料。树脂层的厚度没有特别限定，优选为10～100μm。
表面导体6典型地由金属材料形成。这种金属材料例如可以采用由铜、银、铝、SUS、镍、金、或它们的合金等形成的金属箔。由于比电阻较小，高频带下的损耗也较小，因此优选使用铜(Cu)箔。表面导体6的厚度没有特别限定，优选为5～50μm。
表面导体6形成在树脂基板5的搭载面4上，树脂基板5的背面(与搭载面相对的面)上形成有电极25。电极25也由与表面导体6相同的金属材料形成。电极25通过焊锡等接合构件26与电路布线37相连接。
内部导体8由多根内部布线15和多个通孔导体16形成。内部布线15可以采用由与形成表面导体6的金属材料相同的金属材料所形成的金属箔等。通孔导体16也是通过由导电性金属材料形成的导电性糊料的固化物所形成的。
安装元器件(本发明的第一搭载元器件、第二电子元器件)10、11包括设置在安装元器件10、11下表面的电极24，安装元器件10、11的电极24通过焊锡等接合构件9而与表面导体6相连接。安装元器件10、11例如是半导体芯片。如图1所示，安装元器件10和安装元器件11相互间隔地设置。安装元器件10和安装元器件11之间的长度L3例如为0.5mm左右。
搭载面4被划分为区域R1、区域R2、区域R3。区域R1位于安装元器件10与安装元器件11之间，是在与安装元器件10和安装元器件11的排列方向D1相交叉的方向D2上延伸的区域。区域R1从侧面20一直延伸到侧面21。区域R1被夹在安装元器件10的最接近安装元器件11的那部分与安装元器件11的最接近安装元器件10的那部分之间。在图1所示的例子中，安装元器件10和安装元器件11形成为大致长方体的形状，因此，区域R1被夹在安装元器件10的周边部中最接近安装元器件11的边部与安装元器件11的最接近安装元器件10的边部之间。
区域R2是相对于区域R1位于安装元器件11的相反侧的区域。区域R3是相对于区域R1位于安装元器件10的相反侧的区域。
芯片型电子元器件12、13、14被埋在树脂基板5内。这些芯片型电子元器件12、13、14例如是矩形的元器件坯体，是侧面具有侧面端子电极的元器件。
芯片型电子元器件12、13、14例如可以是芯片型电容器、芯片型电阻、芯片型电感器之类的无源元器件、和IC等有源元器件。
本实施方式中，对芯片型电子元器件12、13、14采用芯片型电容器的例子进行说明。本实施方式1中，芯片型电子元器件12、13、14的尺寸是：横向尺寸0.6mm，纵向尺寸0.3mm，高度尺寸0.15mm。这一尺寸是个举例，也可以采用其它尺寸设计的元器件。
图2中，芯片型电子元器件13包括：具有内部电极的电介质坯体27、设置于电介质坯体27的一个侧面的电极28、以及设置于电介质坯体27的另一个侧面的电极29。电极28、29由Ni(镍)和Sn(锡)的层叠金属膜等形成。
图3中，芯片型电子元器件12包括：具有内部电极的电介质坯体17、设置于电介质坯体17的一个侧面的电极18、以及设置于电介质坯体17的另一个侧面的电极19。电极18、19由Ni(镍)和Sn(锡)的层叠金属膜等形成。芯片型电子元器件14采用与芯片型电子元器件12、13相同的结构。
图1中，芯片型电子元器件12设置在比安装元器件10、11更靠近侧面23的一侧。并且，在从搭载面4的上方俯视元器件内置基板3时，芯片型电子元器件12横跨区域R2、区域R1和区域R3而设置。
在从搭载面4的上方俯视元器件内置基板3时，芯片型电子元器件13从安装元器件10的下方穿过区域R1直到到达安装元器件11的下方。
芯片型电子元器件14设置在比安装元器件10、11更靠近侧面22的一侧。在从搭载面4的上方俯视元器件内置基板3时，芯片型电子元器件14横跨区域R2、区域R1和区域R3而设置。芯片型电子元器件12和芯片型电子元器件14设置在比芯片型电子元器件13更靠近搭载面4的外周边缘部的位置上。
这里，在图2和图3中，芯片型电子元器件12、13、14设置在比树脂基板5的下表面更靠近搭载面4的位置上。
树脂基板5的弹性模量要高于安装元器件10和安装元器件11、以及芯片型电子元器件12、13、14的弹性模量。树脂基板5的尺寸要大于安装元器件10、11、以及芯片型电子元器件12、13、14的尺寸。
对上述结构的电子设备1及元器件内置基板3从外部受到冲击力时的情况进行说明。对于电子设备1和元器件内置基板3受到冲击力的情况，可以考虑设有电子设备1和元器件内置基板3的移动终端等从用户身上掉落时等的情况。
这种情况下，由于树脂基板5的弹性模量要高于安装元器件10、11的弹性模量，因此，当元器件内置基板3受到冲击力时，树脂基板5会受到因弯曲冲击而造成的弯曲应力，而树脂基板5中位于安装元器件10与安装元器件11之间的部分将受到很大的应力。
区域R2中安装有安装元器件10，因此，即使区域R2受到冲击力，也不易产生弯曲应力。同样，区域R3中安装有安装元器件11，因此，即使区域R3受到冲击力，也不易产生弯曲应力。其结果是，应力容易主要集中于区域R1在侧面22一侧的端部和区域R1在侧面23一侧的端部。
另一方面，由于芯片型电子元器件12将区域R1在侧面23一侧的端部与不易弯曲的区域R2、R3连接起来，因此区域R1在侧面23一侧的端部因芯片型电子元器件12而增强。
此外，芯片型电子元器件14将区域R1在侧面22一侧的端部与不易弯曲的区域R2、R3连接起来，因此区域R1在侧面22一侧的端部因芯片型电子元器件14而增强。
因此，即使元器件内置基板3受到冲击力，也能够抑制侧面22、23中区域R1所在的部分产生裂纹源，从而能够抑制元器件内置基板3受损。由此，能够可靠地抑制元器件内置基板3产生裂纹，而无需设置特殊的增强构件。
此外，芯片型电子元器件13将区域R1中位于安装元器件10与安装元器件11之间的部分和不易弯曲的区域R2、R3连接起来，因此区域R1中位于安装元器件10与安装元器件11之间的部分得到增强。
从而根据本实施方式所涉及的电子设备1及元器件内置基板3，即使电子设备1和元器件内置基板3受到外部的冲击力，也能够抑制元器件内置基板3受损。
这里，当元器件内置基板3受到冲击力时，由于搭载面4上设有安装元器件10和安装元器件11，因此，树脂基板5的搭载面4一侧将受到很大的弯曲应力。
本实施方式1所涉及的元器件内置基板3中，芯片型电子元器件12、13、14设置在比树脂基板5的下表面更靠近搭载面4的位置上，因此，树脂基板5的搭载面4一侧因芯片型电子元器件12、13、14而增强。
因此，即使树脂基板5受到冲击力，也能够有效地抑制树脂基板5产生裂纹等。
利用图4～图17，对上述结构的元器件内置基板3及电子设备1的制造方法进行说明。
元器件内置基板3的制造工序大致包括：形成多个树脂层的工序；将多个树脂层层叠的工序；对多个树脂层进行加热，从而形成第一基板的工序，该第一基板具有用于收容芯片型电子元器件12、13、14的空腔；以及将芯片型电子元器件12、13、14收容到该第一基板上的工序。元器件内置基板3的制造工序还包括：在收容了芯片型电子元器件12、13、14的第一基板上层叠多个树脂层的工序；以及在芯片型电子元器件12、13、14上形成了多个树脂层之后进行加热处理的工序。
图4～图12是表示各树脂层的制造工序的剖视图。
图4是表示形成第一层树脂层30的工序的剖视图。在形成树脂层30时，首先，准备树脂片31，该树脂片31的表面形成有由铜(Cu)等金属箔构成的金属膜，且该树脂片31的角部形成有孔34。然后，对金属膜进行刻蚀等来形成图案，从而在树脂片31上形成电极25。接下来，利用激光等在树脂片31中形成通孔32。然后，在通孔32内填充含有金属粉和有机溶剂等的糊料33。由此，形成图4所示的树脂层30。孔34是供后述的模具上所设置的柱部插入的洞，其形成于树脂层30的角部等。
图5是表示形成第二层树脂层35的工序的剖视图，图6是表示形成第三层树脂层38的工序的剖视图。
在形成树脂层35、38时，首先，准备上表面形成有由金属箔构成的金属膜的树脂片36、39，并通过对金属膜进行刻蚀来形成图案，由此形成内部布线15。接下来，在树脂片36、39中形成通孔32，并填充糊料33。由此形成树脂层35、38。
图7是表示形成第四层树脂层40的工序的剖视图，图8是表示形成第五层树脂层44的工序的剖视图。在图7和图8中，当形成树脂层40、44时，首先准备上表面形成有金属膜的树脂片41、45。然后，对金属膜进行刻蚀，从而在各树脂片41、45的上表面形成内部布线15。
接下来，利用激光在树脂片41、45中形成通孔32。然后，在通孔32内填充糊料33。由此形成树脂层40和树脂层44。
图9是表示形成第六层树脂层47的工序的剖视图，图10是表示形成第七层树脂层49的工序的剖视图。图11是表示形成第八层树脂层51的工序的剖视图。
在这些图9～11中，当形成树脂层47、49、51时，首先准备上表面形成有金属膜的树脂片48、50、52。然后，对金属膜进行刻蚀，从而形成内部布线15。
接下来，利用激光在树脂片48、50、52中形成通孔32。然后，在通孔32内填充糊料33。由此形成树脂层51。
接下来，利用模具对树脂片48和树脂片50进行冲压，形成孔部42、46。由此形成树脂层47和树脂层49。
图12是表示形成最上层树脂层53的工序的剖视图。在该图12中，当形成树脂层53时，首先准备上表面形成有由金属箔构成的金属膜的树脂片54。然后，使金属膜形成图案，从而形成表面导体6。接下来，利用激光在树脂片54中形成孔34。由此形成树脂层53。
图13是表示将多个树脂层层叠起来的工序的剖视图。如图13所示，在层叠树脂层时，使用模具55来层叠多个树脂层。
模具55由台子56和设置于该台子56上表面的多个柱部57构成。在该图13所示的工序中，将树脂层30、35、38、40、44、47、49层叠到模具55的上表面。
此时，柱部57插入各树脂层30、35、38、40、44、47、49中所形成的孔34中。这样，在树脂层30、35、38、40、44、47、49层叠后，孔部42和孔部46将对齐。
图14是表示图13所示的工序之后的工序的剖视图。如该图14所示，在对由树脂层层叠而成的层叠体加压的状态下，实施加热处理。该加热处理的加热温度要低于之后将实施的用于使中间基板60与各树脂层51、53形成为一体的加热温度。具体而言，在各树脂层不会发生流动的温度下进行该加热处理。通过这一加热处理，能够提高各树脂层彼此之间的紧贴性，从而抑制芯片型电子元器件12、14插入时等发生树脂层之间的移位。
由此形成中间基板60。在该中间基板60的上表面形成有空腔61。
在该图14所示的剖面中，仅仅示出了供芯片型电子元器件13插入的空腔61，但中间基板60中还形成有供芯片型电子元器件12插入的空腔、和供芯片型电子元器件14插入的空腔。空腔61的底面有一部分内部布线15露出。
图15是表示图14所示的工序之后的制造工序的剖视图。如图15所示，将芯片型电子元器件13插入到空腔61内。同样，将芯片型电子元器件12和芯片型电子元器件14也插入到其它空腔中。
图16是表示图15所示的工序之后的制造工序的剖视图。如图16所示，在插入了芯片型电子元器件12、13、14的中间基板60的上表面上，依次层叠树脂层51、53。并使柱部57插入树脂层51、53中形成的孔34中。
图17是表示图16所示的工序之后的制造工序的剖视图。如该图17所示，在中间基板60的上表面上层叠了多个树脂层51、53的状态下，对中间基板60和树脂层51、53加压，并实施加热处理。通过在加压状态下对层叠体实施加热处理，使各树脂层软化流动，从而将各树脂层热压接。通过该热压接，各树脂层至少表面形成为一体，填充在各通孔32中的糊料33成为通孔导体16。
由此使树脂层30、35、38、40、44、47、49、51、53彼此形成为一体。然后利用焊锡等将安装元器件10和安装元器件11安装到元器件内置基板的表面电极6上。然后，通过去除形成了孔34的部分，形成元器件内置基板3。之后，如图3所示，将元器件内置基板3安装到电路基板2上，形成电子设备1。
本实施方式中，说明了制造一块元器件内置基板3的工序，但也可以例如在成为母板的大面积树脂层上统一地形成多个元器件内置基板用的内部布线15等，并统一地层叠，然后进行切割，从而得到多块元器件内置基板3。
实施方式2
利用图18～图20，对本实施方式所涉及的电子设备1a及元器件内置基板3a进行说明。对于图18所示的结构中与上述图1～图17所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图18是表示实施方式2所涉及的电子设备1a的俯视图。如图18所示，元器件内置基板3a包括：树脂基板5、设置在树脂基板5内的芯片型电子元器件62、设置在树脂基板5内的芯片型电子元器件13、以及设置在树脂基板5内的芯片型电子元器件64。
图19是图18所示的XIX-XIX线的剖视图。如图19所示，在本实施方式2中，元器件内置基板3a内也形成有内部导体8等。芯片型电子元器件13设置在树脂基板5内，且设置在比树脂基板5的下表面更靠近搭载面4的位置上。
图20是图18所示的XX-XX线的剖视图。如图20所示，芯片型电子元器件62设置在树脂基板5内。芯片型电子元器件62包括电介质坯体65、以及设置在电介质坯体65的一个侧面的电极66。芯片型电子元器件64采用与芯片型电子元器件62相同的结构。
图18中，在从搭载面4的上方俯视元器件内置基板3a时，芯片型电子元器件62横跨区域R2、区域R1和区域R3而设置。
芯片型电子元器件62设置在比安装元器件10和安装元器件11更靠近树脂基板5的侧面23的位置上。本实施方式2中，在从搭载面4的上方俯视元器件内置基板3a时，芯片型电子元器件62的一部分与安装元器件10、11的一部分重叠。
芯片型电子元器件64设置在比安装元器件10和安装元器件11更靠近侧面22的位置上。芯片型电子元器件64横跨区域R2、区域R1和区域R3而设置。
这里，芯片型电子元器件62和芯片型电子元器件64设置在比芯片型电子元器件13更靠近树脂基板5的周面的位置上，芯片型电子元器件62和芯片型电子元器件64的尺寸要大于芯片型电子元器件13的尺寸。
例如，芯片型电子元器件13的尺寸例如为0.6mm×0.3mm×0.15mm。而芯片型电子元器件62、64的尺寸为1.0mm×0.5mm×0.15mm。
由此，元器件内置基板3a包括：横跨安装元器件10和安装元器件11而设置的芯片型电子元器件13；以及比该芯片型电子元器件13更靠近树脂基板5的外周侧且更靠近区域R1的端部侧的芯片型电子元器件62、64。芯片型电子元器件62、64的尺寸要大于芯片型电子元器件13的尺寸。
从而，芯片型电子元器件62、64能良好地对区域R1在侧面22、23一侧的端部进行增强，即使元器件内置基板3a受到冲击力，也能够抑制树脂基板5受损。即，通过使设置在靠近周面的位置上的芯片型电子元器件62和芯片型电子元器件64的尺寸大于其它部分的芯片型电子元器件13的尺寸，能够进一步提高抑制裂纹产生的效果。例如，在要内置多个芯片型电子元器件的情况下，通过采用上述设计，能够更加可靠地抑制元器件内置基板产生裂纹，而无需设置特殊的增强构件等。
实施方式3
利用图21，对本实施方式3所涉及的电子设备1b及元器件内置基板3b进行说明。对于图21所示的结构中与上述图1～图20所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图21是表示实施方式3所涉及的电子设备1b的俯视图。如图21所示，元器件内置基板3b包括：树脂基板5、设置在树脂基板5内的芯片型电子元器件70、以及设置在树脂基板5内的芯片型电子元器件71。
芯片型电子元器件70设置在比安装元器件10和安装元器件11更靠近侧面23的一侧。在从搭载面4的上方俯视树脂基板5时，芯片型电子元器件70从区域R1横跨至区域R2而设置。
因此，区域R1中侧面23一侧的端部因芯片型电子元器件70而增强。芯片型电子元器件71设置在比安装元器件10和安装元器件11更靠近侧面22的位置上。
在从搭载面4的上方俯视树脂基板5时，芯片型电子元器件71横跨区域R1和区域R3而设置。区域R1中侧面22一侧的端部因芯片型电子元器件71而增强。
因此，本实施方式3所涉及的电子设备1b及元器件内置基板3b也一样，即使受到外部的冲击力，也能够抑制树脂基板5受损。
由此，比安装元器件10和安装元器件11更靠近树脂基板5的周面一侧的位置上的芯片型电子元器件横跨位于区域R1外侧的区域R2和R3中的至少一个区域、以及区域R1而设置。从而，芯片型电子元器件无需横跨所有区域R1、R2、R3，只要横跨位于区域R1外侧的区域R2和R3中的至少一个区域，就能获得本发明的效果。
实施方式4
利用图22～图24，对本实施方式4所涉及的电子设备1c及元器件内置基板3c进行说明。对于图22～图24所示的结构中与图1～图21所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图22是表示实施方式4所涉及的电子设备1c的俯视图。如图22所示，元器件内置基板3c包括：设置在树脂基板5内的芯片型电子元器件72、73、84、75、以及设置在树脂基板5内的芯片型电子元器件13。
图23是图22所示的XXIII-XXIII线的剖视图。如图23所示，芯片型电子元器件72和芯片型电子元器件73在元器件内置基板3c的厚度方向上排列。
如图22所示，芯片型电子元器件72和芯片型电子元器件73设置在比安装元器件10、11更靠近侧面23的位置上。在从搭载面4的上方俯视元器件内置基板3c时，芯片型电子元器件72和芯片型电子元器件73横跨区域R2、区域R1和区域R3而设置。
因此，侧面23中区域R1的端面所在的部分因芯片型电子元器件72和芯片型电子元器件73而增强。
图24是图22所示的XXIV-XXIV线的剖视图。如图24所示，芯片型电子元器件74和芯片型电子元器件75在树脂基板5的厚度方向上排列。
如图22所示，当从搭载面4的上方俯视树脂基板5时，芯片型电子元器件74和芯片型电子元器件75设置在比安装元器件10和安装元器件11更靠近侧面22的位置上。
芯片型电子元器件75和芯片型电子元器件75横跨区域R2、区域R1和区域R3而设置。
因此，侧面22中区域R1的端面所在的部分因芯片型电子元器件74和芯片型电子元器件75而增强。
本实施方式4中，芯片型电子元器件74和芯片型电子元器件75在树脂基板5的厚度方向上排列，芯片型电子元器件72和芯片型电子元器件73也在厚度方向上排列，但并不一定要在厚度方向上排列。
即，芯片型电子元器件74与芯片型电子元器件75也可以在搭载面4的平面方向上错开。
同样，芯片型电子元器件72与芯片型电子元器件73也可以在搭载面4的平面方向上错开。
实施方式5
利用图25～图27，对本实施方式5所涉及的电子设备1d及元器件内置基板3d进行说明。对于图25～图27所示的结构中与图1～图24所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
图25是表示本实施方式5所涉及的电子设备1d及元器件内置基板3d的俯视图。如图25所示，元器件内置基板3d包括：树脂基板5、设置在该树脂基板5内的芯片型电子元器件13、72、73、74、75。
芯片型电子元器件72和芯片型电子元器件73设置在比安装元器件10、11更靠近侧面23的位置上，且横跨区域R2、区域R1和区域R3而设置。
芯片型电子元器件74和芯片型电子元器件75设置在比安装元器件10、11更靠近侧面22的位置上，且横跨区域R2、区域R1和区域R3而设置。
图26是图25所示的XXVI-XXVI线的剖视图。如图26所示，芯片型电子元器件72比芯片型电子元器件73大，且芯片型电子元器件72设置在比芯片型电子元器件73更靠近搭载面4的位置上。
图27是图25所示的XXVII-XXVII线的剖视图。如图27所示，芯片型电子元器件74的尺寸比芯片型电子元器件75的尺寸大，且芯片型电子元器件74设置在比芯片型电子元器件75更靠近搭载面4的位置上。
这里，当元器件内置基板3d受到冲击力时，区域R1的端部中位于树脂基板5的搭载面4一侧的那部分所产生的弯曲应力要大于树脂基板5的下表面所产生的弯曲应力。
另一方面，本实施方式5所涉及的电子设备1d及元器件内置基板3d中，在靠近搭载面4的位置上设有较大的芯片型电子元器件72、74，因此，树脂基板5中位于搭载面4附近的那部分因芯片型电子元器件72、74而增强。
因此，本实施方式5所涉及的电子设备3d也一样，即使受到外部的冲击力，也能够抑制元器件内置基板3d受损。
实施方式6
图28是表示实施方式6所涉及的电子设备1e的俯视图。对于图28所示的结构中与上述图1～图27所示的结构相同或相当的结构，有时会标注相同的标号并省略其说明。
如图28所示，电子设备1e具备设置在树脂基板5内的芯片型电子元器件12和芯片型电子元器件14。
芯片型电子元器件12设置在比安装元器件10、11更靠近侧面23的位置上，且横跨区域R2、区域R1和区域R3而设置。芯片型电子元器件14设置在比安装元器件10、11更靠近侧面22的位置上，且横跨区域R2、区域R1和区域R3而设置。
于是，区域R1在侧面23一侧的端部因芯片型电子元器件12而增强，区域R2在侧面22一侧的端部因芯片型电子元器件13而增强。
如图28所示，将芯片型电子元器件设置在安装元器件10与安装元器件11之间(图1的芯片型电子元器件13等)并不是本发明的必要结构。
实施例
利用下述的表1、表2、图1和图28等，来说明本申请发明的实施例。下述表1是表示比较例1的电子设备掉落测试结果的表格。比较例1的电子设备是如图1的电子设备1那样在搭载面上安装有2个安装元器件的电子设备，但树脂基板内并没有设置芯片型电子元器件。
该表1中所示的掉落测试是对36个比较例1的电子设备进行的，使其从距离混凝土地面1.0m的高度重复自由落体10次，其结果示出了树脂基板受损的数量。
下述表2是表示比较例2的电子设备和图28所示的电子设备1e的掉落测试的表格。比较例2的电子设备是在图1所示的例子中，树脂基板5上设有芯片型电子元器件13，但没有设置芯片型电子元器件12和芯片型电子元器件14的电子设备。
在该掉落测试中，使36个比较例2的电子设备、和图28所示的电子设备从1.2m的高度向混凝土地面重复自由落体10次，其结果示出了树脂基板中产生裂纹的数量。
[表1]
掉落测试高度   1.0m
[表2]
掉落测试高度   1.2m
可知在表1所示的掉落测试中，36个比较例1的电子设备中有3个电子设备受损。而在表2所示的掉落测试中，36个比较例2的电子设备中有2个电子设备产生了裂纹。36个图28所示的电子设备1e却没有一个电子设备1e产生裂纹。
由此可知，与比较例1、2的电子设备相比，图28所示的电子设备1e中的树脂基板5不易产生裂纹。
以上对本发明的实施方式进行了说明，但应当认为这里公开的实施方式中的所有内容都仅仅是例示，而不是对本发明的限制。本发明的范围由权利要求书来限定，与权利要求书意义相同以及范围内的所有变更都包括在内。而且，上述数值等都是例示，并不限制于上述数值和范围。
通过如各实施方式所示的那样将内置芯片型电子元器件设置在未设置安装元器件的区域即搭载面4的外周边缘部附近，能够更有效地得到抑制裂纹产生的效果，但本发明并不限于此，只要将内置芯片型电子元器件设置在搭载面4的外周边缘部附近，就能得到本发明的效果。
搭载在搭载面4上的电子元器件并不限于2个，也可以是3个以上。此时，将尺寸较大的2个电子元器件视作本发明的第一搭载元器件和第二搭载元器件，来配置本发明的第一芯片型电子元器件和第二芯片型电子元器件，这对于实现最佳的抑制裂纹产生的效果是优选的。
内置芯片型电子元器件只要设置在搭载面4的外周边缘部附近即可，无需设置多个，也可以设置一个。
工业上的实用性
本发明能够适用于元器件内置基板。
标号说明
1、1a～1e  电子设备
2  电路基板
3、3a～3e  元器件内置基板
4  搭载面
5  树脂基板
6  表面导体
8  内部导体
9  接合部
10、11  安装元器件
12、13、14、62、64、70、71、72、74、75  芯片型电子元器件
15  内部布线
16  通孔导体
17、27  电介质坯体
18、19、25、28、29  电极
20、21、22、23  侧面
30、35、38、40、44、47、49、51、53  树脂层
31、36、39、41、45、48、50、52、54  树脂片
32  通孔
33  糊料
34  孔
42、46  孔部
55  模具
56  台子
57  柱部
60  中间基板
61  空腔。

Claims (9)

1.一种元器件内置基板，其特征在于，包括：
具有搭载面和包围所述搭载面周围的周面的树脂基板；
搭载在所述搭载面上的第一搭载元器件；
搭载在所述搭载面上且与所述第一搭载元器件隔开设置的第二搭载元器件；以及
设置在所述树脂基板内的一个以上的第一内置芯片型电子元器件；
所述第一内置芯片型搭载元器件设置在靠近所述树脂基板的周面的位置上，
所述搭载面包括第一区域和第二区域，所述第一区域是被夹在所述第一搭载元器件和所述第二搭载元器件之间的区域，且在与所述第一搭载元器件和所述第二搭载元器件的排列方向相交叉的交叉方向上延伸，所述第二区域位于所述第一区域的外侧，
从所述搭载面的上方俯视时，所述第一内置芯片型电子元器件横跨所述第一区域和所述第二区域而设置。
2.如权利要求1所述的元器件内置基板，其特征在于，
还包括一个以上的第二内置芯片型电子元器件，该第二内置芯片型电子元器件设置在所述树脂基板内，并且从所述搭载面的上方俯视时，该第二内置芯片型电子元器件横跨所述第一区域和所述第二区域而设置。
3.如权利要求2所述的元器件内置基板，其特征在于，
从所述搭载面的上方俯视时，所述第二内置芯片型电子元器件从所述第一搭载元器件的下方横跨至所述第二搭载元器件的下方而设置。
4.如权利要求2或3所述的元器件内置基板，其特征在于，
所述第一内置芯片型电子元器件的尺寸比所述第二内置芯片型电子元器件的尺寸要大。
5.如权利要求1至4的任一项所述的元器件内置基板，其特征在于，
所述第一内置芯片型电子元器件设置在比所述第一搭载元器件及所述第二搭载元器件更靠近所述树脂基板的周面的位置上。
6.如权利要求1至5的任一项所述的元器件内置基板，其特征在于，
所述周面包括在所述交叉方向上排列的第一侧面和与所述第一侧面相对的第二侧面，
所述第一内置芯片型电子元器件包括：设置在比所述第二搭载元器件更靠近所述第一侧面的位置上的第一芯片型电子元器件、以及设置在比所述第一搭载元器件更靠近所述第二侧面的位置上的第二芯片型电子元器件。
7.如权利要求1至6的任一项所述的元器件内置基板，其特征在于，
所述树脂基板包括位于搭载面相反侧的下表面，
所述第一内置芯片型电子元器件设置在比所述下表面更靠近所述搭载面的位置上。
8.如权利要求1至7的任一项所述的元器件内置基板，其特征在于，
所述第一内置芯片型电子元器件包括：第三芯片型电子元器件、以及设置在比所述第三芯片型电子元器件更靠近所述搭载面的位置上的第四芯片型电子元器件。
9.如权利要求8所述的元器件内置基板，其特征在于，
所述第四芯片型电子元器件的尺寸比所述第三芯片型电子元器件的尺寸要大。
CN201380007306.3A 2012-02-17 2013-02-07 元器件内置基板 Active CN104094679B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-033068 2012-02-17
JP2012033068 2012-02-17
PCT/JP2013/052885 WO2013121977A1 (ja) 2012-02-17 2013-02-07 部品内蔵基板

Publications (2)

Publication Number Publication Date
CN104094679A true CN104094679A (zh) 2014-10-08
CN104094679B CN104094679B (zh) 2017-08-29

Family

ID=48984089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007306.3A Active CN104094679B (zh) 2012-02-17 2013-02-07 元器件内置基板

Country Status (4)

Country Link
US (1) US9854681B2 (zh)
JP (1) JP5574068B2 (zh)
CN (1) CN104094679B (zh)
WO (1) WO2013121977A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206042553U (zh) * 2014-09-03 2017-03-22 株式会社村田制作所 模块器件
US10505102B2 (en) * 2016-04-04 2019-12-10 Infineon Technologies Ag Semiconductor device for sensing a magnetic field including an encapsulation material defining a through-hole

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN1293790C (zh) * 2001-10-18 2007-01-03 松下电器产业株式会社 元件内置模块及其制造方法
WO2007119608A1 (ja) * 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置
JP2008311243A (ja) * 2005-09-28 2008-12-25 Panasonic Corp 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2005197354A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 半導体モジュール及びその製造方法
JP2005197389A (ja) 2004-01-06 2005-07-21 Renesas Technology Corp 半導体モジュール
JP4432517B2 (ja) * 2004-02-06 2010-03-17 株式会社村田製作所 複合多層基板
CN100539135C (zh) * 2004-09-08 2009-09-09 松下电器产业株式会社 立体电路装置、使用它的电子机器及其制造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
CN1293790C (zh) * 2001-10-18 2007-01-03 松下电器产业株式会社 元件内置模块及其制造方法
JP2008311243A (ja) * 2005-09-28 2008-12-25 Panasonic Corp 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
WO2007119608A1 (ja) * 2006-03-31 2007-10-25 Nec Corporation 配線基板、実装基板及び電子装置

Also Published As

Publication number Publication date
US9854681B2 (en) 2017-12-26
CN104094679B (zh) 2017-08-29
US20140321086A1 (en) 2014-10-30
JP5574068B2 (ja) 2014-08-20
JPWO2013121977A1 (ja) 2015-05-11
WO2013121977A1 (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
US8325002B2 (en) Power inductor structure
WO2008076661A2 (en) Ceramic package substrate with recessed device
JP6107941B2 (ja) 複合基板
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JP5574073B2 (ja) 高周波モジュール
US20140264737A1 (en) Component-embedded substrate
WO2017105659A1 (en) Through-mold structures
US9343844B2 (en) Electronic component
US20150173197A1 (en) Printed circuit board having inductor embedded therein and manufacturing method thereof
US9730322B2 (en) Production method of component-embedded substrate, and component-embedded substrate
CN104094679A (zh) 元器件内置基板
JP5708902B2 (ja) 回路基板およびその製造方法
CN204425772U (zh) 多层基板
WO2013129154A1 (ja) 部品内蔵基板の製造方法
CN104106320A (zh) 元器件内置基板
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
CN109166729B (zh) 基于介质集成悬置线和高介电材料的电容结构
CN110463358B (zh) 布线基板以及电子模块
US9084365B2 (en) Electronic module
JP4511573B2 (ja) 電子部品およびこれを備えた電子機器
JP4558058B2 (ja) 電子部品
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
KR20140099280A (ko) 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
JP2007150330A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant