CN109166729B - 基于介质集成悬置线和高介电材料的电容结构 - Google Patents
基于介质集成悬置线和高介电材料的电容结构 Download PDFInfo
- Publication number
- CN109166729B CN109166729B CN201810966432.6A CN201810966432A CN109166729B CN 109166729 B CN109166729 B CN 109166729B CN 201810966432 A CN201810966432 A CN 201810966432A CN 109166729 B CN109166729 B CN 109166729B
- Authority
- CN
- China
- Prior art keywords
- dielectric
- dielectric layer
- layer
- dielectric material
- integrated suspension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003989 dielectric material Substances 0.000 title claims abstract description 45
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 239000000725 suspension Substances 0.000 title claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 57
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Details Of Aerials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明公开了基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板。本发明基于介质集成悬置线和高介电材料的电容结构，通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。
Description
技术领域
本发明涉及射频微波电路技术领域，具体涉及基于介质集成悬置线和高介电材料的电容结构。
背景技术
在射频电路中，各个模块的体积是一个重要的参数，实现紧凑小体积的电路模块，一方面能够减小整个系统的尺寸，另外一方面也能一定程度的减小成本。常见的电路有分布式电路和集总参数电路，在频率相对较低时，如1GHz以下，电路的尺寸通常较大，这时候采用集总参数电路是一个不错的选择。集中参数可以用现成的分立器件或产品来进行焊接，但对加工以及焊接精度都有一定的要求。另外一方面，可以通过在印制电路板板上设计相关的电路拓扑结构实现近似集总参数电路，比如电感材料高阻抗的螺旋线或者弯曲线，电容采用边缘耦合的交指电容等。
这其中，对于边缘耦合的交指电容，受限于印制电路板加工工艺的限制，线间距难以做到很小使得电容值受限。如果采用宽边耦合结构，能够提高电容值，这种平板电容的形式与中间采用的介质材料以及板间距有关，通过情况下常用的介质材料的介电常数在10以下，如果要实现大容值的电容，还是需要相对较大的面积。另外，对于焊接电容或者印制电路板实现的近似集总参数电容，如果其与相邻电路距离较小，也会带来额外的寄生效应的影响。
现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响。
发明内容
本发明所要解决的技术问题是现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响，目的在于提供基于介质集成悬置线和高介电材料的电容结构，解决上述问题。
本发明通过下述技术方案实现：
基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板。
现有技术中，现有的射频电容技术在获取大容值电容时，需要相对较大的面积，增大模块体积，同时造成元器件与相邻电路距离较小，带来额外的寄生效应的影响。本发明应用时，将具有高介电常数的材料嵌入在多层悬置线内部电路中，利用电路板上的金属层设计成平板电容结构，将高介电材料置于平板电容中间，从而实现较大的电容值。高介电材料的形状可以为方形、圆形或者其他形状，厚度的选择与电容值的大小有关。其他不变因素的情况下，厚度越小，也就平板电容的间距越小，电容值也就越大。本发明通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。
进一步的，所述介质集成悬置线的多层结构为五层结构。
进一步的，所述五层结构包括自上而下依次设置的介质层A、介质层B、介质层C、介质层D和介质层E；所述介质层B和介质层D为高介电材料层；所述介质层A朝向介质层B的面上设置金属板；所述介质层C朝向介质层B和介质层D的两个面上均设置金属板；所述介质层E朝向介质层B的面上设置金属板。
本发明应用时，该结构中共有上下两个对称的电容结构，类似于平板电容的形式，为并联的对地电容结构。
进一步的，所述介质层C两个面上的金属板通过贯穿介质层C的金属化通孔连接。
进一步的，所述介质层C一个面上的金属板接端口A，另一个面上的金属板接端口B。
进一步的，所述介质集成悬置线的多层结构为七层结构。
进一步的，所述七层结构包括自上而下依次设置的第一介质层、第二介质层、第三介质层、第四介质层、第五介质层、第六介质层和第七介质层；所述第四介质层为高介电材料层；所述第三介质层和第五介质层的两个面上均设置金属板；所述第二介质层和第六介质层均镂空形成空腔结构；所述第一介质层朝向第二介质层的面上设置金属板；所述第七介质层朝向第六介质层的面上设置金属板。
本发明应用时，该结构中共有一个串联的电容结构，类似于平板电容的形式。
进一步的，所述第三介质层两个面上的金属板通过贯穿第三介质层的金属化通孔连接；所述第五介质层两个面上的金属板通过贯穿第五介质层的金属化通孔连接。
进一步的，所述第三介质层朝向第二介质层的面上设置的金属板接第一端口；所述第五介质层朝向第六介质层的面上设置的金属板接第二端口。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明基于介质集成悬置线和高介电材料的电容结构，通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例2结构示意图；
图2为本发明实施例2示意图；
图3为本发明实施例2等效示意图；
图4为本发明实施例3结构示意图；
图5为本发明实施例3等效示意图；
图6为本发明实施例4中间层平面图；
图7为本发明实施例4结构示意图；
图8为本发明实施例4仿真示意图。
附图中标记及对应的零部件名称：
1-高介电材料，2-金属化通孔，3-金属板，11-介质层A，12-介质层B，13-介质层C，14-介质层D，15-介质层E，16-端口A，17-端口B，21-第一介质层，22-第二介质层，23-第三介质层，24-第四介质层，25-第五介质层，26-第六介质层，27-第七介质层，28-第一端口，29第二端口。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
本发明基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料1；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板3。
本实施例实施时，将具有高介电常数的材料嵌入在多层悬置线内部电路中，利用电路板上的金属层设计成平板电容结构，将高介电材料置于平板电容中间，从而实现较大的电容值。高介电材料的形状可以为方形、圆形或者其他形状，厚度的选择与电容值的大小有关。其他不变因素的情况下，厚度越小，也就平板电容的间距越小，电容值也就越大。本发明通过设置上述结构，可以实现在不增大面积的情况下，对电容容值进行调整，从而减小了模块体积，避免了额外的寄生效应的影响。
实施例2
如图1～图3所示，本实施例在实施例1的基础上，所述介质集成悬置线的多层结构为五层结构。所述五层结构包括自上而下依次设置的介质层A11、介质层B12、介质层C13、介质层D14和介质层E15；所述介质层B12和介质层D14为高介电材料层；所述介质层A11朝向介质层B12的面上设置金属板3；所述介质层C13朝向介质层B12和介质层D14的两个面上均设置金属板3；所述介质层E15朝向介质层B12的面上设置金属板3。所述介质层C13两个面上的金属板3通过贯穿介质层C13的金属化通孔2连接。所述介质层C13一个面上的金属板3接端口A16，另一个面上的金属板3接端口B17。
本实施例实施时，利用介质集成悬置线的典型五层结构，共有五层介质板，分别为介质板1到介质板5，每层介质板有2层金属层，一共有10层金属层，从上之下分别为G1到G10。该结构中共有上下两个对称的电容结构，类似于平板电容的形式，为并联的对地电容结构。中间的介质板也就是介质板3的上下两层金属层分别为G5和G6,利用金属化通孔连接形成电信号的互联，第二层和第四层介质基板进行镂空挖除形成一定形状，将具有高介电常数的材料置于该空腔里边。位于介质板1的下表面的金属层G2和介质板5的上表面金属层G10将作为信号地，共同与介质板3上的金属层形成2个对称的平板电容结构。
实施例3
如图4和图5所示，本实施例在实施例1的基础上，所述介质集成悬置线的多层结构为七层结构。所述七层结构包括自上而下依次设置的第一介质层21、第二介质层22、第三介质层23、第四介质层24、第五介质层25、第六介质层26和第七介质层27；所述第四介质层24为高介电材料层；所述第三介质层23和第五介质层25的两个面上均设置金属板3；所述第二介质层22和第六介质层26均镂空形成空腔结构；所述第一介质层21朝向第二介质层22的面上设置金属板3；所述第七介质层27朝向第六介质层26的面上设置金属板3。所述第三介质层23两个面上的金属板3通过贯穿第三介质层23的金属化通孔2连接；所述第五介质层25两个面上的金属板3通过贯穿第五介质层25的金属化通孔2连接。所述第三介质层23朝向第二介质层22的面上设置的金属板3接第一端口28；所述第五介质层25朝向第六介质层26的面上设置的金属板3接第二端口29。
本实施例实施时，利用介质集成悬置线的七层结构，共有七层介质板，分别为介质板1到介质板7，每层介质板有2层金属层，一共有14层金属层，从上之下分别为G1到G14。该结构中共有一个串联的电容结构，类似于平板电容的形式。其中一个端口1从介质板3进入，另外一个端口2从介质板5进入。介质板3和介质板5均使用金属化孔互联的金属层作为金属导体，中间的介质板4进行一定的形状的镂空挖除形成一个空腔结构，再把与空腔形状匹配的具有高介电常数的材料放置于空腔内，作为平板电容结构中平板间的填充材料。介质板2和介质板6也进行镂空挖除操作形成空腔腔体结构，一方面使得介质板3、介质板4、介质板5形成悬置结构，可以减小介质板3和介质5的电路损耗，另外一方面空腔结构也使得介质板3和介质板1之间，以及介质板5和介质板7之间的耦合影响减掉。
实施例4
如图6～8所示，本实施例在实施例1的基础上，本实施例公开了一种基于介质集成悬置线结构和高介电常数材料的并联电容结构，结构如图6和图7所示。
高介电材料1的介电常数选为128，高度为2mm，共选用了2个介质块，中间金属圆形贴片的直径为13.5mm,提取出的电容曲线如图8所示，提取的电容值在0.4GHz处为168pF。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.基于介质集成悬置线和高介电材料的电容结构，包括介质集成悬置线的多层结构，其特征在于，所述多层结构中的一层或多层设置为高介电材料层；所述高介电材料层上设置空腔，且空腔内设置与空腔形状匹配的高介电材料(1)；与高介电材料层相邻的介质层朝向高介电材料层的面上设置金属板(3)；
当所述介质集成悬置线的多层结构为五层结构时，所述五层结构包括自上而下依次设置的介质层A(11)、介质层B(12)、介质层C(13)、介质层D(14)和介质层E(15)；所述介质层B(12)和介质层D(14)为高介电材料层；所述介质层A(11)朝向介质层B(12)的面上设置金属板(3)；所述介质层C(13)朝向介质层B(12)和介质层D(14)的两个面上均设置金属板(3)；所述介质层E(15)朝向介质层B(12)的面上设置金属板(3)；
当所述介质集成悬置线的多层结构为七层结构时；所述七层结构包括自上而下依次设置的第一介质层(21)、第二介质层(22)、第三介质层(23)、第四介质层(24)、第五介质层(25)、第六介质层(26)和第七介质层(27)；所述第四介质层(24)为高介电材料层；
所述第三介质层(23)和第五介质层(25)的两个面上均设置金属板(3)；所述第二介质层(22)和第六介质层(26)均镂空形成空腔结构；所述第一介质层(21)朝向第二介质层(22)的面上设置金属板(3)；所述第七介质层(27)朝向第六介质层(26)的面上设置金属板(3)。
2.根据权利要求1所述的基于介质集成悬置线和高介电材料的电容结构，其特征在于，所述介质层C(13)两个面上的金属板(3)通过贯穿介质层C(13)的金属化通孔(2)连接。
3.根据权利要求1所述的基于介质集成悬置线和高介电材料的电容结构，其特征在于，所述介质层C(13)一个面上的金属板(3)接端口A(16)，另一个面上的金属板(3)接端口B(17)。
4.根据权利要求1所述的基于介质集成悬置线和高介电材料的电容结构，其特征在于，所述第三介质层(23)两个面上的金属板(3)通过贯穿第三介质层(23)的金属化通孔(2)连接；所述第五介质层(25)两个面上的金属板(3)通过贯穿第五介质层(25)的金属化通孔(2)连接。
5.根据权利要求1所述的基于介质集成悬置线和高介电材料的电容结构，其特征在于，所述第三介质层(23)朝向第二介质层(22)的面上设置的金属板(3)接第一端口(28)；所述第五介质层(25)朝向第六介质层(26)的面上设置的金属板(3)接第二端口(29)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966432.6A CN109166729B (zh) | 2018-08-23 | 2018-08-23 | 基于介质集成悬置线和高介电材料的电容结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810966432.6A CN109166729B (zh) | 2018-08-23 | 2018-08-23 | 基于介质集成悬置线和高介电材料的电容结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166729A CN109166729A (zh) | 2019-01-08 |
| CN109166729B true CN109166729B (zh) | 2020-05-12 |
Family
ID=64896474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810966432.6A Active CN109166729B (zh) | 2018-08-23 | 2018-08-23 | 基于介质集成悬置线和高介电材料的电容结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166729B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3785170B2 (ja) * | 2003-12-01 | 2006-06-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| CN106848519B (zh) * | 2017-01-17 | 2020-11-17 | 电子科技大学 | 一种人工复合介质填充的介质集成悬置线 |
| CN107154524B (zh) * | 2017-05-17 | 2020-07-14 | 电子科技大学 | 介质集成悬置线电路到矩形波导的过渡结构 |
| CN107580428B (zh) * | 2017-08-30 | 2019-12-10 | 电子科技大学 | 基于锡压的介质集成悬置线电路实现方法 |
-
2018
- 2018-08-23 CN CN201810966432.6A patent/CN109166729B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166729A (zh) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101295585B (zh) | 电容器、包含该电容器的电路板及集成电路承载基板 | |
| KR101571345B1 (ko) | 각각 적어도 하나의 전송 라인을 포함하는 2개의 기판을 상호 연결하기 위한 시스템 | |
| US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
| JP2004140183A (ja) | 積層コンデンサ | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| CN103813627A (zh) | 多层电路基板 | |
| KR20150018140A (ko) | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| CN1184342A (zh) | 高频电路装置及其使用的电子元件 | |
| KR20030063433A (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
| US9060428B2 (en) | Coreless multi-layer circuit substrate with minimized pad capacitance | |
| US8860531B2 (en) | Filter having electrical circuit arrangement with concentrated elements in multi-layer substrates | |
| US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
| CN109166729B (zh) | 基于介质集成悬置线和高介电材料的电容结构 | |
| US7035080B1 (en) | Combined multilayer and single-layer capacitor for wirebonding | |
| CN108901123B (zh) | 一种电路板及电子设备 | |
| US7821353B2 (en) | Directional coupler | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| US20040028888A1 (en) | Three dimensional multilayer RF module having air cavities and method fabricating same | |
| CN101615712A (zh) | 谐振器及带通滤波器 | |
| US7102874B2 (en) | Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode | |
| US7446995B2 (en) | Symmetrical capacitor | |
| CN111478677A (zh) | 一种基于LTCC的670MHz低通滤波器及设计方法 | |
| KR101943032B1 (ko) | 저유전율 소재가 포함된 인쇄회로기판 | |
| CN115881715B (zh) | 一种基于厚薄膜电路基板的lange电桥及其制备方法 | |
| KR20050029928A (ko) | 적층형 세라믹 커플러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |