KR20140099280A - 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법 - Google Patents

인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20140099280A
KR20140099280A KR1020147016869A KR20147016869A KR20140099280A KR 20140099280 A KR20140099280 A KR 20140099280A KR 1020147016869 A KR1020147016869 A KR 1020147016869A KR 20147016869 A KR20147016869 A KR 20147016869A KR 20140099280 A KR20140099280 A KR 20140099280A
Authority
KR
South Korea
Prior art keywords
conductive
conductive circuit
circuit
printed
dielectric cover
Prior art date
Application number
KR1020147016869A
Other languages
English (en)
Inventor
찰스 렌달 마일스트롬
조셉 디. 로콘드로
마이클 프레드릭 라브
데이비드 브루스 사라프
Original Assignee
타이코 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이코 일렉트로닉스 코포레이션 filed Critical 타이코 일렉트로닉스 코포레이션
Publication of KR20140099280A publication Critical patent/KR20140099280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0999—Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄 회로 기판(100)은, 제1 면(104)을 갖는 기판(102), 상기 제1 면 상에 퇴적된 제1 도전성 회로(110), 및 상기 제1 면 상에 퇴적되고 상기 제1 도전성 회로의 적어도 일부를 커버하는 유전 커버(116)를 포함한다. 유전 커버는 에지(172)를 갖고, 제1 면은 에지를 벗어나 노출된다. 제2 도전성 회로(110)는 유전 커버와 기판 상에 퇴적된다. 제2 도전성 회로는, 제2 도전성 회로의 적어도 일부가 유전 커버 상에 퇴적되고 제2 도전성 회로의 적어도 일부가 제1 면 상에 퇴적되도록, 에지에 걸쳐 이어진다.

Description

인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법{PRINTED CIRCUIT BOARDS AND METHODS OF MANUFACTURING PRINTED CIRCUIT BOARDS}
본 개시 내용은 일반적으로 인쇄 회로 기판 및 인쇄 회로 기판을 제조하는 방법에 관한 것이다.
회로 기판은 통상적으로 구리 클래드 라미네이트 층(Copper Clad Laminated Layers)을 사용하여 제조된다. 도전성 구리층을 유전층에 부착한 후 구리 포일을 에칭하여 그 층 상에 트레이스 패턴을 남긴다. 유전층들을 함께 라미네이트하여, 다층 회로 기판을 제조한다. 종래의 회로 기판들은 평평하고 전체 기판을 커버하는 층들을 각각 갖는다. 도전성 비아(Via)들은 회로 기판들을 통해 연장되어 서로 다른 층들 상의 트레이스들에 전기적으로 접속된다. 고 밀도 응용 분야일수록 회로 기판을 통해 더욱 많은 개수의 회로 트레이스들을 경로 설정하는 데 더욱 많은 층들을 필요로 한다. 층들이 추가됨으로 인해 전체 회로 기판에 두께가 더해진다.
다양한 유형의 기판들 상에 제조될 수 있는 회로 기판에 대한 요구가 여전히 남는다.
본 발명에 따르면, 제1 면을 갖는 기판, 제1 면 상에 퇴적된 제1 도전성 회로, 및 제1 면 상에 퇴적되고 제1 도전성 회로의 적어도 일부를 커버하는 유전 커버(dielectric cover)를 구비하는 인쇄 회로 기판을 제공한다. 유전 커버는 에지를 갖고, 제1 면은 에지를 벗어나 노출된다. 제2 도전성 회로는 유전 커버와 기판 상에 퇴적된다. 제2 도전성 회로는, 제2 도전성 회로의 적어도 일부가 유전 커버 상에 퇴적되고 제2 도전성 회로의 적어도 일부가 제1 면 상에 퇴적되도록, 에지에 걸쳐 이어진다.
이하, 첨부 도면을 참조하여 본 발명을 예를 들어 설명한다.
도 1은 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판의 사시도.
도 2는 인쇄 회로 기판을 제조하는 예시적인 공정을 도시하는 도.
도 3은 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판의 사시도.
도 4는 도 3에 도시한 인쇄 회로 기판의 일부의 단면도.
도 5는 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판의 하부 사시도.
도 6은 도 5에 도시한 인쇄 회로 기판의 상부 사시도.
도 1은 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판(100)을 도시한다. 인쇄 회로 기판(100)은 제1 면(104)과 반대측 제2 면(106)을 갖는 기판(102)을 포함한다. 기판(102)은 인쇄 회로 기판(100)의 베이스 벽을 형성한다. 기판(102)은 임의의 종류의 기판일 수 있다. 예를 들어, 기판(102)은 FR-4 물질 등의 합성 물질일 수 있다. 다른 실시예들에서, 기판(102)은 사출 성형 플라스틱 등의 플라스틱 물질일 수 있고, 또는 세라믹 물질일 수 있다. 다른 대체 실시예들에서, 기판(102)은 금속 클래드 회로 기판을 형성하는 데 사용되는 알루미늄 블록 등의 금속 기판일 수 있다. 기판(102)은 평면형 기판일 수 있고 하나 이상의 층을 포함할 수 있다. 다른 실시예들에서, 기판(102)은 비평면형일 수 있고, 서로 평면을 이루지 않는 배향으로 연장되는 벽들을 포함할 수 있다. 특정한 실시예에서, 기판(102)은 셀폰, PC 태블릿, 컴퓨터, GPS 장치 등의 전자 장치 또는 다른 전자 장치의 하우징 또는 케이스일 수 있다.
예시적인 일 실시예에서, 인쇄 회로 기판(100)은 기판(102)의 하나 이상의 면들이나 층들 상에 퇴적된 도전성 회로들(110)을 포함한다. 인쇄 회로 기판(100) 상에 임의의 개수의 도전성 회로(110)를 제공할 수 있다. 예시한 실시예에서, 인쇄 회로 기판(100)은, 제1 면(104) 상에 퇴적된 제1 도전성 회로(112), 및 제1 면(104) 상에 퇴적된 제2 도전성 회로(114)를 포함한다.
인쇄 회로 기판(100)은, 제1 면(104) 상에 퇴적되고 제1 도전성 회로(112)의 적어도 일부를 커버하는 유전 커버(116)를 포함한다. 유전 커버(116)는, 제1 도전성 회로(112)와 제2 도전성 회로(114)의 교차부에 근접한 제1 도전성 회로(112)의 일부 위에 선택적으로 퇴적된다. 선택 사항으로, 유전 커버(116)는 제2 도전성 회로(114)의 일부를 커버할 수 있다.
제3 도전성 회로(118)는 유전 커버(116) 상에 퇴적된다. 제3 도전성 회로(118)는 제2 도전성 회로(114) 상에 퇴적되어 제2 도전성 회로와 전기적으로 결합한다. 제3 도전성 회로(118)는 제2 도전성 회로(114)와 함께 회로 경로의 일부를 형성한다. 선택 사항으로, 제2 및 제3 도전성 회로들(116, 118)은 서로 다른 시간에 인쇄되기보다는 단일 트레이스로서 인쇄될 수 있다. 제3 도전성 회로(118)는 제1 도전성 회로(112) 위로 이어지며, 이때, 유전 커버(116)는 제3 도전성 회로(118)와 제1 도전성 회로(112) 사이에 위치한다. 유전 커버(116)는 제1 도전성 회로(112)를 제3 도전성 회로(118)로부터 전기적으로 분리한다. 유전 커버(116)는, 제2 도전성 회로(114)를 제1 도전성 회로(112)에 전기적으로 접속하지 않고서 제2 도전성 회로(114)가 제1 도전성 회로(112) 위로 가로지를 수 있게 한다. 인쇄 회로 기판(100)은, 제3 도전성 회로(118)를 사용하여 제2 도전성 회로(114)의 부분들을 연결하여, 제1 도전성 회로에 제2 도전성 회로가 전기적으로 접속되지 않게 하면서 제1 도전성 회로(112) 위를 가로지른다. 유전 커버(116)는 두 개의 회로(112, 118)를 서로 전기적으로 분리한다.
도 1에 도시한 도전성 회로들(110)은 서로 대략 수직으로 연장되지만, 도전성 회로들(110)은 대체 실시예들에서 임의의 방향으로 연장될 수도 있다. 도전성 회로들(110)과 유전 커버(116)는 적층형 회로 구성을 형성한다. 추가 유전 커버(116)와 도전성 회로(110)를 퇴적함으로써 임의의 개수의 적층들을 이용할 수 있다. 유전 커버 또는 범프의 층들을 퇴적하고 도전성 트레이스의 층들을 퇴적하는 빌드업 프로시저(build-up procedure)를 이용함으로써, 회로 트레이스들이 서로 교차되고 및/또는 기판 위의 공통 공간에 끼워져 회로들의 풋프린트를 감소시킬 수 있다. 빌드업 프로시저는, 유전층들 상에 라미네이트된 에칭된 구리 시트들의 층들을 갖는 통상적인 회로 기판과는 달리, 전자 장치의 경우와 같이 회로들이 임의의 유형의 기판 상에 인쇄 및 적층될 수 있게 한다. 기판(102)에 상대적으로 가까운 도전성 회로들(110)을 내측 도전성 회로라 칭하고, 적층부 내에서 기판(102)으로부터 상대적으로 멀리 잇는 도전성 회로들(110)을 외측 도전성 회로라 칭한다. 유전 커버(116)에 의해 내측 도전성 회로(예를 들어, 제1 도전성 회로(112))의 임의의 길이를 커버할 수 있다. 유전 커버(116)는 도전성 회로들(110) 간의 아칭(arching)을 방지하도록 충분히 큰 크기를 갖는다. 유전 커버(116)는 도전성 회로들(110) 간의 전기적 분리를 제공하도록 충분히 큰 크기를 갖는다. 선택 사항으로, 제3 도전성 회로(118)는, 유전 커버들과 도전성 회로들의 적층부 위로 연장되는 다른 유전 회로를 갖는 다른 유전 커버에 의해 커버될 수 있다. 따라서, 도전성 회로들(110)과 유전 커버들(116)을 적층함으로써 다층 회로 기판을 제공한다.
도전성 회로들(110)은 도전성 회로들의 교차부 근처에 있는 또는 도전성 회로들의 교차부로부터 떨어져 있는 다른 전자 부품들에 접속될 수 있다. 예를 들어, 단자들 또는 컨택트들을 도전성 회로들(110)에 종단할 수 있다. 도전성 회로들(110)은 프로세서, 배터리 등의 다른 전자 부품들에 또는 기판(102)에 장착된 다른 전자 부품에 전기적으로 접속될 수 있다. 도전성 회로들(110)은 인쇄 회로 기판(100)을 통해 연장되는 비아들에 접속될 수 있다.
도 2는 도 1에 도시한 인쇄 회로 기판(100) 등의 인쇄 회로 기판을 제조하는 예시적인 공정을 도시한다. 도 2는 대략 참조 번호 130 내지 140으로 식별되는 서로 다른 제조 단계들에서의 인쇄 회로 기판(100)을 도시한다. 단계 130에서는, 기판(102)을 제공한다. 기판(102)은 특정한 응용 분야에 따라 임의의 크기나 형상을 가질 수 있다. 기판(102)은 평면형 또는 비평면형일 수 있다.
단계 132에서는, 기판(102) 상에 인쇄 도전성 트레이스(150)를 퇴적한다. 인쇄 도전성 트레이스(150)는 기판(102)에 부착되는 도전성 잉크일 수 있다. 인쇄 도전성 트레이스(150)는, 인쇄 도전성 트레이스(150)를 기판(102) 상에 패드 인쇄함으로써, 기판(102)의 제1 면(104) 상에 인쇄될 수 있다. 인쇄 도전성 트레이스(150)는 대체 실시예들에서 다른 공정이나 수단에 의해 퇴적될 수도 있다. 예를 들어, 인쇄 도전성 트레이스(150)는 대체 실시예들에서 스크린 인쇄될 수 있고 또는 레이저 인쇄될 수 있다.
인쇄 도전성 트레이스들(150)은 도전성 회로들(110)을 형성하는 데 사용된다. 인쇄 도전성 트레이스들(150)은 특정한 실시예에 따라 임의의 레이아웃을 가질 수 있다. 임의의 개수의 인쇄 도전성 트레이스들(150)을 제공할 수 있다. 인쇄 도전성 트레이스들(150) 중 적어도 일부를 함께 접속하여 공통 회로를 형성할 수 있다. 다른 인쇄 도전성 트레이스들(150)은 서로 다른 도전성 회로들을 형성하도록 다른 인쇄 도전성 트레이스들(150)과는 독립적일 수 있다. 예시한 실시예에서, 인쇄 도전성 트레이스들(150') 중 하나는 다른 인쇄 도전성 트레이스들(150")의 일측 상에 제1 세그먼트(152) 및 다른 인쇄 도전성 트레이스(150")의 타측 상에 제2 세그먼트(154)를 갖고서 불연속적이다. 제1 및 제2 세그먼트들(152, 154)은, 다른 인쇄 도전성 트레이스들(150")에 근접해 있지만 세그먼트들(152, 154)과 다른 인쇄 도전성 트레이스들(150") 사이에 공간이나 갭(160, 162)이 있는 근단부들(156, 158)을 갖는다.
단계 134에서, 도전성 회로 트레이스들(170)은 기판(102) 상에 퇴적된다. 도전성 회로 트레이스들(170)은 인쇄 도전성 트레이스들(150) 상에 퇴적된다. 인쇄 도전성 트레이스들(150)은 도전성 회로 트레이스들(170)을 퇴적하기 위한 시드 층들로서 기능한다. 예시적인 일 실시예에서, 도전성 회로 트레이스들(170)은 인쇄 도전성 트레이스들(150)을 도금함으로써 퇴적된다. 도전성 회로 트레이스들(170)은 인쇄 도전성 트레이스들(150)을 전기 도금함으로써 도금될 수 있다. 예를 들어, 기판(102)을 도금 물질의 조(bath) 내에 현수하고 있는 동안 인쇄 도전성 트레이스들(150)에 전하를 인가할 수 있다. 도금은, 인쇄 회로 기판(100)이 인쇄 도전성 트레이스(150)의 영역들에 도금되도록, 인쇄 도전성 트레이스(150)의 도전성 잉크에 부착된다.
도전성 회로 트레이스(170)는 인쇄 도전성 트레이스(150)보다 두꺼울 수 있고 및/또는 고 밀도일 수 있다. 도전성 회로 트레이스(170)는 인쇄 도전성 트레이스(150)보다 고 전류 전달 용량을 가질 수 있다. 도전성 회로 트레이스(170)의 크기는 도전성 회로(110)에 의해 송신되는 신호들의 유형에 의존할 수 있다. 예를 들어, 도전성 회로 트레이스(170)는 데이터를 전달하는 도전성 회로(110)와는 달리 전력을 전달하는 도전성 회로를 위해 더욱 두꺼울 수 있다. 도전성 회로 트레이스(170)는, 인쇄 도전성 트레이스(150)만을 사용하는 경우보다 많은 전류가 도전성 회로들을 따라 전달될 수 있게 한다. 대체 실시예들에서는, 인쇄 도전성 트레이스(150)를 도전성 회로 트레이스(170)로 도금하기보다는, 인쇄 도전성 트레이스들(150)의 다수의 층들을 부착하여 두께를 증가시킬 수 있고 이에 따라 전류 전달 용량을 증가시킬 수 있다. 예를 들어, 인쇄 도전성 트레이스들(150)의 다수의 인쇄 스트로크를 기판(102)에 부착할 수 있다. 이러한 실시예들은 임의의 후 도금(post plating) 없이 실시될 수 있다.
단계 136에서는, 유전 커버(116)가 기판(102)의 제1 면(104) 상에 퇴적된다. 유전 커버(116)는 도전성 회로 트레이스들(170)의 적어도 일부를 커버할 수 있다. 유전 커버(116)는, 유전 커버(116)가 제1 면(104)으로 천이되는 에지(172)를 갖는다. 선택 사항으로, 유전 커버(116)는, 에지(172)에 근접할수록 얇아지고 유전 커버(116)의 중심(174)에 근접할수록 두꺼워지는 범프 또는 마운드처럼 성형될 수도 있다. 유전 커버(116)는 에지(172)로부터 중심(174)을 향하는 곡선형 천이부를 가질 수 있다. 선택 사항으로, 유전 커버(116)는 중심(174)에서 안정부(plateau)를 가질 수도 있고, 여기서, 유전 커버(116)의 상부는 대략 평면형일 수 있지만 제1 면(104) 위로 상승될 수 있다.
예시적인 일 실시예에서, 유전 커버(116)는 유전 물질을 기판(102) 상에 패드 인쇄함으로써 기판(102) 상에 퇴적된다. 유전 커버(116)는 대체 실시예들에서 다른 수단이나 공정에 의해 퇴적될 수도 있다. 예를 들어, 유전 커버(116)는 기판(102) 상에 도트 또는 비드로서 주입될 수 있다. 유전 커버(116)는 임의의 유전 물질로 제조될 수 있다. 유전 커버(116)는 에폭시일 수 있다.
유전 커버(116)는 내면(176) 및 내면(176)에 대향하는 외면(178)을 갖는다. 내면(176)은 제1 면(104) 및 도전성 회로 트레이스들(170) 상에 퇴적되고 이러한 제1 면 및 도전성 회로 트레이스들과 직접 결합한다. 외면(178)은 다른 도전성 회로(110)를 수용하도록 노출된다. 외면(178)은 유전 커버(116)의 측벽을 형성하고, 이하, 측벽(178)이라 칭할 수 있다. 유전 커버(116)의 측벽(178)은 기판(102)으로부터 외측으로 연장되고, 이러한 기판은 인쇄 회로 기판(100)의 베이스 벽을 형성한다. 유전 커버(116)의 측벽(178)은 곡선형일 수 있다. 선택 사항으로, 유전 커버(116)가 안정부를 포함하면, 안정부는 유전 커버(116)의 상부 벽을 형성할 수도 있고, 이때, 측벽(178)은 기판(102)에 의해 형성되는 상부 벽과 하부 벽 사이에서 연장된다.
단계 138에서, 인쇄 도전성 트레이스(180)는 유전 커버(116) 상에 퇴적된다. 인쇄 도전성 트레이스(180)는 인쇄 도전성 트레이스(150)와 유사할 수 있다. 인쇄 도전성 트레이스(180)는 에지(172)를 가로질러 기판(102) 및/또는 도전성 회로들(110) 중 하나의 도전성 회로 트레이스(170) 상으로 연장된다. 인쇄 도전성 트레이스(180)는 도전성 잉크를 사용하여 패드 인쇄에 의해 유전 커버(116)에 부착될 수 있다. 예시적인 일 실시예에서, 인쇄 도전성 트레이스(180)는, 인쇄 도전성 트레이스(180)의 제1 세그먼트(182)가 제1 면(104) 또는 도전성 회로 트레이스(170) 상에 퇴적되는 곳에서 비평면형이고 제1 면(104)의 평면에 대하여 대략 평면형이며 평행하다. 인쇄 도전성 트레이스(180)의 제2 세그먼트(184)는 유전 커버(116) 상에 퇴적되고, 유전 커버(116)의 곡선형 외면(178)을 따라 천이된다. 인쇄 도전성 트레이스(180)를 위한 인쇄 기술은 비평면형 표면들 상에서의 인쇄를 가능하게 한다. 인쇄 도전성 트레이스(180)를 위한 인쇄 기술은 도전성 잉크가 유전 커버(116)의 곡면을 따라 천이될 수 있게 한다.
단계 140에서, 도전성 회로 트레이스(190)는 제2 인쇄 도전성 트레이스(180) 상에 퇴적된다. 도전성 회로 트레이스(190)는 도전성 회로 트레이스(170)와 유사할 수 있다. 도전성 회로 트레이스(190)는 전기 도금 공정 등의 도금 공정에 의해 퇴적될 수 있다. 도전성 회로 트레이스(190)는 인쇄 도전성 트레이스(180)를 커버한다. 도전성 회로 트레이스(190)는, 제2 도전성 회로(114)를 형성하는 도전성 회로 트레이스(170)에 전기적으로 접속되고 이러한 도전성 회로 트레이스 상에 퇴적된다. 도전성 회로 트레이스(190)는 제3 도전성 회로(118)를 형성한다. 제3 도전성 회로(118)는 제2 도전성 회로(114)에 전기적으로 접속되고 이러한 제2 도전성 회로의 일부를 형성한다. 도전성 회로 트레이스(190)는 제1 도전성 회로(112)를 형성하는 도전성 회로 트레이스(170)로부터 전기적으로 분리된다. 제3 도전성 회로(118)는 유전 커버(116)에 의해 제1 도전성 회로(112)로부터 전기적으로 분리된다.
다른 실시예들에서, 전술한 바와 같이, 인쇄 회로 기판은, 도전성 회로 트레이스(190)를 도금 또는 퇴적하지 않고서 제조될 수 있다. 오히려, 인쇄 도전성 트레이스(180)는 충분한 전류 전달 용량을 가질 수 있다. 인쇄 도전성 트레이스(180)는, 도전성 회로 트레이스(190)를 필요로 하지 않고서 전류 전달 용량을 증가시키도록 다수의 층들에 부착될 수 있다.
도 3은 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판(200)을 도시한다. 도 4는 인쇄 회로 기판(200)의 일부의 단면도이다. 인쇄 회로 기판(200)은 제1 면(204) 및 대향하는 제2 면(206)을 갖는 기판(202)을 포함한다. 기판(202)은 인쇄 회로 기판(200)의 베이스 벽을 형성한다. 기판(202)은 (도 1에 도시한) 기판(102)과 유사할 수 있다.
예시적인 일 실시예에서, 인쇄 회로 기판(200)은 기판(202)의 하나 이상의 면이나 층 상에 퇴적된 도전성 회로들(210)을 포함한다. 인쇄 회로 기판(200) 상에 임의의 개수의 도전성 회로(210)를 제공할 수 있다. 예시한 실시예에서, 인쇄 회로 기판(200)은 제1 면(204) 상에 퇴적된 제1 도전성 회로(212)를 포함한다. 제1 면(204) 상에는 하나의 도전성 회로(210)만이 도시되어 있지만, 제1 면(204) 상에는 임의의 개수의 도전성 회로(210)를 제공할 수 있다.
인쇄 회로 기판(200)은, 제1 면(204) 상에 퇴적되고 제1 도전성 회로(212)의 적어도 일부를 커버하는 유전 커버(214)를 포함한다. 유전 커버(214)는 제1 면(204)과 제1 도전성 회로(212)의 일부에 걸쳐 선택적으로 퇴적된다. 예시적인 일 실시예에서, 유전 커버(214)는 관통되는 비아(216) 또는 개구를 포함한다. 비아(216)는 유전 커버(214)에 의해 둘레에서 둘러싸인다. 예시적인 일 실시예에서, 제1 도전성 회로(212)는 비아(216) 내에서 노출된다.
제2 도전성 회로(218)는 유전 커버(214) 상에 퇴적된다. 제2 도전성 회로(218)는 비아(216) 내로 천이되고, 비아(216) 내에서 제1 도전성 회로(212)와 전기적으로 결합한다. 제2 도전성 회로(218)는 제1 도전성 회로(212)와 공통 회로 경로(Path)의 일부를 형성한다. 유전 커버(214)는, 제2 도전성 회로(218)를 다른 도전성 회로들(210)에 전기적으로 접속할 필요 없이, 그 다른 도전성 회로들(210)이 경로 설정되어 있는 기판(102)의 다른 부분들 위로 제2 도전성 회로(218)가 가로지를 수 있게 한다. 도 3에 도시한 제2 도전성 회로(218)는 제1 도전성 회로(212)에 대략 수직으로 연장되고 있지만, 도전성 회로들(212, 218)은 대체 실시예들에서 임의의 방향으로 연장될 수 있다. 도전성 회로들(210)과 유전 커버(214)는 적층형 회로 구성을 형성한다. 유전 커버(214)는, 제1 도전성 회로(214)가 위치해 있는 면 위로 상승된 면에서 제2 도전성 회로(218)를 상승시킨다. 추가 유전 커버(214)와 도전성 회로(210)를 퇴적함으로써 임의의 개수의 적층된 층들을 이용할 수 있다.
도전성 회로들(210)은 도전성 회로들(210)의 교차부로부터 원격된 다른 전자 부품들에 접속될 수 있다. 예를 들어, 단자 또는 컨택트를 도전성 회로(210)에 종단할 수 있다. 도전성 회로들(210)은, 프로세서, 배터리 등의 다른 전자 부품들 또는 기판(202)에 장착된 다른 전자 부품에 전기적으로 접속될 수 있다. 도전성 회로들(210)은 인쇄 회로 기판(200)을 통해 연장되는 비아들에 접속될 수 있다.
인쇄 회로 기판(200)은 (도 2에 도시한) 인쇄 회로 기판(100)과 마찬가지 방식으로 제조될 수 있다. 기판(202)은, 제공되며, 특정한 응용 분야에 따라 임의의 크기나 형상을 가질 수 있다. 기판(202)은 평면형 또는 비평면형일 수 있다.
인쇄 도전성 트레이스(250)는 기판(202) 상에 퇴적된다. 인쇄 도전성 트레이스(250)는 기판(202)에 부착되는 도전성 잉크일 수 있다. 인쇄 도전성 트레이스(250)는, 예를 들어, 인쇄 도전성 트레이스(250)를 기판(202) 상에 패드 인쇄함으로써, 기판(202)의 제1 면(204) 상으로 인쇄될 수 있다. 인쇄 도전성 트레이스(250)는 대체 실시예들에서 다른 공정이나 수단에 의해 퇴적될 수도 있다.
도전성 회로 트레이스들(270)은 기판(202) 상에 퇴적된다. 도전성 회로 트레이스들(270)은 인쇄 도전성 트레이스들(250) 상에 퇴적된다. 예시적인 일 실시예에서, 도전성 회로 트레이스들(270)은 인쇄 도전성 트레이스들(250)을 도금함으로써 퇴적된다. 도전성 회로 트레이스들(270)은 인쇄 도전성 트레이스들(250)을 전기 도금함으로써 도금될 수 있다. 도전성 회로 트레이스(270)는 인쇄 도전성 트레이스(250)보다 두껍고 및/또는 고 밀도일 수 있다. 도전성 회로 트레이스(270)는 인쇄 도전성 트레이스(250)보다 큰 전류 전달 용량을 가질 수 있다.
유전 커버(214)는 기판(202)의 제1 면(204) 상에 퇴적된다. 유전 커버(214)는 도전성 회로 트레이스들(270)의 적어도 일부를 커버할 수 있다. 유전 커버(214)는, 유전 커버(214)가 제1 면(204)으로 천이되는 에지(272)를 갖는다. 한 에지(272)는 비아(216)를 둘러싼다. 다른 하나의 에지(272)는 유전 커버(214)의 측벽을 둘러싼다. 유전 커버(214)는 에지(272)로부터 유전 커버(214)의 상부 벽(274)을 향하는 곡선형 천이부를 가질 수 있다.
예시적인 일 실시예에서, 유전 커버(214)는, 유전 물질을 기판(202) 상에 패드 인쇄함으로써, 기판(202) 상에 퇴적된다. 유전 커버(214)는 대체 실시예들에서 다른 수단이나 공정에 의해 퇴적될 수도 있다. 유전 커버(214)는 임의의 유전 물질로 제조될 수 있다. 유전 커버(214)는 에폭시일 수 있다.
유전 커버(214)는 내면(276) 및 내면(276)에 대향하는 외면(278)을 갖는다. 내면(276)은 제1 면(204) 및 도전성 회로 트레이스들(270) 상에 퇴적되고 이러한 제1 면 및 도전성 회로 트레이스들에 직접 결합한다. 외면(278)은 다른 도전성 회로(210)를 수용하도록 노출된다. 외면(278)은 유전 커버(214)의 측벽을 형성하고, 이하, 측벽(278)이라 칭할 수 있다. 유전 커버(214)의 측벽(278)은 곡선형일 수 있다. 한 측벽(278)은, 비아(216)를 형성하고, 상부 벽(274)으로부터 에지(272)로 연장되어 비아(216)를 둘레에서 둘러싼다.
인쇄 도전성 트레이스(280)는 유전 커버(214) 상에 퇴적된다. 인쇄 도전성 트레이스(280)는 인쇄 도전성 트레이스(250)와 마찬가지일 수 있다. 인쇄 도전성 트레이스(280)는 에지(272)를 가로질러 비아(216) 내로 연장될 수 있다. 인쇄 도전성 트레이스(280)는 제1 도전성 회로(212)를 형성하는 도전성 회로 트레이스(270)와 기판(202) 상으로 연장될 수 있다. 인쇄 도전성 트레이스(280)는 도전성 잉크를 사용하여 패드 인쇄에 의해 부착될 수 있다. 예시적인 일 실시예에서, 인쇄 도전성 트레이스(280)는, 인쇄 도전성 트레이스(280)의 제1 세그먼트(282)가 제1 면(204)과 도전성 회로 트레이스(270) 상에 퇴적되는 비평면형이다. 인쇄 도전성 트레이스(280)의 제2 세그먼트(284)는, 유전 커버(214) 상에 퇴적되고, 유전 커버(214)의 곡선형 외면(278)을 따라 천이된다. 인쇄 도전성 트레이스(280)를 위한 인쇄 기술은 비평면형 표면 상에서의 인쇄를 가능하게 한다. 인쇄 도전성 트레이스(280)를 위한 인쇄 기술은 도전성 잉크가 유전 커버(214)의 곡면을 따라 천이될 수 있게 한다.
도전성 회로 트레이스(290)는 제2 인쇄 도전성 트레이스(280) 상에 퇴적된다. 도전성 회로 트레이스(290)는 도전성 회로 트레이스(270)와 마찬가지일 수 있다. 도전성 회로 트레이스(290)는 전기 도금 공정 등의 도금 공정에 의해 퇴적될 수 있다. 도전성 회로 트레이스(290)는 인쇄 도전성 트레이스(280)를 커버한다. 도전성 회로 트레이스(290)는, 제1 도전성 회로(212)를 형성하는 도전성 회로 트레이스(270)에 전기적으로 접속되고 이러한 도전성 회로 트레이스 상에 퇴적된다. 도전성 회로 트레이스(290)는 제2 도전성 회로(218)를 형성한다. 제2 도전성 회로(218)는 제1 도전성 회로(212)에 전기적으로 접속되고 이러한 도전성 회로의 일부를 형성한다.
도 5와 도 6은 예시적인 일 실시예에 따라 형성된 인쇄 회로 기판(300)을 도시한다. 도 5는 인쇄 회로 기판(300)의 하부 사시도이다. 도 6은 인쇄 회로 기판(300)의 상부 사시도이다. 인쇄 회로 기판(300)은 하나 이상의 도전성 회로들(304)이 퇴적된 기판(302)을 포함한다. 기판(302)은 비평면형이고, 도전성 회로들(304)은 기판(302)의 비평면형 표면에 걸쳐 이어진다.
기판(302)은 베이스 벽(306)과 베이스 벽(306)으로부터 연장되는 측벽(308)을 포함한다. 예시한 실시예에서, 측벽(308)은 베이스 벽(306)에 대하여 대략 수직으로 배향된다. 베이스 벽(306)과 측벽(308)은 모서리(310)에서 접한다. 베이스 벽(306)과 측벽(308)은 모서리(310)에 걸쳐 이어진다. 베이스 벽(306)과 측벽(308)은 비평면형 표면을 형성한다.
예시적인 일 실시예에서, 베이스 벽(306)과 측벽(308)은 전자 부품들을 내부에서 유지하도록 구성된 케이스 또는 하우징의 외벽들이다. 예를 들어, 베이스 벽(306)과 측벽(308)은, 셀폰, 컴퓨터, PC 태블릿, GPS 장치 등의 전자 장치 또는 다른 유형의 전자 장치의 케이스의 일부일 수 있다. 베이스 벽(306)과 측벽(308)은 일체형으로 형성되고, 사출 성형 폴리머, 기계 가공 폴리머, 압출 폴리머, 유연한 필름, 합성 복합 물질, 유리 물질, 세라믹 물질, 유전체 코팅 금속 물질 등의 유전 물질, 또는 특정 응용 분야를 위한 다른 임의의 적절한 유전 물질로 제조된다. 베이스 벽(306)과 측벽(308)은 내면들(312)과 외면들(314)을 갖는다. 내면들(312)은, 배터리, 프로세서, 카메라, 디스플레이 등의 전자 부품들(318)을 유지하는 캐비티(316)를 형성한다.
예시적인 일 실시예에서, 도전성 회로들(304)은 베이스 벽(306)과 측벽들(308)의 외면들(314) 상에 안테나(320)를 형성한다. 선택 사항으로, 안테나(320)는, 외면들(314)에 더하여 또는 외면들을 대체하여 내면들(312) 상에 제공될 수도 있다. 안테나(320)는 기판(302)의 비평면형 표면들을 따라 연장된다. 안테나(320)는 (도 1과 도 2에 도시한) 도전성 회로들(110)과 마찬가지 방식으로 제조될 수 있다. 안테나(320)는, 기판(302) 상에(예를 들어, 베이스 벽(306)과 측벽(308) 상에) 예를 들어 패드 인쇄에 의해 인쇄되는 인쇄 도전성 트레이스를 가질 수 있다. 선택 사항으로, 인쇄 도전성 트레이스는 단일 연속 인쇄 공정 동안 베이스 벽(306)과 측벽(308) 모두 상에 인쇄될 수 있다. 예를 들어, 패드는, 표면들 상에 도전성 잉크를 퇴적하도록, 베이스 벽(306)과 측벽(308) 모두 상으로 모서리(310)에 걸쳐 롤링될 수 있다. 이어서, 전기 도금에 의해 인쇄 도전성 트레이스를 도전성 회로 트레이스로 도금할 수 있다. 선택 사항으로, 안테나(320)의 일부들은 유전 커버에 의해 커버될 수도 있다. 선택 사항으로, 유전 커버의 일부들은 퇴적된 다른 도전성 회로를 가질 수도 있다. 다른 도전성 회로는 안테나(320)의 일부일 수 있고 또는 다른 회로의 일부일 수도 있다.
도전성 회로들(304)은 다른 실시예들에서 다른 유형의 전기 부품들을 형성할 수 있는데, 예를 들어, 인쇄 유전층과 인쇄 도전성 층을 레이어링하는 인쇄가능 적층 공정을 이용하여 인덕터, 커패시터, 패치 안테나, 쌍극 안테나, 폴드형 쌍극 안테나, F 안테나, 적층형 안테나 등을 형성할 수 있다. 구조들은 기판 상에 x-y 공간을 차지하기보다는 기판으로부터 떨어져 수직으로 상승한다. 예를 들어, 쌍극 안테나에 있어서, 인쇄 컨덕터들은 인쇄 유전체가 사이에 삽입되어 적층되며, 피드라인이 이러한 컨덕터들에 접속된다. 예를 들어, 커패시터에 있어서, 임의의 개수의 도전성 층과 유전층을 인쇄 및 적층하여 기판의 소정의 영역에서 소망하는 커패시턴스를 얻을 수 있다. 예를 들어, 패치 안테나에 있어서, 접지면, 유전체, 및 구동 소자가 적층 구성으로 인쇄된다. 구동 소자는, 에지 또는 센터 등의, 임피던스 매칭과 분극 설정을 위한 특정 지점에서 기동된다. 예를 들어, 스파이럴 인덕터에 있어서, 컨덕터는 공간의 일부 영역 주위에 폐쇄 주변을 생성한다(밀폐된 영역은 구조의 인덕턴스를 결정함). 유전층들은 인쇄에 의해 추가되고, 다른 도전성 층들은 인쇄에 의해 추가되며, 여기서 도전성 층들은, 예를 들어, 간섭 유전층을 거쳐 비아를 통해 다른 층들에 접속된다.
예시적인 일 실시예에서, 도전성 회로들(304)은 베이스 벽(306)의 내면(312) 상에 회로 트레이스들(330)을 형성한다. 선택 사항으로, 회로 트레이스들(330)은 베이스 벽(306)에 더하여 또는 베이스 벽을 대체하여 측벽(308)의 내면들(312) 상에 제공될 수 있다. 회로 트레이스들(330)은 다른 대체 실시예들에서 외면들(314) 상에 제공될 수도 있다. 회로 트레이스들(330)을 이용하여 다양한 전자 부품들(318)을 상호 접속할 수 있다. 예시적인 일 실시예에서, 회로 트레이스들 중 적어도 일부는 다층 또는 적층 회로 기판 레이아웃의 일부로서 형성될 수 있다. 회로 트레이스들을 적층함으로써, 회로 트레이스들을 경로 설정하는 데 필요한 풋프린트가 감소되고, 이는 기판(302)(및 이에 따라 전자 장치)의 전체 크기를 감소시킬 수 있고, 또는 회로 트레이스들이 적층 구성에서 사용되지 않는다면 회로 트레이스들을 경로 설정하는 데 사용될 기판의 특정 영역에 추가 전자 부품들(318)이 위치하게 할 수 있다. 유전 커버들 또는 범프들의 층들을 퇴적하고 도전성 트레이스들의 층들을 퇴적하는 빌드업 프로시저를 이용함으로써, 유전층들 상에 라미네이트된 에칭된 구리 시트들의 층들을 갖는 통상적인 회로 기판과는 달리, 전자 장치의 경우와 같이 회로 트레이스들이 임의의 유형의 기판 상에 적층될 수 있다.
예시적인 일 실시예에서, 기판(302)은 측벽들(308)의 내측에 있는 베이스 벽(306)으로부터 연장되는 돌출부들(332)을 포함한다. 돌출부들(332)은 캐비티(316) 내에 있다. 돌출부들(332)은, 래치(334) 또는 다른 장착 특징부를 사용하여 전자 부품들(318)을 유지하도록 전자 부품들(318)을 위한 장착 위치로서 사용될 수 있다. 돌출부들(332)은 측벽들(336)을 갖는다. 측벽들(336)은 모서리들(338)에서 베이스 벽(306)과 접한다. 모서리들(338)은 베이스 벽(306)으로부터 측벽(336)으로의 곡선형 천이부 등의 매끄러운 천이부를 가질 수 있다. 회로 트레이스들(330)은 베이스 벽(306)으로부터 측벽(336)으로의 천이부에 걸쳐 연장될 수 있다. 베이스 벽들(306)과 측벽들(336)은 비평면형이다. 회로 트레이스들(330)은 베이스 벽들(306)과 측벽들(336)에 의해 형성되는 비평면형 표면을 따라 연장될 수 있다.
예시적인 일 실시예에서, 기판(302)은 베이스 벽(306) 내로 연장되는 포켓들 또는 채널들(340)을 포함한다. 채널들(340)은 캐비티(316) 내에 있다. 채널들(340)은 전자 부품들(318)을 유지하도록 전자 부품들(318)을 위한 장착 위치로서 사용될 수 있다. 채널들(340)은 측벽들(342)을 갖는다. 측벽들(342)은 모서리(344)에서 베이스 벽(306)과 접한다. 모서리들(344)은 베이스 벽(306)으로부터 측벽(342)으로의 곡선형 천이부 등의 매끄러운 천이부를 가질 수 있다. 회로 트레이스들(330)은 베이스 벽(306)으로부터 측벽(342)으로의 천이부에 걸쳐 연장될 수 있다. 베이스 벽들(306)과 측벽들(342)은 비평면형이다. 회로 트레이스들(330)은 베이스 벽들(306)과 측벽들(342)에 의해 형성되는 비평면형 표면을 따라 연장될 수 있다.
회로 트레이스들(330)은 (도 1과 도 2에 도시한) 도전성 회로들(110)과 마찬가지 방식으로 제조될 수 있다. 회로 트레이스들(330)은 기판(302) 상에(예를 들어, 베이스 벽(306) 및/또는 측벽들(336, 342) 상에) 패드 인쇄에 의해 인쇄되는 인쇄 도전성 트레이스를 가질 수 있다. 선택 사항으로, 인쇄 도전성 트레이스는 단일 연속 인쇄 공정 동안 베이스 벽(306)과 측벽들(336, 342) 모두 상에 인쇄될 수 있다. 예를 들어, 패드는, 표면들 상에 도전성 잉크를 퇴적하도록, 베이스 벽(306)과 측벽들(336, 342) 모두 상으로 모서리들(338, 344)에 걸쳐 롤링될 수 있다. 이어서, 예를 들어, 전기 도금에 의해 도전성 회로 트레이스로 인쇄 도전성 트레이스를 도금할 수 있다. 선택 사항으로, 회로 트레이스들(330) 중 일부는 유전 커버들(350)에 의해 커버될 수 있다. 유전 커버들(350)은 적층된 회로 트레이스 구성이 바람직한 이산된 위치들에서 선택적으로 위치할 수 있다. 유전 커버들 중 일부는 퇴적된 다른 회로 트레이스들(330)을 갖는다.
컨택트들(352)은 전자 부품들(318)과의 인터페이싱을 용이하게 하는 위치 등의 소정의 위치에서 회로 트레이스들(330)에 종단된다. 컨택트들(352)은 회로 트레이스들(330)에 솔더링될 수 있다. 대체 실시예들에서, 컨택트들(352)은 다른 수단이나 공정에 의해 회로 트레이스들(330)에 전기적으로 접속될 수 있다. 예를 들어, 컨택트들(352)은 전자 부품들(318)의 일부일 수 있고, 압축 접속부에 의해 회로 트레이스들(330)에 대하여 유지될 수 있다.

Claims (10)

  1. 인쇄 회로 기판(100)으로서,
    제1 면(104)을 갖는 기판(102);
    상기 제1 면 상에 퇴적된 제1 도전성 회로(110);
    상기 제1 면 상에 퇴적되고 상기 제1 도전성 회로의 적어도 일부를 커버하는 유전 커버(116)로서, 상기 유전 커버가 에지(172)를 갖고, 상기 제1 면이 상기 에지를 벗어나 노출되는 것인, 유전 커버; 및
    상기 유전 커버와 상기 기판 상에 퇴적된 제2 도전성 회로(110)를 포함하고,
    상기 제2 도전성 회로는,
    상기 제2 도전성 회로의 적어도 일부가 상기 유전 커버 상에 퇴적되고 상기 제2 도전성 회로의 적어도 일부가 상기 제1 면 상에 퇴적되도록 상기 에지에 걸쳐 이어지는 인쇄 회로 기판(100).
  2. 제1항에 있어서, 상기 제2 도전성 회로(110)는,
    상기 제1 도전성 회로(110) 상에 퇴적되고 상기 제1 도전성 회로에 전기적으로 접속된 인쇄 회로 기판(100).
  3. 제1항에 있어서, 상기 제2 도전성 회로(110)는,
    상기 제1 도전성 회로(110) 위에서 이어지고,
    상기 유전 커버(116)는,
    상기 제2 도전성 회로를 상기 제1 도전성 회로로부터 전기적으로 분리하도록 상기 제1 도전성 회로와 상기 제2 도전성 회로 사이에 위치하는 인쇄 회로 기판(100).
  4. 제1항에 있어서, 상기 유전 커버(116)는,
    상기 제1 도전성 회로(110)보다 약간 넓고 상기 기판(102)의 대부분은 상기 유전 커버에 의해 커버되지 않는 인쇄 회로 기판(100).
  5. 제1항에 있어서, 상기 유전 커버(116)는,
    상기 제1 도전성 회로(110) 위에서 상기 제1 면(104)으로부터 연장되는 범프이고,
    상기 범프는,
    상기 에지(172)로부터 상기 유전 커버의 중심을 향하는 곡선형 천이부를 갖는 인쇄 회로 기판(100).
  6. 제1항에 있어서, 상기 유전 커버(116)는,
    내면(176)과 외면(178)을 갖고,
    상기 내면은,
    상기 제1 면(104)과 상기 제1 도전성 회로(110) 상에 퇴적되고 상기 제1 면과 상기 제1 도전성 회로에 직접 결합하고,
    상기 제2 도전성 회로(110)는,
    상기 유전 커버의 외면 상에 퇴적되고 상기 외면에 직접 결합하는 인쇄 회로 기판(100).
  7. 제1항에 있어서, 상기 유전 커버(214)는,
    비아(216)를 포함하고,
    상기 제1 도전성 회로(210)의 적어도 일부는,
    상기 비아 내에 노출되고,
    상기 에지(272)는,
    상기 비아를 둘레에서 둘러싸고,
    상기 제2 도전성 회로(210)는,
    상기 비아 내로 연장되어 상기 비아 내의 상기 제1 도전성 회로에 결합하는 인쇄 회로 기판(200).
  8. 제1항에 있어서, 상기 제1 및 제2 도전성 회로들(110)은,
    인쇄 도전성 트레이스(150, 180) 및 도전성 회로 트레이스(170, 190)를 각각 포함하고,
    상기 인쇄 도전성 트레이스는,
    패드 인쇄되고,
    상기 도전성 회로 트레이스는,
    상기 인쇄 도전성 트레이스에 전기 도금된 인쇄 회로 기판(100).
  9. 제1항에 있어서, 상기 유전 커버(116)는,
    상기 제1 면(104) 상에 패드 인쇄된 인쇄 회로 기판(100).
  10. 제1항에 있어서,
    상기 기판(102)의 제1 면(104) 상에 퇴적된 제3 도전성 회로(110)를 더 포함하고,
    상기 유전 커버(116)는,
    상기 제3 도전성 회로의 적어도 일부를 커버하고,
    상기 제1 도전성 회로(110)는,
    불연속적이며 상기 제3 도전성 회로의 대향측들에 위치하는 제1 단부(156)와 제2 단부(158)를 갖고,
    상기 제2 도전성 회로(110)는,
    상기 제3 도전성 회로를 가로지르고 상기 제1 및 제2 단부들에 근접해 있는 상기 제1 도전성 회로에 전기적으로 접속되고,
    상기 제2 도전성 회로는,
    상기 유전 커버에 의해 상기 제3 도전성 회로로부터 전기적으로 분리되는 인쇄 회로 기판(100).
KR1020147016869A 2011-12-22 2012-12-05 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법 KR20140099280A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/335,504 US20130161083A1 (en) 2011-12-22 2011-12-22 Printed circuit boards and methods of manufacturing printed circuit boards
US13/335,504 2011-12-22
PCT/US2012/067879 WO2013095922A1 (en) 2011-12-22 2012-12-05 Printed circuit boards and methods of manufacturing printed circuit boards

Publications (1)

Publication Number Publication Date
KR20140099280A true KR20140099280A (ko) 2014-08-11

Family

ID=47520248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016869A KR20140099280A (ko) 2011-12-22 2012-12-05 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법

Country Status (6)

Country Link
US (1) US20130161083A1 (ko)
EP (1) EP2796020A1 (ko)
JP (1) JP2015503843A (ko)
KR (1) KR20140099280A (ko)
TW (1) TW201330724A (ko)
WO (1) WO2013095922A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240074045A1 (en) * 2022-08-31 2024-02-29 Ncr Corporation Conductive ink interconnected devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461436A (en) * 1965-08-06 1969-08-12 Transitron Electronic Corp Matrix-type,permanent memory device
GB1099797A (en) * 1965-10-04 1968-01-17 Marconi Co Ltd Improvements in or relating to electrical circuit arrangements
US3560256A (en) * 1966-10-06 1971-02-02 Western Electric Co Combined thick and thin film circuits
JPS556819A (en) * 1978-06-30 1980-01-18 Hitachi Ltd Thick film circuit board
JPS57133674A (en) * 1981-02-13 1982-08-18 Hitachi Ltd Structure of multilayer wiring
DE3137279C2 (de) * 1981-09-18 1986-12-11 Wilhelm Ruf KG, 8000 München Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte
DE3172643D1 (en) * 1981-12-23 1985-11-14 Ibm Deutschland Multilayer ceramic substrate for semiconductor integrated circuits with a multilevel metallic structure
JPS61210695A (ja) * 1985-03-15 1986-09-18 日立コンデンサ株式会社 印刷配線板の製造方法
US4586105A (en) * 1985-08-02 1986-04-29 General Motors Corporation High voltage protection device with a tape covered spark gap
JPH01154669U (ko) * 1988-04-14 1989-10-24
JPH0325272U (ko) * 1989-07-24 1991-03-15
US6059983A (en) * 1997-09-23 2000-05-09 Hewlett-Packard Company Method for fabricating an overcoated printed circuit board with contaminant-free areas
GB0316351D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A cross-over of conductive interconnects and a method of crossing conductive interconnects
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
EP2050321A1 (de) * 2006-08-03 2009-04-22 Basf Se Verfahren zur herstellung von strukturierten, elektrisch leitfähigen oberflächen
KR101235701B1 (ko) * 2008-12-29 2013-02-21 엘지디스플레이 주식회사 엘이디 백라이트용 연성인쇄회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
TW201330724A (zh) 2013-07-16
EP2796020A1 (en) 2014-10-29
JP2015503843A (ja) 2015-02-02
US20130161083A1 (en) 2013-06-27
WO2013095922A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
JP4408343B2 (ja) 多層プリント配線板の接続構造
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
CN102695366B (zh) 电子部件内置电路板及其制造方法
US9089082B2 (en) Printed circuit board with embedded component and method for manufacturing same
US9699895B2 (en) Flexible board and electronic device
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP5182448B2 (ja) 部品内蔵基板
CN108617089B (zh) 内埋元件柔性电路板及其制造方法
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
TWM470479U (zh) 立體積層配線基板
CN109427731A (zh) 电路基板
KR20190124280A (ko) 소비자 전자 제품용 메인보드 및 단말기
US20110122041A1 (en) Planar antenna
US9629249B2 (en) Component-embedded substrate and communication module
CN108900216B (zh) 一种无线传输模组及制造方法
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
KR20140099280A (ko) 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
CN106341945B (zh) 一种柔性线路板及其制作方法
CN113519127B (zh) 一种用于电子设备的一体机身
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN219780515U (zh) 一种软硬板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
US20230078536A1 (en) Conductive features on system-in-package surfaces
KR101703049B1 (ko) 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application