JP5708902B2 - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP5708902B2 JP5708902B2 JP2014557645A JP2014557645A JP5708902B2 JP 5708902 B2 JP5708902 B2 JP 5708902B2 JP 2014557645 A JP2014557645 A JP 2014557645A JP 2014557645 A JP2014557645 A JP 2014557645A JP 5708902 B2 JP5708902 B2 JP 5708902B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- planar conductor
- circuit board
- auxiliary member
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0141—Liquid crystal polymer [LCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、相対的に変形しにくい第一部分と、第一部分よりもフレキシブルで変形しやすい第二部分と、を有する回路基板、およびその製造方法に関する。
従来、この種の回路基板としては、例えば、下記特許文献1に記載のものがある。特許文献1において、回路基板は、可撓性材料(例えば、ポリイミドや液晶ポリマー)からなる基材シートを積層した基板本体を備えている。この基板本体は、相対的に変形しにくい第一部分と、第一部分よりもフレキシブルで変形しやすい第二部分と、を含む。基板本体には、電子部品や各種電極を電気的に接続するための配線導体と、基材シートよりも硬い材料(例えば、エポキシ樹脂)からなる補強用絶縁膜とが設けられている。補強用絶縁膜は、基材シートの積層方向から平面視したときに、基材シートにおいて変形させたくない領域を覆うように設けられ、これによって、第一部分を形成している。
従来の回路基板では、第一部分を形成するために補強用絶縁膜が用いられる。しかしながら、この補強用絶縁膜の面積が大きくなると、基板本体の特性が補強用絶縁膜に大きく依存してしまい、基材シートの特性(比誘電率の小ささ、損失の小ささ、吸水率の低さ等)を十分に活かし切れないという問題点があった。また、補強用絶縁膜は比較的大面積であり、基材シートとのなじみが悪く、シート間の接合強度に問題を生じる可能性もあった。
それゆえに、本発明の目的は、基材シートの特性(比誘電率の小ささ、損失の小ささ、吸水率の低さ等)を十分に活用可能な回路基板、およびその製造方法を提供することである。
上記目的を達成するために、本発明の一局面は、可撓性材料からなる複数の基材シートを所定方向に積層して圧着した基板本体と、前記基板本体に形成されかつ凹部および凸部を有する少なくとも一つの面状導体パターンと、を備える回路基板である。前記凹部および凸部は前記所定方向の直交方向に延在し、前記凹部は前記所定方向と平行な方向に窪み、前記凸部は前記凹部が窪む方向とは逆方向に突出する。前記少なくとも一つの面状導体パターンは、第一方向に沿って延在する凹部および凸部を有する第一面状導体パターンを含む。前記回路基板は、前記第一面状導体パターンの一方の主面側に設けられ、前記第一方向に沿って延在しており、かつ、前記第一方向と異なる第三方向に間隔をあけて並ぶ複数の第一補助部材をさらに備える。
本発明の他の局面は、可撓性材料からなる複数の基材シートを準備する工程と、前記複数の基材シートの少なくとも一つに、平面状導体パターンを形成する工程と、前記複数の基材シートを所定方向に積層し圧着すると共に、前記平面状導体パターンに所定方向の直交方向に沿って延在する凹部および凸部を形成する工程と、を備える、回路基板の製造方法である。前記凹部は前記所定方向と平行な方向に窪み、前記凸部は前記凹部が窪む方向とは逆方向に突出する。前記少なくとも一つの面状導体パターンは、第一方向に沿って延在する凹部および凸部を有する第一面状導体パターンを含む。前記回路基板の製造方法は、前記第一面状導体パターンの一方の主面側に設けられ、前記第一方向に沿って延在しており、かつ、前記第一方向と異なる第三方向に間隔をあけて並ぶ複数の第一補助部材を形成する工程をさらに備える。
上記各局面によれば、可撓性材料からなる基材シートの特性を十分に活用可能な回路基板、およびその製造方法を提供することができる。
(はじめに)
まず、図中のx軸、y軸およびz軸について説明する。x軸、y軸およびz軸は互いに直交する。z軸は、基材シートの積層方向を示す。便宜上、z軸の負方向側および正方向側を下側および上側とする。また、x軸は基材シートの左右方向を示す。特に、x軸の正方向側および負方向側を右側および左側とする。また、y軸は、基材シートの前後方向を示す。特に、y軸の正方向側および負方向側を奥方向および手前方向とする。
まず、図中のx軸、y軸およびz軸について説明する。x軸、y軸およびz軸は互いに直交する。z軸は、基材シートの積層方向を示す。便宜上、z軸の負方向側および正方向側を下側および上側とする。また、x軸は基材シートの左右方向を示す。特に、x軸の正方向側および負方向側を右側および左側とする。また、y軸は、基材シートの前後方向を示す。特に、y軸の正方向側および負方向側を奥方向および手前方向とする。
(第一実施形態の回路基板の構成)
図1は、本発明の第一実施形態に係る回路基板の縦断面を示す図である。また、図2は、図1に示す回路基板1を基材シート10毎に分解した図である。図1,図2において、回路基板1は、まず、基板本体2と、少なくとも一つの内蔵電子部品(以下、内蔵部品という)3と、少なくとも一つの表面実装型の電子部品(以下、表面実装部品という)4と、複数のパターン導体5と、複数のビア導体6と、複数の外部電極7と、を備えている。
図1は、本発明の第一実施形態に係る回路基板の縦断面を示す図である。また、図2は、図1に示す回路基板1を基材シート10毎に分解した図である。図1,図2において、回路基板1は、まず、基板本体2と、少なくとも一つの内蔵電子部品(以下、内蔵部品という)3と、少なくとも一つの表面実装型の電子部品(以下、表面実装部品という)4と、複数のパターン導体5と、複数のビア導体6と、複数の外部電極7と、を備えている。
基板本体2は、熱可塑性を有する複数の基材シート10(図示は、第一から第九基材シート10a〜10i)を積層して圧着した積層体である。ここで、図1では、二つの基材シート10間の界面を仮想的に一点鎖線にて示している。各基材シート10は、電気絶縁性を有する可撓性材料(例えば、ポリイミドや液晶ポリマー等の熱可塑性樹脂)からなる。ポリイミドや液晶ポリマーは、特に、比誘電率や損失が小さくかつ吸水性が低いことから、基材シート10の材料として好ましい。また、各基材シート10は、z軸の正方向側からの平面視で互いに同じ矩形形状を有しており、少なくとも10[μm]以上の厚さを有する。
基材シート10aは、回路基板1の実装時にマザー基板(図示せず)に最も近接する。この基材シート10aの下面には、マザー基板上のランド電極の位置に合うよう、銅等の導電性材料からなる複数の外部電極7が形成される。
また、基材シート10aには、複数のビア導体6が形成される。各ビア導体6は、例えば、錫および銀の合金等の導電性材料からなる。これらビア導体6は、内蔵部品3および表面実装部品4を含む電子回路をマザー基板に電気的に接続するために用いられ、各基材シート10をz軸方向に貫通するように形成される。なお、図1には、図面が見づらくならないように、一部のビア導体6にのみ参照符号が付けられている。
基材シート10b〜10hは、基材シート10a〜10gの上側主面に積層される。これら上側主面には、銅等の導電性材料からなるパターン導体5が形成される。パターン導体5は、銅や銀を主成分とする比抵抗の小さな導電性材料からなり、大判の基材シートに固着された導体膜(つまり、片面金属張りシートの金属箔)をパターニングすることで形成される。上記パターン導体5は、内蔵部品3および表面実装部品4を含む電子回路における配線や、該電子回路に含まれるコンデンサやインダクタンスの電極を構成する。各パターン導体5は、他の基材シート10に形成されたパターン導体5等と、少なくとも一つのビア導体6を介して電気的に接続される。なお、図1が見づらくならないように、一部のパターン導体5にのみ参照符号が付けられている。
また、特に、基材シート10dにおいて、z軸方向からの平面視(以下、上面視という)で中央部分には、後述の内蔵部品3を収容するためのキャビティが形成される。
また、基材シート10iは、基材シート10hの上側主面に積層される。この上側主面には、表面実装部品4の実装に用いられる複数のランド電極がパターン導体5として形成される。また、基材シート10iにもビア導体6が形成される。各ビア導体6は、基材シート10iのランド電極の真下に、基材シート10iをz軸方向に貫通するように形成される。
内蔵部品3は、典型的にはICチップである。この種のICチップとしては、例えば、EEPROMを搭載し、各種情報を格納可能なセキュアICチップがある。
表面実装部品4は、例えば、ICチップや受動部品である。この種のICチップとしては、例えば、13.56MHz帯のNFC(Near Field Communication)に用いられるRFICチップ4aがある。表面実装部品4の他の例としては、RFICチップ4aに内蔵のアンテナコイルと共に共振回路を構成するチップコンデンサ4bがある。上記のような表面実装部品4は、基材シート10iの上側主面のランド電極に、ハンダ等の導電性接合材を用いて実装される。
ここで、内蔵部品3の割れの防止や、ビア導体6等と内蔵部品3との接合部分の信頼性確保のため、基板本体2において、内蔵部品3の上方および下方の部分に関しては、相対的に変形し難い方が好ましい。その観点で、回路基板1は、上記に加えて、少なくとも一つの面状導体パターン8と、少なくとも一組みの補助部材9と、を備えている。
本実施形態では、回路基板1は、少なくとも一つの面状導体パターン8として、内蔵部品3を挟んで上下方向に相対向する第一面状導体パターン8aおよび第二面状導体パターン8bを備えている。これら面状導体パターン8a,8bは、典型的には、パターン導体5と同じ導電性材料からなる。しかし、これに限らず、他の導電性材料からなっていても構わない。
面状導体パターン8aは、基材シート10b,10cの間に設けられ、例えば、上面視した場合に内蔵部品3の外形線を内包する程度の大きさを有する。また、面状導体パターン8aは、パターン導体5の厚さと概ね同じ厚さを有する。また、面状導体パターン8aは、y軸方向からの平面視で波形形状を有する。より具体的には、面状導体パターン8aには、図3に示すように、y軸方向に沿って延在する複数の凹部81aおよび複数の凸部82aが形成されている。さらに詳細には、凹部81aは、z軸負方向に向けて窪んでおり、凸部82aは、z軸正方向(換言すると、凹部81aが窪む方向とは逆方向)に向けて突出している。また、凹部81aと凸部82aとがx軸方向に交互に現れるよう、面状導体パターン8aは形成されている。
面状導体パターン8bは、基材シート10g,10hの間に設けられ、例えば、上面視した場合に内蔵部品3の外形線を内包する程度の大きさを有する。また、面状導体パターン8bは、パターン導体5の厚さと概ね同じ厚さを有する。また、面状導体パターン8bは、x軸方向からの平面視で波形形状を有する。より具体的には、面状導体パターン8bには、図3に示すように、x軸方向に沿って延在する複数の凹部81bおよび複数の凸部82bが形成されている。さらに詳細には、凹部81bは、z軸負方向に向けて窪んでおり、凸部82bは、z軸正方向(換言すると、凹部81bが窪む方向とは逆方向)に向けて突出している。また、凹部81bと凸部82bとがy軸方向に交互に現れるよう、面状導体パターン8bは形成されている。
以上の面状導体パターン8a,8bは、典型的には、上記電子回路のグランド導体として用いられる。他にも、上記電子回路のコンデンサを構成する電極として用いられても構わないし、回路を構成しない、いわゆるダミー導体として用いられていてもよい。
本実施形態では、回路基板1は、少なくとも一組の補助部材9として、図4等に示すように、第一補助部材9a乃至第四補助部材9dを備えている。補助部材9a〜9dは、基材シート10の圧着工程時に軟化および流動しない性質を有する材料からなる。この種の材料としては、エポキシ等の熱硬化性樹脂が挙げられる。但し、これに限らず、上記性質を有するのであれば、補助部材9a〜9dは、面状導体パターン8a等と同じ材料から構成されても構わない。他にも、補助部材9a〜9dは、基材シート10と同じ可撓性材料(例えば液晶ポリマー)であるが、基材シート10の圧着工程時に軟化しない軟化点を有するものであっても構わない。
上記補助部材9a,9cは、基材シート10の圧着工程の際に面状導体パターン8aを波形形状にするための部材である。
補助部材9aは、圧着工程前の面状導体パターン8aの上側主面上に設けられた複数の短冊状シート部材である。各シート部材において、x軸方向幅は、面状導体パターン8aのものよりもはるかに小さく、20〜500[μm]程度である。また、そのz軸方向厚さは、5〜100[μm]程度である。また、そのy軸方向長さは、面状導体パターン8aと概ね同じ長さである。複数のシート部材は、y軸方向に沿って延在しており、x軸方向に間隔をあけて並んでいる。
また、補助部材9cは、圧着工程前の基材シート10aの上側主面上に設けられた複数の短冊状シート部材である。各シート部材は、補助部材9aのシート部材と概ね同じサイズを有する。また、複数のシート部材は、y軸方向に沿って延在しており、z軸方向からの平面視で、補助部材9aとオーバーラップしないように、x軸方向に間隔をあけて並んでいる。
上記補助部材9b,9dは、基材シート10の圧着工程の際に面状導体パターン8bを波形形状にするための部材である。
補助部材9bは、圧着工程前の面状導体パターン8bの上側主面上に設けられた複数の短冊状シート部材である。各シート部材において、y軸方向幅は、面状導体パターン8bのものよりもはるかに小さく、20〜500[μm]程度である。また、そのz軸方向厚さは、5〜100[μm]程度である。また、そのx軸方向長さは、面状導体パターン8bと概ね同じ長さである。複数のシート部材は、x軸方向に沿って延在しており、y軸方向に間隔をあけて並んでいる。
また、補助部材9dは、圧着工程前の基材シート10fの上側主面上に設けられた複数の短冊状シート部材である。各シート部材は、補助部材9bのシート部材と概ね同じサイズを有する。複数のシート部材は、x軸方向に沿って延在しており、z軸方向からの平面視で、補助部材9bとオーバーラップしないように、y軸方向に間隔をあけて並んでいる。
(第一実施形態の回路基板の製法)
次に、回路基板1の製造方法の一例について、図5A〜図5Dを参照して説明する。以下では、一つの回路基板1の製造過程を説明するが、実際には、大判の基材シートが積層及びカットされることにより、大量の回路基板1が同時に製造される。
次に、回路基板1の製造方法の一例について、図5A〜図5Dを参照して説明する。以下では、一つの回路基板1の製造過程を説明するが、実際には、大判の基材シートが積層及びカットされることにより、大量の回路基板1が同時に製造される。
まず、表面のほぼ全域にわたり銅箔が形成された大判の基材シートが必要な枚数だけ準備される。この大判の基材シートは、回路基板1の完成後にいずれかの基材シート10となる。図1の回路基板1を作製するには、基材シート10a〜10iに対応する大判の基材シート11a〜11i(図5Aを参照)が準備される。また、各基材シート11a〜11iは、例えば、10〜100[μm]の厚さを有する液晶ポリマーである。また、銅箔の厚みは、例えば、3〜30[μm]である。なお、銅箔の表面は、防錆のために亜鉛等で鍍金され、平坦化されることが好ましい。
次に、基材シート11aの主面に形成された銅箔をパターニングすることで、図5Aに示すように、基材シート11aの一方の主面(図5Aでは下側主面)に、複数の外部電極7が形成される。同様に、基材シート11b〜11e,11g〜11iの一方の主面(図5Aでは上側主面)にパターン導体5(配線や各種電極を構成する平面導体パターン)が形成される。この時、基材シート11bには面状導体パターン8aが、基材シート11gには面状導体パターン8bが形成される。
次に、基材シート11aの一方主面(図5Bでは上側主面)に、エポキシ樹脂等の樹脂ペーストにより補助部材9cが印刷により形成される。同様にして、基材シート11b,11f,11gの一方主面に、補助部材9a,9d,9bが印刷により形成される。
次に、図5Cに示すように、基材シート11aにおいてビア導体6が形成されるべき位置に、外部電極7が形成されていない側(図5Cでは上側)からレーザービームが照射される。これによって、外部電極7は貫通しないが、基材シート11aは貫通する貫通孔が形成され、その後、各貫通孔に導電性ペーストが充填される。
同様に、基材シート11bにおいて、ビア導体6が形成されるべき位置に、パターン導体5が形成されていない側(図5Cでは下側)からレーザービームが照射される。その結果できた各貫通孔に導電性ペーストが充填される。同様にして、基材シート11c〜11iの所定位置にも貫通孔が形成され、各貫通孔に導電性ペーストが充填される。
次に、基材シート11cの一方主面(図5Dでは上側主面)の所定位置には、内蔵部品3が位置決めされる。さらに、各基材シート11dの所定領域が金型により打ち抜き加工され、キャビティとなる貫通孔が形成される。
次に、基材シート11a〜11iが、下から上へとこの順番に積み重ねられる。ここで、基材シート11aは、外部電極7の形成面が下方を向いた状態で、また、基材シート11b〜11iは、パターン導体5の形成面が上方を向いた状態で積層される。
その後、積み重ねられた基材シート11a〜11iに、z軸の両方向から熱および圧力が加えられる。この加熱・加圧によって、基材シート11a〜11iを軟化させて圧着することで、これらが一体化する。同時に、各ビアホール内の導電性ペーストを焼結させ、これによって、層間接続用の導体パターンとしてのビア導体6が形成される。
ここで、基材シート11a〜11iの積層体には、面状導体パターン8aの上側主面には補助部材9aが、また、その下方には補助部材9cが設けられている。また、面状導体パターン8bの上側主面には補助部材9bが、その下方には補助部材9dが、上述の通り設けられている。これら補助部材9a〜9dは、圧着工程時に加わる熱および圧力では、軟化および流動しない。したがって、面状導体パターン8aには、各補助部材9aからz軸の下方向への力が加わり、各補助部材9cからz軸の上方向への力が加わる。また、各補助部材9cは、z軸方向からの平面視で、x軸方向に隣り合う二つの補助部材9aの間に設けられている。それゆえ、面状導体パターン8aは、上記の通り、y軸方向からの平面視で、波形形状に変形する。面状導体パターン8bについても同様の作用により、x軸方向からの平面視で、波形形状に変形する。
以上の圧着工程の後、リフロー等により、表面実装部品4が基材シート11iのランド電極上に実装される。その後、一体化された基材シート11a〜11iは所定サイズにカットされ、これによって、図1に示すような回路基板1が完成する。
(第一実施形態の回路基板の作用・効果)
上記の通り、本実施形態では、基板本体2の内部には、内蔵部品3の上下に、波形形状を有する面状導体パターン8a,8bが設けられる。ここで、面状導体パターン8aに関しては、y軸に沿って凹部81aおよび凸部82aが延在する。したがって、x軸回りに回転させる曲げモーメントに対し曲がり難い(図3参照)。つまり、面状導体パターン8aにおいてzx平面に平行な断面での断面係数が大きい。
上記の通り、本実施形態では、基板本体2の内部には、内蔵部品3の上下に、波形形状を有する面状導体パターン8a,8bが設けられる。ここで、面状導体パターン8aに関しては、y軸に沿って凹部81aおよび凸部82aが延在する。したがって、x軸回りに回転させる曲げモーメントに対し曲がり難い(図3参照)。つまり、面状導体パターン8aにおいてzx平面に平行な断面での断面係数が大きい。
また、面状導体パターン8bに関しては、x軸に沿って凹部81bおよび凸部82bが延在する。したがって、y軸回りに回転させる曲げモーメントに対し曲がり難い(図3参照)。
以上のことから、基板本体2において、上面視で内蔵部品3の外形線内およびその周辺部分は、図1に示すように、相対的に曲げ変形し難い第一部分P1となる。それに対し、基板本体2において、第一部分P1以外の第二部分P2は相対的に変形しやすい第二部分P2となる。
また、基板本体2は、ポリイミドや液晶ポリマーのように、比誘電率や損失が小さくかつ吸水性が低い材料からなる。さらに、基板本体2には、比誘電率、損失および吸水性に影響を与えるエポキシ樹脂等で部材が形成されない。よって、基材シート10の特性(比誘電率の小ささ、損失の小ささ、吸水率の低さ、基材シート間の密着性等)を十分に活用可能な回路基板1、およびその製造方法を提供することができる。
上記のように、補助部材9a〜9dはエポキシ樹脂等から構成される場合もある。しかし、この場合であっても、基板本体2においてエポキシ樹脂等が占める体積は小さくなるため、エポキシ樹脂等は、基材シート10の特性(比誘電率の小ささ、損失の小ささ、吸水率の低さ、基材シート間の密着性等)に殆ど影響を与えない。つまり、この場合にも、基材シート10の特性(比誘電率の小ささ、損失の小ささ、吸水率の低さ等)を十分に活用可能な回路基板1、およびその製造方法を提供することができる。
(第一実施形態に係る回路基板の応用例)
図6は、図1の回路基板1を応用した通信端末装置12の構成を示す模式図である。図6において、通信端末装置12は、13.56MHz帯RFID(Radio Frequency Identification)による非接触通信が可能に構成される。このようなRFIDとしては、NFC(Near Field Communication)等がある。
図6は、図1の回路基板1を応用した通信端末装置12の構成を示す模式図である。図6において、通信端末装置12は、13.56MHz帯RFID(Radio Frequency Identification)による非接触通信が可能に構成される。このようなRFIDとしては、NFC(Near Field Communication)等がある。
図6には、筐体カバー13を開けた時の通信端末装置12の筐体14内に配置された各種部品や各種部材が示されている。この通信端末装置12は、典型的には携帯電話やスマートフォンであり、筐体14の内部に、回路基板1を実装したプリント配線板15と、ブースターアンテナ16と、を備えている。筐体14の内部には、上述以外にも、バッテリーパック、カメラ、UHF帯アンテナ、各種回路素子が高密度に実装・配置されているが、これらについては本発明の要部では無いので、説明を省略する。
また、ブースターアンテナ16は、筐体カバー13を閉じた時に、表面実装部品4aのアンテナコイルの上方に配置されるように筐体カバー13に取り付けられている。このブースターアンテナ16は、例えば、平面的なスパイラルコイル等であり、アンテナコイルの通信距離を伸ばすために設けられる。
回路基板1には、様々な内蔵部品3や表面実装部品4b等が一体化されている(図1を参照)。これによって、通信端末装置12における配線引き回しに起因する伝送ロスや不要な電磁結合を低減することが可能となる。また、部品の実装スペースを減らすことが可能となる。
なお、上記では、13.56MHz帯RFIDへの応用例を説明した。しかし、これに限らず、回路基板1は他にもワイヤレスLAN等、UHF帯を用いた無線通信システムに応用可能である。
(第一変形例に係る回路基板の構成)
図7は、第一実施形態の第一変形例に係る回路基板1’の縦断面図である。また、図8は、図7の回路基板1aにおける面状導体パターン8a,8bおよび内蔵部品3を示す斜視図である。図7,図8において、回路基板1’は、上記回路基板1と比較すると、内蔵部品3を基準としてz軸の負方向側に面状導体パターン8a,8bが設けられている点で相違する。それ以外に、回路基板1,1’の間に相違点は無い。それゆえ、図7,図8において、第一実施形態で説明した構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
図7は、第一実施形態の第一変形例に係る回路基板1’の縦断面図である。また、図8は、図7の回路基板1aにおける面状導体パターン8a,8bおよび内蔵部品3を示す斜視図である。図7,図8において、回路基板1’は、上記回路基板1と比較すると、内蔵部品3を基準としてz軸の負方向側に面状導体パターン8a,8bが設けられている点で相違する。それ以外に、回路基板1,1’の間に相違点は無い。それゆえ、図7,図8において、第一実施形態で説明した構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
(第二変形例に係る回路基板の構成)
図9は、第一実施形態の第二変形例に係る回路基板1”の縦断面図である。図10は、図9に示す回路基板1”を基材シート10毎に分解した図である。また、図11は、図9に示す面状導体パターン8a,8b(圧着前)および各補助部材9a”〜9d”を模式的に示す斜視図である。
図9は、第一実施形態の第二変形例に係る回路基板1”の縦断面図である。図10は、図9に示す回路基板1”を基材シート10毎に分解した図である。また、図11は、図9に示す面状導体パターン8a,8b(圧着前)および各補助部材9a”〜9d”を模式的に示す斜視図である。
図9〜図11において、回路基板1”は、上記回路基板1と比較すると、基板本体2および補助部材9a〜9dに代えて、基板本体2”および補助部材9a”〜9d”を備える点で相違する。それ以外に、両回路基板1,1”の間に相違点は無い。それゆえ、図9〜図11において、第一実施形態で説明した構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
本変形例において、補助部材9a”〜9d”は、基材シート10の圧着工程時に軟化および流動しない性質を有する導電性材料(例えば、銅)からなる。
上記補助部材9a”,9c”は、基材シート10の圧着工程の際に面状導体パターン8aを波形形状にするための部材である。
補助部材9a”は、基材シート10cの上側主面上に設けられた複数の短冊状シート部材であり、補助部材9aのサイズと実質的に同じサイズを有する。複数のシート部材は、上面視した場合の内蔵部品3の外形線内において、y軸方向に沿って延在しており、x軸方向に間隔をあけて並ぶよう設けられる。
また、補助部材9c”は、基材シート10aの上側主面上に設けられた複数の短冊状シート部材である。各シート部材は、補助部材9a”のシート部材と概ね同じサイズを有する。また、複数のシート部材は、y軸方向に沿って延在しており、z軸方向からの平面視で、補助部材9a”とオーバーラップしないように、x軸方向に間隔をあけて並んでいる。
上記補助部材9b”,9d”は、基材シート10の圧着工程の際に面状導体パターン8bを波形形状にするための部材である。
補助部材9b”は、基材シート10hの上側主面上に設けられた複数の短冊状シート部材であり、補助部材9bのサイズを実質的に同じサイズを有する。これら複数のシート部材は、上面視した場合の内蔵部品3の外形線内において、x軸方向に沿って延在しており、y軸方向に間隔をあけて並ぶように設けられる。
また、補助部材9d”は、基材シート10fの上側主面上に設けられた複数の短冊状シート部材である。各シート部材は、補助部材9b”のシート部材と概ね同じサイズを有する。複数のシート部材は、x軸方向に沿って延在しており、z軸方向からの平面視で、補助部材9b”とオーバーラップしないように、y軸方向に間隔をあけて並んでいる。
以上の補助部材9a”〜9d”は、基材シート10a,10c,10f,10hの主面に形成された銅箔をパターニングすることにより形成される。これらの補助部材9a”〜9d”は面状導体パターン8a,8bやパターン導体5と同様の材料にて同様の手順で形成される。
(付記)
上記実施形態では、ビア導体6等と内蔵部品3との接合部分の信頼性確保のために、第一部分P1は、上面視で内蔵部品3の外形線内およびその周辺に設定されていた。しかし、これに限らず、製造者等が基板本体2において変形し難くしたいと考える部分を第一部分P1として設定すれば良い。
上記実施形態では、ビア導体6等と内蔵部品3との接合部分の信頼性確保のために、第一部分P1は、上面視で内蔵部品3の外形線内およびその周辺に設定されていた。しかし、これに限らず、製造者等が基板本体2において変形し難くしたいと考える部分を第一部分P1として設定すれば良い。
また、上記実施形態では、凹部81aおよび凸部82aはy軸に沿って延在しており、凹部81bおよび凸部82bはx軸に沿って延在していた。しかし、凹部81a,81bおよび凸部82a,82bの延在方向は、回路基板1等の用途や目的に応じて適宜設定されうる。
また、上記実施形態では、凹部81a,81bはxy平面上で直交するとして説明した。しかし、これに限らず、凹部81a,81bの延在方向がなす角θは、0°≦θ≦180°であればよい。ただし、凹部81a,81bは、xy平面上で直交する、あるいは直交に近い角度で交差している場合にx軸y軸双方の曲げモーメントに対し変形し難くなるので好ましい。
また、上記実施形態では、基板本体2には、二つの面状導体パターン8a,8bが設けられていた。しかし、これに限らず、基板本体2には、少なくとも一つの面状導体パターン8が設けられていればよい。
また、上記実施形態では、一つの面状導体パターン8の上下に、補助部材9を複数設けるようにしていた。しかし、これに限らず、一つの面状導体パターン8につき、一つの補助部材9が設けられていればよい。
また、上記実施形態では、基板本体2に内蔵部品3を備える例について説明した。しかし、基板本体2には内蔵部品3は内蔵されなくても構わない。
本発明に係る回路基板およびその製造方法は、基材シートの特性を十分に活用可能であり、部品内蔵基板等に好適である。
1,1’,1” 回路基板
2,2” 基板本体
3 内蔵部品
4 表面実装部品
5 パターン導体
6 ビア導体
7 外部電極
8 面状導体パターン
81a,81b 凹部
82a,82b 凸部
9 補助部材
10 各基材シート
12 通信端末装置
2,2” 基板本体
3 内蔵部品
4 表面実装部品
5 パターン導体
6 ビア導体
7 外部電極
8 面状導体パターン
81a,81b 凹部
82a,82b 凸部
9 補助部材
10 各基材シート
12 通信端末装置
Claims (10)
- 可撓性材料からなる複数の基材シートを所定方向に積層して圧着した基板本体と、
前記基板本体に形成されかつ凹部および凸部を有する少なくとも一つの面状導体パターンと、を備える回路基板であって、
前記凹部および凸部は前記所定方向の直交方向に延在し、
前記凹部は前記所定方向と平行な方向に窪み、前記凸部は前記凹部が窪む方向とは逆方向に突出し、
前記少なくとも一つの面状導体パターンは、第一方向に沿って延在する凹部および凸部を有する第一面状導体パターンを含み、
前記回路基板は、前記第一面状導体パターンの一方の主面側に設けられ、前記第一方向に沿って延在しており、かつ、前記第一方向と異なる第三方向に間隔をあけて並ぶ複数の第一補助部材をさらに備える、回路基板。 - 前記少なくとも一つの面状導体パターンは、前記所定方向に相対向する前記第一面状導体パターンおよび第二面状導体パターンを含み、
前記第二面状導体パターンは、前記第一方向とは異なる第二方向に沿って延在する凹部および凸部を有する、請求項1に記載の回路基板。 - 前記基板本体において、前記第一面状導体パターンおよび前記第二面状導体パターンの間に設けられた内蔵電子部品を、さらに備える、請求項2に記載の回路基板。
- 前記第二面状導体パターンの一方の主面側に設けられ、前記第二方向に沿って延在しており、かつ、前記第二方向と異なる第四方向に間隔をあけて並ぶ複数の第二補助部材をさらに備える、請求項2または3に記載の回路基板。
- 前記第一補助部材および前記第二補助部材は、前記基材シートが積層および圧着される際に、軟化および流動しない樹脂からなる、請求項4に記載の回路基板。
- 前記第一補助部材および前記第二補助部材は、前記基材シートに予め固着されている金属薄膜をパターニングしたものである、請求項4に記載の回路基板。
- 前記第一補助部材および前記第二補助部材は、配線パターンである、請求項4に記載の回路基板。
- 前記第一面状導体パターンおよび前記第二面状導体パターンは、グランド導体またはコンデンサ電極を構成する、請求項2〜7のいずれかに記載の回路基板。
- 前記第一面状導体パターンの他方の主面側に設けられ、前記第一方向に沿って延在しており、前記所定方向からの平面視で前記第一補助部材とオーバーラップしないように、前記第三方向に間隔をあけて並ぶ複数の第三補助部材と、
前記第二面状導体パターンの他方の主面側に設けられ、前記第二方向に沿って延在しており、前記所定方向からの平面視で前記第二補助部材とオーバーラップしないように、前記第四方向に間隔をあけて並ぶ複数の第四補助部材と、をさらに備える、請求項4に記載の回路基板。 - 可撓性材料からなる複数の基材シートを準備する工程と、
前記複数の基材シートの少なくとも一つに、平面状導体パターンを形成する工程と、
前記複数の基材シートを所定方向に積層し圧着すると共に、前記平面状導体パターンに所定方向の直交方向に沿って延在する凹部および凸部を形成する工程と、を備える、回路基板の製造方法であって、
前記凹部は前記所定方向と平行な方向に窪み、前記凸部は前記凹部が窪む方向とは逆方向に突出し、
前記少なくとも一つの面状導体パターンは、第一方向に沿って延在する凹部および凸部を有する第一面状導体パターンを含み、
前記回路基板の製造方法は、前記第一面状導体パターンの一方の主面側に設けられ、前記第一方向に沿って延在しており、かつ、前記第一方向と異なる第三方向に間隔をあけて並ぶ複数の第一補助部材を形成する工程をさらに備える、回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014557645A JP5708902B2 (ja) | 2013-02-14 | 2014-01-10 | 回路基板およびその製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026340 | 2013-02-14 | ||
JP2013026340 | 2013-02-14 | ||
PCT/JP2014/050348 WO2014125852A1 (ja) | 2013-02-14 | 2014-01-10 | 回路基板およびその製造方法 |
JP2014557645A JP5708902B2 (ja) | 2013-02-14 | 2014-01-10 | 回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5708902B2 true JP5708902B2 (ja) | 2015-04-30 |
JPWO2014125852A1 JPWO2014125852A1 (ja) | 2017-02-02 |
Family
ID=51353863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014557645A Active JP5708902B2 (ja) | 2013-02-14 | 2014-01-10 | 回路基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9560766B2 (ja) |
JP (1) | JP5708902B2 (ja) |
CN (1) | CN204442844U (ja) |
WO (1) | WO2014125852A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN206879237U (zh) | 2014-09-26 | 2018-01-12 | 株式会社村田制作所 | 层叠模块用基板以及层叠模块 |
CN208159008U (zh) * | 2015-08-10 | 2018-11-27 | 株式会社村田制作所 | 树脂多层基板 |
US9807882B1 (en) * | 2016-08-17 | 2017-10-31 | Qualcomm Incorporated | Density-optimized module-level inductor ground structure |
JPWO2021107116A1 (ja) * | 2019-11-29 | 2021-06-03 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3612745A (en) * | 1970-07-08 | 1971-10-12 | Sierracin Corp | Flexural bus bar assembly |
US5950305A (en) * | 1992-02-14 | 1999-09-14 | Research Organization For Circuit Knowledge | Environmentally desirable method of manufacturing printed circuits |
JPH10200217A (ja) * | 1997-01-07 | 1998-07-31 | Ibiden Co Ltd | プリント配線板製造用のフレキシブル基板 |
JP4646386B2 (ja) * | 2000-11-30 | 2011-03-09 | 京セラ株式会社 | 配線基板の製造方法 |
GB0323286D0 (en) * | 2003-10-04 | 2003-11-05 | Koninkl Philips Electronics Nv | Device and method of making a device having a flexible layer structure |
JP4832369B2 (ja) * | 2007-06-25 | 2011-12-07 | 富士通株式会社 | 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法 |
JP2010062180A (ja) * | 2008-09-01 | 2010-03-18 | Nagano Oki Denki Kk | 多層プリント配線板 |
US20110024160A1 (en) * | 2009-07-31 | 2011-02-03 | Clifton Quan | Multi-layer microwave corrugated printed circuit board and method |
WO2011040393A1 (ja) | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | 回路基板及びその製造方法 |
JP2012151372A (ja) * | 2011-01-20 | 2012-08-09 | Ibiden Co Ltd | 配線板及びその製造方法 |
CN104812571B (zh) * | 2013-08-01 | 2016-10-19 | Lg化学株式会社 | 具有三维结构的金属图形的制造方法 |
-
2014
- 2014-01-10 JP JP2014557645A patent/JP5708902B2/ja active Active
- 2014-01-10 WO PCT/JP2014/050348 patent/WO2014125852A1/ja active Application Filing
- 2014-01-10 CN CN201490000232.0U patent/CN204442844U/zh not_active Expired - Lifetime
-
2015
- 2015-02-13 US US14/621,459 patent/US9560766B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9560766B2 (en) | 2017-01-31 |
JPWO2014125852A1 (ja) | 2017-02-02 |
CN204442844U (zh) | 2015-07-01 |
US20150163917A1 (en) | 2015-06-11 |
WO2014125852A1 (ja) | 2014-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9484397B2 (en) | Component-embedded substrate | |
JP2019016743A (ja) | 多層基板 | |
JP5660260B2 (ja) | 電子部品内蔵モジュール及び通信端末装置 | |
US9673501B2 (en) | Laminated flat cable and method for producing same | |
JP5708902B2 (ja) | 回路基板およびその製造方法 | |
US20160014903A1 (en) | Electronic component with built-in capacitor | |
JP2016213310A (ja) | フレキシブル基板、電子機器および電子機器の製造方法 | |
US9960122B2 (en) | Composite device with substrate and mounted component | |
JP5708903B2 (ja) | 回路基板およびその製造方法 | |
US9980383B2 (en) | Laminated circuit substrate | |
CN103416112A (zh) | 电气元件内置型多层基板及其制造方法 | |
CN205093051U (zh) | 部件内置基板以及通信模块 | |
JP2014155132A (ja) | 回路基板およびその製造方法 | |
US9699908B2 (en) | Component-embedded board and communication terminal device | |
KR102037978B1 (ko) | 동박 적층판과 그 제조방법 | |
JP5945801B2 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
JP6070290B2 (ja) | 樹脂多層部品およびその製造方法 | |
CN206759827U (zh) | 部件内置基板 | |
JP6003532B2 (ja) | 部品内蔵基板およびその製造方法 | |
WO2012124673A1 (ja) | 部品内蔵基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5708902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |