TW201434094A - 晶片封裝製程及晶片封裝 - Google Patents

晶片封裝製程及晶片封裝 Download PDF

Info

Publication number
TW201434094A
TW201434094A TW102106418A TW102106418A TW201434094A TW 201434094 A TW201434094 A TW 201434094A TW 102106418 A TW102106418 A TW 102106418A TW 102106418 A TW102106418 A TW 102106418A TW 201434094 A TW201434094 A TW 201434094A
Authority
TW
Taiwan
Prior art keywords
wafer
carrier
flexible
film
wafers
Prior art date
Application number
TW102106418A
Other languages
English (en)
Other versions
TWI550731B (zh
Inventor
Shih-Wen Chou
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW102106418A priority Critical patent/TWI550731B/zh
Priority to CN201310335386.7A priority patent/CN104008982B/zh
Publication of TW201434094A publication Critical patent/TW201434094A/zh
Application granted granted Critical
Publication of TWI550731B publication Critical patent/TWI550731B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種晶片封裝製程及晶片封裝，晶片封裝製程包括下列步驟：提供晶圓。晶圓具有主動表面以及相對於主動表面之背面。晶圓包括多個彼此連接且陣列排列之晶片。設置可撓性重配置線路薄膜於晶圓之背面上。可撓性重配置線路薄膜包括多個陣列排列且對應於晶片的重配置線路圖案。切割晶圓及可撓性重配置線路薄膜以使晶片彼此分離，並使重配置線路圖案彼此分離。將其中一個晶片設置於承載器上，並使晶片之主動表面朝向承載器。設置電子元件於重配置線路圖案上。透過多個連接端子電性連接電子元件與承載器。

Description

晶片封裝製程及晶片封裝
本發明是有關於一種封裝製程及封裝結構，且特別是有關於一種晶片封裝製程及晶片封裝結構。
隨著數位資訊時代(digital information age)的到來，多媒體商品、家用電器、個人數位商品等已快速發展。此等商品通常需要小型、高效能、多功能、高速、大容量、低價格等特徵。因此，已發展了堆疊封裝(stacked package)或系統級封裝(system in package)，其中多個晶片在單個半導體封裝(single semiconductor)中平行地堆疊或一個在另一個的上面垂直地堆疊。
堆疊封裝或系統級封裝，包括在單個封裝中組裝的多個晶片，且具有以下優勢：可增加電效能，可縮小封裝之大小，以及可減小製造成本。然而，由於在堆疊封裝或系統級封裝中晶片墊的間距較小，因此在晶片墊與互連基板(interconnection substrate)之互連墊(interconnection pad)之間的連接較為困難。
為解決此問題，在堆疊封裝或系統級封裝中使用多層互連基 板(multi-layered interconnection substrate)，或額外中介層(interposer)用於晶片墊與互連基板之互連墊之間的連接。意即，在習知堆疊封裝或系統級封裝中，在多層互連基板或額外中介層中形成重配置線路層(redistribution layer)，且然後使用重配置線路層將晶片墊連接至互連基板之互連墊。
然而，由於在習知堆疊封裝或系統級封裝中使用多層互連基板或額外中介層晶片來執行再分配，因此增加了封裝成本以及封裝厚度，如此將難以滿足現今對電子裝置的薄型化要求。
本發明提供一種晶片封裝製程，其製作出之晶片封裝之厚度較薄且製程較為簡單。
本發明提供一種晶片封裝，其具有較薄之封裝厚度且其製程較為簡單。
本發明的晶片封裝製程，其包括下列步驟。首先，提供晶圓。晶圓具有主動表面以及相對於主動表面之背面。晶圓包括多個彼此連接且陣列排列之第一晶片。接著，設置可撓性重配置線路薄膜於晶圓之背面上。可撓性重配置線路薄膜包括多個陣列排列且對應於第一晶片的重配置線路圖案。接著，切割晶圓及可撓性重配置線路薄膜以使第一晶片彼此分離，並使重配置線路圖案彼此分離。接著，將其中一個第一晶片設置於承載器上，並使第一晶片之主動表面朝向承載器。接著，設置電子元件於重配置線路圖案上。之後，透過多個連接端子 電性連接電子元件與承載器。
本發明提出一種晶片封裝，其包括一承載器、一第一晶片、一可撓性重配置線路圖案、一電子元件以及多個連接端子。第一晶片設置於承載器上並具有一主動表面以及相對主動表面的一背面。主動表面朝向承載器。可撓性重配置線路圖案設置於第一晶片之背面上。可撓性重配置線路圖案之邊緣與第一晶片之邊緣實質上切齊。電子元件設置於可撓性重配置線路圖案上。連接端子分別電性連接電子元件與承載器。
在本發明的一實施例中，上述之可撓性重配置線路薄膜係利用一黏著層貼附於晶圓之背面上。
在本發明的一實施例中，上述之設置可撓性重配置線路薄膜於晶圓之背面上的步驟更包括下列步驟。首先，提供一重配置線路組件。重配置線路組件包括一基膜(base film)、一離型膜(release film)以及可撓性重配置線路薄膜。離型膜設置於基膜以及可撓性重配置線路薄膜之間。可撓性重配置線路薄膜包括一可撓性基材以及一圖案化金屬層。圖案化金屬層位於離型膜及可撓性基材之間。接著，使重配置線路組件之可撓性基材與晶圓之背面接合。接著，切割晶圓以及可撓性基材。之後，使離型膜與各第一晶片分離，以暴露出各第一晶片上的圖案化金屬層。
在本發明的一實施例中，上述之使離型膜與各第一晶片分離的方法包括下列步驟。首先，透過一頂針推頂基膜，以減少其中一個第一晶片與離型膜的接合面積。拾取被頂針推頂之第一晶片。
在本發明的一實施例中，上述之第一晶片透過覆晶接合的方式設置於承載器上。
在本發明的一實施例中，上述之電子元件更包括多個焊球，重配置線路圖案包括多個焊墊，以分別與焊球接合，而承載器更包括多個接墊。電子元件透過焊球、焊墊、連接端子以及接墊與承載器電性連接。
在本發明的一實施例中，上述之透過連接端子電性連接電子元件與承載器的方法包括下列步驟：首先，分別形成多個第一端點於焊墊上。接著，分別形成多個第二端點於接墊上。以多個導電材由第一端點分別連接至第二端點而形成連接端子。
在本發明的一實施例中，上述之電子元件包括第二晶片。
在本發明的一實施例中，上述之電子元件包括記憶體或被動元件。
在本發明的一實施例中，上述之可撓性重配置線路薄膜的厚度介於25μm至150μm之間。
在本發明的一實施例中，上述之連接端子包括一第一端點、一第二端點以及一焊線。各第一端點設置於對應之焊墊上。各第二端點設置於對應之接墊上。各焊線由對應之第一端點連接至對應之第二端點。
基於上述，本發明將一可撓性重配置線路薄膜設置於晶圓之背面上，其中可撓性重配置薄膜包括多個陣列排列且對應晶圓之多個晶片而設置的重配置線路圖案。接著再執行切割製程以使晶片彼此分 離並使重配置線路圖案彼此分離。如此，切割後之各晶片皆具有重配置線路圖案，而無須依照習知製程在切割晶圓後，將單體化之多個晶片分別設置一具有重配置線路層之中介層，以進行後續之元件堆疊製程。此外，由此製程所製作出之晶片封裝，由於重配置線路薄膜的厚度較習知的中介層薄，因此，本發明不但可大幅簡化習知繁複的晶片封裝製程，更可有效降低晶片封裝的厚度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧晶片封裝
20‧‧‧頂針
30‧‧‧拾取治具
100‧‧‧晶圓
110‧‧‧主動表面
120‧‧‧背面
130‧‧‧第一晶片
134‧‧‧凸塊
200‧‧‧重配置線路組件
210‧‧‧基膜
220‧‧‧離型膜
230‧‧‧可撓性重配置線路薄膜
232‧‧‧可撓性基材
234‧‧‧圖案化金屬層
234a‧‧‧重配置線路圖案
234b、132‧‧‧焊墊
234c‧‧‧第二接墊
240‧‧‧黏著層
300‧‧‧承載器
310‧‧‧第一接墊
400‧‧‧電子元件
410‧‧‧焊球
500‧‧‧連接端子
510‧‧‧第一端點
520‧‧‧第二端點
530‧‧‧焊線
D1‧‧‧推頂方向
圖1A至1G是依照本發明之一實施例之一種晶片封裝製程的流程剖面示意圖。
圖2是圖1G的可撓性重配置線路薄膜的上視示意圖。
圖1A至1G是依照本發明之一實施例之一種晶片封裝製程的流程剖面示意圖。在本實施例中，晶片封裝製程包括下列步驟：首先，請參照圖1A，提供晶圓100。晶圓100具有一主動表面110以及相對於主動表面110之一背面120。晶圓100包括多個彼此連接且陣列排列之第一晶片130，各第一晶片130上設置有多個焊墊132；於其一較佳之實施例中，第一晶片130之焊墊132 上亦可預先形成凸塊134，其中，預先形成之凸塊134可為錫球(solder ball)、結線凸塊(stud bump)、金凸塊(gold bump)或銅凸塊(copper pillar)等。接著，請參照圖1B，設置一可撓性重配置線路薄膜230於晶圓100之背面120上。可撓性重配置線路薄膜230包括多個對應於第一晶片130之焊墊132而設置之重配置線路圖案234a。
具體而言，在本實施例中，設置可撓性重配置線路薄膜230於晶圓100之背面120上的方法更包括下列步驟：首先，提供如圖1B所示之一重配置線路組件200。重配置線路組件200包括一基膜210(base film)、一離型膜220(release film)以及可撓性重配置線路薄膜230，其中，離型膜220設置於基膜210以及可撓性重配置線路薄膜230之間。一般而言，離型膜220為表面具有分離性之薄膜，其與特定的材料在特定的條件下接觸後不具有黏性或僅具有輕微的黏性。可撓性重配置線路薄膜230包括一可撓性基材232以及一圖案化金屬層234，其中，圖案化金屬層234位於離型膜220及可撓性基材232之間，且具有上述之多個陣列排列且對應於第一晶片130之焊墊132而設置的重配置線路圖案234a。
接著，將重配置線路組件200之可撓性基材232與晶圓100之背面120接合。詳細而言，重配置線路組件200更包括一黏著層240，重配置線路組件200即透過黏著層240將其可撓性基材232貼附於晶圓100之背面120上。在本實施例中，黏著層240 可例如為一膠帶、B階(B-Stage)黏膠或黏晶膠(DAF)等。接著，請參照圖1C，切割晶圓100以及可撓性重配置線路薄膜230，以使第一晶片130彼此分離，並使重配置線路圖案234a彼此分離。接著，再利用離型膜220易於剝離的特性，使離型膜220與各第一晶片130分離，以暴露出各第一晶片130上的圖案化金屬層234。值得注意的是，本實施例之切割步驟並未切斷重配置線路組件200之離型膜220與基膜210。
舉例而言，將離型膜220與各第一晶片130分離的方法可包括下列步驟：如圖1D所示，透過一頂針20往上推頂基膜210，以減少其中一個第一晶片130與離型膜220的接合面積。換句話說，由於受到頂針20的推頂，基膜210以及離型膜220往一推頂方向D1撓曲，因而使離型膜220與第一晶片130上之圖案化金屬層234的接觸面積減小至約等於頂針20截面積的大小。此時。再利用例如一拾取治具30由上方拾取被頂針20推頂之第一晶片130，即可使第一晶片130與離型膜220分離。本實施例中，拾取治具30可為一真空吸嘴(圖示僅為示意)。
承上述，如圖1E所示，將上述被拾取之第一晶片130設置於承載器300上，並使第一晶片130之主動表面110朝向承載器300。在本實施例中，第一晶片130係透過覆晶封裝的方式設置於承載器300上。於其它較佳之實施例中，承載器300可為導線架、基板、軟板(如薄膜)、或印刷電路板等。接著，再如圖1F所示，設置電子元件400於重配置線路圖案234a上。在本實施例 中，電子元件400可為堆疊於第一晶片130上之一第二晶片。在本發明之其他實施例中，電子元件400亦可為記憶體、被動元件或散熱片等其他電子元件，本發明並不限定電子元件400的種類。電子元件400包括多個焊球410，電子元件400係透過焊球410分別與重配置線路圖案234a上之多個焊墊234b接合。
圖2是圖1G的可撓性重配置線路薄膜的上視示意圖。接著，請同時參照圖1G以及圖2，透過多個連接端子500電性連接電子元件400與承載器300。在本實施例中，承載器300包括多個第一接墊310，而重配置線路圖案234a如圖1G以及圖2所示包括多個焊墊234b以及多個第二接墊234c，焊墊234b用以與焊球410接合。第二接墊234c則用以與連接端子500接合。電子元件400係透過焊球410、焊墊234b、第二接墊234c、連接端子500以及第一接墊310所形成之電連接路徑而與承載器300電性連接。具體而言，連接端子500是以反向焊線接合(reverse wire-bonding)的方式電性連接電子元件400與承載器300，更進一步來說，本實施例可例如透過一打線機在承載器300之第一接墊310上形成多個第一端點510，再以打線機在第二接墊234c上形成多個第二端點520，再將打線機由第一端點510移動至第二端點520，且打線機在移動之過程中穩定地釋放出一導電材質，以形成連接第一端點510及第二端點520之焊線530，連接端子500即由第一端點510、第二端點520及焊線530所組成，較佳地，焊線530材質可選自於銅、銀、金或其合金。如此，即可以反向焊 線接合的方式電性連接電子元件400與承載器300。此種反向焊線接合之方式可降低焊線高度對於晶片封裝10之厚度的影響，因而可進一步降低晶片封裝10的厚度。
如此，本實施例將一可撓性重配置線路薄膜230設置於晶圓100之背面120上，可撓性重配置薄膜包括多個陣列排列且對應晶圓100之多個晶片130而設置之重配置線路圖案234a，接著再執行切割製程以使晶片130彼此分離以及使重配置線路圖案234a彼此分離。如此，切割後之各獨立的晶片130皆已具有重配置線路圖案234a，而無須依照習知製程，在切割晶圓程序後，再將單體化之多個晶片逐一設置具有重配置線路層之中介層，以進行後續之元件堆疊製程。因此，本實施例可省略習知的中介層製程，更可大幅簡化習知繁複的晶片封裝10製程。此外，由於可撓性重配置線路薄膜230的厚度較習知的中介層為薄，因此本實施例以可撓性重配置線路薄膜230取代中介層，可有效降低晶片封裝10的厚度。
如上述之晶片封裝製程可製作出如圖1G所示之晶片封裝10。在本實施例中，晶片封裝10包括一承載器300、一第一晶片130、一可撓性重配置線路圖案234a、一電子元件400以及多個連接端子500。值得注意的是，本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，本實施例不再重複贅述。第一晶片130設置於承 載器300上並具有主動表面110以及相對主動表面110之背面120。主動表面110朝向承載器300。可撓性重配置線路圖案234a設置於第一晶片130之背面120上，且可撓性重配置線路圖案234a之邊緣與第一晶片130之邊緣實質上切齊。而可撓性重配置線路薄膜230的厚度介於25μm至150μm之間。電子元件400設置於可撓性重配置線路圖案234a上。連接端子500分別電性連接電子元件400與承載器300。在本實施例中，連接端子500是以反向焊線接合的方式電性連接電子元件400與承載器300，更詳細而言，連接端子500包括一第一端點510、一第二端點520以及一焊線530。各第一端點510設置於對應之第二接墊234c上。各第二端點520設置於對應之第一接墊310上。各焊線530由對應之第一端點510連接至對應之第二端點520。此種反向焊線接合之方式可降低焊線高度對於晶片封裝10之厚度的影響，因而可進一步降低晶片封裝10的厚度。
綜上所述，本發明將一可撓性重配置線路薄膜設置於晶圓之背面上，其中可撓性重配置薄膜包括多個陣列排列且對應晶圓之多個晶片而設置的重配置線路圖案。接著再執行切割製程以使晶片彼此分離並使重配置線路圖案彼此分離。如此，切割後之各晶片皆具有重配置線路圖案，而無須依照習知製程在切割晶圓後，將單體化之多個晶片分別設置一具有重配置線路層之中介層，以進行後續之元件堆疊製程。因此，本發明可省略中介層的製程，更可大幅簡化習知的晶片封裝之繁複製程。此外，由此製 程所製作出之晶片封裝，由於重配置線路薄膜的厚度較習知的中介層為薄，因此，本發明以可撓性重配置線路薄膜取代中介層，可有效降低晶片封裝的厚度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧晶片封裝
130‧‧‧第一晶片
230‧‧‧可撓性重配置線路薄膜
232‧‧‧可撓性基材
234a‧‧‧重配置線路圖案
234b‧‧‧焊墊
234c‧‧‧第二接墊
300‧‧‧承載器
310‧‧‧接墊
400‧‧‧電子元件
410‧‧‧焊球
500‧‧‧連接端子
510‧‧‧第一端點
520‧‧‧第二端點
530‧‧‧焊線

Claims (14)

  1. 一種晶片封裝製程，包括：提供一晶圓，該晶圓具有一主動表面以及相對於該主動表面之一背面，其中該晶圓包括多個彼此連接且陣列排列之第一晶片；設置一於該晶圓之該背面上，其中該可撓性重配置線路薄膜包括多個陣列排列且對應於該些第一晶片的重配置線路圖案；切割該晶圓以及該可撓性重配置線路薄膜以使該些第一晶片彼此分離，並且使該些重配置線路圖案彼此分離；將其中一個第一晶片設置於一承載器上，並使該第一晶片之該主動表面朝向該承載器；設置一電子元件於該第一晶片上之該重配置線路圖案上；以及透過多個連接端子電性連接該電子元件與該承載器。
  2. 如申請專利範圍第1項所述之晶片封裝製程，其中該可撓性重配置線路薄膜係利用一黏著層貼附於該晶圓之該背面上。
  3. 如申請專利範圍第1項所述之晶片封裝製程，其中設置該可撓性重配置線路薄膜於該晶圓之該背面上的步驟更包括：提供一重配置線路組件，該重配置線路組件包括一基膜(base film)、一離型膜(release film)以及該可撓性重配置線路薄膜，該離型膜設置於該基膜以及該可撓性重配置線路薄膜之間，該可撓性重配置線路薄膜包括一可撓性基材以及一圖案化金屬層，該圖案化金屬層位於該離型膜及該可撓性基材之間；使該重配置線路組件之該可撓性基材與該晶圓之該背面接合；切割該晶圓以及該可撓性基材；以及將該離型膜與各該第一晶片分離，以暴露出各該第一晶片上的該圖案化金屬層。
  4. 如申請專利範圍第1項所述之晶片封裝製程，其中將該離型膜與各該第一晶片分離的步驟包括： 透過一頂針推頂該基膜，以減少其中一個第一晶片與該離型膜的接合面積；以及拾取被該頂針推頂之第一晶片。
  5. 如申請專利範圍第1項所述之晶片封裝製程，其中該第一晶片透過覆晶接合的方式設置於該承載器上。
  6. 如申請專利範圍第1項所述之晶片封裝製程，其中該電子元件包括多個焊球，重配置線路圖案包括多個焊墊，以分別與該些焊球接合，而該承載器包括多個接墊，該電子元件透過該些焊球、該些焊墊、該些連接端子以及該些接墊與該承載器電性連接。
  7. 如申請專利範圍第6項所述之晶片封裝製程，其中透過多個連接端子電性連接該電子元件與該承載器的步驟包括：分別形成多個第一端點於該些接墊上；分別形成多個第二端點於該些焊墊上；以及以多個導電材由該些第一端點分別連接至該些第二端點而形成該些連接端子。
  8. 如申請專利範圍第1項所述之晶片封裝製程，其中該電子元件包括第二晶片、記憶體或被動元件。
  9. 一種晶片封裝，包括：一承載器：一第一晶片，設置於該承載器上並具有一主動表面以及相對該主動表面之一背面，該主動表面朝向該承載器；一可撓性重配置線路圖案，設置於該第一晶片之該背面上，該可撓性重配置線路圖案之邊緣與該第一晶片之邊緣實質上切齊；一電子元件，設置於該可撓性重配置線路圖案上；以及多個連接端子，分別電性連接該電子元件與該承載器。
  10. 如申請專利範圍第9項所述之晶片封裝，其中該可撓性重配 置線路薄膜的厚度介於25μm至150μm之間。
  11. 如申請專利範圍第9項所述之晶片封裝，其中該可撓性重配置線路圖案包括一可撓性基材以及一圖案化金屬層，該可撓性基材配置於該圖案化金屬層以及該第一晶片之間。
  12. 如申請專利範圍第9項所述之晶片封裝，其中該電子元件更包括多個焊球，重配置線路圖案包括多個焊墊，分別與該些焊球接合，該承載器更包括多個接墊，該電子元件透過該些焊球、該些焊墊、該些連接端子以及該些接墊與該承載器電性連接。
  13. 如申請專利範圍第12項所述之晶片封裝，其中各該連接端子包括一第一端點、一第二端點以及一焊線，各該第一端點設置於對應之接墊上，各該第二端點設置於對應之焊墊上，各該焊線由對應之第一端點連接至對應之第二端點。
  14. 如申請專利範圍第9項所述之晶片封裝，其中該電子元件包括第二晶片、記憶體或被動元件。
TW102106418A 2013-02-23 2013-02-23 晶片封裝製程及晶片封裝 TWI550731B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102106418A TWI550731B (zh) 2013-02-23 2013-02-23 晶片封裝製程及晶片封裝
CN201310335386.7A CN104008982B (zh) 2013-02-23 2013-08-02 芯片封装工艺及芯片封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102106418A TWI550731B (zh) 2013-02-23 2013-02-23 晶片封裝製程及晶片封裝

Publications (2)

Publication Number Publication Date
TW201434094A true TW201434094A (zh) 2014-09-01
TWI550731B TWI550731B (zh) 2016-09-21

Family

ID=51369593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106418A TWI550731B (zh) 2013-02-23 2013-02-23 晶片封裝製程及晶片封裝

Country Status (2)

Country Link
CN (1) CN104008982B (zh)
TW (1) TWI550731B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340496A (zh) * 2015-05-15 2017-01-18 无锡超钰微电子有限公司 芯片封装结构及其制造方法
US9947551B2 (en) 2015-05-15 2018-04-17 Niko Semiconductor Co., Ltd. Chip package structure and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097747B (zh) * 2015-09-01 2018-07-06 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006502596A (ja) * 2002-10-08 2006-01-19 チップパック，インク． 裏返しにされた第二のパッケージを有する積み重ねられた半導体マルチパッケージモジュール
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP2006005101A (ja) * 2004-06-16 2006-01-05 Rohm Co Ltd 半導体装置
US7812434B2 (en) * 2007-01-03 2010-10-12 Advanced Chip Engineering Technology Inc Wafer level package with die receiving through-hole and method of the same
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
CN101252092B (zh) * 2008-03-12 2011-07-06 日月光半导体制造股份有限公司 多芯片封装结构及其制作方法
CN101866895B (zh) * 2009-04-20 2012-03-21 日月光半导体制造股份有限公司 芯片结构及其形成方法
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法
TW201222683A (en) * 2010-11-18 2012-06-01 Siliconware Precision Industries Co Ltd Method of forming semiconductor package
CN102270616A (zh) * 2011-08-19 2011-12-07 日月光半导体制造股份有限公司 晶片级封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106340496A (zh) * 2015-05-15 2017-01-18 无锡超钰微电子有限公司 芯片封装结构及其制造方法
US9947551B2 (en) 2015-05-15 2018-04-17 Niko Semiconductor Co., Ltd. Chip package structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN104008982B (zh) 2017-11-24
CN104008982A (zh) 2014-08-27
TWI550731B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
US9748216B2 (en) Apparatus and method for a component package
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US9876002B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
TWI496270B (zh) 半導體封裝件及其製法
US10867984B2 (en) Method of manufacturing a package-on-package type semiconductor package
CN107808880B (zh) 半导体装置的制造方法
US9029199B2 (en) Method for manufacturing semiconductor device
US20210051800A1 (en) Electronic package, assemble substrate, and method for fabricating the assemble substrate
KR20220008093A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI550731B (zh) 晶片封裝製程及晶片封裝
US11362057B2 (en) Chip package structure and manufacturing method thereof
JP5972539B2 (ja) 半導体装置
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
WO2013114481A1 (ja) 半導体装置
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN112397497A (zh) 半导体封装件
TWI832348B (zh) 封裝結構及其製作方法
TW201909293A (zh) 封裝結構及其製造方法
US20210111110A1 (en) Semiconductor device package
CN114695323A (zh) 半导体装置封装
CN116344476A (zh) 基板结构及其制造方法
KR20120030769A (ko) 반도체 디바이스 및 그 제조 방법