CN102270616A - 晶片级封装结构及其制造方法 - Google Patents

晶片级封装结构及其制造方法 Download PDF

Info

Publication number
CN102270616A
CN102270616A CN2011102388272A CN201110238827A CN102270616A CN 102270616 A CN102270616 A CN 102270616A CN 2011102388272 A CN2011102388272 A CN 2011102388272A CN 201110238827 A CN201110238827 A CN 201110238827A CN 102270616 A CN102270616 A CN 102270616A
Authority
CN
China
Prior art keywords
wafer
packing colloid
encapsulation structure
class encapsulation
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102388272A
Other languages
English (en)
Inventor
博纳德.K.艾皮特
凯.艾斯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011102388272A priority Critical patent/CN102270616A/zh
Publication of CN102270616A publication Critical patent/CN102270616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种晶片级封装结构及其制造方法，其中该制造方法至少包括通过喷射金属插栓穿透封装胶体而形成贯穿封装胶体的穿胶插塞，由此达到成本效率较佳的效果。

Description

晶片级封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构与其相关制作方法，且特别是涉及一种晶片级封装结构与其相关制作方法。
背景技术
目前所普遍采用的晶片级封装方式(Wafer level packaging；WLP)可大大地改善封装效率并降低半导体封装的尺寸。传统扇入(Fan-in)晶片级封装制作方法是在为切割的晶片上进行，而使最终封装产品尺寸约与管芯大小差不多。而扇出(Fan-out)晶片级封装制作方法则使利用重建晶片(Reconstitutionwafer)，亦即是将各独立管芯重新排列成人造模铸晶片，因此可减少使用昂贵覆晶基底的需求，以封装胶体扩大封装尺寸，以供更高输出/输入(Input/Output；I/O)端应用。
发明内容
本发明的目的在于提出一种晶片级封装结构，其内具有穿胶插塞(through-mold plug)连接结构，贯穿封装胶体的插塞是经发射进入晶片级封装结构，成本效率较佳，穿胶插塞帮助连接立体晶片级封装结构内的堆叠芯片或连结封装结构至下一级基板。
本发明提供一种晶片级封装结构制造方法。先提供位于载体上的至少一芯片，形成一封装胶体于该载体之上以包覆该至少芯片。利用一空气压力射击系统将多个插塞射入该封装胶体。接着，形成一顶金属层于该封装胶体的一上表面并形成一底金属层于该封装胶体的一下表面。为提高插塞对位准确度，可进行一激光钻孔制作方法，在该封装胶体之中形成多个开口。
在本发明的一实施例中，前述该些插塞的材质为铜。前述顶金属层或底金属层的材质是铜或铜合金，以溅镀或电镀形成。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是本发明的一实施例的一种晶片级封装结构剖面示意图；
图2是本发明的一实施例的一种堆叠封装结构剖面示意图；
图3A-图3G是本发明的一实施例的一种晶片级封装结构制造方法的剖面示意图。
主要元件符号说明
10：封装结构
20a、20b、20c：电子元件
100：载体
102：胶带
105：金属插栓
106：金属插塞
109：接触垫
110：芯片
112a：内连线图案
112b：导线图案
113、115：介电层
112、114：金属层
114a：底内连线图案
114b：底导线图案
116：重布线路层
130：封装胶体
106a、130a：上表面
106b、130b：下表面
140：电性接点
240：接点
S：开口
L：界面
GH：空气压力驱动射击系统
具体实施方式
图1是依照本发明的一实施例的一种晶片级封装结构剖面示意图。图1所示的晶片级封装结构10包括至少一芯片110、一封装胶体130包覆芯片110、多个金属插塞106贯穿封装胶体130、内连线图案112a连接至插塞106与导线图案112b以及重布线路层(redistribution layer；RDL)116。重布线路层116包括一第一介电层113、一金属层114与一第二介电层115。重布线路层116可为单层结构(仅包括金属层114)或多层结构(至少如图所示三层)。重布线路层116可为如图所示扇出重布线路层，也可为扇入重布线路层。
由于不需电镀形成插塞106，晶片级封装结构10不需要在插塞106与封装胶体130间形成电镀种层。通过内连线图案112a，其上可堆叠其他半导体封装或堆叠不同电子元件于晶片级封装结构10之上。晶片级封装结构10可还包括位于重布线路层116的金属层114上的电性接点(electrical contacts)140。电性接点140可为例如焊球来连接晶片级封装结构10至外接端如系统电路板(未图示)。金属层114电连接芯片110的接触垫109与电性接点140或电连接插塞106与电性接点140。在插塞106与内连线图案112a之间以及插塞106与重布线路层116的金属层114之间，具有界面L(显微镜下可见接合线)。芯片110可为集成电路或任意半导体芯片如微电机系统(MEMS)。图1所示晶片级封装结构10仅包含一芯片，但也可理解本案的封装结构端视所需可包括任意数目(单一、两个、或多个)芯片。
图2是依照本发明的一实施例的一种堆叠封装结构剖面示意图。图2所示的堆叠封装结构包括多个电子元件20a、20b、20c，其可为管芯(晶粒)、封装或其他元件如无源元件等，通过如覆晶技术、表面粘着式(SMT)或其他连结方式，堆叠在晶片级封装结构10之上。电子元件20a、20b、20c与晶片级封装结构10可经由多个接点240如微凸块而电性相连。
图3A-图3G是依照本发明的一实施例的一种晶片级封装结构制造方法的剖面示意图。如图3A，先提供一载体100具有胶带102覆盖于其表面上。载体100可为例如硬质晶片载体或金属载体。胶带102可为例如管芯粘接胶带。至少一芯片110面朝下粘附至胶带102。芯片110包括多个接触垫109。此处芯片110指重建晶片的单一芯片或管芯，而芯片为从晶片中挑出并测试确定为好的芯片(Known good die；KGD)。管芯可能限于I/O垫数目而需要扇出，但若是立体封装则可不限于I/O垫数目。
如图3B，模封胶带102与其上的芯片110而形成一封装胶体130覆盖住芯片110与载体100上的胶带102。封装胶体130的材质可为环氧树脂，而封装胶体130可通过如热固化制作方法固化。
接着，如图3C，利用例如钻孔(drilling)步骤于封装胶体130中形成多个开口S，移除一部分的封装胶体130直至胶带102表面露出而形成开口S。钻孔步骤例如是紫外光激光钻孔或二氧化碳激光钻孔来进行。开口S可为圆柱状开口，直径略小于后续要形成的插塞。开口S的形成并非为必要而是可视情况需要方采用，但对于提高位准准确度是相当有帮助的。
如图3D，在封装胶体130中形成多个金属插塞106。金属插塞106可为例如圆柱状铜插塞。插塞106可通过发射(shooting)方式，以空气压力驱动射击系统GH(例如空气压力驱动钉枪(air-pressure nail gun or stapler))射入封装胶体130中。详言之，金属插栓105(亦即射击前的插塞)装载于空气压力驱动钉枪中，再喷射进入封装胶体130的开口S中。或者，一般用于多层陶瓷板或聚乙酰胺胶带打洞的孔洞冲压机(hole punch machine)，其端视基材厚度可形成约如25微米至250微米大小的孔洞，可以调整反向使用于射击金属插塞106。详言之，孔洞冲压机包括电磁驱动的冲压活塞(punch piston)，调整孔洞冲压机利用冲压活塞射击金属插栓105(亦即射击前的插塞)。孔洞冲压机具成排的冲撞头而可设计为分别发射，亦即可视需要插入金属插塞。也就是说，可依照特定图案埋入金属插塞。
或者，无需形成开口S，金属插栓105可以直接从封装胶体上表面130a射入封装胶体130中。视封装胶体130的材质特性等，空气压力驱动射击系统GH的压力或金属插栓105的发射速度均可调整，以得到最佳位置对准度与精确度。金属插塞106的高度可为例如1密尔(mil)至12密尔。金属插塞106的一端或两端可略略突出于封装胶体130上、下表面。
接着，如图3E所示，移除载体100与胶带102，而露出金属插塞106与芯片110的底面110b，并使接触垫109露出来。若有需要，可略略回蚀插塞106，而使插塞106的下表面106b与封装胶体下表面130b齐平，或使插塞106的上表面106a与封装胶体上表面130a齐平。
如图3F，在封装胶体上表面130a上形成一金属层112并覆盖插塞106的上表面106a。在封装胶体下表面130b上形成另一金属层114并覆盖插塞106的下表面106b。金属层112、114可包括铜、铜合金或其他导电体，以例如溅镀方式形成。或者，若电镀形成金属层112、114时，也可选择性地在形成金属层前，先溅镀一种层(未图示)于封装胶体130的表面上。上下金属层112、114分别电连接至金属插塞106。因为上下金属层112、114与金属插塞106通过不同制作方法制得，亦或是不同材质制成，因此插塞106与上下金属层112、114之间，具有界面L(显微镜下可见接合线)。
一般而言，对于较高深宽比的开口S或较厚的封装胶体130，与电镀形成插塞相比，利用射击将金属插塞106射入开口S或封装胶体130之中，不但较简易且效果好得多。
如图3G，图案化金属层112而于封装胶体130上表面130a上形成布线层或导线图案112b以及电连接至金属插塞106的内连线图案112a。该些图案可利用例如扣减式蚀刻(subtractive etching)形成。同样地，图案化金属层114而于封装胶体130下表面130b上形成电连接至金属插塞106的底内连线图案114a以及底导线图案114b。上下表面上的金属层112、114可以利用双面制作方法同时图案化，或依序分两次进行。导线图案112b与底导线图案114b可以相同或不同，端视产品设计。而内连线图案112a与底内连线图案114a的位置对应于金属插塞106的位置。不过，视所搭配的芯片或元件，该些图案的设计或排列均可调整。
之后，在前述上下金属图案上，可形成抗锈层或表面加工层，例如是镍/金叠层、有机保焊剂(organic solderability preservatives，OSP)，或者材质可为化学镍钯浸金(electroless nickel electroless palladium immersion gold，ENEPIG)或化学镍金(electroless nickel immersion gold，ENIG)，以帮助增加连结。也可选择性地形成防焊层以保护前述上下金属图案。
虽然前述实施例描述单层底金属层，但是也可以使用多层重布线路层，以便能将小间距芯片垫扇出或重布高密度导线线路。
由前述实施例可知，晶片级封装结构可提供安装于其上的元件或下一级基板直接电性连结。亦即，本发明的晶片级封装结构可直接电性连结安装于其两面的元件。因此，本案的晶片级封装结构适合用于立体晶片级封装，而堆叠封装尺寸颇小。本发明的晶片级封装结构可在双面设置重布线路图案，以堆叠不同种类或尺寸封装结构，提供产品设计弹性。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种晶片级封装结构，包含：
至少一芯片；
一封装胶体，包覆该至少芯片；
多个金属插塞内埋于该封装胶体内；
至少一顶内连线图案，位于该封装胶体的一上表面，其中该顶内连线图案连接至一或多个该些金属插塞，而在该顶内连线图案与所连接的一或多个该些金属插塞之间具有一第一界面；
至少一顶导线图案，位于该封装胶体的该上表面；
至少一底内连线图案，位于该封装胶体的一下表面，其中该底内连线图案连接至一或多个该些金属插塞，而在该底内连线图案与所连接的一或多个该些金属插塞之间具有一第二界面；以及
至少一底导线图案，位于该封装胶体的该下表面。
2.如权利要求1所述的晶片级封装结构，还包括第一介电层与第二介电层位于该封装胶体的该下表面，其中该至少底内连线图案与该至少底导线图案夹在该第一介电层与该第二介电层之间。
3.如权利要求2所述的晶片级封装结构，还包括至少一电性接点位于该至少底内连线图案或该至少底导线图案上。
4.如权利要求1所述的晶片级封装结构，其中该至少芯片为一集成电路或微电机系统。
5.如权利要求1所述的晶片级封装结构，其中该金属插塞为圆柱铜插塞。
6.一种晶片级封装结构制造方法，包含：
提供位于一载体上的至少一芯片；
形成一封装胶体于该载体之上以包覆该至少芯片；
利用一空气压力射击系统将多个插塞射入该封装胶体；
形成一顶金属层于该封装胶体的一上表面并形成一底金属层于该封装胶体的一下表面。
7.如权利要求6所述的晶片级封装结构制造方法，还包括进行一激光钻孔制作方法，在该封装胶体之中形成多个开口。
8.如权利要求7所述的晶片级封装结构制造方法，其中该激光钻孔制作方法为二氧化碳激光或紫外光激光钻孔制作方法。
9.如权利要求7所述的晶片级封装结构制造方法，其中该些插塞射入该些开口之中并填满该些开口。
10.如权利要求6所述的晶片级封装结构制造方法，其中该些插塞的材质为铜。
CN2011102388272A 2011-08-19 2011-08-19 晶片级封装结构及其制造方法 Pending CN102270616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102388272A CN102270616A (zh) 2011-08-19 2011-08-19 晶片级封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102388272A CN102270616A (zh) 2011-08-19 2011-08-19 晶片级封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102270616A true CN102270616A (zh) 2011-12-07

Family

ID=45052855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102388272A Pending CN102270616A (zh) 2011-08-19 2011-08-19 晶片级封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102270616A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103596385A (zh) * 2012-08-16 2014-02-19 安捷利电子科技（苏州）有限公司 一种柔性电路板的盲孔制作工艺
CN103681384A (zh) * 2012-09-17 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN104008982A (zh) * 2013-02-23 2014-08-27 南茂科技股份有限公司 芯片封装工艺及芯片封装
CN104159419A (zh) * 2014-08-21 2014-11-19 江苏迪飞达电子有限公司 多层pcb板填盲孔方法
CN104517922A (zh) * 2013-09-27 2015-04-15 矽品精密工业股份有限公司 层叠式封装结构及其制法
CN103596385B (zh) * 2012-08-16 2016-11-30 安捷利电子科技（苏州）有限公司 一种柔性电路板的盲孔制作工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933117A (zh) * 2005-09-15 2007-03-21 南茂科技股份有限公司 不具核心介电层的芯片封装体制程
CN101740527A (zh) * 2008-11-21 2010-06-16 乾坤科技股份有限公司 芯片封装结构及其制作方法
CN102148167A (zh) * 2010-02-08 2011-08-10 日月光半导体制造股份有限公司 可堆栈式封装结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933117A (zh) * 2005-09-15 2007-03-21 南茂科技股份有限公司 不具核心介电层的芯片封装体制程
CN101740527A (zh) * 2008-11-21 2010-06-16 乾坤科技股份有限公司 芯片封装结构及其制作方法
CN102148167A (zh) * 2010-02-08 2011-08-10 日月光半导体制造股份有限公司 可堆栈式封装结构的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103596385A (zh) * 2012-08-16 2014-02-19 安捷利电子科技（苏州）有限公司 一种柔性电路板的盲孔制作工艺
CN103596385B (zh) * 2012-08-16 2016-11-30 安捷利电子科技（苏州）有限公司 一种柔性电路板的盲孔制作工艺
CN103681384A (zh) * 2012-09-17 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103681384B (zh) * 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN104008982A (zh) * 2013-02-23 2014-08-27 南茂科技股份有限公司 芯片封装工艺及芯片封装
CN104008982B (zh) * 2013-02-23 2017-11-24 南茂科技股份有限公司 芯片封装工艺及芯片封装
CN104517922A (zh) * 2013-09-27 2015-04-15 矽品精密工业股份有限公司 层叠式封装结构及其制法
CN104517922B (zh) * 2013-09-27 2017-06-09 矽品精密工业股份有限公司 层叠式封装结构及其制法
CN104159419A (zh) * 2014-08-21 2014-11-19 江苏迪飞达电子有限公司 多层pcb板填盲孔方法
CN104159419B (zh) * 2014-08-21 2017-07-18 江苏迪飞达电子有限公司 多层pcb板填盲孔方法

Similar Documents

Publication Publication Date Title
US9406658B2 (en) Embedded component device and manufacturing methods thereof
US11791252B2 (en) Package-on-package semiconductor assemblies and methods of manufacturing the same
US10490478B2 (en) Chip packaging and composite system board
CN100573862C (zh) 一种新型封装结构的半导体器件
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
US9578750B2 (en) Package carrier and manufacturing method thereof
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US9589942B2 (en) Package structure and manufacturing method thereof
US10014243B2 (en) Interconnection substrates for interconnection between circuit modules, and methods of manufacture
CN103715166A (zh) 用于部件封装件的装置和方法
US20080128865A1 (en) Carrier structure embedded with semiconductor chip and method for fabricating thereof
CN102324418A (zh) 半导体元件封装结构与其制造方法
US20140355215A1 (en) Embedded Heat Slug to Enhance Substrate Thermal Conductivity
CN102934224A (zh) 微电子封装及其制造方法
SG193756A1 (en) Ultrathin buried die module and method of manufacturing thereof
KR20090117237A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN102270616A (zh) 晶片级封装结构及其制造方法
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
CN108878398B (zh) 包括导电凸块互连的半导体器件
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
CN104299919A (zh) 无芯层封装结构及其制造方法
CN102446772B (zh) 制造半导体封装的方法
CN102751267A (zh) 用于堆叠的半导体封装构造及其制造方法
TW201308553A (zh) 晶圓級封裝與相關製造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207