TWI819128B - 半導體裝置製造方法 - Google Patents

半導體裝置製造方法 Download PDF

Info

Publication number
TWI819128B
TWI819128B TW108138047A TW108138047A TWI819128B TW I819128 B TWI819128 B TW I819128B TW 108138047 A TW108138047 A TW 108138047A TW 108138047 A TW108138047 A TW 108138047A TW I819128 B TWI819128 B TW I819128B
Authority
TW
Taiwan
Prior art keywords
wafer
adhesive
bonding
semiconductor device
group
Prior art date
Application number
TW108138047A
Other languages
English (en)
Other versions
TW202032673A (zh
Inventor
子
Original Assignee
日商大賽璐股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大賽璐股份有限公司 filed Critical 日商大賽璐股份有限公司
Publication of TW202032673A publication Critical patent/TW202032673A/zh
Application granted granted Critical
Publication of TWI819128B publication Critical patent/TWI819128B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係提供一種在經過製造有半導體元件之晶圓之積層而將半導體元件予以多層化之半導體裝置製造方法中，可抑制晶圓積層體翹曲且將薄晶圓予以多層化之手法。本發明之方法包含準備步驟、薄化步驟、接合步驟、取下步驟、以及多層化步驟。準備步驟中，係準備具有下述積層結構之補強晶圓，其中，該積層結構係含有具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間的暫時接著狀態形成用之暫時接著劑層。

Description

半導體裝置製造方法
本發明係關於係具備含有複數個半導體元件之積層結構之半導體裝置之製造方法。本案基於2018年10月23日於日本申請之日本特願2018-199011號以及日本特願2018-199012號主張優先權，並為援用該申請中所記載之全部內容者。
近年來，以使半導體裝置進一步高密度化為主要目的，進行開發用以製造特定半導體裝置之技術，該半導體裝置係具有使複數個半導體晶片或半導體元件在其厚度方向積體而成之立體結構。就如此技術之一而言，已知有所謂WOW(Wafer on Wafer，即晶圓對晶圓)製程。WOW製程中，分別將製造有複數個半導體元件的特定數目的半導體晶圓依序積層，而形成使半導體元件於其厚度方向配置多段的結構，並將該晶圓積層體經過切割步驟而個別化為半導體裝置。針對如此之關於WOW製程的技術係記載於例如下述專利文獻1、2。
[先前技術文獻]
[專利文獻]
專利文獻1：國際公開第2010/032729號
專利文獻2：日本特開2016-178162號
以往之WOW製程之方式，例如係進行如下。首先，複數個半導體晶圓具有經過電晶體形成步驟或配線形成步驟等而形成有複數個半導體元件之元件形成面、及與其相反之背面，分別針對該複數個半導體晶圓，藉由對其背面側之研削而進行薄化。其次，將經過薄化之一晶圓之背面側接合於厚基底晶圓之元件形成面側，而在基底晶圓上積層有薄晶圓。接著，將經過薄化之其他晶圓之背面側接合於基底晶圓上之該薄晶圓之元件形成面側，而進一步進行薄晶圓積層。然後進一步進行特定次數之如此之晶圓積層。將如此進行所得到之晶圓積層體個別化為具有積層有複數個半導體晶片的結構之半導體裝置的步驟，係藉由在晶圓積層體之厚度方向對於複數個晶圓予以一齊切斷而進行。
然而，藉由如此的方法時，在厚度方向形成有具有非對稱積層構成之晶圓積層體。藉由上述的方法所依序積層之薄晶圓間之接合態樣，係預先積層在基底晶圓上之晶圓之元件形成面，與進一步積層之晶圓之背面側接合，亦即以Face-to-Back的接合。所形成之晶圓積層體中，如此的接合態樣係在積層方向連續。亦即，所形成之晶圓積層體係在其厚度方向具有非對稱的積層構成。具有非對稱的積層構成之晶圓積層體容易翹曲。 越是增加該晶圓積層體之晶圓總數(亦即晶圓間接合之總數)，此翹曲之程度越有累積而變大之傾向。晶圓積層體之翹曲在對於該晶圓積層體以高精密度進行各種加工步驟時不利。
本發明係鑑於以上情況而研發者，其目的為提供一種在經過製造有半導體元件之晶圓之積層而將半導體元件予以多層化之半導體裝置製造方法中，可抑制晶圓積層體之翹曲而且效率佳地將薄晶圓予以多層化之手法。
本發明提供之半導體裝置製造方法至少包含如下之準備步驟、薄化步驟、接合步驟、取下步驟、及多層化步驟。
準備步驟中，準備具有積層結構之補強晶圓，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層。薄化步驟中，將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓。接合步驟中，將前述補強晶圓之面、以及具有元件形成面及與其相反之背面之其他晶圓之面予以接合而形成晶圓積層體。取下步驟中，將前述晶圓積層體中的支持基板取下。多層化步驟中，將經過前述取下步驟之前述晶圓積層體之面、以及其他晶圓積層體之面予以接合而形成晶圓積層體。在本半導體裝置製造方法中，經過多層化步驟所得到之晶圓積層體，係在其厚度方向具有對稱的積層構成之晶圓積層體。在此，所謂「在其厚度方向具有對稱的積層構成之晶圓積層體」，係意指晶圓積層體之一部或全部之積層構成在其厚度方向中為對稱。
關於本發明之第1態樣之半導體裝置製造方法，進行以下之說明。
準備步驟中準備兩個補強晶圓。各補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、及在晶圓之元件形成面側及支持基板之間之暫時接著劑層。晶圓之元件形成面，係指經過電晶體形成步驟或配線形成步驟等而形成有複數個半導體元件之側之面。暫時接著劑層係用以實現在晶圓與支持基板之間的可事後解除之暫時接著狀態者。
薄化步驟中，將各補強晶圓中的晶圓從其背面側研削而薄化。藉此，在被支持基板所支持之狀態下形成薄化晶圓。
接合步驟中，係將具有元件形成面及與其相反之背面之基底晶圓之元件形成面側、及補強晶圓之上述薄化晶圓之背面側，經由接著劑而予以接合(以face-to-back的接合)，形成第1晶圓積層體。本步驟中，對各補強晶圓與一個基底晶圓進行接著劑接合，而得到兩個第1晶圓積層體。各接合步驟中，係例如在接合對象面(基底晶圓之元件形成面、薄化晶圓之背面)之一方或兩方塗佈接著劑，經由該接著劑而貼合接合對象面，並在該貼合後使該接著劑硬化。此外，各接合步驟中，可在接著劑塗佈之前對於前述接合對象面之一方或兩方實施矽烷耦合劑處理。
取下步驟中，取下各個第1晶圓積層體中的支持基板。具體而言，係將經過上述接合步驟所得到之各第1晶圓積層體中的支持基板與薄化晶圓之間之由暫時接著劑層所致之暫時接著狀態予以解除，並取下支持基板。
多層化步驟中，將經過取下步驟之兩個第1晶圓積層體中的薄化晶圓之元件形成面側彼此經由接著劑接合(以face-to-face的接合)，或者將經過取下步驟之兩個第1晶圓積層體中的基底晶圓之背面側彼此經由接著劑接合(以back-to-back的接合)，而形成第2晶圓積層體。
本半導體裝置製造方法中，係如上述之方式，經由用以實現暫時接著狀態之暫時接著劑層而被貼合於支持基板之晶圓(補強晶圓之晶圓)，在經過薄化後以接著劑接合於基底晶圓(接合步驟)，之後從該薄化晶圓將支持基板取下(取下步驟)。如此之構成，可迴避晶圓破損並且將薄晶圓以接著劑接合於比薄晶圓厚且機械強度高的基底晶圓，甚至薄晶圓可形成配置多段的結構。
與此同時，本半導體裝置製造方法中，係如上述之方式，經過取下步驟之兩個第1晶圓積層體中的薄化晶圓之元件形成面側彼此以接著劑接合(以face-to-face的接合)，或者基底晶圓之背面側彼此以接著劑接合(以Back-to-Back的接合)，而謀求薄晶圓多層化。如此進行所得到之晶圓積層體(上述第2晶圓積層體)，在其厚度方向具有對稱的積層構成。多層化步驟中，進行上述以face-to-face的接合所得到之第2晶圓積層體中，其中所含有之全晶圓之元件形成面朝向該face-to-face接合處側(內側)。多層化步驟中，進行上述以Back-to-Back的接合所得到之第2晶圓積層體中，其中所含有之全晶圓之背面朝向該Back-to-Back接合處側(內側)。在厚度方向具有如此對稱的積層構成之晶圓積層體(第2晶圓積層體)不易翹曲。
如以上所示，本半導體裝置製造方法可抑制晶圓積層體之翹曲而且將薄晶圓多層化。
本半導體裝置製造方法較佳係進一步含有藉由對於基底晶圓中的背面側進行研削而將該基底晶圓薄化之步驟。藉由本步驟，可將基底晶圓薄化至特定的厚度為止。如此之基底晶圓薄化步驟可在上述接合步驟之後且取下步驟之前進行，也可在取下步驟至多層化步驟為止之間進行，亦可在多層化步驟後進行。本半導體裝置製造方法含有所謂基底晶圓薄化步驟之該構成，可謀求所製造之半導體裝置薄型化。
本半導體裝置製造方法較佳係進一步含有至少一個追加之補強晶圓之準備步驟、各個追加之補強晶圓之薄化步驟、各個追加之補強晶圓之至少一個追加之接合步驟、及追加之接合步驟後之取下步驟。追加之補強晶圓係具有積層結構，該積層結構包含具有元件形成面及與其相反之背面之晶圓、支持基板、以及在晶圓之元件形成面側及支持基板之間之暫時接著狀態形成用之暫時接著劑層。各個追加之補強晶圓之薄化步驟中，將如此的追加之補強晶圓中的晶圓由其背面側進行研削而形成薄化晶圓。追加之接合步驟中，將追加之補強晶圓中的該薄化晶圓之背面側，經由接著劑接合於第1晶圓積層體中的薄化晶圓之元件形成面側(以face-to-back的接合)。第1晶圓積層體中的薄化晶圓係指在上述之接合步驟中與基底晶圓接合之薄化晶圓，或在先前進行之追加之接合步驟中在薄化晶圓上所追加的積層之薄化晶圓。如此的追加之接合步驟中，例如，在接合對象面(一方之薄化晶圓之元件形成面，另一方之薄化晶圓之背面)之一方或兩方塗佈接著劑，經由該接著劑使接合對象面貼合，在該貼合後使該接著劑硬化。 此外，追加之接合步驟中，在接著劑塗佈之前亦可在前述之接合對象面之一方或兩方實施矽烷耦合劑處理。然後，追加之接合步驟後之取下步驟中，在經過追加之接合步驟而更積層有薄化晶圓之第1晶圓積層體中，將該薄化晶圓與支持基板之間之由暫時接著劑層所致之暫時接著狀態予以解除，並取下支持基板。如以上之構成，可迴避晶圓破損而且經由接著劑接合使薄晶圓進一步多層化。
本半導體裝置製造方法，較佳係在上述之多層化步驟之後更包含貫通電極形成步驟，該貫通電極係在第2晶圓積層體中將複數個薄化晶圓與至少一個基底晶圓貫通而延伸者。或者，本半導體裝置製造方法亦可在上述多層化步驟之前包含貫通電極形成步驟，該貫通電極係在各第1晶圓積層體中從位於積層方向之一端之薄化晶圓之元件形成面到位於另一端之基底晶圓之元件形成面為止，貫通該第1晶圓積層體內而延伸者。藉由此等構成，在所製造之半導體裝置中，可將半導體元件間以短距離適當地電性連接。因此，該構成在所製造之半導體裝置中可實現效率佳的數位訊號處理，並抑制高頻訊號之衰減，還可抑制消耗電力。
各個在接合步驟中所使用之接著劑及在追加之接合步驟中所使用之接著劑，較佳係含有含聚合性基的聚有機矽倍半氧烷(亦即具有聚合性官能基之聚有機矽倍半氧烷)。含聚合性基的聚有機矽倍半氧烷係可實現例如30至200℃左右之較低之聚合溫度或硬化溫度，並可實現硬化後的高耐熱性。因此，藉由含有含聚合性基的聚有機矽倍半氧烷之接著劑來進行晶圓間接著劑接合，可在晶圓間所形成之接著劑層實現高耐熱性，並謀 求使用以形成接著劑層之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件的傷害。
補強晶圓內之用以形成暫時接著劑層之暫時接著劑，較佳係含有多價乙烯基醚化合物、具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基而可與多價乙烯基醚化合物形成聚合物之化合物、及熱塑性樹脂。亦即，補強晶圓內之暫時接著劑層，較佳為介在於晶圓與支持基板之間之此種接著劑中產生前述聚合物並固化而形成者。如此構成之暫時接著劑，係在支持基板與晶圓之間所硬化形成之暫時接著劑層之形態中，可確保能承受對該晶圓之薄化步驟的研削等的高接著力，且可實現例如130至250℃左右之較高之軟化溫度。
供於接合步驟或追加接合步驟之補強晶圓內之暫時接著劑層，係含有可實現較高之軟化溫度之上述組成，並且，同步驟中所使用之接著劑為含有可實現較低之硬化溫度及硬化後之高耐熱性之含聚合性基的聚有機矽倍半氧烷之接著劑之情形，如此之複合性構成可兼顧接合步驟或各追加接合步驟之實施及其後之取下步驟之實施。亦即，該複合性構成係可在較低溫之條件下實施接合步驟或追加接合步驟，維持補強晶圓中的支持基板與薄化晶圓之暫時接著狀態，實現該薄化晶圓對於其他晶圓(接合步驟中為基底晶圓，追加接合步驟中為第1晶圓積層體之作為一構成要素之其他薄化晶圓)之良好接著劑接合，而且，可在較高溫之條件下實施其後之取下步驟，維持薄化晶圓與其他晶圓之間之接著劑接合，使暫時接著劑層軟化而從薄化晶圓取下支持基板。從薄化晶圓取下支持基板時，經過暫時 接著劑層之軟化而將由該暫時接著劑層所致之暫時接著狀態予以解除，此構成可迴避或抑制對薄化晶圓施加局部性之強應力，並迴避該晶圓之破損。
本半導體裝置製造方法中，較佳係上述之接合步驟包含硬化處理，該硬化處理係在低於暫時接著劑層中之聚合物之軟化點之溫度使接著劑硬化，並且，該接合步驟後之取下步驟包含軟化處理，該軟化處理係在高於暫時接著劑層中之聚合物之軟化點之溫度使暫時接著劑層軟化。此外，本半導體裝置製造方法中，較佳係上述之追加接合步驟包含硬化處理，該硬化處理係在低於暫時接著劑層中之聚合物之軟化點之溫度使接著劑硬化，並且，該追加接合步驟後之取下步驟包含軟化處理，該軟化處理係在高於暫時接著劑層中之聚合物之軟化點之溫度使暫時接著劑層軟化。
關於本發明之第2態樣之半導體裝置製造方法，進行以下之說明。
準備步驟中準備至少四個(亦即4以上之必要數)補強晶圓。各補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在該晶圓之元件形成面側及該支持基板之間之暫時接著狀態形成用之暫時接著劑層。晶圓之元件形成面，係指經過電晶體形成步驟或必要時之配線形成步驟等而形成有複數個半導體元件之側之面。薄化步驟中，研削各補強晶圓中晶圓之背面側而薄化該晶圓。接合步驟中，將經過薄化步驟之兩個補強晶圓中的晶圓背面側彼此經由例如接著劑層或者藉由直接接合而進行接合，形成至少兩個(亦即2以上之必要數)伴隨有支持基板之晶圓二層體。取下步驟中，在各晶圓二層體中取下至少一個支持基板。多層化步驟中，在至少兩個(亦即2以上之期望數)晶圓 二層體中將經過取下步驟而露出之晶圓之元件形成面側彼此經由例如接著劑層或者藉由直接接合而接合，形成晶圓多積層體。
本半導體裝置製造方法之接合步驟中，如上述般係將經過薄化步驟之兩個補強晶圓中的晶圓之背面側彼此接合(以Back-to-Back的接合)，而形成晶圓二層體。亦即，在接合步驟所形成之晶圓二層體，晶圓之背面側彼此接合且在其厚度方向具有對稱的積層構成。在厚度方向具有對稱的積層構成之晶圓二層體(晶圓積層體)不易翹曲。
與此同時，本方法之多層化步驟中，如上述般在2以上之期望數之晶圓二層體中將經過取下步驟而露出之晶圓之元件形成面側彼此接合(以face-to-face的接合)，而形成晶圓積層數為4以上之晶圓多積層體。所形成之晶圓多積層體，在晶圓二層體所露出之元件形成面側彼此接合且在其厚度方向具有對稱的積層構成。例如，將在上述取下步驟中兩個支持基板中僅取下一方所得之兩個晶圓二層體提供於多層化步驟之情形時，在該多層化步驟所形成之晶圓多積層體，係含有兩個支持基板與介在該基板間之四個薄化晶圓，且在積層體厚度方向一個face-to-face接合處係位於兩個Back-to-Back接合處之間，即在厚度方向具有對稱的積層構成。在厚度方向中具有對稱的積層構成之晶圓多積層體(晶圓積層體)不易翹曲。
因此，本半導體裝置製造方法可抑制晶圓積層體(晶圓二層體、晶圓多積層體)之翹曲而且進行半導體裝置之製造。
再加上，本半導體裝置製造方法中，係如上述般藉由研削屬於積層對象之晶圓之背面側而將該晶圓予以薄化之薄化步驟。為了適當地進行此薄化，具體而言係為了避免薄化過程中晶圓之破損，而如上述般使 晶圓在經由暫時接著劑層而接合於支持基板之狀態下進行薄化步驟。然後，在上述之接合步驟中，將經過如此之薄化步驟之兩個補強晶圓中的薄晶圓的背面側彼此接合而形成晶圓二層體。包含如此之構成之本半導體裝置製造方法可將薄晶圓進行多層化。
如以上所述，本半導體裝置製造方法可抑制晶圓積層體之翹曲且可將薄晶圓進行多層化。
本半導體裝置製造方法，較佳係在多層化步驟之後進一步含有將在晶圓多積層體中位於積層方向之一端之支持基板取下之步驟(多層化步驟後之取下步驟)。在多層化步驟之後將與特定之晶圓之間之暫時接著狀態予以解除而取下支持基板之如此之構成，從經過薄化步驟而薄的該晶圓的處理之觀點來看較佳。
本半導體裝置製造方法，較佳係進一步含有追加之多層化步驟，該追加之多層化步驟係將晶圓二層體中經過取下步驟而露出之晶圓之元件形成面側接合在經過多層化步驟或其後之取下步驟之晶圓多積層體中位於積層方向之一端之晶圓之露出之元件形成面側。此種構成適合在晶圓多積層體中謀求晶圓之進一步的多層化。
本半導體裝置製造方法，較佳係進一步含有在晶圓多積層體內形成貫通電極之步驟。在此步驟中所形成之貫通電極，係在晶圓多積層體中，從位於積層方向一端之晶圓之元件形成面到位於另一端之晶圓之元件形成面為止，貫通該晶圓多積層體內而延伸者。藉由如此之構成，在所製造之半導體裝置中，可將半導體元件間以短距離適當地電性連接。因此， 該構成在所製造之半導體裝置中，可實現效率佳的數位訊號處理，並抑制高頻訊號之衰減，還可抑制消耗電力。
本半導體裝置製造方法中，接合步驟中的背面側彼此之接合，較佳係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷(亦即具有聚合性官能基之聚有機矽倍半氧烷)之接著劑而進行。此接合步驟中，例如，在屬於接合對象面之兩個背面之一方或兩方塗佈接著劑，經由該接著劑而進行該背面彼此之貼合，在該貼合後使該接著劑硬化。此外，接合步驟中，在接著劑塗佈之前可在屬於接合對象面之兩個背面之一方或兩方實施矽烷耦合劑處理。
本半導體裝置製造方法中，多層化步驟中的元件形成面側彼此之接合，較佳係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷(亦即具有聚合性官能基之聚有機矽倍半氧烷)之接著劑而進行。此多層化步驟中，例如，在屬於接合對象面之兩個元件形成面之一方或兩方塗佈接著劑，經由該接著劑而進行該元件形成面彼此之貼合，在該貼合後使該接著劑硬化。此外，多層化步驟中，在接著劑塗佈之前，可在屬於接合對象面之兩個元件形成面之一方或兩方實施矽烷耦合劑處理。
在接合步驟或多層化步驟中的晶圓間，相較於直接接合，從對晶圓中的接合面所要求之平面度較低之觀點來看，如上述般之接著劑接合為較佳。直接接合中，對晶圓接合面要求例如在奈米規格中之高標準之平面度。相對於此，藉由接著劑接合時，由於所形成之接著劑層將晶圓接合面中之自理想平面的偏移或傾斜實質地吸收而得以發揮減少/解除之機能，故相較於直接接合，對於晶圓接合面之平面度之要求較為緩和。從經 過薄晶圓之多層化所製造之半導體裝置之製造的容易度之觀點來看，甚至從半導體裝置製造之產率提升之觀點來看，如此之構成為較佳。
此外，接合步驟或多層化步驟中，藉由含有含聚合性基的聚有機矽倍半氧烷之接著劑所進行之上述晶圓間的接著劑接合，可在所形成之接著劑層實現高耐熱性，並謀求使用以形成接著劑層之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件的傷害。
上述之接合步驟或多層化步驟中，較佳係在室溫以上且80℃以下之溫度進行貼合，於該貼合後在30至200℃之溫度使接著劑硬化。如此之構成，可抑制貼合時介在晶圓間之接著劑之尺寸變化，並謀求使用以形成接著劑層之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件的傷害。
1:晶圓
1a、3a:元件形成面
1b、3b:背面
1R:補強晶圓
1T:薄化晶圓
1X:晶圓二層體
1Y:晶圓多積層體
2:暫時接著劑層
3:晶圓(基底晶圓)
4:接著劑
5:貫通電極
11:晶圓
11a:元件形成面
11b:背面
11R:補強晶圓
12:支持基板
13:暫時接著劑層
14:接著劑層
15:貫通電極
S:支持基板
X、Y:晶圓積層體
第1圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第2圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第3圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第4圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第5圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第6圖係表示本發明之第1態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第7圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第8圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第9圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第10圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第11圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第12圖係表示本發明之第1態樣中的其他實施形態之半導體裝置製造方法中的部分步驟。
第13圖係表示本發明之第1態樣中的另外其他實施形態之半導體裝置製造方法中的部分步驟。
第14圖係表示本發明之第1態樣中的另外其他實施形態之半導體裝置製造方法中的部分步驟。
第15圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第16圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第17圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第18圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第19圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第20圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第21圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第22圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
第23圖係表示本發明之第2態樣中的一實施形態之半導體裝置製造方法中的部分步驟。
關於本發明之第1態樣之半導體裝置製造方法，進行以下之說明。
第1圖至第6圖表示本發明第1態樣之一實施形態之半導體裝置製造方法。該製造方法為用以製造具有使半導體元件在其厚度方向 積體而成之立體結構之半導體裝置的方法，第1圖至第6圖係以部分剖面圖來表示製造過程。
本半導體裝置製造方法中，首先，準備兩個如第1圖(a)所示之補強晶圓1R(準備步驟)。各補強晶圓1R具有積層結構，該積層結構包含晶圓1、支持基板S、及該等間之暫時接著劑層2。
晶圓1為可製造有半導體元件之具有半導體晶圓本體之晶圓，其具有元件形成面1a及與其相反之背面1b。本實施形態中，晶圓之元件形成面係指晶圓中經過電晶體形成步驟而形成有複數個半導體元件(圖示省略)之側之面。晶圓1之各半導體元件在表面具有露出之包含電極墊之例如多層配線結構部。或者，晶圓1可為在元件形成面1a側已製造有各種半導體元件者，且為先將該半導體元件所需之配線結構形成於元件形成面1a上後再形成者。用以形成晶圓1之半導體晶圓本體的構成材料可舉例如矽(Si)、鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、及磷化銦(InP)。如此之晶圓1之厚度，從後述之研削步驟中的研削時間之縮短化之觀點來看，較佳為1000μm以下，更佳為900μm以下，又更佳為800μm以下。此外，晶圓1之厚度例如為500μm以上。
補強晶圓1R中的支持基板S，係用以將經過後述薄化步驟而變薄之晶圓1予以補強者。支持基板S可舉例如矽晶圓或玻璃晶圓。支持基板S之厚度，從確保作為補強要件之機能之觀點來看，較佳為300μm以上，更佳為500μm以上，又更佳為700μm以上。此外，支持基板S之厚度例如為800μm以下。如此之支持基板S可經由暫時接著劑層2而接合於晶圓1之元件形成面1a側。
暫時接著劑層2，係用以實現在晶圓1與支持基板S之間之可事後解除之暫時接著狀態者。在本實施型態中，用以形成如此之暫時接著劑層2之暫時接著劑，係至少含有：多價乙烯基醚化合物(A)；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，而可與多價乙烯基醚化合物形成聚合物之化合物(B)；及熱塑性樹脂(C)。關於暫時接著劑中之此等成分具體上係如後述。就用以形成暫時接著劑層2之暫時接著劑而言，除了如此之暫時接著劑外，亦可採用聚矽氧系黏著劑、丙烯酸系黏著劑、或蠟型接著劑。
如此構成之補強晶圓1R可經過例如以下步驟而製造。首先，如第2圖(a)所示，於支持基板S上形成暫時接著劑層2。具體而言，將用以形成暫時接著劑層2之暫時接著劑例如藉由旋轉塗佈而塗佈於支持基板S上以形成暫時接著劑塗膜，並藉由加熱而使該塗膜乾燥，從而可形成暫時接著劑層2。該加熱之溫度例如為100至300℃，可為固定溫度、亦可階段性變化。該加熱時間例如為30秒至30分鐘。其次，如第2圖(b)及第2圖(c)所示，經由暫時接著劑層2而將支持基板S與晶圓1予以接合。晶圓1係如上述般而具有元件形成面1a及與其相反之背面1b。本步驟中，例如將支持基板S與晶圓1經由暫時接著劑層2而加壓且貼合後，經過加熱，形成在高溫域具有軟化點之聚合物，並使暫時接著劑層2固化，藉由暫時接著劑層2而將此等支持基板S與晶圓1予以接著。在貼合中，施加之壓力係例如為300至5000g/cm2，溫度係例如為30至200℃。此外，藉由暫時接著劑層2而接著時，加熱溫度係例如為100至300℃，較佳為100至250℃，加熱時間係例如為30秒至30分鐘，較佳為3至12分鐘。加熱溫 度可為固定溫度，亦可階段性變化。藉由以上方式，可製造積層結構之補強晶圓1R，該積層結構包含晶圓1、支持基板S、及該等間之暫時接著劑層2。
暫時接著劑中之上述多價乙烯基醚化合物(A)為在分子內具有二個以上之乙烯基醚基之化合物，例如下式(a)所示。
Figure 108138047-A0202-12-0018-1
式(a)中，Z1表示從飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等經由單鍵或連結基而鍵結成之結合體的結構式中去除n1個氫原子而得的基。此外，式(a)中，n1表示2以上之整數，例如2至5之整數，較佳為2至3之整數。
在從前述飽和或不飽和脂肪族烴之結構式中去除n1個氫原子而得的基中，從飽和或不飽和脂肪族烴之結構式中去除2個氫原子而得的基可舉例如亞甲基、伸乙基、伸丙基、三亞甲基、四亞甲基、五亞甲基、六亞甲基、八亞甲基、十亞甲基、及十二亞甲基等直鏈狀或支鏈狀之伸烷基、以及伸乙烯基、1-伸丙烯基、及3-甲基-2-伸丁烯基等直鏈狀或支鏈狀之伸烯基。前述伸烷基之碳數例如為1至20，較佳為1至10。前述伸烯基之碳數例如為2至20，較佳為2至10。從飽和或不飽和脂肪族烴之結構式中去除3個以上之氫原子而得的基可舉例如從該等例示之基之結構式中更進一步去除1個以上之氫原子而得的基。
在從前述飽和或不飽和脂環式烴之結構式中去除n1個氫原子而得的基中，從飽和或不飽和脂環式烴之結構式中去除2個氫原子而得 的基可舉例如：1,2-環伸戊基、1,3-環伸戊基、1,2-環伸己基、1,3-環伸己基、及1,4-環伸己基等3至15員環之環伸烷基，環伸戊烯基及環伸己烯基等3至15員環之環伸烯基，環亞戊基及環亞己基等3至15員環之環亞烷基，以及金剛烷二基、降莰烷二基(norbornanediyl)、降莰烯二基、異莰烷二基(isobornanediyl)、三環癸烷二基、三環十一烷二基、及四環十二烷二基等4至15員環之2價交聯環式烴基。從飽和或不飽和脂環式烴之結構式中去除3個以上之氫原子而得的基可舉例如從該等例示之基之結構式中更進一步去除1個以上之氫原子而得的基。
前述芳香族烴可舉例如苯、萘、及蒽。
前述雜環式化合物包括芳香族性雜環式化合物及非芳香族性雜環式化合物。如此之雜環式化合物可舉例如含有氧原子作為雜原子之雜環式化合物(例如呋喃、四氫呋喃、噁唑、異噁唑、及γ-丁內酯等5員環，4-側氧基-4H-吡喃、四氫吡喃、及嗎啉等6員環，苯并呋喃、異苯并呋喃、4-側氧基-4H-克唏、色原烷、及異色原烷等縮合環，以及3-氧雜三環[4.3.1.14,8]十一烷-2-酮及3-氧雜三環[4.2.1.04,8]壬烷-2-酮等交聯環)、含有硫原子作為雜原子之雜環式化合物(例如噻吩、噻唑、異噻唑、及噻二唑等5員環，4-側氧基-4H-噻喃等6員環，以及苯并噻吩等縮合環)、以及含有氮原子作為雜原子之雜環式化合物(例如吡咯、吡咯啶、吡唑、咪唑、及三唑等5員環，吡啶、嗒嗪、嘧啶、吡嗪、哌啶、及哌嗪環等6員環，以及吲哚、吲哚啉、喹啉、吖啶、萘啶、喹唑啉、及嘌呤等縮合環)。
前述連結基可舉例如2至4價烴基、羰基(-CO-)、醚鍵(-O-)、硫鍵(-S-)、酯鍵(-COO-)、醯胺鍵(-CONH-)、碳酸酯鍵(-OCOO-)、胺甲酸 乙酯鍵(-NHCOO-)、-NR-鍵(R表示氫原子、烷基、或醯基)、及由複數個該等基連結而成的基。前述2至4價烴基中，2價烴基可舉例如亞甲基、甲基亞甲基、二甲基亞甲基、伸乙基、伸丙基、及三亞甲基等直鏈狀或支鏈狀之碳數1至10之伸烷基，以及1,2-環伸戊基、1,3-環伸戊基、環亞戊基、1,2-環伸己基、1,3-環伸己基、1,4-環伸己基、及環亞己基等碳數4至15之脂環式烴基(尤其環伸烷基)。3價烴基可舉例如從前述2價烴基之結構式中更進一步去除1個氫原子而得的基。4價烴基可舉例如從前述2價烴基之結構式中更進一步去除2個氫原子而得的基。
Z1可具有一種或二種以上之取代基。該取代基可舉例如烷基、環烷基、烯基、環烯基、芳基、羥基、羧基、硝基、胺基、巰基、鹵原子、經鹵原子取代之C2-10烴基、具有含雜原子(氧或硫等)之官能基之烴基、及由該等中之2者以上鍵結而成的基。烷基可舉例如甲基或乙基等C1-4烷基。環烷基可舉例如C3-10環烷基。烯基可舉例如乙烯基等C2-10烯基。環烯基可舉例如C3-10環烯基。芳基可舉例如苯基或萘基等C6-15芳基。具有含雜原子之官能基之烴基可舉例如C1-4烷氧基及C2-6醯基氧基。
多價乙烯基醚化合物(A)之具體例可舉例如1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚、以及下述式(a-1)至(a-21)所示化合物。
Figure 108138047-A0202-12-0021-2
Figure 108138047-A0202-12-0022-3
關於多價乙烯基醚化合物(A)中的上述Z1，從在上述暫時接著劑中形成具有高軟化點之聚合物的觀點來看，較佳為從飽和或不飽和脂肪族烴、或由複數個該烴經由連結基鍵結而成的結合體之結構式中去除n1個氫原子而得的基，更佳為從飽和脂肪族烴、或由複數個該烴經由連結基鍵結而成的結合體之結構式中去除n1個氫原子而得的基，又更佳為從碳數1至20之直鏈狀伸烷基、碳數2至20之支鏈狀伸烷基、或由複數個該伸烷基經由連結基鍵結而成的結合體之結構式中去除n1個氫原子而得的基。
多價乙烯基醚化合物(A)最佳為由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、及三乙二醇二乙烯基醚所成群組中選擇的至少一種化合物。
暫時接著劑中之化合物(B)，係如上所述為具有二個以上之可與多價乙烯基醚化合物(A)之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物者，例如為具有2個以上之下式(b)所示構成單元(重複單元)之化合物。
Figure 108138047-A0202-12-0023-4
式(b)中，X表示羥基或羧基。n2個X互相可相同或相異。
式(b)中，n2表示1以上之整數。調製上述暫時接著劑時，從獲得容易度或溶劑溶解容易度之觀點、及暫時接著劑中形成具有高軟化點之聚合物的觀點來看，n2較佳為1至3之整數，更佳為1至2之整數。
化合物(B)中的上述式(b)所示構成單元(重複單元)之數目為2以上，從在上述暫時接著劑中形成高軟化點之聚合物的觀點來看，較佳為2至40之整數，更佳為10至30之整數。
式(b)中，Z2表示從飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等經由單鍵或連結基而鍵結成之結合體的結構式中去除(n2+2)個氫原子而得的基，前述飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等 經由單鍵或連結基而鍵結成之結合體的結構式可舉出與上述Z1中的例相同之例。
化合物(B)較佳為苯乙烯系聚合物、(甲基)丙烯酸系聚合物、聚乙烯醇、酚醛清漆樹脂、及可溶酚醛(resole)樹脂，更佳為具有2個以上之「由下式(b-1)至(b-6)所成群組中選擇的至少一種構成單元(重複單元)」之化合物。
Figure 108138047-A0202-12-0024-5
當化合物(B)採用式(b)中之X為羥基之化合物時，化合物(B)總量中的式(b)所示構成單元的比例較佳為30質量%以上，更佳為50質量%以上，又更佳為60質量%以上。此外，化合物(B)總量中的式(b)所示構成單元的比例較佳為30莫耳%以上，更佳為50莫耳%以上。
當化合物(B)採用式(b)中之X為羧基之化合物時，化合物(B)總量中的式(b)所示構成單元的比例較佳為1質量%以上，更佳為5質量%以上，又更佳為10質量%以上。
若式(b)所示構成單元的比例在上述範圍內，則可確保化合物(B)中的充分的交聯點間距離及充分數量的交聯點，因此，可針對上述暫 時接著劑中藉由該化合物(B)與上述多價乙烯基醚化合物(A)聚合而得之聚合物確保其重量平均分子量及高軟化點，並可確保由該暫時接著劑所形成之暫時接著劑層2在高溫環境下的高接著保持性。
化合物(B)可為僅具有式(b)所示構成單元之均聚物，亦可為具有式(b)所示構成單元與其他構成單元的共聚物。化合物(B)為共聚物時，可為嵌段共聚物、接枝共聚物、及隨機共聚物之任一者。
化合物(B)中的上述其他構成單元可舉出源自於不具有羥基及羧基之聚合性單體之構成單元，該聚合性單體可舉例如為烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯。烯烴可舉例如乙烯、丙烯、及1-丁烯等鏈狀烯烴(尤其是C2-12烯烴)，以及環戊烯、環己烯、環庚烯、降莰烯、5-甲基-2-降莰烯、及四環十二烯等環狀烯烴(尤其C3-10環烯烴)。芳香族乙烯基化合物可舉例如苯乙烯、乙烯基甲苯、α-甲基苯乙烯、1-丙烯基苯、1-乙烯基萘、2-乙烯基萘、3-乙烯基吡啶、3-乙烯基呋喃、3-乙烯基噻吩、3-乙烯基喹啉、茚、甲基茚、乙基茚、及二甲基茚等C6-14芳香族乙烯基化合物。不飽和羧酸酯可舉例如(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸2-乙基己酯、及(甲基)丙烯酸二環戊酯等由不飽和羧酸(例如(甲基)丙烯酸)與醇(R”-OH)反應所得之酯(前述R”表示從飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等經由單鍵或連結基而鍵結成之結合體的結構式中去除1個氫原子而得的基。R”可舉例如上述式(a)中之Z1所舉出之2價基所對應的1價基)。羧酸乙烯酯可舉例如乙酸乙烯酯、丙酸乙烯酯、辛酸乙烯基、及己酸乙烯酯等C1-16脂肪酸乙烯基酯。不飽和二羧 酸二酯可舉例如馬來酸二乙酯、馬來酸二丁酯、馬來酸二辛酯、及馬來酸2-乙基己酯等馬來酸二C1-10烷酯、以及該等所對應的延胡索酸二酯。該等可單獨使用一種或組合二種以上使用。
化合物(B)為共聚物時，較佳為含有「上述式(b)所示構成單元」以及「源自於由鏈狀烯烴、環狀烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯所成群組中選擇的至少一種聚合性單體之構成單元」的化合物。
化合物(B)之軟化點(T1)例如為50℃以上，較佳為80℃以上，更佳為100℃以上。如此之構成可使藉由該化合物(B)與上述多價乙烯基醚化合物(A)聚合而得之聚合物實現高軟化點。此外，從確保上述暫時接著劑的適度流動性並實現良好塗佈性之觀點來看，T1例如為250℃以下，較佳為200℃以下，更佳為150℃以下。
關於T1，例如可藉由控制化合物(B)之重量平均分子量(以GPC法所測定之聚苯乙烯換算值)而調整。化合物(B)之重量平均分子量例如為1500以上，較佳為1800至10000，更佳為2000至5000。
暫時接著劑中之上述熱塑性樹脂(C)，只要為具有熱塑性且在摻配於接著劑組成物時可對接著劑組成物賦予柔軟性之化合物即可。如此之熱塑性樹脂(C)可舉例如：聚乙烯縮醛(polyvinyl acetal)系樹脂、聚酯系樹脂、聚胺甲酸乙酯(polyurethane)系樹脂、聚醯胺系樹脂、聚(硫)醚系樹脂、聚碳酸酯系樹脂、聚碸系樹脂、及聚醯亞胺系樹脂等聚縮合系樹脂，聚烯烴系樹脂、(甲基)丙烯酸系樹脂、苯乙烯系樹脂、及乙烯系樹脂等乙烯基聚合系樹脂，以及纖維素衍生物等源自於天然物之樹脂。該等可單獨使 用一種或組合二種以上使用。上述暫時接著劑含有如此熱塑性樹脂(C)之構成，可對所形成之暫時接著劑層2賦予柔軟性及可動性，即使在急劇溫度變化環境下也可防止自然剝離或破裂之發生，可確保優異接著性。
暫時接著劑中之熱塑性樹脂(C)，較佳為由聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、及聚醯胺系樹脂所成群組中選擇的至少一種。從對暫時接著劑或暫時接著劑層2容易賦予柔軟性之觀點、或減少對晶圓等被著體的化學性相互作用且即使在剝離後之被著體產生殘膠時也容易去除該殘膠渣之觀點來看，暫時接著劑較佳為含有聚酯系樹脂作為熱塑性樹脂(C)。此外，除了上述對暫時接著劑或暫時接著劑層2容易賦予柔軟性之觀點及容易去除被著體上之殘膠渣等前述觀點以外，從確保對被著體的高密著性之觀點來看，暫時接著劑較佳為同時含有聚酯系樹脂及聚乙烯縮醛系樹脂作為熱塑性樹脂(C)。
前述聚乙烯縮醛系樹脂，可舉例如使聚乙烯醇與醛(RCHO)反應所得之至少具有下式所示構成單元之樹脂。醛(RCHO)可舉例如其結構式中之R(下式中之R亦同)為氫原子、直鏈狀C1-5烷基、支鏈狀C2-5烷基、或C6-10芳基之化合物，具體而言可舉例如甲醛、丁醛、及苯甲醛。如此之聚乙烯縮醛系樹脂，除了具有下式所示構成單元以外，也可具有其他構成單元。亦即，該聚乙烯縮醛系樹脂包含均聚物及共聚物。如此之聚乙烯縮醛系樹脂，具體而言可舉出聚乙烯縮甲醛(polyvinyl formal)及聚乙烯縮丁醛(polyvinyl butyral)，例如可使用商品名「S-LEC KS-1」、「S-LEC KS-10」(皆為積水化學工業股份有限公司製)之市售品。
Figure 108138047-A0202-12-0028-6
前述聚酯系樹脂，可舉例如藉由二醇成分與二羧酸成分的聚縮合而得之聚酯。二醇成分可舉例如乙二醇等脂肪族C2-12二醇、二乙二醇等聚氧C2-4伸烷二醇、環己烷二甲醇等脂環式C5-15二醇、及雙酚A等芳香族C6-20二醇。二羧酸成分可舉例如對苯二甲酸等芳香族C8-20二羧酸、己二酸等脂肪族C2-40二羧酸、及環己烷二羧酸等脂環式C8-15二羧酸。前述聚酯系樹脂亦可舉出藉由羥基羧酸之聚縮合而得之聚酯。該羥基羧酸可舉例如乳酸等脂肪族C2-6羥基羧酸、及羥基安息香酸等芳香族C7-19羥基羧酸。前述聚酯系樹脂亦可舉出藉由內酯之開環聚合而得之聚酯。該內酯可舉例如ε-己內酯、δ-戊內酯、及γ-丁內酯等C4-12內酯。前述聚酯系樹脂亦可舉出藉由聚酯二醇與二異氰酸酯的反應而得之具有胺甲酸乙酯鍵之聚酯。聚酯系樹脂包括均聚酯及共聚酯。此外，聚酯系樹脂可使用例如商品名「PLACCEL H1P」(大賽璐股份有限公司製)之市售品。
前述聚胺甲酸乙酯系樹脂，可舉例如藉由二異氰酸酯類與多元醇類與視需要而使用之鏈延長劑的反應而得之樹脂。二異氰酸酯類可舉出六亞甲基二異氰酸酯等脂肪族二異氰酸酯類、異佛爾酮二異氰酸酯等脂環式二異氰酸酯類、及甲苯二異氰酸酯等芳香族二異氰酸酯類。多元醇類可舉出聚酯二醇、聚醚二醇、及聚碳酸酯二醇。鏈延長劑可舉出乙二醇等 C2-10伸烷二醇、乙二胺等脂肪族二胺類、異佛爾酮二胺等脂環式二胺類、及苯二胺等芳香族二胺類。
前述聚醯胺系樹脂，可舉例如藉由二胺成分與二羧酸成分的聚縮合而得之聚醯胺、藉由胺基羧酸之聚縮合而得之聚醯胺、藉由內醯胺之開環聚合而得之聚醯胺、及藉由二胺成分與二羧酸成分與二醇成分的聚縮合而得之聚酯醯胺。前述二胺成分可舉例如六亞甲基二胺等C4-10伸烷基二胺。前述二羧酸成分可舉例如己二酸等C4-20伸烷基二羧酸。胺基羧酸可舉例如ω-胺基十一烷酸等C4-20胺基羧酸。前述內醯胺可舉例如ω-月桂內醯胺等C4-20內醯胺。前述二醇成分可舉例如乙二醇等C2-12伸烷二醇。此外，聚醯胺系樹脂包括均聚醯胺及共聚醯胺。
熱塑性樹脂(C)之軟化點(T2)較佳為比「在本發明之半導體裝置製造方法中與含有熱塑性樹脂(C)之暫時接著劑組合使用之後述永久接著劑之熱硬化溫度」高10℃以上。該永久接著劑之熱硬化溫度與T2的差係例如為10至40℃，較佳為20至30℃。
關於T2，例如可藉由控制熱塑性樹脂(C)之重量平均分子量(Mw：以GPC法所測定之聚苯乙烯換算值)而調整。熱塑性樹脂(C)之重量平均分子量例如為1500至100000，較佳為2000至80000，更佳為3000至50000，又更佳為10000至45000，再更佳為15000至35000。
在以上之至少含有多價乙烯基醚化合物(A)、化合物(B)、及熱塑性樹脂(C)之暫時接著劑中，由多價乙烯基醚化合物(A)與化合物(B)所得之聚合物之軟化點(T3)較佳為比「在本發明之半導體裝置製造方法中與該暫時接著劑組合使用之後述永久接著劑之熱硬化溫度」高10℃以上。該 永久接著劑之熱硬化溫度與T3的差係例如為10至40℃，較佳為20至30℃。
當後述永久接著劑之熱硬化溫度例如為120℃時，暫時接著劑中的多價乙烯基醚化合物(A)之含量，係相對於暫時接著劑中之化合物(B)中的羥基及羧基之總量1莫耳而使多價乙烯基醚化合物(A)中的乙烯基醚基成為例如0.01至10莫耳之量，較佳為0.05至5莫耳，更佳為0.07至1莫耳，又更佳為0.08至0.5莫耳。
暫時接著劑中的熱塑性樹脂(C)之含量，係相對於暫時接著劑中之化合物(B)1質量份而例如為0.1至3質量份，較佳為0.2至2質量份，更佳為0.3至1質量份。
暫時接著劑中的多價乙烯基醚化合物(A)與化合物(B)與熱塑性樹脂(C)之合計含量為該暫時接著劑之非揮發份總量之例如70至99.9質量%，較佳為80至99質量%，更佳為85至95質量%，又更佳為85至90質量%。
暫時接著劑可更含有聚合促進劑。該聚合促進劑可舉例如下式(d)所示1元羧酸、及下式(e)所示1元醇。該等可單獨使用一種或組合二種以上使用。暫時接著劑含有聚合促進劑之構成，係可促進多價乙烯基醚化合物(A)及化合物(B)之聚合反應，相較於使用不含聚合促進劑之接著劑時，即使聚合時之加熱溫度降低也可形成具有同等軟化點或較高軟化點之聚合物，因此可確保暫時接著劑層2在高溫環境下(例如160至180℃左右)的接著性。
Z3-COOH (d)
(式中，Z3表示從由「可具有羧基以外之取代基之飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴」所成群組中選擇的一種之結構式中去除1個氫原子而得的基)
Z4-OH (e)
(式中，Z4表示從可具有羥基以外之取代基之芳香族烴的結構式中去除1個氫原子而得的基)
上述式(d)中之Z3中的飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴，可舉出上述式(a)中之Z1所舉出之飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、及芳香族烴。Z3可具有之取代基，可舉出從Z1可具有之取代基之例中去除羧基之例。此外，上述式(e)中之Z4中的芳香族烴，可舉出上述式(a)中之Z1所舉出之芳香族烴。Z4可具有之取代基，可舉出從Z1可具有之取代基之例中去除羥基之例。
當暫時接著劑中含有聚合促進劑時，該聚合促進劑之pKa(酸解離常數)較佳為3至8，更佳為4至6。如此之構成可抑制因暫時接著劑進行非預期性聚合而使黏度增加等之情形，可確保其保存穩定性，由該暫時接著劑形成暫時接著劑層2時，可確保由聚合促進劑所致之聚合促進效果。
式(d)所示之1元羧酸較佳為以下所示化合物(包括幾何異構物)。
Figure 108138047-A0202-12-0032-7
式(e)所示1元醇較佳為以下所示化合物。
Figure 108138047-A0202-12-0033-8
當暫時接著劑含有聚合促進劑時，其含量相對於暫時接著劑所含之多價乙烯基醚化合物(A)1質量份，係例如為0.01至5質量份左右，較佳為0.1至3質量份，更佳為0.3至1質量份。
暫時接著劑可更含有抗氧化劑。暫時接著劑含有抗氧化劑之構成，可防止在暫時接著劑進行加熱處理時上述化合物(B)及熱塑性樹脂(C)之氧化。暫時接著劑中之化合物(B)及熱塑性樹脂(C)之抗氧化，可針對由該暫時接著劑所形成之暫時接著劑層2實施加熱處理而得之軟化組成物而確保其對於溶劑之溶解性，因此，在暫時接著劑層2經過加熱處理而從晶圓等被著體剝離後，即使在該被著體產生殘膠時，也可去除該殘膠渣。
抗氧化劑可舉例如苯酚(phenol)系抗氧化劑、磷系抗氧化劑、硫酯系抗氧化劑、及胺系抗氧化劑。該等可單獨使用一種或組合二種 以上使用。苯酚系抗氧化劑係因加熱處理時的抗氧化效果特別優異，故較適合作為暫時接著劑中之抗氧化劑。
苯酚系抗氧化劑可舉例如新戊四醇四[3(3,5-二第三丁基-4-羥基苯基)丙酸酯]、硫二伸乙基雙[3-(3,5-二第三丁基-4-羥基苯基)丙酸酯]、3-(3,5-二第三丁基-4-羥基苯基)丙酸十八烷酯、N,N'-六亞甲基雙[3-(3,5-二第三丁基-4-羥基苯基)丙醯胺]、3-(4-羥基-3,5-二異丙基苯基)丙酸辛酯、1,3,5-三(4-羥基-3,5-二第三丁基苄基)-2,4,6-三甲基苯、2,4-雙(十二烷基硫甲基)-6-甲基苯酚、及雙[3,5-二(第三丁基)-4-羥基苄基(乙氧基)次磷酸]鈣。苯酚系抗氧化劑可使用例如商品名「Irganox 1010」、「Irganox 1035」、「Irganox 1076」、「Irganox 1098」、「Irganox 1135」、「Irganox 1330」、「Irganox 1726」、「Irganox 1425WL」(皆為BASF公司製)之市售品。
當暫時接著劑中含有抗氧化劑時，其含量相對於暫時接著劑所含之化合物(B)及熱塑性樹脂(C)的合計100質量份而例如為0.01至15質量份，較佳為0.1至12質量份，更佳為0.5至10質量份。
暫時接著劑視需要可更含有其他成分。其他成分可舉例如酸產生劑、界面活性劑、溶劑、調平劑、矽烷耦合劑、及發泡劑。該等可單獨使用一種或組合二種以上使用。
當暫時接著劑含有界面活性劑時，該暫時接著劑中的界面活性劑之含量較佳為0.01至1質量%左右。如此之構成可抑制暫時接著劑塗佈時之縮邊，可確保塗膜之均一性。如此之界面活性劑可舉例如商品名「F-444」、「F-447」、「F-554」、「F-556」、「F-557」(皆為DIC公司製 氟系寡聚物)、商品名「BYK-350」(BYK公司製丙烯酸系聚合物)、及商品名「A-1420」、「A-1620」、「A-1630」(皆為DAIKIN工業股份有限公司製含氟醇)。該等可單獨使用一種或組合二種以上使用。
從調整黏度之觀點來看，暫時接著劑較佳為含有溶劑。溶劑可舉例如甲苯、己烷、異丙醇、甲基異丁基酮、環戊酮、環己酮、丙二醇單甲基醚乙酸酯、丙二醇單甲基醚、及γ-丁內酯。該等可單獨使用一種或組合二種以上使用。暫時接著劑含有溶劑時，暫時接著劑之溶劑含量例如為55至80質量%。
暫時接著劑係可藉由將其構成成分視需要在真空下去除氣泡並同時攪拌、混合而調製之。攪拌、混合時之該混合物之溫度較佳為10至80℃左右。攪拌、混合可使用例如自轉公轉型混合器、單軸或多軸擠壓機、行星混合器、捏合機、或溶解器。
暫時接著劑之黏度(在25℃及剪切速度50/s之條件下所測定之黏度)例如為30至2000mPa．s左右，較佳為300至1500mPa．s，更佳為500至1500mPa．s。如此之構成可確保暫時接著劑之塗佈性，並可將其均一塗佈於晶圓等被著體之表面。
將以上之暫時接著劑塗佈於晶圓等被著體之表面後，實施加熱處理，藉此而可使該暫時接著劑中之多價乙烯基醚化合物(A)之乙烯基醚基與化合物(B)之羥基及/或羧基進行縮醛鍵結，並由多價乙烯基醚化合物(A)及化合物(B)產生聚合物。例如對於含有下式(a')所示化合物作為多價乙烯基醚化合物(A)且含有具有下式(b')所示構成單元之化合物作為化合物 (B)的暫時接著劑實施加熱處理，使該等兩種化合物進行聚合，而得到下式(P)所示聚合物。
Figure 108138047-A0202-12-0036-9
對暫時接著劑實施加熱處理而得到之聚合物之軟化點(T3)，係可藉由調整多價乙烯基醚化合物(A)與化合物(B)的相對量而控制，當與該暫時接著劑組合使用之後述永久接著劑之熱硬化溫度為120℃時，聚合物之軟化點(T3)例如為130℃以上，較佳為130至170℃，更佳為140至160℃。
由多價乙烯基醚化合物(A)與化合物(B)所得的上述聚合物、多價乙烯基醚化合物(A)、化合物(B)、及熱塑性樹脂(C)之各軟化點，係可在下述流動條件下使用高化式Flow Tester進行測定。
<流動條件>
壓力：100kg/cm2
速度：6℃/分鐘
噴嘴：1mm
Figure 108138047-A0202-12-0037-38
×10mm
此外，關於由暫時接著劑所形成之暫時接著劑層之軟化點，係設為用以下方式所求之溫度。首先，將暫時接著劑0.1g以10μm之厚度塗佈於第1玻璃板，形成暫時接著劑之塗膜。其次，於其塗膜上重疊第2玻璃板。然後，經過加熱處理，在第1及第2玻璃板之間之暫時接著劑內使多價乙烯基醚化合物(A)及化合物(B)聚合，並使該暫時化接著劑硬化，經由該暫時接著劑而接合兩玻璃板。加熱處理係包括例如140℃的2分鐘加熱、其後之200℃的2分鐘加熱、再其後之230℃的4分鐘加熱。藉由如此之接著劑接合，而得到具有第1玻璃板、第2玻璃板、及其間之暫時接著劑層的積層結構之積層體。針對該積層體，在固定第2玻璃板狀態下加熱，且將第1玻璃板於水平方向(玻璃板之面內方向)施加2kg應力並拉伸，測定第1玻璃板開始移動時的溫度。由以上方式所求之溫度係設為軟化點。
本半導體裝置製造方法中，接下來係如第1圖(b)所示，將各補強晶圓1R中的該晶圓1予以薄化(薄化步驟)。具體而言，各補強晶圓1R中對於處於被支持基板S所支持之狀態之晶圓1，從其背面1b側使用研磨裝置進行研削加工，而將晶圓1薄化至特定厚度，形成薄化晶圓1T。薄化後之晶圓1(薄化晶圓1T)之厚度例如為1至20μm。
其次，如第3圖(a)及第3圖(b)所示，經由接著劑4而將補強晶圓1R之薄化晶圓1T側與作為基底晶圓之晶圓3予以接合(接合步驟)。接合步驟係兩個補強晶圓1R分別進行。
晶圓3為可製造有半導體元件之具有半導體晶圓本體之基底晶圓，其具有元件形成面3a及與其相反之背面3b。用以形成晶圓3之半導體晶圓本體之構成材料，例如可採用上文中作為用以形成晶圓1之半導體晶圓本體之構成材料所舉例者。關於作為基底晶圓之晶圓3之厚度，從確保製造過程中包含該晶圓3之晶圓積層體之強度之觀點來看，較佳為300μm以上，更佳為500μm以上，又更佳為700μm以上。從使對晶圓3之後述研削步驟中的研削時間縮短化之觀點來看，晶圓3之厚度較佳為1000μm以下，更佳為900μm以下，又更佳為800μm以下。
接著劑4為用以實現晶圓間之接合狀態之熱硬化型接著劑，在本實施型態中，該接著劑4含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷(亦即，具有聚合性官能基之聚有機矽倍半氧烷)。含聚合性基的聚有機矽倍半氧烷所具有之聚合性官能基較佳為環氧基或(甲基)丙烯醯氧基。含聚合性基的聚有機矽倍半氧烷可實現例如30至200℃左右之較低之聚合溫度或硬化溫度，並可實現硬化後的高耐熱性。因此，藉由含有含聚合性基的聚有機矽倍半氧烷之接著劑所進行之晶圓間接著劑接合，可在晶圓間所形成之接著劑層實現高耐熱性，並謀求使用以形成接著劑層之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件的傷害。接著劑4中的含聚合性基的聚有機矽倍半氧烷之含有比例係例如為70質量%以上，較佳為80至99.8質量%，更佳為90至99.5質量%。接著劑4中的熱硬化性樹脂亦可採用苯并環丁烯(BCB)樹脂或酚醛清漆系環氧樹脂來代替含聚合性基的聚有機矽倍半氧烷。
在本實施形態，接著劑4所含有的含聚合性基的聚有機矽倍半氧烷中，係含有下列構成單元作為矽氧烷構成單元：至少含有下式(1)所示構成單元之第1構成單元[RSiO3/2]、及至少含有下式(2)所示構成單元之第2構成單元[RSiO2/2(OR')](第2構成單元中的R及R'可相同或相異)。該等構成單元係屬於矽氧烷構成單元中的所謂T單元，本實施形態中，係將構成單元[RSiO3/2]作為T3體，將構成單元[RSiO2/2(OR')]作為T2體。T3體中，其矽原子分別與「也與其他矽氧烷構成單元中之矽原子鍵結之三個氧原子」鍵結。T2體中，其矽原子分別與「也與其他矽氧烷構成單元中之矽原子鍵結之二個氧原子」鍵結，且與烷氧基之氧鍵結。如此之T3體及T2體皆如上述般而屬於作為矽氧烷構成單元之T單元，並且為可藉由水解性之具有三個官能基之矽烷化合物之水解及其後之縮合反應而形成之含聚合性基的聚有機矽倍半氧烷之部分結構。
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
式(1)中的R1及式(2)中的R1分別表示含有環氧基或(甲基)丙烯醯氧基的基。式(2)中的R2表示氫原子、或碳數1至4之烷基。
式(1)及式(2)中的各R1為含有環氧基的基時，其R1可舉例如下式(3)至(6)所示基。式(3)至(6)中的R3、R4、R5、R6分別表示碳數例如為1至10之直鏈狀或支鏈狀之伸烷基。如此之伸烷基可舉例如亞甲基、甲基亞甲基、二甲基亞甲基、伸乙基、伸丙基、三亞甲基、四亞甲基、五亞甲基、六亞甲基、及十亞甲基。從實現由接著劑4所形成之接著劑層之高 耐熱性或抑制硬化時的收縮之觀點來看，作為式(1)及式(2)中的含有環氧基的基之R1係分別較佳為式(3)所示之含有環氧基的基、或式(4)所示之含有環氧基的基，更佳為式(3)所示基中之R3為伸乙基之2-(3,4-環氧環己基)乙基。
Figure 108138047-A0202-12-0040-11
Figure 108138047-A0202-12-0040-12
Figure 108138047-A0202-12-0040-13
Figure 108138047-A0202-12-0040-14
上述式(2)中的R2係如上述般表示氫原子或碳數1至4之烷基，因此，式(2)中的OR2表示羥基或碳數1至4之烷氧基。碳數1至4之烷氧基可舉例如甲氧基、乙氧基、丙氧基、異丙氧基、丁氧基、及異丁基氧基。
在接著劑4所含有的含聚合性基的聚有機矽倍半氧烷中，上述式(1)所示構成單元係可含有一種，也可含有二種以上。該含聚合性基的 聚有機矽倍半氧烷中，上述式(2)所示構成單元係可含有一種，也可含有二種以上。
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，就上述T3體而言，除了含有式(1)所示構成單元以外，也可含有下式(7)所示構成單元。式(7)中的R7表示氫原子、取代或無取代之烷基、取代或無取代之烯基、取代或無取代之環烷基、取代或無取代之芳基、或取代或無取代之芳烷基。式(7)中的R7較佳為取代或無取代之烷基、取代或無取代之烯基、或取代或無取代之芳基，更佳為苯基。
[R7SiO3/2] (7)
關於R7之上述烷基可舉例如甲基、乙基、丙基、正丁基、異丙基、異丁基、第二丁基、第三丁基、及異戊基。關於R7之上述烯基可舉例如乙烯基、烯丙基、及異丙烯基。關於R7之上述環烷基可舉例如環丁基、環戊基、及環己基。關於R7之上述芳基可舉例如苯基、甲苯基、及萘基。關於R7之上述芳烷基可舉例如苄基及苯乙基。
關於R7之上述烷基、烯基、環烷基、芳基、及芳烷基之取代基可舉例如醚基、酯基、羰基、矽氧烷基、氟原子等鹵原子、丙烯醯基、甲基丙烯醯基、巰基、胺基、及羥基。
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，就上述T2體而言，除了含有式(2)所示構成單元以外，亦可含有下式(8)所示構成單元。式(8)中的R7表示氫原子、取代或無取代之烷基、取代或無取代之烯基、取代或無取代之環烷基、取代或無取代之芳基、或取代或無取 代之芳烷基，具體而言與上述式(7)中的R7相同。式(8)中的R2表示氫原子或碳數1至4之烷基，具體而言與上述式(2)中的R2相同。
[R7SiO2/2(OR2)] (8)
接著劑4所含有的上述含聚合性基的聚有機矽倍半氧烷中，在其矽氧烷構成單元中，除了含有作為T單元之上述第1及第2構成單元以外，亦可含有由作為所謂M單元之構成單元[RSiO1/2]、作為所謂D單元之構成單元[R2SiO2/2]、及作為所謂Q單元之構成單元[SiO4/2]所成群組中選擇的至少一種。
含聚合性基的聚有機矽倍半氧烷係可具有籠型、不完全籠型、梯子型、隨機型之任一矽倍半氧烷結構，也可具有由2種以上之該等矽倍半氧烷結構所組合成之結構。
接著劑4中之含聚合性基的聚有機矽倍半氧烷之全矽氧烷構成單元中，T3體相對於T2體之莫耳比之值(亦即T3體/T2體)例如為5至500，下限值較佳為10。上限值較佳為100，更佳為50。含聚合性基的聚有機矽倍半氧烷中，藉由將[T3體/T2體]之值調整為該範圍，而可提高與接著劑4所含之含聚合性基的聚有機矽倍半氧烷以外之成分的相溶性，並提高操作性。所謂含聚合性基的聚有機矽倍半氧烷中的[T3體/T2體]之值為5至500，係指相對於T3體而言，T2體存在量較少，可更加進行矽醇之水解、縮合反應。
含聚合性基的聚有機矽倍半氧烷中的上述莫耳比之值(T3體/T2體)例如可藉由29Si-NMR光譜而求出。29Si-NMR光譜中，上述第1 構成單元(T3體)中的矽原子與上述第2構成單元(T2體)中的矽原子係顯示相異之化學位移之波峰或訊號。從該等波峰之面積比可求出上述莫耳比之值。含聚合性基的聚有機矽倍半氧烷之29Si-NMR光譜係例如可藉由下述裝置及條件而測定。
測定裝置：商品名「JNM-ECA500NMR」(日本電子股份有限公司製)
溶劑：重氯仿
累積次數：1800次
測定溫度：25℃
接著劑4所含有的含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)較佳為1000至50000，更佳為1500至10000，又更佳為2000至8000，再更佳為2000至7000。藉由使數平均分子量為1000以上而可提高所形成之硬化物或接著劑層之絕緣性、耐熱性、耐破裂性、接著性。另一方面，藉由使數平均分子量為50000以下而可提高接著劑4中之含聚合性基的聚有機矽倍半氧烷與其他成分的相溶性，並可提高所形成之硬化物或接著劑層之絕緣性、耐熱性、耐破裂性。
接著劑4所含有的含聚合性基的聚有機矽倍半氧烷之分子量分散度(Mw/Mn)較佳為1.0至4.0，更佳為1.1至3.0，更佳為1.2至2.7。藉由使分子量分散度為4.0以下而可提高所形成之硬化物或接著劑層之耐熱性、耐破裂性、接著性。另一方面，藉由使分子量分散度為1.0以上而使該接著劑組成物容易成為液狀，使其處理性有提高之傾向。
含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)及重量平均分子量(Mw)為藉由凝膠滲透層析法(GPC)測定並以聚苯乙烯換算而算出之值。含聚合性基的聚有機矽倍半氧烷之數平均分子量(Mn)及重量平均分子量(Mw)例如可使用HPLC裝置(商品名「LC-20AD」，島津製作所股份有限公司製)並依據下述條件測定。
管柱：串聯2支之Shodex KF-801(上流側，昭和電工股份有限公司製)與Shodex KF-802(昭和電工股份有限公司製)與Shodex KF-803(下流側，昭和電工股份有限公司製)
測定溫度：40℃
溶析液：四氫呋喃(THF)
試料濃度：0.1至0.2質量%
流量：1mL/分鐘
標準試料：聚苯乙烯
檢測器：UV-VIS檢測器(商品名「SPD-20A」，島津製作所股份有限公司製)
以上之含聚合性基的聚有機矽倍半氧烷，可藉由水解性之具有三個官能基之矽烷化合物之水解及其後的縮合反應而製造。其製造所使用之原料至少含有下式(9)所示化合物，並視需要而含有下式(10)所示化合物。式(9)所示化合物係用以形成上述式(1)所示構成單元及上述式(2)所示構成單元者。式(10)所示化合物係用以形成上述式(7)所示構成單元及上述式(8)所示構成單元者。
R1SiX1 3 (9)
R7SiX2 3 (10)
式(9)中的R1表示含有聚合性基的基，具體而言係與上述式(1)、(2)中的R1相同。式(9)中的X1表示烷氧基或鹵原子。其烷氧基可舉例如甲氧基、乙氧基、丙氧基、異丙基氧基、丁氧基、異丁基氧基等碳數1至4之烷氧基。X1之鹵原子可舉例如氟原子、氯原子、溴原子、及碘原子。X1較佳為烷氧基，更佳為甲氧基或乙氧基。式(9)中，三個X1可互相相同或相異。
式(10)中的R7表示取代或無取代之芳基、取代或無取代之芳烷基、取代或無取代之環烷基、取代或無取代之烷基、或取代或無取代之烯基，具體而言與上述式(7)、(8)中的R7相同。式(10)中的X2表示烷氧基或鹵原子，具體而言與上述式(9)中的X1相同。
上述含聚合性基的聚有機矽倍半氧烷之製造時所使用之原料，可更含有其他水解性矽烷化合物。如此之化合物可舉例如上述式(9)、(10)所示兩化合物以外之水解性三官能矽烷化合物、形成M單元之水解性單官能矽烷化合物、形成D單元之水解性二官能矽烷化合物、及形成Q單元之水解性四官能矽烷化合物。
作為上述原料之水解性矽烷化合物之使用量或組成，可因應作為製造目的物之含聚合性基的聚有機矽倍半氧烷之結構而適宜調整。例如，相對於所使用之水解性矽烷化合物總量，上述式(9)所示化合物之使用量係例如為55至100莫耳%，較佳為65至100莫耳%。相對於所使用之水解性矽烷化合物總量，上述式(10)所示化合物之使用量係例如為0至70 莫耳%。相對於所使用之水解性矽烷化合物總量，式(9)所示化合物及式(10)所示化合物的總使用量係例如為60至100莫耳%，較佳為70至100莫耳%，更佳為80至100莫耳%。
在上述含聚合性基的聚有機矽倍半氧烷之製造中使用二種以上之水解性矽烷化合物時，各種類的水解性矽烷化合物的水解及縮合反應係可同時進行或依序進行。
上述水解及縮合反應較佳為在一種或二種以上之溶劑之存在下進行。較佳之溶劑可舉例如二乙基醚、二甲氧基乙烷、四氫呋喃、二噁烷等醚、及丙酮、或甲基乙基酮、甲基異丁基酮等酮。相對於水解性矽烷化合物100質量份，溶劑之使用量係例如在2000質量份以下之範圍內因應反應時間等而適宜調整。
上述水解及縮合反應較佳為在一種或二種以上之觸媒及水之存在下進行。觸媒可為酸觸媒，也可為鹼觸媒。相對於水解性矽烷化合物1莫耳，觸媒之使用量係例如在0.002至0.2莫耳之範圍內適宜調整。相對於水解性矽烷化合物1莫耳，水之使用量係例如在0.5至20莫耳之範圍內適宜調整。
上述水解性矽烷化合物之水解及縮合反應，可用1階段進行，也可分為2階段以上來進行。製造上述莫耳比之值(T3體/T2體)為5以上之含聚合性基的聚有機矽倍半氧烷時，例如，第1階段之水解及縮合反應之反應溫度例如為40至100℃，較佳為45至80℃。第1階段之水解及縮合反應之反應時間例如為0.1至10小時，較佳為1.5至8小時。第2階段之水解及縮合反應之反應溫度較佳為5至200℃，更佳為30至100 ℃。藉由將反應溫度控制在上述範圍，而有可更有效率地將上述莫耳比之值(T3體/T2體)及上述數平均分子量控制在所期望之範圍之傾向。此外，第2階段之水解及縮合反應之反應時間並無特別限定，較佳為0.5至1000小時，更佳為1至500小時。另外，上述水解及縮合反應可在常壓下、加壓下、或減壓下進行。上述水解及縮合反應較佳為在氮或氬等惰性氣體環境下進行。
藉由以上之水解性矽烷化合物之水解及縮合反應而獲得上述含聚合性基的聚有機矽倍半氧烷。反應結束後，較佳為進行用以抑制聚合性基之開環之觸媒中和。如此所得之含聚合性基的聚有機矽倍半氧烷係視需要精製。
接著劑4中，除了含有例如由以上方式所製造之含聚合性基的聚有機矽倍半氧烷以外，較佳為含有至少一種之硬化觸媒。
當接著劑4含有含環氧基的聚有機矽倍半氧烷時，硬化觸媒可舉例如熱陽離子聚合起始劑。當接著劑4含有含(甲基)丙烯醯氧基的聚有機矽倍半氧烷時，硬化觸媒可舉例如熱自由基聚合起始劑。相對於含聚合性基的聚有機矽倍半氧烷100質量份，接著劑4中的硬化觸媒之含量較佳為0.1至3.0質量份。
上述熱陽離子聚合起始劑可舉例如芳基鋶鹽、鋁螫合物、三氟化硼胺錯合物等類型之熱陽離子聚合起始劑。芳基鋶鹽可舉例如六氟銻酸鹽。鋁螫合物可舉例如乙基乙醯乙酸二異丙醇鋁(aluminum ethylacetoacetate diisopropylate)、及三(乙基乙醯乙酸)鋁。三氟化硼胺錯 合物可舉例如三氟化硼單乙胺錯合物、三氟化硼咪唑錯合物、及三氟化硼哌啶錯合物。
上述熱自由基聚合起始劑可舉例如偶氮化合物及過氧化物等類型之熱自由基聚合起始劑。偶氮化合物可舉例如2,2'-偶氮雙異丁腈、2,2'-偶氮雙(2,4-二甲基戊腈)、2,2'-偶氮雙(4-甲氧基-2,4-二甲基戊腈)、2,2'-偶氮雙(2-甲基丙酸)二甲酯、2,2'-偶氮雙(異丁酸)二甲酯、2,2'-偶氮雙(2-甲基丙酸)二乙酯、及2,2'-偶氮雙(2-甲基丙酸)二丁酯。過氧化物可舉例如過氧化苯甲醯基、過氧化-2-乙基己酸第三丁酯、過氧化2,5-二甲基-2,5-二(2-乙基己醯基)己烷、過氧化苯甲酸第三丁酯、過氧化第三丁基、氫過氧化異丙苯、過氧化二異丙基苯、過氧化二第三丁基、2,5-二甲基-2,5-二丁基過氧化己烷、過氧化2,4-二氯苯甲醯基、1,4-二(2-過氧化第三丁基異丙基)苯、1,1-雙(過氧化第三丁基)-3,3,5-三甲基環己烷、過氧化甲基乙基酮、及過氧化2-乙基己酸1,1,3,3-四甲基丁酯。
接著劑4中，除了含有上述含聚合性基的聚有機矽倍半氧烷以外，亦可含有一種或二種以上之其他硬化性化合物。該硬化性化合物可舉例如上述含聚合性基的聚有機矽倍半氧烷以外之環氧化合物、含有(甲基)丙烯醯氧基的化合物、含有乙烯基的化合物、氧雜環丁烷(oxetane)化合物、及乙烯基醚化合物。
上述含聚合性基的聚有機矽倍半氧烷以外之環氧化合物可舉例如脂環式環氧化合物(脂環式環氧樹脂)、芳香族環氧化合物(芳香族環氧樹脂)、及脂肪族環氧化合物(脂肪族環氧樹脂)。脂環式環氧化合物可舉例如3,4,3',4'-二環氧基聯環己烷、2,2-雙(3,4-環氧環己基)丙烷、1,2-雙(3,4- 環氧環己基)乙烷、2,3-雙(3,4-環氧環己基)環氧乙烷、雙(3,4-環氧環己基甲基)醚、及2,2-雙(羥基甲基)-1-丁醇之1,2-環氧基-4-(2-環氧乙烷基)環己烷加成物(例如大賽璐股份有限公司製「EHPE3150」)。
上述芳香族環氧化合物可舉例如表雙(epi-bis)類型的環氧丙基醚型環氧樹脂、或酚醛清漆/烷基類型的環氧丙基醚型環氧樹脂。
上述脂肪族環氧化合物可舉例如不具有環狀結構之q元醇(q為自然數)之環氧丙基醚、一元羧酸或多元羧酸之環氧丙基酯、及具有雙鍵之油脂之環氧化物。具有雙鍵之油脂之環氧化物可舉例如環氧化亞麻仁油、環氧化大豆油、及環氧化蓖麻油。
上述含有(甲基)丙烯醯氧基的化合物亦可舉例如三羥甲基丙烷三(甲基)丙烯酸酯、雙三羥甲基丙烷四(甲基)丙烯酸酯、新戊四醇三(甲基)丙烯酸酯、新戊四醇四(甲基)丙烯酸酯、二新戊四醇五(甲基)丙烯酸酯、二新戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羥基乙基)異三聚氰酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二(甲基)丙烯酸酯、雙(2-羥基乙基)異三聚氰酸酯二(甲基)丙烯酸酯、二環戊基二丙烯酸酯、環氧基丙烯酸酯、胺甲酸乙酯丙烯酸酯、不飽和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、乙烯基丙烯酸酯、聚矽氧丙烯酸酯、及聚苯乙烯基甲基丙烯酸乙酯。此外，上述含有(甲基)丙烯醯氧基的化合物可舉出Nagase chemtex股份有限公司製「DA-141」、東亞合成股份有限公司製「aronix M-211B」及「aronix M-208」、以及新中 村化學股份有限公司製「NK ESTER」、「ABE-300」、「A-BPE-4」、「A-BPE-10」、「A-BPE-20」、「A-BPE-30」、「BPE-100」、「BPE-200」、「BPE-500」、「BPE-900」、「BPE-1300N」。
上述含有乙烯基的化合物可舉例如苯乙烯及二乙烯基苯。
上述氧雜環丁烷化合物可舉例如3,3-雙(乙烯氧基甲基)氧雜環丁烷、3-乙基-3-(羥基甲基)氧雜環丁烷、3-乙基-3-(2-乙基己氧基甲基)氧雜環丁烷、3-乙基-3-(羥基甲基)氧雜環丁烷、3-乙基-3-[(苯氧基)甲基]氧雜環丁烷、3-乙基-3-(己氧基甲基)氧雜環丁烷、3-乙基-3-(氯甲基)氧雜環丁烷、及3,3-雙(氯甲基)氧雜環丁烷。
上述乙烯基醚化合物可舉例如2-羥基乙基乙烯基醚、3-羥基丙基乙烯基醚、2-羥基丙基乙烯基醚、2-羥基異丙基乙烯基醚、4-羥基丁基乙烯基醚、3-羥基丁基乙烯基醚、2-羥基丁基乙烯基醚、3-羥基異丁基乙烯基醚、2-羥基異丁基乙烯基醚、1-甲基-3-羥基丙基乙烯基醚、1-甲基-2-羥基丙基乙烯基醚、1-羥基甲基丙基乙烯基醚、4-羥基環己基乙烯基醚、1,6-己二醇單乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、對二甲苯二醇(p-xylylene glycol)單乙烯基醚、對二甲苯二醇二乙烯基醚、間二甲苯二醇單乙烯基醚、間二甲苯二醇二乙烯基醚、鄰二甲苯二醇單乙烯基醚、鄰二甲苯二醇二乙烯基醚、二乙二醇單乙烯基醚、二乙二醇二乙烯基醚、三乙二醇單乙烯基醚、及三乙二醇二乙烯基醚。
接著劑4中，若為了調整其塗佈性等則較佳為含有溶劑。溶劑可舉例如丙二醇單甲基醚乙酸酯、甲基乙基酮、甲基異丁基酮、環己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙 酯、乙二醇單甲基醚乙酸酯、甲醇、乙醇、異丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二異丙基醚、乙二醇二甲基醚、及四氫呋喃。
接著劑4中，可更含有矽烷耦合劑、消泡劑、抗氧化劑、抗結塊劑、調平劑、界面活性劑、增量劑、防鏽劑、抗靜電劑、塑化劑等各種添加劑。
關於接著劑4之耐熱性，接著劑4之熱分解溫度較佳為200℃以上，更佳為260℃以上，又更佳為300℃以上。熱分解溫度為使用示差熱熱重量同時測定裝置進行熱重量分析而獲得之曲線，亦即，在針對作為分析對象之試料而表示特定升溫範圍之熱重量之溫度依存性的曲線中，「升溫過程初期之無重量減少或以固定比例稍微漸減之部分之接線」與「升溫過程初期後之升溫過程中期之發生明顯重量減少之部分內的變曲點的接線」的交叉點所示的溫度。示差熱熱重量同時測定裝置可使用例如為Seiko Instruments股份有限公司製商品名「TG-DTA6300」。
本半導體裝置製造方法中的接合步驟中，如第3圖(b)所示，係經由以上之接著劑4而將晶圓3之元件形成面3a側與補強晶圓1R中的薄化晶圓1T之背面1b側予以接合(以face-to-back的接合)，形成晶圓積層體X(第1晶圓積層體)。
具體而言，首先，對於接合對象面(晶圓3之元件形成面3a、薄化晶圓1T之背面1b)的一方或兩方，藉由旋轉塗佈而塗佈接著劑4，形成接著劑層。第3圖(a)係例示性地表示於晶圓3之元件形成面3a塗佈接著劑4的情形。此外，在塗佈接著劑4前，可對於接合對象面的一方或兩 方實施矽烷耦合劑處理。其次，藉由加熱，使接著劑4(接著劑層)乾燥並固化。此時之加熱溫度例如為50至150℃，加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可階段性變化。然後，經由接著劑4(接著劑層)而貼合接合對象面。該貼合中，施加壓力例如為300至5000g/cm2，溫度例如為30至200℃，較佳為室溫以上且80℃以下之範圍。其後，在接合對象面間，藉由加熱而使接著劑4硬化。用以硬化之加熱溫度例如為30至200℃，較佳為50至190℃。用以硬化之加熱時間例如為5至120分鐘。加熱溫度可為固定溫度，亦可階段性變化。接著劑4硬化後，接著劑層之厚度例如為0.5至20μm。本步驟中，可用較低溫使接著劑4硬化並實現接著劑接合，藉由以上之構成，可抑制貼合時介在於晶圓間之接著劑4之尺寸變化，並可抑制對於作為被著體之晶圓內之元件之傷害。
本半導體裝置製造方法中，接下來在各晶圓積層體X中如第3圖(c)所示般將支持基板S取下(取下步驟)。具體而言，係將經由上述接合步驟所得到之各晶圓積層體X中之支持基板S及薄化晶圓1T之間之由暫時接著劑層2所致之暫時接著狀態予以解除，並取下支持基板S。取下步驟較佳為包含軟化處理，該軟化處理係以比暫時接著劑層2中之上述聚合物(亦即由多價乙烯基醚化合物(A)與化合物(B)所得的聚合物)之軟化點(T3)更高的溫度來使暫時接著劑層2軟化。該軟化處理中的暫時接著劑層加熱溫度較佳為170℃以上，並且例如為250℃以下，較佳為240℃以下，更佳為230℃以下。本步驟中，例如在上述軟化處理後，相對於晶圓1而使支持基板S滑動，並分離或取下支持基板S。取下補強晶圓1R後，於晶圓1上殘留有暫時接著劑時，去除該暫時接著劑。該去除作業可使用暫 時接著劑會顯示易溶解性之一種或二種以上之溶劑。如此之溶劑可舉例如環己酮、丙二醇單甲基醚、丙二醇單甲基醚乙酸酯、丙酮、乙酸乙酯、乙酸丁酯、及甲基異丁基酮。上述補強晶圓1R中，晶圓1未於該元件形成面1a側具有絕緣膜或包含配線圖案之配線結構時，在本步驟後，係於薄化晶圓1T之元件形成面1a上形成配線結構。於後述之取下步驟之後，亦為相同。
其次，如第4圖(a)及第4圖(b)所示般進行多層化步驟。具體而言，係經由接著劑4而將經過上述取下步驟之兩個晶圓積層體X中的薄化晶圓1T之元件形成面1a側彼此予以接合(以face-to-face的接合)，形成晶圓積層體Y(第2晶圓積層體)。在本步驟之接著劑接合中，接著劑4係藉由旋轉塗佈而塗佈於接合對象面(兩個薄化晶圓1T之元件形成面1a)之一方或兩方。第4圖(a)係例示性地表示於一方之元件形成面1a塗佈接著劑4的情形。此外，在塗佈接著劑4之前，在接合對象面之一方或兩方亦可實施矽烷耦合劑處理。本步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件，參照第3圖(a)以及第3圖(b)而與上述接合步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件相同。
其次，如第4圖(c)所示，將位於晶圓積層體Y中的積層方向之一端之晶圓3予以薄化。具體而言，係藉由對於一個晶圓3從其背面3b側使用研磨裝置進行研削加工，而將該晶圓3薄化至特定厚度。薄化後之晶圓3之厚度例如為1至20μm。
接著，如第5圖所示般形成貫通電極5(貫通電極形成步驟)。貫通電極5為用以將在所形成之晶圓積層體中被形成在相異晶圓之半導體 元件間予以電性連接者，本實施形態中，係在晶圓積層體中從「位於積層方向之一端之晶圓3之背面3b」到「位於另一端之晶圓3之元件形成面3a」為止，貫通該晶圓積層體內而延伸。本步驟中，可經過例如形成將薄化之晶圓3、所有的薄化晶圓1T、和接著劑4(接著劑層)貫通之開口部，在該開口部之內壁面形成絶緣膜(圖示省略)，在絶緣膜表面形成障壁層(圖示省略)，在障壁層表面形成電鍍用晶種層(圖示省略)，以及藉由電鍍法而在開口部內填充銅等導電材料等來形成貫通電極5。此外，貫通電極5之形成，亦可採用例如日本特開2016-4835號公報所述之手法。具體而言，藉由所形成之貫通電極5，將在各薄化晶圓1T之元件形成面1a側所形成之配線結構(圖示省略)以及在晶圓3之元件形成面3a側所成之配線結構(圖示省略)相互地電性連接。藉由如此的貫通電極5，在所製造之半導體裝置中，可將半導體元件間以短距離適當地電性連接。因此，形成如此的貫通電極5之構成，在所製造之半導體裝置中，可實現效率佳的數位訊號處理，並抑制高頻訊號之衰減，還可抑制消耗電力。
本半導體裝置製造方法中，接著，如第6圖所示，另一方之晶圓3(圖中下側之晶圓3)亦可經薄化。本步驟中，例如，藉由對於晶圓3之背面3b側的研削加工而將晶圓3薄化至特定厚度為止。薄化後之晶圓3之厚度例如為5至400μm。如此之構成，可謀求所製造之半導體裝置的薄型化。
此後，亦可於第6圖中位於上側之晶圓3之背面3b上形成外部連接用凸塊(圖示省略)。或者，亦可形成貫通第6圖中位於下側之晶圓3而與晶圓3之元件形成面3a側之配線結構(圖示省略)電性連接之貫通 電極(圖示省略)，並將與該貫通電極電性連接之外部連接用凸塊(圖示省略)形成於晶圓3之背面3b側。
如上述般進行，可製造具有使半導體元件在其厚度方向積體而成的立體結構之半導體裝置。此半導體裝置亦可藉由切割而個別化。
本半導體裝置製造方法中，在藉由晶圓積層體X彼此的接合所進行之多層化步驟之前，在各晶圓積層體X中亦可進一步將薄化晶圓1T積層。具體而言係如以下所述。
首先，在上述補強晶圓1R之外另外追加準備特定數之補強晶圓1R(第1圖(a)中所示)。補強晶圓1R係如上述般具有積層結構，該積層結構包含：具有元件形成面1a及背面1b之晶圓1、支持基板S、以及在此等之間之暫時接著劑層2。暫時接著劑層2係從上述之暫時接著劑所形成者。接著，在各補強晶圓1R中，如第1圖(b)所示，將晶圓1予以薄化。具體而言，各補強晶圓1R中，藉由對於處於被支持基板S所支持之狀態之晶圓1，從其背面1b側使用研磨裝置進行研削加工，而將晶圓1薄化至特定厚度，形成薄化晶圓1T。薄化後之晶圓1(薄化晶圓1T)之厚度例如為1至20μm。
接著，例如第7圖(a)以及第7圖(b)所示，將如此另外準備之補強晶圓1R中的薄化晶圓1T之背面1b側，經由接著劑4而接合於經過上述取下步驟之晶圓積層體X中的薄化晶圓1T之元件形成面1a側(追加接合步驟，以face-to-back的接合)。本步驟之接著劑接合中，接著劑4係藉由旋轉塗佈而塗佈於接合對象面(一方之薄化晶圓1T之元件形成面1a、另一方之薄化晶圓1T之背面1b)之一方或兩方。第7圖(a)係例示性地 表示於一方之薄化晶圓1T之元件形成面1a塗佈接著劑4的情形。此外，亦可在塗佈接著劑4之前，在接合對象面之一方或兩方實施矽烷耦合劑處理。本步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件，參照第3圖(a)以及第3圖(b)而與上述接合步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件相同。
然後，如第7圖(c)所示，在各個經過追加接合步驟之晶圓積層體X中將支持基板S取下(追加接合步驟後之取下步驟)。具體而言，係將經過上述追加接合步驟所得之各晶圓積層體X中的支持基板S與薄化晶圓1T之間之由暫時接著劑層2所致之暫時接著狀態予以解除，並取下支持基板S。取下步驟較佳為包含軟化處理，該軟化處理係以比暫時接著劑層2中之上述聚合物(亦即由多價乙烯基醚化合物(A)與化合物(B)所得的聚合物)之軟化點(T3)更高的溫度來使暫時接著劑層2軟化。關於該軟化處理中的暫時接著劑層的加熱溫度以及支持基板的取下手法，參照第3圖(c)而與上述之取下步驟相同。
本半導體裝置製造方法中，可藉由重複進行包含下列步驟之一系列過程而在各晶圓積層體X中依序地積層複數個薄化晶圓1T，該步驟為：將所準備之各個追加補強晶圓1R之補強晶圓1R之晶圓1薄化之薄化步驟(第1圖)、各晶圓積層體X中的上述追加接合步驟、以及其後之取下步驟(第7圖)。第8圖(a)係表示將在晶圓3上以多段方式配置3片薄化晶圓1T所得之晶圓積層體X作為一例。關於晶圓積層體X，在多層化步驟之前，例如亦可如第8圖(b)所示般將晶圓3予以薄化。晶圓積層體X 中，可藉由對於晶圓3從其背面3b側使用研磨裝置進行研削加工，而將該晶圓3薄化至特定厚度。薄化後之晶圓3之厚度例如為1至200μm。
其次，施行例如將第8圖(a)所示之兩個晶圓積層體X依第9圖(a)及第9圖(b)所示般進行接合之多層化步驟。具體而言，係將第8圖(a)中所示之兩個晶圓積層體X中的薄化晶圓1T之元件形成面1a側彼此經由接著劑4接合(以face-to-face的接合)，而形成晶圓積層體Y(第2晶圓積層體)。本步驟之接著劑接合中，接著劑4係藉由旋轉塗佈而塗佈於接合對象面(兩個薄化晶圓1T之元件形成面1a)之一方或兩方。第9圖(a)係例示性地表示於一方之元件形成面1a塗佈接著劑4的情形。此外，亦可在塗佈接著劑4之前，在接合對象面之一方或兩方實施矽烷耦合劑處理。本步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件，參照第3圖(a)以及第3圖(b)而與上述接合步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件相同。
接著，如第10圖所示，將晶圓積層體Y中位於積層方向之一端之晶圓3予以薄化。具體而言，係藉由對於一個晶圓3，從其背面3b側使用研磨裝置進行研削加工，而將該晶圓3薄化至特定厚度。薄化後之晶圓3之厚度例如為1至20μm。
然後，如第11圖所示般形成貫通電極5(貫通電極形成步驟)。貫通電極5為用以將在所形成之晶圓積層體中被形成在相異晶圓之半導體元件間予以電性連接者，本實施形態中，係在晶圓積層體中從「位於積層方向之一端之晶圓3之背面3b」到「位於另一端之晶圓3之元件形成 面3a」為止，貫通該晶圓積層體內而延伸。關於貫通電極形成手法，係參照第5圖而與上述之貫通電極形成手法相同。
本半導體裝置製造方法中，接著，如第12圖所示，另一方之晶圓3(圖中下側之晶圓3)亦可經薄化。本步驟中，例如，藉由對於晶圓3之背面3b側的研削加工而將晶圓3薄化至特定厚度為止。薄化後之晶圓3之厚度例如為5至400μm。如此之構成，可謀求所製造之半導體裝置的薄型化。
此後，亦可於第12圖中位於上側之晶圓3之背面3b上形成外部連接用凸塊(圖示省略)。或者，亦可形成貫通第12圖中位於下側之晶圓3而與晶圓3之元件形成面3a側之配線結構(圖示省略)電性連接之貫通電極(圖示省略)，並將與該貫通電極電性連接之外部連接用凸塊(圖示省略)形成於晶圓3之背面3b側。
如上述般進行，可製造具有使半導體元件在其厚度方向積體而成的立體結構之半導體裝置。此半導體裝置亦可藉由切割而個別化。
本半導體裝置製造方法中，亦可經過晶圓積層體X彼此藉由back-to-back接合所進行之多層化步驟，來代替晶圓積層體X彼此藉由face-to-face接合所進行之多層化步驟。例如，亦可將如第8圖(b)所示之兩個晶圓積層體X依第13圖(a)及第13圖(b)所示般進行接合之多層化步驟。如此的多層化步驟中，具體而言，係將第8圖(b)中所示之兩個晶圓積層體X中的晶圓3之背面3b側彼此經由接著劑4接合(以back-to-back的接合)，而形成晶圓積層體Y(第2晶圓積層體)。本步驟之接著劑接合中，接著劑4係藉由旋轉塗佈而塗佈於接合對象面(兩個晶圓3之背面3b)之一 方或兩方。第13圖(a)係例示性地表示於一方之背面3b塗佈接著劑4的情形。此外，亦可在塗佈接著劑4之前，在接合對象面之一方或兩方實施矽烷耦合劑處理。本步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件，參照第3圖(a)以及第3圖(b)而與上述接合步驟中之和接著劑接合有關的加熱溫度、加熱時間、以及壓力條件相同。
然後，如第14圖所示般形成貫通電極5(貫通電極形成步驟)。貫通電極5為用以將在所形成之晶圓積層體中被形成在相異晶圓之半導體元件間予以電性連接者，本實施形態中，係在晶圓積層體中從「位於積層方向之一端之薄化晶圓1T之元件形成面1a」到「位於另一端之薄化晶圓1T之元件形成面1a」為止，貫通該晶圓積層體內而延伸。關於貫通電極形成手法，係參照第5圖而與上述之貫通電極形成手法相同。
之後，亦可於第14圖中位於上端之薄化晶圓1T之元件形成面1a上形成絶緣膜(圖示省略)，然後，在該絶緣膜上形成外部連接用凸塊(圖示省略)。或者，亦可於第14圖中位於下端之薄化晶圓1T之元件形成面1a上形成絶緣膜(圖示省略)，然後，在該絶緣膜上形成外部連接用凸塊(圖示省略)。
如上述般進行，可製造具有使半導體元件在其厚度方向積體而成的立體結構之半導體裝置。此半導體裝置亦可藉由切割而個別化。
本半導體裝置製造方法中，如上述般，經由用以實現暫時接著狀態之暫時接著劑層2而被貼合於支持基板S之晶圓(補強晶圓1R之晶圓1)，在經過薄化後以接著劑接合於屬於基底晶圓之晶圓3(接合步驟)，或者在經過薄化後以接著劑接合於晶圓積層體X之薄化晶圓1T(追加之接合 步驟)，之後從該薄化晶圓1T將支持基板S取下(取下步驟)。如此之構成，可迴避晶圓破損並且將薄晶圓以接著劑接合於比薄晶圓厚且機械強度高的基底晶圓，甚至薄晶圓可形成配置多段的結構。
與此同時，本半導體裝置製造方法中，係如上述之方式，將兩個晶圓積層體X中的薄化晶圓1T之元件形成面1a側彼此以接著劑接合(以face-to-face的接合)，或者將基底晶圓3之背面3b側彼此以接著劑接合(以Back-to-Back的接合)，而謀求薄晶圓之多層化(多層化步驟)。如此進行所得到之晶圓積層體Y，在其厚度方向具有對稱的積層構成。多層化步驟中進行上述以face-to-face的接合所得到之晶圓積層體Y中，其中所含有之全晶圓之元件形成面(薄化晶圓1T之元件形成面1a、晶圓3之元件形成面3a)朝向該face-to-face接合處側(內側)。多層化步驟中，進行上述以Back-to-Back的接合所得到之晶圓積層體Y中，其中所含有之全晶圓之背面(薄化晶圓1T之背面1b、晶圓3之背面3b)朝向該Back-to-Back接合處側(內側)。在厚度方向具有如此之對稱的積層構成之晶圓積層體Y不易翹曲。
如以上所述，本半導體裝置製造方法，可抑制晶圓積層體之翹曲而且將薄晶圓予以多層化。
各個在接合步驟中所使用之接著劑4及在追加接合步驟中所使用之接著劑4，在上述之實施形態中，係含有含聚合性基的聚有機矽倍半氧烷。含聚合性基的聚有機矽倍半氧烷，如上述般，係可實現例如30至200℃左右之較低之聚合溫度或硬化溫度，並可實現硬化後的高耐熱性。因此，藉由含有含聚合性基的聚有機矽倍半氧烷之接著劑來進行晶圓間接 著劑接合，可在晶圓間所形成之接著劑層實現高耐熱性，並謀求使用以形成接著劑層之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件的傷害。
補強晶圓1R內之用以形成暫時接著劑層2之暫時接著劑，在上述之實施形態中，係含有多價乙烯基醚化合物、具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基而可與多價乙烯基醚化合物形成聚合物之化合物、及熱塑性樹脂。如此之構成之暫時接著劑，係在支持基板S與晶圓1之間所硬化形成之暫時接著劑層2之形態中，可確保能承受對該晶圓1之薄化步驟的研削等的高接著力，且可實現例如130至250℃左右之較高之軟化溫度。
本半導體裝置製造方法，在上述之實施形態中具備如下之複合性構成：供於接合步驟或追加接合步驟之補強晶圓1R內之暫時接著劑層2，係含有可實現較高之軟化溫度之上述組成，並且，同步驟中所使用之接著劑4為含有可實現較低之硬化溫度及硬化後之高耐熱性之含聚合性基的聚有機矽倍半氧烷之接著劑。如此之複合性構成可兼顧接合步驟或各追加接合步驟之實施及其後之取下步驟之實施。亦即，該複合性構成係可在較低溫之條件下實施接合步驟或追加接合步驟，維持補強晶圓1R中的支持基板S與薄化晶圓1T之暫時接著狀態，實現該薄化晶圓1T對於其他晶圓(接合步驟中為晶圓3，追加接合步驟中為晶圓積層體X之作為一構成要素之其他薄化晶圓1T)之良好接著劑接合，而且，可在較高溫之條件下實施其後之取下步驟，維持薄化晶圓1T與其他晶圓之間之接著劑接合，使暫時接著劑層2軟化而從薄化晶圓1T取下支持基板S。從薄化晶圓1T取下 支持基板S時，經過暫時接著劑層2之軟化而將由該暫時接著劑層2所致之暫時接著狀態予以解除，此構成可迴避或抑制對薄化晶圓1T施加局部性之強應力，並迴避該晶圓之破損。
關於本發明之第2態樣之半導體裝置製造方法，進行以下之說明。
第15圖至第20圖係表示本發明之一實施形態之半導體裝置製造方法。此製造方法係用以製造具有使半導體元件在其厚度方向積體而成之立體結構之半導體裝置之方法，第15圖至第20圖係將製造過程以部分剖面圖表示。
本半導體裝置製造方法中，首先，如第15圖(a)所示般準備補強晶圓11R(準備步驟)。所準備之補強晶圓11R之個數為4以上，且係因應屬於製造目的物之半導體裝置中的半導體元件之積層層數而決定。
補強晶圓11R具有積層結構，該積層結構包含：晶圓11、支持基板12、及在此等之間之暫時接著劑層13。
晶圓11為可製造有半導體元件之具有半導體晶圓本體之晶圓，其具有元件形成面11a及與其相反之背面11b。本實施形態中，元件形成面係指晶圓中經過電晶體形成步驟而形成有複數個半導體元件(圖示省略)之側之面。晶圓11之各半導體元件在表面具有露出之包含電極墊之例如多層配線結構部。或者，晶圓11可為在元件形成面11a側已製造有各種半導體元件者，且為先將該半導體元件所需之配線結構形成於元件形成面11a上後再形成者。用以形成晶圓11之半導體晶圓本體的構成材料可舉例如矽(Si)、鍺(Ge)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、及磷化 銦(InP)。如此之晶圓11之厚度，從後述之研削步驟中的研削時間之縮短化之觀點來看，較佳為1000μm以下，更佳為900μm以下，又更佳為800μm以下。此外，晶圓11之厚度例如為500μm以上。
補強晶圓11R中的支持基板12，係用以將經過後述薄化步驟而變薄之晶圓11予以補強者。支持基板12可舉例如矽晶圓或玻璃晶圓。支持基板12之厚度，從確保作為補強要件之機能之觀點來看，較佳為300μm以上，更佳為500μm以上，又更佳為700μm以上。此外，支持基板12之厚度例如為800μm以下。如此之支持基板12可經由暫時接著劑層13而接合於晶圓11之元件形成面11a側。
暫時接著劑層13，係用以實現在晶圓11與支持基板12之間之可事後解除之暫時接著狀態者。就用以形成如此之暫時接著劑層13之接著劑而言可使用例如下述接著劑，該接著劑含有在特定溫度區域中會使暫時接著劑層13表現黏著性或接著性且在超過該溫度區域之高溫域中有軟化溫度之高分子材料，並且兼備能承受用以形成晶圓11之後述之研削加工之接著力、能承受伴隨加熱之後述之晶圓接合步驟等之耐熱性、用以適當地進行後述之取下步驟之輕易剝離機能。暫時接著劑層13形成用之接著劑可採用例如：聚矽氧系黏著劑、丙烯酸系黏著劑、或蠟型接著劑。暫時接著劑層13形成用之接著劑亦可採用於日本特開2008-13589號公報、日本特開2008-13590號公報、或日本特開2008-49443號公報中所述者。或者，接著劑也可採用於日本特願2015-200836號說明書中所揭示者。同說明書中所揭示之接著劑，係含有：多價乙烯基醚化合物；具有二個以上之可與該乙烯基反應而形成縮醛鍵之羥基或羧基，而可與前述多價乙烯基醚 化合物進行聚合之化合物。該聚合物之軟化溫度為較高之130至250℃左右，因此，該接著劑係在硬化後可顯示較高之軟化溫度者。
用以形成如此之暫時接著劑層13之暫時接著劑，在本發明之第1態樣中，較佳係使用作為用以形成暫時接著劑層2之暫時接著劑而例示者。亦即，用以形成暫時接著劑層13之暫時接著劑較佳係至少含有：上述之多價乙烯基醚化合物(A)；具有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，而可與多價乙烯基醚化合物形成聚合物之化合物(B)；及熱塑性樹脂(C)。如以上之暫時接著劑層13之厚度例如為1至20μm。
如此之構成之補強晶圓11R，可經過例如以下之步驟而製造。首先，如第16圖(a)所示般在支持基板12上形成暫時接著劑層13。具體而言，將用以形成暫時接著劑層13之接著劑組成物藉由例如旋轉塗佈而塗佈於支持基板12上，以形成暫時接著劑組成物層，並藉由加熱而使該組成物層乾燥並固化，從而可形成暫時接著劑層13。該加熱之溫度例如為100至300℃，加熱時間例如為30秒至30分鐘。其次，如第16圖(b)及第16圖(c)所示，經由暫時接著劑層13而將支持基板12與晶圓11予以接合。晶圓11係如上述般具有元件形成面11a及與其相反之背面11b。本步驟中，例如將支持基板12與晶圓11經由暫時接著劑層13而加壓且貼合後，經過加熱，藉由暫時接著劑層13而將此等支持基板12與晶圓11予以接著。在貼合中，施加之壓力係例如為300至5000g/cm2，溫度係例如為30至200℃。此外，藉由暫時接著劑層13而接著時，加熱溫度係例如為100至300℃，加熱時間係例如為30秒至30分鐘。如上述般進行，可製造積 層結構之補強晶圓11R，該積層結構包含：晶圓11、支持基板12、及在此等之間之暫時接著劑層13。
本半導體裝置製造方法中，接著，如第16圖(b)所示，各補強晶圓11R中將該晶圓11予以薄化(薄化步驟)。具體而言，藉由對於處於被支持基板12所支持之狀態之晶圓11，從其背面11b側使用研磨裝置進行研削加工，而將晶圓11薄化至特定厚度。薄化後之晶圓11之厚度例如為1至20μm。
其次，將經過薄化步驟之兩個補強晶圓11R之晶圓11之背面11b側彼此接合(接合步驟)。例如，在經過薄化步驟之兩個補強晶圓11R之中一方的晶圓11之背面11b上如第17圖(a)所示般形成接著劑層14，將該兩個背面11b側彼此經由接著劑層14而貼合，並使接著劑層14硬化而如第17圖(b)所示般將兩個補強晶圓11R接合。藉此，形成伴隨兩個支持基板12之晶圓二層體1X。所形成之晶圓二層體1X之個數為2以上，且係因應屬於製造目的物之半導體裝置中的半導體元件之層數而決定。此外，晶圓二層體1X內之接著劑層14之厚度例如為0.5至20μm。
如此之接合步驟中，例如，在屬於接合對象面之兩個背面11b之兩方上塗佈接著劑而形成接著劑層14，經由該接著劑層14將背面11b側彼此進行貼合，亦可在該貼合後使該接著劑層14硬化。此外，從提升與接著劑層14之密著性之觀點來看，本步驟中，在接著劑層14形成之前，對於屬於接合對象面之兩個背面11b之一方或兩方，亦可事先塗佈矽烷耦合劑(矽烷耦合劑處理)。
接著劑層14為用以實現晶圓11間之接合狀態者，且由熱硬化型接著劑所組成。用以形成該熱硬化型接著劑之黏著劑主成分，可舉例如聚有機矽倍半氧烷、苯并環丁烯(BCB)樹脂、以及酚醛清漆系環氧樹脂。從實現能承受包含各種加熱條件及溫度變動之本方法中的溫度環境之良好的耐熱性、耐破裂性之觀點來看，接著劑層14中之黏著劑主成分較佳係含有聚有機矽倍半氧烷的熱硬化型接著劑。含有聚有機矽倍半氧烷的熱硬化型接著劑可採用例如國際公開第2015/087686號或國際公開第2016/204114號所述之接著劑。
接著劑層14形成用組成物較佳係含有上述之含有聚有機矽倍半氧烷的熱硬化型接著劑，更佳係含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷(亦即，具有聚合性官能基之聚有機矽倍半氧烷)。含聚合性基的聚有機矽倍半氧烷所具有之聚合性官能基較佳係環氧基或(甲基)丙烯醯氧基。含聚合性基的聚有機矽倍半氧烷，在所形成之接著劑層14中實現高耐熱性的同時，可謀求用以形成接著劑層14之硬化溫度之降低而抑制對於作為被著體之晶圓11內之元件之傷害。接著劑層14形成用組成物含有含聚合性基之聚矽倍半氧烷時，同組成物中的含聚合性基的聚有機矽倍半氧烷之含有比例，例如為70質量%以上，較佳為80至99.8質量%，更佳為90至99.5質量%。
接著劑層14形成用組成物中含有含聚合性基的聚有機矽倍半氧烷時，該含聚合性基的聚有機矽倍半氧烷，可使用本發明之第1態樣中作為接著劑4中所含有之含聚合性基的聚有機矽倍半氧烷而經說明者。
接著劑層14形成用組成物除了含有上述之含聚合性基的聚有機矽倍半氧烷之外，較佳為含有至少一種之硬化觸媒。
當接著劑層14形成用組成物含有含環氧基的聚有機矽倍半氧烷時，硬化觸媒可舉例如熱陽離子聚合起始劑。當接著劑層14形成用組成物含有含(甲基)丙烯醯氧基的聚有機矽倍半氧烷時，硬化觸媒可舉例如熱自由基聚合起始劑。相對於含聚合性基的聚有機矽倍半氧烷100質量份，接著劑層14形成用組成物中的硬化觸媒含量較佳為0.1至3.0質量份。
上述熱陽離子聚合起始劑及熱自由基聚合起始劑，可使用本發明之第1態樣中作為接著劑4中所含有者而經說明之熱陽離子聚合起始劑以及熱自由基聚合起始劑。
接著劑層14形成用組成物除了含有上述之含聚合性基的聚有機矽倍半氧烷之外，亦可含有一種或二種以上之其他硬化性化合物。該硬化性化合物可舉例如上述之含聚合性基的聚有機矽倍半氧烷以外之環氧化合物、含(甲基)丙烯醯氧基的化合物、含乙烯基的化合物、氧雜環丁烷化合物、及乙烯基醚化合物。此等化合物可使用本發明之第1態樣中作為接著劑4中所含有者而經說明之化合物。
接著劑層14形成用組成物在調整其塗佈性等時較佳係含有溶劑。溶劑可舉例如丙二醇單甲基醚乙酸酯、甲基乙基酮、甲基異丁基酮、環己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇單甲基醚乙酸酯、甲醇、乙醇、異丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二異丙基醚、乙二醇二甲基醚、及四氫呋喃。
接著劑層14形成用組成物可更含有矽烷耦合劑、消泡劑、抗氧化劑、抗結塊劑、調平劑、界面活性劑、增量劑、防鏽劑、抗靜電劑、塑化劑等各種添加劑。
關於用以形成接著劑層14之上述熱硬化型接著劑之耐熱性，該接著劑之熱分解溫度較佳為200℃以上，更佳為260℃以上，又更佳為300℃以上。熱分解溫度為使用示差熱熱重量同時測定裝置進行熱重量分析而獲得之曲線，亦即，在針對作為分析對象之試料而表示特定升溫範圍之熱重量之溫度依存性的曲線中，「升溫過程初期之無重量減少或以固定比例稍微漸減之部分之接線」與「升溫過程初期後之升溫過程中期之發生明顯重量減少之部分內的變曲點的接線」的交叉點所示的溫度。示差熱熱重量同時測定裝置可使用例如為Seiko Instruments股份有限公司製商品名「TG-DTA6300」。
接著劑層14之形成中，例如，係將接著劑層14形成用組成物藉由旋轉塗佈而塗佈於屬於接合對象面之晶圓11之背面11b而形成接著劑組成物層，藉由加熱使該組成物層乾燥並固化。此時之加熱溫度例如為50至150℃，加熱時間例如為5至120分鐘。
本半導體裝置製造方法之上述接合步驟中，具體而言，係將兩個補強晶圓11R經由接著劑層14而加壓且貼合後，藉由加熱使接著劑層14硬化。在貼合中，施加之壓力係例如為300至5000g/cm2，溫度係例如為30至200℃。接著劑層14之硬化中，加熱溫度例如為30至200℃，加熱時間例如為5至120分鐘。接著劑層14形成用組成物含有作為熱硬化性樹脂之含環氧基的聚有機矽倍半氧烷與熱硬化劑時，補強晶圓11R之 背面11b彼此經由該組成物或接著劑之貼合較佳係在室溫以上且80℃以下之溫度進行，該貼合後在50至190℃之溫度使接著劑硬化。如此之構成，可抑制貼合時介在晶圓11間之接著劑之尺寸變化，並謀求使用以形成接著劑層14之硬化溫度降低，且抑制對於作為被著體之晶圓11內之元件的傷害。
本半導體裝置製造方法中，其次，如第18圖(a)或第18圖(b)所示，將各晶圓二層體1X中至少一個支持基板12取下(取下步驟)。具體而言，係將各個晶圓二層體1X中被視為取下對象之支持基板12與晶圓11之間的由暫時接著劑層13所致之暫時接著狀態予以解除，並取下該支持基板12。第18圖(a)係表示從晶圓多積層體1X將一方之支持基板12取下而產生之晶圓二層體1Xa。第18圖(b)係表示從晶圓多積層體1X將兩方之支持基板12取下而產生之晶圓二層體1Xb。
各支持基板12之取下，可藉由機械性剝離作業或除去作業而進行。機械性剝離手法可舉例如：在將支持基板12與晶圓11之間經由暫時接著劑層13而暫時接著所成之加工件保持在夾盤(chuck)間之狀態，對於暫時接著劑層13注入空氣的同時插入刀片之手法。或者，暫時接著劑層13含有高分子材料作為其接著劑成分，並且該高分子材料為在特定溫度區域中表現黏著性或接著性且在超過該溫度區域之高溫域中有軟化溫度之上述高分子材料時，例如亦可對於藉由特定之高溫加熱而接著力降低之該暫時接著劑層13進行輕剝離化用之該加熱後，相對於晶圓11使支持基板12滑動，並分離或取下支持基板12。在支持基板12之取下時可採用此等手法，在後述之取下步驟中亦相同。此外，上述之補強晶圓11R中的晶圓 11未在該元件形成面11a側具有絶緣膜或包含配線圖案之配線結構時，在取下步驟後，於晶圓11之元件形成面11a上形成配線結構。在後述的取下步驟後之步驟中亦相同。
接著，例如第18圖(a)所示，從經過取下步驟之特定數之晶圓二層體1X形成晶圓多積層體1Y(多層化步驟)。第18圖(a)係例示性地表示第18圖(a)中所示之從經過取下步驟所得到之兩個晶圓二層體1Xa而形成晶圓多積層體1Y之情形。
本半導體裝置製造方法之多層化步驟中，將晶圓二層體1X中經過取下步驟而露出之晶圓11之元件形成面11a側彼此接合。例如，在經過取下步驟之兩個晶圓二層體1X之中一方的晶圓11之元件形成面11a上形成接著劑層14，將該兩個元件形成面11a側彼此經由接著劑層14貼合，並使接著劑層14硬化而將兩個晶圓二層體1X接合。從提升與接著劑層14之密著性之觀點來看，本步驟中，在接著劑層14形成之前，對於屬於接合對象面之兩個元件形成面11a之一方或兩方，亦可事先塗佈矽烷耦合劑(矽烷耦合劑處理)。此外，本步驟中所形成之晶圓多積層體1Y之晶圓積層數為4以上，且係因應屬於製造目的物之半導體裝置中的半導體元件之積層層數而決定。例如，經過取下步驟所得到之兩個晶圓二層體1Xa，與經過取下步驟所得到之一個晶圓二層體1Xb中，亦可藉由將此等經過取下步驟所露出之晶圓11之元件形成面11a彼此經由接著劑層14接合，而形成如第19圖(b)所示之晶圓多積層體1Y(晶圓積層數為6)。
利用於形成晶圓多積層體1Y之接著劑層14，為用以實現晶圓11間之接合狀態者，且由熱硬化型接著劑所組成。關於接著劑層14之 構成、以及經由接著劑層14之晶圓11間之接合手法及接合條件，係與上述有關於利用於形成晶圓二層體1X之接著劑層14相同。
本半導體裝置製造方法中，其次，如第20圖(a)所示，將經過上述多層化步驟之晶圓多積層體1Y中的位於積層方向之一端之支持基板12取下(多層化步驟後之取下步驟)。在多層化步驟之後將與特定之晶圓11間之暫時接著狀態予以解除而取下支持基板12之如此之構成，從經過上述薄化步驟而薄的該晶圓11的處理之觀點來看較佳。
然後，如第20圖(b)所示般形成貫通電極15(貫通電極形成步驟)。貫通電極15為用以將在晶圓多積層體1Y中被形成在相異晶圓11之半導體元件間予以電性連接者。可經過例如形成將所有的晶圓11和接著劑層14貫通之開口部、在該開口部之內壁面形成絶緣膜(圖示省略)、在絶緣膜表面形成障壁層(圖示省略)、在障壁層表面形成電鍍用晶種層(圖示省略)、以及藉由電鍍法而在開口部內填充銅等導電材料等來形成貫通電極15。此外，貫通電極15之形成，亦可採用例如日本特開2016-4835號公報所述之手法。具體而言，藉由所形成之貫通電極15，將在各晶圓11之元件形成面11a側所形成之配線結構(圖示省略)相互地電性連接。貫通電極15形成後，本實施形態中，如第20圖(c)所示，從晶圓多積層體1Y將另一方之支持基板12取下(貫通電極形成步驟後之取下步驟)。
如上述般進行，可製造具有使半導體元件在其厚度方向積體而成的立體結構之半導體裝置。此半導體裝置亦可藉由切割而個別化。
本半導體裝置製造方法中，多層化步驟後之上述取下步驟後，亦可進一步進行晶圓積層。具體而言係如以下所述。
首先，如第21圖(a)所示，將經過上述多層化步驟之晶圓多積層體1Y中位於積層方向之一端之支持基板12取下(多層化步驟後之取下步驟)。
其次，如第21圖(b)所示，將另外準備之晶圓二層體1X中經過上述取下步驟所露出之晶圓11之元件形成面11a側接合於晶圓多積層體1Y中位於積層方向之一端之晶圓11所露出之元件形成面11a側(追加之多層化步驟)。第21圖(b)係例示性地表示第18圖(a)所示之經過取下步驟所得到之晶圓二層體1Xa提供於追加之多層化步驟之情形。如此之追加多層化步驟中的元件形成面11a間之各接合係例如在屬於接合對象面之兩個元件形成面11a上形成接著劑層14，將該兩個元件形成面11a側彼此經由接著劑層14貼合，並使接著劑層14硬化而將兩個元件形成面11a接合。從提升與接著劑層14之密著性之觀點來看，本步驟中，在接著劑層14形成之前，對於屬於接合對象面之兩個元件形成面11a之一方或兩方，亦可事先塗佈矽烷耦合劑(矽烷耦合劑處理)。
本半導體裝置製造方法中，含有參照第21圖(a)之上述之取下步驟、參照第21圖(b)之上述追加之多層化步驟之一連串過程，可因應屬於製造目的物之半導體裝置中的半導體元件之積層層數而進行特定之次數。第22圖中，係將該一連串之過程進行2次所得到之晶圓多積層體1Y作為一例而表示。
然後，如第23圖所示，進行將經過最後之追加多層化步驟之晶圓多積層體1Y中位於積層方向之一端之支持基板12取下之步驟(最後之追加多層化步驟後之取下步驟)、在晶圓多積層體1Y內形成貫通電極 15之步驟、以及從晶圓多積層體1Y將另一方之支持基板12取下之步驟(貫通電極形成步驟後之取下步驟)。貫通電極15之形成手法，具體而言，係參照第23圖(b)而與上述相同。
如上述般進行，可製造具有使半導體元件在其厚度方向進一步多段化而成的立體結構之半導體裝置。此半導體裝置亦可藉由切割而個別化。
本半導體裝置製造方法中的晶圓11間之上述各接合，亦即，各別的晶圓11中的元件形成面11a側彼此之接合或背面11b側彼此之接合，亦可為直接接合，代替接著劑接合。直接接合係指不使用樹酯系接著材料之接合手法。如此之直接接合可舉例如：所謂之常溫接合、或經由設置在元件形成面上等晶圓表面之氧化膜之氧化膜直接接合、及在晶圓表面具有露出電極時之電極間直接(Direct)接合(例如，銅電極墊間之銅-銅(Cu-Cu)接合)。
參照第17圖(a)以及第17圖(b)之上述接合步驟中，將經過薄化步驟之兩個補強晶圓11R中晶圓1之背面11b側彼此接合(以Back-to-Back的接合)，而形成晶圓二層體1X。亦即，接合步驟中所形成之晶圓二層體1X，係晶圓11之背面11b側彼此接合而在其厚度方向具有對稱的積層構成。在厚度方向具有對稱的積層構成之晶圓二層體1X(晶圓積層體)不易翹曲。
與此同時，參照第19圖(a)或第19圖(b)之上述多層化步驟中，在2以上之期望數之晶圓二層體1X中將經過取下步驟而露出之晶圓11之元件形成面11a側彼此接合(以face-to-face的接合)，而形成晶圓積 層數為4以上之晶圓多積層體1Y。所形成之晶圓多積層體1Y，晶圓二層體1X所露出之元件形成面11a側彼此接合而在其厚度方向具有對稱的積層構成。第19圖(a)所示之晶圓多積層體1Y係含有兩個支持基板12與介在此等之間之四個薄晶圓11，且在積層體厚度方向中一個face-to-face接合處係位於兩個Back-to-Back接合處之間，即在厚度方向具有對稱的積層構成。此外，第19圖(b)所示之晶圓多積層體1Y，係含有兩個支持基板12與介在此等之間之六個薄晶圓11，且在積層體厚度方向中三個Back-to-Back接合處與兩個face-to-face接合處係對稱地設置，即在厚度方向具有對稱的積層構成。在厚度方向具有對稱的積層構成之晶圓多積層體1Y(晶圓積層體)不易翹曲。
因此，本半導體裝置製造方法可抑制晶圓積層體之翹曲而且進行半導體裝置之製造。
再加上，本半導體裝置製造方法中，係如參照第15圖(b)之上述般藉由研削屬於積層對象之晶圓11之背面11b側而將該晶圓11予以薄化之薄化步驟。為了適當地進行此薄化，具體而言係為了避免薄化過程中晶圓11之破損，如上述般使晶圓11係在經由暫時接著劑層13而接合於支持基板12之狀態下進行薄化步驟。然後，在參照第17圖(a)以及第17圖(b)之上述之接合步驟中，將經過如此之薄化步驟之兩個補強晶圓11R中的薄晶圓11之背面11b側彼此接合而形成晶圓二層體1X。包含如此之構成之本半導體裝置製造方法可將薄晶圓11進行多層化。
如以上所述，本半導體裝置製造方法可抑制晶圓積層體之翹曲且可將薄晶圓進行多層化。
本半導體裝置製造方法中，係如上述般，在晶圓多積層體1Y中，從位於積層方向之一端之晶圓11之元件形成面11a到位於另一端之晶圓11之元件形成面11a為止，形成有貫通該晶圓多積層體1Y內而延伸之貫通電極15。藉由如此之貫通電極15，在所製造之半導體裝置中，可將半導體元件間以短距離適當地電性連接。因此，貫通電極15之形成在所製造之半導體裝置中，可實現效率佳的數位訊號處理，並抑制高頻訊號之衰減，還可抑制消耗電力。
例如第17圖所示般在上述之接合步驟中所進行之接著劑接合，或例如第19圖所示般在上述之多層化步驟中所進行之接著劑接合，相較於直接接合，從對晶圓11中的接合面所要求之平面度較低之觀點來看接著劑接合為較佳。直接接合中，對晶圓接合面要求例如在奈米規格中之高標準之平面度。相對於此，藉由接著劑接合時，由於所形成之接著劑層將晶圓接合面中之自理想平面的偏移或傾斜實質地吸收而得以發揮減少/解除之機能，故相較於直接接合，對於晶圓接合面之平面度之要求較為緩和。從經過薄晶圓11之多層化所製造之半導體裝置之製造的容易度之觀點來看，甚至從半導體裝置製造之產率提升之觀點來看，如此之構成較佳。
此外，例如第17圖所示之上述接合步驟，或例如第19圖所示之上述多層化步驟中，藉由含有含聚合性基的聚有機矽倍半氧烷之接著劑所進行之晶圓11間的接著劑接合，係如上述般可在所形成之接著劑層14實現高耐熱性，並謀求使用以形成接著劑層14之硬化溫度降低，且抑制對於作為被著體之晶圓內之元件之傷害。
[實施例]
<接著劑之製作>
將以後述方式而得之含環氧基的聚有機矽倍半氧烷100質量份、丙二醇單甲基醚乙酸酯115質量份、銻系鋶鹽(商品名「SI-150L」，三新化學工業股份有限公司製)0.45質量份(固形分)、及(4-羥基苯基)二甲基鋶甲基亞硫酸酯(商品名「SAN-AID SI助劑」，三新化學工業股份有限公司製)0.05質量份混合，而得到接著劑。
<含環氧基的聚有機矽倍半氧烷之合成>
於具備回流冷卻器、氮氣導入管、攪拌裝置及溫度計之300mL燒瓶內，一邊導入氮氣一邊混合2-(3,4-環氧環己基)乙基三甲氧基矽烷161.5mmol(39.79g)、苯基三甲氧基矽烷9mmol(1.69g)、及作為溶劑之丙酮165.9g，升溫至50℃。其次，於該混合物中花費5分鐘滴加5%碳酸鉀水溶液4.7g(碳酸鉀為1.7mmol)，然後花費20分鐘滴加水1700mmol(30.6g)。在滴加操作時，混合物未發生顯著之溫度上升。在該滴加操作後，一邊於燒瓶內導入氮氣一邊以50℃進行4小時聚縮合反應。分析聚縮合反應後之反應溶液中之生成物，其數平均分子量為1900，分子量分散度為1.5。然後，對於經靜置冷卻之反應溶液，重複水洗直到使由相分離所產生之下層液(水相)成為中性為止後，分離上層液，在1mmHg及40℃之條件下從上層液中餾除溶劑直到溶劑量成為25質量%為止，而得到無色透明之液狀生成物(含環氧基的聚有機矽倍半氧烷)。
<第1晶圓積層體之製作>
如以下般進行，製造兩個第1晶圓積層體。
各第1晶圓積層體之製造中，首先準備第1矽晶圓及補強第2矽晶圓。第1矽晶圓的直徑為300mm，厚度為775μm，於一面經實施矽烷耦合劑處理。在第1矽晶圓之矽烷耦合劑處理中，係對於第1矽晶圓之一面藉由旋轉塗佈而塗佈矽烷耦合劑(商品名「KBE403」，信越化學工業股份有限公司製)，其後進行120℃的5分鐘之加熱。補強第2矽晶圓是用以下方式製作。
首先，於作為支持基板之矽基板(直徑300mm、厚度775μm)上，藉由旋轉塗佈而塗佈用以形成暫時接著劑層之組成物，形成暫時接著劑組成物層後，進行200℃的2分鐘加熱及其後230℃的4分鐘加熱，而使該組成物層乾燥，形成暫時接著劑層。用以形成暫時接著劑層之組成物，係藉由混合二乙二醇二乙烯基醚0.24質量份、對羥基苯乙烯/苯乙烯共聚物(商品名「MARUKA LYNCUR CST-50」，對羥基苯乙烯與苯乙烯的莫耳比為50：50，重量平均分子量為4400、軟化點為150℃，丸善石油化學股份有限公司製)5.4質量份、聚乙烯縮丁醛樹脂(商品名「S-LEC KS-1」，分子量為2.7×104、軟化點為200℃之熱塑性樹脂，積水化學工業股份有限公司製)1.8質量份、聚己內酯(商品名「PLACCEL H1P」，重量平均分子量為10000、軟化點為100℃之熱塑性樹脂，大賽璐股份有限公司製)1.8質量份、作為聚合促進劑之反式桂皮酸(pKa為4.44，和光純藥工業股份有限公司製)0.18質量份、作為界面活性劑之氟系寡聚物(商品名「F-554」，DIC股份有限公司製)0.045質量份、及作為溶劑之環己酮22質量份而調製者。其次，將矽基板與第2矽晶圓(直徑300mm、厚度775μm)經由暫時接著劑層而接合。具體而言，係將矽基板與第2矽晶圓在溫度150℃及施加壓力 3000g/cm2之條件下加壓且經由暫時接著劑層而貼合後，藉由230℃的5分鐘加熱而使暫時接著劑層固化，將矽基板與第2矽晶圓經由暫時接著劑層而接合。然後，相對於處於被矽基板所支持之狀態之第2矽晶圓，使用研磨裝置(DISCO股份有限公司製)進行研削加工，藉此而將第2矽晶圓的厚度予以薄化至10μm。繼而，對於經薄化之第2矽晶圓表面(研削加工面)，藉由旋轉塗佈而塗佈矽烷耦合劑(商品名「KBE403」，信越化學工業股份有限公司製)後，進行120℃的5分鐘加熱(矽烷耦合劑處理)。上述補強第2矽晶圓係藉由如此之方式而製作。
在第1晶圓積層體之製作中，接下來，對於第1矽晶圓之矽烷耦合劑處理面(第1面)藉由旋轉塗佈而塗佈含有含環氧基的聚有機矽倍半氧烷之上述接著劑以形成接著劑塗膜後，對於伴隨有該接著劑塗膜之第1矽晶圓在80℃進行4分鐘加熱，其後以100℃進行2分鐘加熱。藉此，在第1矽晶圓之第1面上，使接著劑乾燥而形成厚度2.5μm之接著劑層。其次，將附有該接著劑層之第1矽晶圓、與上述補強第2矽晶圓中的薄化第2矽晶圓，經由第1矽晶圓上之接著劑層而加壓並貼合後，以150℃進行30分鐘加熱，然後以170℃進行30分鐘加熱，藉此，使該接著劑層硬化並將兩矽晶圓間予以接合。貼合係在溫度50℃及施加壓力3000g/cm2之條件下進行。
其次，在經過與第1矽晶圓的接著劑接合後之補強第2矽晶圓中，將作為支持基板之矽基板與薄化第2矽晶圓之間之由暫時接著劑層所致之暫時接著狀態予以解除，並從薄化第2矽晶圓取下矽基板。具體而言，經過230℃的5分鐘加熱處理後，相對於薄化第2矽晶圓而使矽基板 以1mm/秒之相對速度滑動，從薄化第2矽晶圓或包括該薄化第2矽晶圓之晶圓積層體取下矽基板(取下步驟)。其後，使用丙二醇單甲基醚洗淨去除薄化第2矽晶圓上之暫時接著劑殘渣。如上所述，使用上述暫時接著劑及含有含聚合性基的聚有機矽倍半氧烷之上述接著劑，而製作本實施例之第1晶圓積層體。
<第2晶圓積層體之製作>
如以下般進行，將兩個第1晶圓積層體以接著劑接合而製作第2晶圓積層體。
第2晶圓積層體之製造中，對於如上述般所製造之各第1晶圓積層體中的薄化第2矽晶圓側之面(藉由經過上述取下步驟所露出之面)實施矽烷耦合劑處理。矽烷耦合劑處理中，對於薄化第2矽晶圓表面藉由旋轉塗佈而塗佈矽烷耦合劑(商品名「KBE403」，信越化學工業股份有限公司製)，其後進行120℃的5分鐘之加熱。
其次，對於一方之第1晶圓積層體中的薄化第2矽晶圓之矽烷耦合劑處理面(第2面)，藉由旋轉塗佈而塗佈含有含環氧基的聚有機矽倍半氧烷之上述接著劑而形成接著劑塗膜後，對於伴隨有該接著劑塗膜之第1晶圓積層體在80℃進行4分鐘加熱，其後以100℃進行2分鐘加熱。藉此，在第1晶圓積層體之第2面上，使接著劑乾燥而形成厚度2.5μm之接著劑層。
接著，進行多層化步驟。具體而言，將附有該接著劑層之第1晶圓積層體與另一方之第1晶圓積層體之矽烷耦合劑處理面經由該接著劑層而加壓貼合後，在150℃進行30分鐘加熱，其後以170℃進行30分 鐘加熱，藉此使該接著劑層硬化而接合兩個第1晶圓積層體(以Face-to-Face的接合)。貼合係在溫度50℃及施加壓力3000g/cm2之條件下進行。如以上般進行，製作本實施例之第2晶圓積層體。
〈翹曲量測定〉
對於經過多層化步驟所製造之上述第2晶圓積層體，使用形狀測定裝置(商品名「LTV-3000」，Kobelco Research Institute股份有限公司製)，測定SEMI規格(具體而言係SEMI MF1451-0707)中所定之SORI(翹曲量)，結果為11μm。本測定中，從測定對象物之經過自重撓曲相關之補正所得到之該測定對象物之表面形狀數據算出最小二乘方參照平面，從前述表面形狀數據中的該最小二乘方參照平面之偏差值中之最大值與最小值之差分，作為前述翹曲量。另一方面，關於多層化步驟前之上述第1晶圓積層體，使用形狀測定裝置(商品名「LTV-3000」，Kobelco Research Institute股份有限公司製)同樣地測定翹曲量，結果為47μm。相較於第1晶圓積層體，在厚度方向具有對稱的積層構成之第2晶圓積層體中，翹曲有受到抑制。
<膜厚測定>
將如上述般進行所製造之接著劑藉由旋轉塗佈而塗佈於矽基板(直徑300mm，厚度775μm)上，形成接著劑塗膜。提供於一次的旋轉塗佈而使用之接著劑為20g，旋轉塗佈中的旋轉速度設為1200rpm。然後，對於基板上之接著劑塗膜，以150℃進行30分鐘加熱，其後以170℃進行30分鐘加熱，藉此，將硬化之塗膜形成於基材上。關於所形成之塗膜，使用微細形狀測定機(商品名「SURFCORDER ET4000A」，Kosaka Laboratory股 份有限公司製)測定厚度，結果為2.5μm。實施例中之上述晶圓積層體係包含如此硬化塗膜作為欲接合第1及第2矽晶圓之接著劑層。
就上文之結論而言，本發明之構成及其變化態樣係附記如下。
[附記1]
一種半導體裝置製造方法，係包含下列步驟：
準備步驟，係準備補強晶圓之步驟，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；
薄化步驟，係將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；
接合步驟，係將前述補強晶圓之面、以及具有元件形成面及與其相反之背面之其他晶圓之面予以接合而形成晶圓積層體；
取下步驟，係將前述晶圓積層體中的支持基板取下；及
多層化步驟，係將經過前述取下步驟之前述晶圓積層體之面、以及其他晶圓積層體之面予以接合而形成晶圓積層體；
其中，經過多層化步驟所得到之晶圓積層體為在其厚度方向具有對稱的積層構成之晶圓積層體。
[附記2]
如[附記1]所述之半導體裝置製造方法，係包含下列步驟：
準備步驟，係準備兩個補強晶圓，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；
薄化步驟，係將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；
接合步驟，係對前述補強晶圓各別進行將具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側、以及前述補強晶圓之前述薄化晶圓之背面側經由接著劑予以接合而形成第1晶圓積層體；
取下步驟，係將各第1晶圓積層體中的支持基板取下；及
多層化步驟，係將經過前述取下步驟之兩個前述第1晶圓積層體中之前述薄化晶圓之元件形成面側彼此或前述基底晶圓之背面側彼此經由接著劑予以接合而形成第2晶圓積層體之步驟。
[附記3]
如[附記2]所述之半導體裝置製造方法，其中，前述晶圓之厚度為1000μm以下、900μm以下、或800μm以下，且500μm以上。
[附記4]
如[附記2]或[附記3]所述之半導體裝置製造方法，其中，前述支持基板為矽晶圓或玻璃晶圓，其厚度為300μm以上、500μm以上、或700μm以上，且800μm以下。
[附記5]
如[附記2]至[附記4]中任一項所述之半導體裝置製造方法，係在前述多層化步驟之前包含下列步驟：
準備至少一個追加之補強晶圓之步驟，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；
形成薄化晶圓之步驟，係將各追加之補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；
至少一個追加之接合步驟，係將前述追加之補強晶圓中的前述薄化晶圓之背面側經由接著劑接合於第1晶圓積層體中的薄化晶圓之元件形成面側；及
取下步驟，係將經過前述追加之接合步驟之第1晶圓積層體中的支持基板取下。
[附記6]
如[附記2]至[附記5]中任一項所述之半導體裝置製造方法，其更包含下列步驟：
形成貫通電極之步驟，該貫通電極係在前述第2晶圓積層體中貫通複數個薄化晶圓及至少一個基底晶圓而延伸者。
[附記7]
如[附記2]至[附記5]中任一項所述之半導體裝置製造方法，係在前述多層化步驟之前包含下列步驟：
形成貫通電極之步驟，該貫通電極係在各第1晶圓積層體中，從位於積層方向之一端之薄化晶圓之元件形成面到位於另一端之基底晶圓之元件形成面為止，貫通該第1晶圓積層體內而延伸者。
[附記8]
如[附記2]至[附記7]中任一項所述之半導體裝置製造方法，其更包含下列步驟：
藉由對於前述基底晶圓中的前述背面側進行研削而薄化該基底晶圓之步驟。
[附記9]
如[附記2]至[附記8]中任一項所述之半導體裝置製造方法，其中，前述接著劑含有含聚合性基的聚有機矽倍半氧烷。
[附記10]
如[附記9]所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷為含環氧基的聚有機矽倍半氧烷。
[附記11]
如[附記2]至[附記10]中任一項所述之半導體裝置製造方法，其中，用以形成前述暫時接著劑層之暫時接著劑含有：多價乙烯基醚化合物；具有兩個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，而可與前述多價乙烯基醚化合物形成聚合物的化合物；及熱塑性樹脂。
[附記12]
如[附記11]所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚所成群組中選擇的至少一種化合物。
[附記13]
如[附記11]或[附記12]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥 基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物為包含下列構成單元之化合物，該構成單元為：上述式(b)所示之構成單元(式中，X表示羥基或羧基。n2個X互相可相同或相異。n2表示1以上之整數。Z2表示從飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等經由單鍵或連結基而鍵結成之結合體的結構式中去除(n2+2)個氫原子而得的基)；以及源自於由鏈狀烯烴、環狀烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯所成群組中選擇的至少一種聚合性單體之構成單元。
[附記14]
如[附記11]或[附記12]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物，係苯乙烯系聚合物、(甲基)丙烯酸系聚合物、聚乙烯醇、酚醛清漆樹脂、或可溶酚醛樹脂。
[附記15]
如[附記11]或[附記12]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物，係包括具有2個以上之由上述式(b-1)至(b-6)所成群組中選擇的至少一種構成單元(重複單元)之化合物者。
[附記16]
如[附記11]至[附記15]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂係由聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、及聚醯胺系樹脂所成群組中選擇的至少一種。
[附記17]
如[附記11]至[附記16]中任一項所述之半導體裝置製造方法，其中，前述接合步驟係包含硬化處理，該硬化處理係在低於前述聚合物之軟化點之溫度使前述接著劑硬化，
前述取下步驟係包含軟化處理，該軟化處理係在高於前述聚合物之軟化點之溫度使前述暫時接著劑層軟化。
[附記18]
如[附記1]所述之半導體裝置製造方法，係包含下列步驟：
準備步驟，係準備至少四個補強晶圓，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；
薄化步驟，係將各補強晶圓中的前述晶圓之前述背面側研削而薄化該晶圓；
接合步驟，係將經過前述薄化步驟之兩個補強晶圓中之前述晶圓之前述背面側彼此予以接合而形成至少兩個伴隨有前述支持基板之晶圓二層體；
取下步驟，係將各晶圓二層體中的至少一個支持基板取下；及
多層化步驟，係在至少兩個晶圓二層體中將經過前述取下步驟而露出之晶圓的元件形成面側彼此予以接合而形成晶圓多積層體。
[附記19]
如[附記18]所述之半導體裝置製造方法，其中，前述晶圓之厚度為1000μm以下、900μm以下、或800μm以下，且500μm以上。
[附記20]
如[附記18]或[附記19]所述之半導體裝置製造方法，其中，前述支持基板為矽晶圓或玻璃晶圓，其厚度為300μm以上、500μm以上、或700μm以上，且800μm以下。
[附記21]
如[附記18]至[附記20]中任一項所述之半導體裝置製造方法，其更包含將前述晶圓多積層體中位於積層方向之一端之支持基板取下之步驟。
[附記22]
如[附記18]至[附記21]中任一項所述之半導體裝置製造方法，其更包含追加之多層化步驟，該追加之多層化步驟係將前述晶圓二層體中經過前述取下步驟而露出之晶圓之元件形成面側接合於前述晶圓多積層體中位於積層方向之一端之晶圓所露出之元件形成面側。
[附記23]
如[附記18]至[附記22]中任一項所述之半導體裝置製造方法，其更包含形成貫通電極之步驟，該貫通電極係在前述晶圓多積層體中，從位於積層方向之一端之晶圓之元件形成面到位於另一端之晶圓之元件形成面為止，貫通該晶圓多積層體內而延伸者。
[附記24]
如[附記18]至[附記23]中任一項所述之半導體裝置製造方法，其中，前述接合步驟中的前述背面側彼此之接合，係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷之接著劑而進行。
[附記25]
如[附記24]所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷係含環氧基的聚有機矽倍半氧烷。
[附記26]
如[附記24]或[附記25]所述之半導體裝置製造方法，其中，前述接合步驟中，屬於接合對象面之兩個前述背面之一方或兩方塗佈有前述接著劑，且經由該接著劑而進行該背面彼此之貼合，並在該貼合後使該接著劑硬化。
[附記27]
如[附記26]所述之半導體裝置製造方法，其中，前述接合步驟中，在前述接著劑塗佈之前，對屬於接合對象面之兩個前述背面之一方或兩方實施矽烷耦合劑處理。
[附記28]
如[附記26]或[附記27]所述之半導體裝置製造方法，其中，前述接合步驟中，前述貼合係在室溫以上且80℃以下的溫度進行，並在該貼合後在30至200℃的溫度使前述接著劑硬化。
[附記29]
如[附記18]至[附記28]中任一項所述之半導體裝置製造方法，其中，前述多層化步驟中的前述元件形成面側彼此之接合，係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷之接著劑而進行。
[附記30]
如[附記29]所述之半導體裝置製造方法，其中，前述含聚合性基的聚有機矽倍半氧烷係含環氧基的聚有機矽倍半氧烷。
[附記31]
如[附記29]或[附記30]所述之半導體裝置製造方法，其中，前述多層化步驟中，屬於接合對象面之兩個前述元件形成面之一方或兩方塗佈有前述接著劑，且經由該接著劑而進行該元件形成面彼此之貼合，並在該貼合後使該接著劑硬化。
[附記32]
如[附記31]所述之半導體裝置製造方法，其中，前述多層化步驟中，在前述接著劑塗佈之前，對屬於接合對象面之兩個前述元件形成面之一方或兩方實施矽烷耦合劑處理。
[附記33]
如[附記31]或[附記32]所述之半導體裝置製造方法，其中，前述多層化步驟中，前述貼合係在室溫以上且80℃以下的溫度進行，並在該貼合後在30至200℃的溫度使前述接著劑硬化。
[附記34]
如[附記18]至[附記33]中任一項所述之半導體裝置製造方法，其中，用以形成前述暫時接著劑層之暫時接著劑含有：多價乙烯基醚化合物；具 有二個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，而可與前述多價乙烯基醚化合物形成聚合物之化合物；及熱塑性樹脂。
[附記35]
如[附記34]所述之半導體裝置製造方法，其中，前述多價乙烯基醚化合物為由1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚所成群組中選擇的至少一種化合物。
[附記36]
如[附記34]或[附記35]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物為包含下列構成單元之化合物，該構成單元為：上述式(b)所示之構成單元(式中，X表示羥基或羧基。n2個X互相可相同或相異。n2表示1以上之整數。Z2表示從飽和或不飽和脂肪族烴、飽和或不飽和脂環式烴、芳香族烴、雜環式化合物、或由該等經由單鍵或連結基而鍵結成之結合體的結構式中去除(n2+2)個氫原子而得的基)；以及源自於由鏈狀烯烴、環狀烯烴、芳香族乙烯基化合物、不飽和羧酸酯、羧酸乙烯酯、及不飽和二羧酸二酯所成群組中選擇的至少一種聚合性單體之構成單元。
[附記37]
如[附記34]或[附記35]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物，係苯乙烯系聚合物、(甲基)丙烯酸系聚合物、聚乙烯醇、酚醛清漆樹脂、或可溶酚醛樹脂。
[附記38]
如[附記34]或[附記35]所述之半導體裝置製造方法，其中，具有二個以上之可與前述多價乙烯基醚化合物之乙烯基醚基反應而形成縮醛鍵之羥基或羧基且可與多價乙烯基醚化合物形成聚合物之化合物，係包括具有2個以上之由上述式(b-1)至(b-6)所成群組中選擇的至少一種構成單元(重複單元)之化合物者。
[附記39]
如[附記34]至[附記38]中任一項所述之半導體裝置製造方法，其中，前述熱塑性樹脂係由聚乙烯縮醛系樹脂、聚酯系樹脂、聚胺甲酸乙酯系樹脂、及聚醯胺系樹脂所成群組中選擇的至少一種。
1:晶圓
1a:元件形成面
1b:背面
1R:補強晶圓
1T:薄化晶圓
2:暫時接著劑層
S:支持基板

Claims (21)

  1. 一種半導體裝置製造方法，係包含下列步驟：準備步驟，係準備補強晶圓，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；薄化步驟，係將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；接合步驟，係將前述補強晶圓之面、以及具有元件形成面及與其相反之背面之其他晶圓之面予以接合而形成晶圓積層體；取下步驟，係將前述晶圓積層體中的支持基板取下；及多層化步驟，係將經過前述取下步驟之前述晶圓積層體之面、以及其他晶圓積層體之面予以接合而形成晶圓積層體；其中，經過多層化步驟所得到之晶圓積層體為在其厚度方向具有對稱的積層構成之晶圓積層體。
  2. 如申請專利範圍第1項所述之半導體裝置製造方法，係包含下列步驟：準備步驟，係準備兩個補強晶圓，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層； 薄化步驟，係將前述補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；接合步驟，係對前述補強晶圓各別進行將具有元件形成面及與其相反之背面之基底晶圓之前述元件形成面側、以及前述補強晶圓之前述薄化晶圓之背面側經由接著劑予以接合而形成第1晶圓積層體；取下步驟，係將各第1晶圓積層體中的支持基板取下；及多層化步驟，係將經過前述取下步驟之兩個前述第1晶圓積層體中之前述薄化晶圓之元件形成面側彼此或前述基底晶圓之背面側彼此經由接著劑予以接合而形成第2晶圓積層體之步驟。
  3. 如申請專利範圍第2項所述之半導體裝置製造方法，係在前述多層化步驟之前包含下列步驟：準備至少一個追加之補強晶圓之步驟，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；形成薄化晶圓之步驟，係將各追加之補強晶圓中的前述晶圓從其背面側研削而形成薄化晶圓；至少一個追加之接合步驟，係將前述追加之補強晶圓中的前述薄化晶圓之背面側經由接著劑接合於第1晶圓積層體中的薄化晶圓之元件形成面側；及取下步驟，係將經過前述追加之接合步驟之第1晶圓積層體中的支持基板取下。
  4. 如申請專利範圍第2或3項所述之半導體裝置製造方法，其更包含下列步驟： 形成貫通電極之步驟，該貫通電極係在前述第2晶圓積層體中貫通複數個薄化晶圓及至少一個基底晶圓而延伸者。
  5. 如申請專利範圍第2或3項所述之半導體裝置製造方法，係在前述多層化步驟之前包含下列步驟：形成貫通電極之步驟，該貫通電極係在各第1晶圓積層體中，從位於積層方向之一端之薄化晶圓之元件形成面到位於另一端之基底晶圓之元件形成面為止，貫通該第1晶圓積層體內而延伸者。
  6. 如申請專利範圍第2或3項所述之半導體裝置製造方法，其更包含下列步驟：藉由對於前述基底晶圓中的前述背面側進行研削而薄化該基底晶圓之步驟。
  7. 如申請專利範圍第2或3項所述之半導體裝置製造方法，其中，前述接著劑含有含聚合性基的聚有機矽倍半氧烷。
  8. 如申請專利範圍第2或3項所述之半導體裝置製造方法，其中，用以形成前述暫時接著劑層之暫時接著劑含有：多價乙烯基醚化合物；具有兩個以上之可與該乙烯基醚基反應而形成縮醛鍵之羥基或羧基，而可與前述多價乙烯基醚化合物形成聚合物的化合物；及熱塑性樹脂。
  9. 如申請專利範圍第8項所述之半導體裝置製造方法，其中，前述接合步驟係包含硬化處理，該硬化處理係在低於前述聚合物之軟化點之溫度使前述接著劑硬化，前述取下步驟係包含軟化處理，該軟化處理係在高於前述聚合物之軟化點之溫度使前述暫時接著劑層軟化。
  10. 如申請專利範圍第1項所述之半導體裝置製造方法，係包含下列步驟：準備步驟，係準備至少四個補強晶圓，該補強晶圓具有積層結構，該積層結構包含：具有元件形成面及與其相反之背面之晶圓、支持基板、以及在前述晶圓之前述元件形成面側及前述支持基板之間之暫時接著狀態形成用之暫時接著劑層；薄化步驟，係將各補強晶圓中的前述晶圓之前述背面側研削而薄化該晶圓；接合步驟，係將經過前述薄化步驟之兩個補強晶圓中之前述晶圓之前述背面側彼此予以接合而形成至少兩個伴隨有前述支持基板之晶圓二層體；取下步驟，係將各晶圓二層體中的至少一個支持基板取下；及多層化步驟，係在至少兩個晶圓二層體中將經過前述取下步驟而露出之晶圓的元件形成面側彼此予以接合而形成晶圓多積層體。
  11. 如申請專利範圍第10項所述之半導體裝置製造方法，其更包含將前述晶圓多積層體中位於積層方向之一端之支持基板取下之步驟。
  12. 如申請專利範圍第10或11項所述之半導體裝置製造方法，其更包含追加之多層化步驟，該追加之多層化步驟係將前述晶圓二層體中經過前述取下步驟而露出之晶圓之元件形成面側接合於前述晶圓多積層體中位於積層方向之一端之晶圓所露出之元件形成面側。
  13. 如申請專利範圍第10或11項所述之半導體裝置製造方法，其更包含形成貫通電極之步驟，該貫通電極係在前述晶圓多積層體中，從 位於積層方向之一端之晶圓之元件形成面到位於另一端之晶圓之元件形成面為止，貫通該晶圓多積層體內而延伸者。
  14. 如申請專利範圍第10或11項所述之半導體裝置製造方法，其中，前述接合步驟中的前述背面側彼此之接合，係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷之接著劑而進行。
  15. 如申請專利範圍第14項所述之半導體裝置製造方法，其中，前述接合步驟中，屬於接合對象面之兩個前述背面之一方或兩方塗佈有前述接著劑，且經由該接著劑而進行該背面彼此之貼合，並在該貼合後使該接著劑硬化。
  16. 如申請專利範圍第15項所述之半導體裝置製造方法，其中，前述接合步驟中，在前述接著劑塗佈之前，對屬於接合對象面之兩個前述背面之一方或兩方實施矽烷耦合劑處理。
  17. 如申請專利範圍第15項所述之半導體裝置製造方法，其中，前述接合步驟中，前述貼合係在室溫以上且80℃以下的溫度進行，並在該貼合後在30至200℃的溫度使前述接著劑硬化。
  18. 如申請專利範圍第10或11項所述之半導體裝置製造方法，其中，前述多層化步驟中的前述元件形成面側彼此之接合，係經由含有作為熱硬化性樹脂之含聚合性基的聚有機矽倍半氧烷之接著劑而進行。
  19. 如申請專利範圍第18項所述之半導體裝置製造方法，其中，前述多層化步驟中，屬於接合對象面之兩個前述元件形成面之一方或兩方塗佈有前述接著劑，且經由該接著劑而進行該元件形成面彼此之貼合，並在該貼合後使該接著劑硬化。
  20. 如申請專利範圍第19項所述之半導體裝置製造方法，其中，前述多層化步驟中，在前述接著劑塗佈之前，對屬於接合對象面之兩個前述元件形成面之一方或兩方實施矽烷耦合劑處理。
  21. 如申請專利範圍第19項所述之半導體裝置製造方法，其中，前述多層化步驟中，前述貼合係在室溫以上且80℃以下的溫度進行，並在該貼合後在30至200℃的溫度使前述接著劑硬化。
TW108138047A 2018-10-23 2019-10-22 半導體裝置製造方法 TWI819128B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018199012 2018-10-23
JP2018-199011 2018-10-23
JP2018-199012 2018-10-23
JP2018199011 2018-10-23

Publications (2)

Publication Number Publication Date
TW202032673A TW202032673A (zh) 2020-09-01
TWI819128B true TWI819128B (zh) 2023-10-21

Family

ID=70331432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138047A TWI819128B (zh) 2018-10-23 2019-10-22 半導體裝置製造方法

Country Status (6)

Country Link
US (1) US11887975B2 (zh)
JP (1) JP7350006B2 (zh)
KR (1) KR102609475B1 (zh)
CN (1) CN112913015B (zh)
TW (1) TWI819128B (zh)
WO (1) WO2020085257A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740779B (zh) * 2021-02-01 2021-09-21 印能科技股份有限公司 利用增加氣體密度抑制材料翹曲的方法
JPWO2023182238A1 (zh) * 2022-03-24 2023-09-28

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7462925B2 (en) 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
KR101615990B1 (ko) * 2008-09-18 2016-04-28 고쿠리츠다이가쿠호우진 도쿄다이가쿠 반도체장치의 제조방법
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101077294B1 (ko) 2008-12-15 2011-10-26 한국수자원공사 산화마그네슘(ＭｇＯ) 분말을 함유하는 장기 팽창성 콘크리트
MY160284A (en) * 2009-05-12 2017-02-28 Denki Kagaku Kogyo Kk Adhesive, adhesive sheet, and process for producing electronic components
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US20120025362A1 (en) * 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
JP5657499B2 (ja) 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US9640531B1 (en) 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
KR102136844B1 (ko) 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
KR102161260B1 (ko) * 2013-11-07 2020-09-29 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
JP6393036B2 (ja) * 2013-12-19 2018-09-19 国立大学法人東京工業大学 半導体装置及びその製造方法
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
JP6485897B2 (ja) * 2014-09-16 2019-03-20 国立大学法人東京工業大学 半導体装置の製造方法
KR102360381B1 (ko) * 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
JP6437805B2 (ja) 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
EP3113216B1 (en) 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
JP6806692B2 (ja) 2015-10-09 2021-01-06 株式会社ダイセル 接着剤
US9406748B1 (en) * 2015-11-20 2016-08-02 International Business Machines Corporation Perfectly shaped controlled nanowires
JP6672837B2 (ja) 2016-01-28 2020-03-25 日立化成株式会社 異方導電性接着剤組成物、フィルム状接着剤、接続構造体及び半導体装置
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
FR3053158B1 (fr) * 2016-06-22 2018-11-16 3D Plus Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6349539B2 (ja) 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
JP6715345B2 (ja) 2016-11-01 2020-07-01 信越化学工業株式会社 デバイス層を転写基板に転写する方法
JP6842977B2 (ja) 2017-04-12 2021-03-17 株式会社ダイセル 積層体
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
US10163864B1 (en) 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法

Also Published As

Publication number Publication date
CN112913015B (zh) 2024-01-16
US20210384184A1 (en) 2021-12-09
KR20210081380A (ko) 2021-07-01
KR102609475B1 (ko) 2023-12-06
TW202032673A (zh) 2020-09-01
CN112913015A (zh) 2021-06-04
JPWO2020085257A1 (ja) 2021-09-16
WO2020085257A1 (ja) 2020-04-30
JP7350006B2 (ja) 2023-09-25
US11887975B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
TWI673787B (zh) 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法
TW201726866A (zh) 晶圓加工用接著材、晶圓層合體及薄型晶圓之製造方法
TWI819128B (zh) 半導體裝置製造方法
JP2017013311A (ja) ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
TWI794552B (zh) 半導體裝置製造方法
TW202140282A (zh) 基板加工用預接著材料及積層體的製造方法
TWI787552B (zh) 半導體裝置製造方法
TWI801681B (zh) 半導體裝置製造方法
JP2020012020A (ja) ウエハ加工用仮接着剤、ウエハ積層体、ウエハ積層体の製造方法、及び薄型ウエハの製造方法
KR102717397B1 (ko) 적층체의 제조 방법 및 기판의 제조 방법