KR102498627B1 - 인쇄회로기판 및 이를 포함하는 전자 부품 패키지 - Google Patents

Abstract

본 발명의 한 실시예에 따른 인쇄회로기판은 코어층, 상기 코어층을 사이에 두고 대칭적으로 배치되는 복수의 도전층, 그리고 상기 코어층을 사이에 두고 대칭적으로 배치되며, 상기 복수의 도전층 사이에 배치되는 복수의 절연층을 포함하며, 상기 코어층 및 상기 복수의 절연층 중 일부의 열팽창 계수는 나머지 일부의 열팽창 계수와 상이하다.

Description

인쇄회로기판 및 이를 포함하는 전자 부품 패키지{PRINTED CIRCUIT BOARD AND ELECTRONIC PARTS PACKAGE COMPRISING THE SAME}

본 발명은 인쇄회로기판 및 이를 포함하는 전자 부품 패키지에 관한 것이다.

도 1은 일반적인 전자 부품 패키지의 단면을 나타낸다. 도 1에서 도시된 바와 같이, 인쇄 회로 기판(Printed Circuit Board, PCB, 10) 상에는 다양한 전자 부품(20)이 탑재되며, PCB(10) 및 전자 부품(20)은 솔더 조인트(solder joint, 30)에 의하여 접합된다. 도면에서는 볼 형상의 솔더 조인트만을 예시하고 있으나, 이에 한정되는 것은 아니며, 걸윙(gull wing)식 또는 리드리스(leadless)식 솔더 조인트일 수도 있다. 이때, PCB(10)와 전자 부품(20)의 열 팽창 계수(Coefficient of Thermal Expansion, CTE)는 서로 상이하다. 예를 들어, PCB(10)의 CTE는 약 15 내지 18ppm/℃이고, 전자 부품(20)의 CTE는 약 3 내지 5ppm/℃이다.

PCB(10)와 전자 부품(20) 간의 CTE 차가 클수록 솔더 조인트(30)에 작용하는 전단응력(shear stress)이 커지며, 솔더 조인트(30)에 크랙(crack)이 발생하기 쉬워진다. 도 2는 PCB와 전자 부품 간의 CTE 차로 인하여 솔더 조인트가 변형되는 현상을 설명하는 도면이고, 도 3은 PCB와 전자 부품 간의 CTE 차로 인하여 솔더 조인트에 크랙이 발생한 예를 나타내는 사진이다. 도 2를 참조하면, PCB와 전자 부품 간의 CTE 차가 클수록 θ가 커지므로, 솔더 조인트의 변형이 크게 일어날 수 있으며, 솔더 조인트의 수명이 줄어들게 된다.

한편, 전자 부품 패키지가 차량 또는 통신 모듈에 적용되는 경우, 열충격 등 환경 시험에 대한 스펙이 더욱 가혹해지고 있으므로, 특히 높은 신뢰성이 요구된다.

솔더 조인트의 변형에 대한 문제를 해결하기 위하여, 도 4에서 예시된 바와 같이 솔더 조인트 사이에 언더필(underfill)을 적용하는 시도가 있다. 언더필을 적용하는 경우, 충격으로부터 솔더 조인트를 보호하는 효과는 있으나, 칩 별로 언더필을 수행하여야 하므로 공정이 복잡하고 비용이 많이 들며, 리페어(repair)가 불가능하고, CTE 차에 의한 크랙 개선은 기대에 미치지 못한다. 또한 제조비용이 올라가는 문제점을 갖는다.

본 발명이 이루고자 하는 기술적 과제는 칩 패키지의 솔더 조인트의 크랙에 대한 신뢰성이 향상된 인쇄 회로 기판을 제공하는 데 있다.

본 발명의 한 실시예에 따른 인쇄회로기판은 코어층, 상기 코어층을 사이에 두고 대칭적으로 배치되는 복수의 도전층, 그리고 상기 코어층을 사이에 두고 대칭적으로 배치되며, 상기 복수의 도전층 사이에 배치되는 복수의 절연층을 포함하며, 상기 코어층 및 상기 복수의 절연층 중 일부의 열팽창 계수는 나머지 일부의 열팽창 계수와 상이하다.

상기 복수의 절연층 중 두 개의 절연층의 열팽창 계수는 상기 복수의 절연층 중 나머지 절연층의 열팽창 계수보다 낮으며, 상기 두 개의 절연층은 상기 코어층을 사이에 두고 대칭적으로 배치될 수 있다.

상기 코어층을 사이에 두고 대칭적으로 최외각에 배치되는 커버층을 더 포함하며, 상기 두 개의 절연층은 상기 커버층으로부터 가장 가까운 절연층일 수 있다.

상기 코어층을 사이에 두고 대칭적으로 최외각에 배치되는 커버층을 더 포함하며, 상기 두 개의 절연층은 상기 커버층으로부터 두 번째로 가까운 절연층일 수 있다.

상기 두 개의 절연층의 두께는 각각 10 내지 150㎛일 수 있다.

상기 두 개의 절연층의 열팽창 계수는 각각 5 내지 10ppm/℃일 수 있다.

상기 코어층의 열팽창 계수는 상기 복수의 절연층의 열팽창 계수보다 낮을 수 있다.

본 발명의 한 실시예에 따른 전자 부품 패키지는 인쇄회로기판, 상기 인쇄회로기판 상에 탑재되는 전자 부품, 그리고 상기 인쇄회로기판 및 상기 전자 부품을 접합하는 솔더 조인트를 포함하며, 상기 인쇄회로기판은 코어층, 상기 코어층을 사이에 두고 대칭적으로 배치되는 복수의 도전층, 그리고 상기 코어층을 사이에 두고 대칭적으로 배치되며, 상기 복수의 도전층 사이에 배치되는 복수의 절연층을 포함하며, 상기 코어층 및 상기 복수의 절연층 중 일부의 열팽창 계수는 나머지 일부의 열팽창 계수와 상이하다.

본 발명의 실시예에 따른 전자 부품 패키지는 PCB와 전자 부품 간의 열팽창 계수 차를 줄일 수 있으므로, PCB와 전자 부품을 접합하는 솔더 조인트의 변형을 최소화할 수 있다. 이에 따라, 전자 부품 패키지의 내구성 및 신뢰성을 높일 수 있다.

도 1은 일반적인 전자 부품 패키지의 단면을 나타낸다.
도 2는 PCB와 전자 부품 간의 CTE 차로 인하여 솔더 조인트가 변형되는 현상을 설명하는 도면이다.
도 3은 PCB와 전자 부품 간의 CTE 차로 인하여 솔더 조인트에 크랙이 발생한 예를 나타내는 사진이다.
도 4는 전자 부품 패키지에 언더필이 적용된 예이다.
도 5는 본 발명의 실시예가 적용되는 전자 부품 패키지의 단면도이다.
도 6은 본 발명의 한 실시예에 따른 인쇄회로기판의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 10 내지 11은 인쇄회로기판 내 모든 절연층이 FR-4를 포함하는 적층 구조에서 솔더 조인트에 가해지는 전단응력의 시뮬레이션 결과이다.
도 12 내지 13은 본 발명의 한 실시예에 따라 최외각에 대칭적으로 배치된 절연층이 BT 레진을 포함하며 나머지 절연층이 FR-4를 포함하는 적층 구조에서 솔더 조인트에 가해지는 전단응력의 시뮬레이션 결과이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 5는 본 발명의 실시예가 적용되는 전자 부품 패키지의 단면도이다.

도 5를 참조하면, 전자 부품 패키지는 인쇄회로기판(100), 인쇄회로기판(100) 상에 탑재되는 전자 부품(200), 그리고 인쇄회로기판(100)과 전자 부품(200)을 접합하는 솔더 조인트(300)를 포함한다. 여기서, 볼 형상의 솔더 조인트만이 예시되어 있으나, 이에 한정되는 것은 아니며, 걸윙(gullwing)식 솔더 조인트 또는 리드리스(leadless)식 솔더 조인트일 수도 있다.

여기서, 전자 부품(200)은 패키지화된 IC(integrated circuit) 칩, 웨이퍼 레벨 칩(wafer level chip) 등일 수 있다.

그리고, 인쇄회로기판(100)은 코어층(110), 복수의 도전층(120-1, 120-2, ..., 120-n), 복수의 절연층(130-1, 130-2, ..., 130-m), 그리고 커버층(140)을 포함할 수 있다.

여기서, 코어층(110)은 인쇄회로기판(100)의 단면의 가운데 영역에 배치되며, 인쇄회로기판(100) 전체 두께의 약 1/3일 수 있다. 코어층(110)은 에폭시 레진이 함침된 유리 섬유를 포함할 수 있으며, 인쇄회로기판(100)을 지지할 수 있다. 예를 들어, 코어층(110)은 FR(fiberglass)-4 또는 FR-1을 포함할 수 있다.

그리고, 복수의 도전층(120-1, 120-2, ..., 120-n)은 코어층(110)을 사이에 두고 대칭적으로 배치되며, 구리, 알루미늄, 니켈, 금, 백금 및 이들로부터 선택된 합금으로 이루어질 수 있다.

그리고, 복수의 절연층(130-1, 130-2, ..., 130-m)은 코어층(110)을 사이에 두고 대칭적으로 배치되며, 복수의 도전층(120-1, 120-2, ..., 120-n) 사이에 배치될 수 있다. 복수의 절연층(130-1, 130-2, ..., 130-m)은 복수의 도전층(120-1, 120-2, ..., 120-n)을 절연한다. 이를 위하여, 복수의 절연층(130-1, 130-2, ..., 130-m)은 에폭시 레진이 함침된 유리 섬유를 포함할 수 있다. 예를 들어, 복수의 절연층(130-1, 130-2, ..., 130-m)은 FR(fiberglass)-4 또는 FR-1을 포함할 수 있다.

그리고, 커버층(140)은 코어층(110)을 사이에 두고 대칭적으로 최외각에 배치된다. 커버층(140)은 코어층(110)을 중심으로 최외각에 배치된 도전층(120-1) 상에 도포될 수 있다.

한편, 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차는 솔더 조인트(300)가 받는 전단응력에 영향을 미칠 수 있다.

여기서, τ는 솔더 조인트(300)에 미치는 전단응력(shear stress)이고, (α1-α2)는 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차이며, L은 사이즈(body and pitch size)이고, K는 강성(stiffness)이고, h는 솔더 조인트(300)의 높이이다. 이와 같이, 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차가 클수록 솔더 조인트(300)가 받는 전단응력은 커지며, 솔더 조인트(300)에 크랙이 가해질 가능성이 커지게 된다.

일반적으로, 인쇄회로기판(100)에 포함되는 에폭시 레진이 함침된 유리 섬유의 CTE는 약 15 내지 18ppm/℃이고, 전자 부품(200)의 CTE는 약 3 내지 5ppm/℃이다. 본 발명의 실시예에 따르면, 인쇄회로기판(100)의 코어층(110) 및 복수의 절연층(130-1, 130-2, ..., 130-m) 중 일부의 CTE를 나머지 일부의 CTE와 상이하게 배치하여 인쇄회로기판(100) 전체의 CTE를 낮추고자 한다. 이에 따라, 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차가 줄어들어, 솔더 조인트(300)가 받는 전단응력을 줄이며, 솔더 조인트(300)의 내구성 및 신뢰성을 높이고자 한다.

도 6은 본 발명의 한 실시예에 따른 인쇄회로기판의 단면도이다. 도 5와 동일한 내용은 중복된 설명을 생략한다.

도 6을 참조하면, 코어층(110)을 사이에 두고 대칭적으로 배치되는 복수의 절연층(130-1, 130-2, ..., 130-m) 중 두 개의 절연층의 CTE는 복수의 절연층(130-1, 130-2, ..., 130-m) 중 나머지 절연층의 CTE보다 낮다. 예를 들어, 커버층(140)으로부터 가장 가까운 두 개의 절연층(130-1)의 CTE가 나머지 절연층(130-2, ..., 130-m)의 CTE보다 낮을 수 있다.

이와 같이, 두 개의 절연층(130-1)의 CTE가 나머지 절연층(130-2, ..., 130-m)의 CTE보다 낮은 경우, 인쇄회로기판(100)의 전체 CTE가 낮아지게 되며, 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차가 줄어들어, 솔더 조인트(300)가 받는 전단응력을 줄일 수 있다.

또한, 코어층(110)을 사이에 두고 대칭적으로 배치되는 두 개의 절연층(130-1)의 CTE가 나머지 절연층(130-2, ..., 130-m)의 CTE보다 낮은 경우, 인쇄회로기판(100)의 상부 및 하부 구조는 서로 대칭적이므로, 고온에서도 인쇄회로기판(100)의 뒤틀림을 방지할 수 있다.

이때, CTE가 상대적으로 낮은 두 개의 절연층(130-1)의 두께는 각각 10 내지 150㎛일 수 있다. 각 절연층(130-1)의 두께가 10㎛ 미만이면 절연 성능이 낮아질 수 있고, 각 절연층(130-1)의 두께가 150㎛를 초과하면 비용이 높아질 수 있다.

그리고, 두 개의 절연층(130-1)의 CTE는 각각 약 5 내지 10ppm/℃일 수 있다. 두 개의 절연층(130-1)의 CTE가 5 ppm/℃ 미만이면 나머지 절연층(130-2, ..., 130-m)과 CTE 차가 커지므로, 열충격 시 인쇄회로기판(100)이 변형될 수 있고, 두 개의 절연층(130-1)의 CTE가 10 ppm/℃ 를 초과하면 인쇄회로기판(100)과 전자 부품(200) 간의 CTE 차가 줄어드는 효과가 떨어지게 된다.

이를 위하여, 두 개의 절연층(130-1)은, 예를 들어 BT(Bismaleimide Triazine) 레진을 포함할 수 있으며, 나머지 절연층(130-2, ..., 130-m)은 에폭시 레진이 함침된 유리 섬유를 포함할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다. 도 5 내지 6과 동일한 내용은 중복된 설명을 생략한다.

도 7을 참조하면, 복수의 절연층(130-1, 130-2, ..., 130-m) 중 상대적으로 CTE가 낮은 두 개의 절연층은 커버층(140)으로부터 두 번째로 가까운 절연층(130-2)일 수도 있다. 이와 같이, 커버층(140)으로부터 두 번째로 가까운 절연층(130-2)의 CTE가 커버층(140)에 가장 가까운 절연층(130-1) 및 나머지 절연층(130-m)의 CTE보다 낮은 경우, 인쇄회로기판(100)의 전체 CTE를 낮출 수 있을 뿐만 아니라, CTE가 낮은 절연층(130-2)에 대한 솔더 조인트(300)의 하중을 줄일 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단면도이다. 도 5 내지 7과 동일한 내용은 중복된 설명을 생락한다.

도 8을 참조하면, 복수의 절연층(130-1, 130-2, ..., 130-m) 중 네 개 이상의 절연층(130-1, 130-2)의 CTE는 나머지 절연층(130-m)의 CTE보다 낮을 수 있다. 이때, CTE가 낮은 절연층의 배치는 인쇄회로기판(100)의 코어층(110)을 중심으로 대칭적일 수 있다.

이와 같이, 복수의 절연층(130-1, 130-2, ..., 130-m) 중 네 개 이상의 절연층(130-1, 130-2)의 CTE가 나머지 절연층(130-m)의 CTE보다 낮은 경우, 인쇄회로기판(100) 전체의 CTE를 더욱 효율적으로 낮출 수 있다.

이때, 커버층(140)에 가장 가까이 배치되는 절연층(130-1)의 CTE 및 커버층(140)으로부터 두 번째로 가까이 배치되는 절연층(130-2)의 CTE는 서로 상이할 수도 있다. 예를 들어, 코어층(110)으로부터 커버층(140)으로 갈수록 절연층의 CTE가 점진적으로 낮아질 수 있다. 이에 따라, 인쇄회로기판(100) 전체의 CTE를 효율적으로 낮출 수 있을 뿐만 아니라, 열 충격 시 인쇄회로기판(100)의 변형도 방지할 수 있다.

도 9는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단면도이다. 도 5 내지 8과 동일한 내용은 중복된 설명을 생략한다.

도 9를 참조하면, 코어층(110)의 CTE는 복수의 절연층(130-1, 130-2, ..., 130-m)의 CTE보다 낮다. 이에 따라, 인쇄회로기판(100)의 전체 CTE가 낮아지게 되며, 인쇄회로기판(100)과 전자 부품(2000 간의 CTE 차가 줄어들어, 솔더 조인트(300)가 받는 전단응력을 줄일 수 있다.

이때, 복수의 절연층(130-1, 130-2, ..., 130-m)이 에폭시 레진이 함침된 유리 섬유를 포함하는 경우, 코어층(110)은 BT 레진을 포함할 수 있다.

도시되지 않았으나, 코어층(100) 및 코어층(110)을 사이에 두고 대칭적으로 배치된 두 개의 절연층이 BT 레진을 포함하고, 나머지 절연층이 에폭시 레진이 함침된 유리 섬유를 포함하도록 배치될 수도 있다.

도 10 내지 11은 인쇄회로기판 내 모든 절연층이 FR-4를 포함하는 적층 구조에서 솔더 조인트에 가해지는 전단응력의 시뮬레이션 결과이며, 도 12 내지 13은 본 발명의 한 실시예에 따라 최외각에 대칭적으로 배치된 절연층이 BT 레진을 포함하며 나머지 절연층이 FR-4를 포함하는 적층 구조에서 솔더 조인트에 가해지는 전단응력의 시뮬레이션 결과이다.

도 10 내지 13을 참조하면, 인쇄회로기판 내 모든 절연층이 FR-4를 포함하는 적층 구조는 본 발명의 한 실시에에 따른 인쇄회로기판에 비하여 솔더 조인트에 가해지는 하중이 크며, 이로 인하여 솔더 조인트가 손상을 입을 수 있음을 알 수 있다. 이로부터, 본 발명의 한 실시예에 따른 인쇄회로기판의 경우, 전체 절연층이 FR-4로 이루어진 인쇄회로기판에 비하여 솔더 조인트에 적용되는 크리프 변형율(creep strain)이 55% 줄어들었으며, 솔더 조인트의 수명은 2.4배 연장되었음을 알 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 인쇄회로기판
200: 전자 부품
300: 솔더 조인트
110: 코어층
120: 도금층
130: 절연층
140: 커버층

Claims (9)

1. 코어층,
   상기 코어층을 사이에 두고 대칭적으로 배치되는 복수의 도전층,
   상기 코어층을 사이에 두고 대칭적으로 배치되며, 상기 복수의 도전층 사이에 배치되는 복수의 절연층, 그리고
   상기 코어층을 사이에 두고 대칭적으로 최외곽에 배치되는 두 개의 커버층을 포함하며,
   상기 복수의 절연층 중 상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층의 열팽창 계수 및 상기 복수의 절연층 중 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 열팽창 계수는 상기 복수의 절연층 중 나머지 절연층의 열팽창 계수보다 낮으며,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층의 열팽창 계수는 상기 복수의 절연층 중 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 열팽창 계수보다 낮고,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층은 BT(Bismaleimide Triazine) 레진을 포함하고, 상기 나머지 절연층은 에폭시 레진이 함침된 유리 섬유를 포함하는 인쇄회로기판.
2. 삭제
3. 삭제
4. 삭제
5. 제1항에 있어서,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층 및 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 두께는 각각 10 내지 150㎛인 인쇄회로기판.
6. 제1항에 있어서,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층 및 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 열팽창 계수는 각각 5 내지 10ppm/℃인 인쇄회로기판.
7. 삭제
8. 인쇄회로기판,
   상기 인쇄회로기판 상에 탑재되는 전자 부품, 그리고
   상기 인쇄회로기판 및 상기 전자 부품을 접합하는 솔더 조인트
   를 포함하며,
   상기 인쇄회로기판은
   코어층,
   상기 코어층을 사이에 두고 대칭적으로 배치되는 복수의 도전층,
   상기 코어층을 사이에 두고 대칭적으로 배치되며, 상기 복수의 도전층 사이에 배치되는 복수의 절연층, 그리고
   상기 코어층을 사이에 두고 대칭적으로 최외곽에 배치되는 두 개의 커버층을 포함하며,
   상기 복수의 절연층 중 상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층의 열팽창 계수 및 상기 복수의 절연층 중 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 열팽창 계수는 상기 복수의 절연층 중 나머지 절연층의 열팽창 계수보다 낮으며,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층의 열팽창 계수는 상기 복수의 절연층 중 상기 두 개의 커버층으로부터 두 번째로 가까운 두 개의 절연층의 열팽창 계수보다 낮고,
   상기 두 개의 커버층으로부터 가장 가까운 두 개의 절연층은 BT(Bismaleimide Triazine) 레진을 포함하고, 상기 나머지 절연층은 에폭시 레진이 함침된 유리 섬유를 포함하는 전자 부품 패키지.
9. 삭제

Images